KR20020016578A - Ｆｅｔ 트랜지스터를 이용하는 전력 검출기 - Google Patents

Abstract

본 발명은 RF 신호를 공급하기 위한 두 개의 입력들(2,2')과 RF 신호(7)의 전력을 검출하기 위한 두 개의 출력들(13,13')에 병렬로 접속된 FET 트랜지스터(1)를 포함하는 RF 신호(7)의 전력을 검출하기 위한 회로에 관한 것이다. 그 회로는 FET 트랜지스터(1)의 드레인-소스 저항보다 큰 저항을 갖는 저항기(9)를 갖는다. 이 저항기(9)는 FET 트랜지스터(1)의 소스(14)와 출력들 중 하나 사이에 접속된다. 또한 커패시터(10)는 FET 트랜지스터의 소스와 입력의 하나 사이에 접속된다. FET 트랜지스터의 게이트(8)는 접지로 접속된다.

Description

ＦＥＴ 트랜지스터를 이용하는 전력 검출기{Power detector using FET transistor}

(발명의 배경)

본 발명은 RF 신호의 전력 검출에 관한 것이다. 특히, 본 발명은 RF 신호를 공급하기 위한 두 개의 입력들 및 RF 신호의 전력을 검출하기 위한 두 개의 출력들과 병렬로 접속되는 FET 트랜지스터를 포함하는 RF 신호의 전력을 검출하기 위한 회로에 관한 것이다.

RF 기술에서 전력 측정을 위해 바이어스된 쇼트키 다이오드를 이용하는 것은 공지되어 있다. 이것의 비선형 전류 전압 특성으로 인해 다이오드는 RF 신호의 변형(deformation)을 일으킨다. 또한 서미스터(thermistor)들이 RF 전력 측정에 사용되지만, 그들은 그들의 낮은 민감도(sensitivity)로 인해 높은 RF 전력 신호들에만 적합하다.

전계 효과 트랜지스터들(FETs)은 또한 비선형 전류 전압 I-V 특성을 제공한다. 따라서 그들은 또한 RF 전력 검출기로서 적합하다. FET 트랜지스터는 바이어스된 쇼트키(Schotty) 다이오드보다 더 큰 민감도를 보이고 출력 전압은 직접적으로 이용가능하다. FRT 트랜지스터를 포함하는 전력 검출기는 쇼트키 다이오드 상에 바이어스된 전력 검출기보다 온도 변화에 더 민감하지 못하다. 또한 다이오드 검출기의 유효 노이즈 전압(600nV)은 FET 트랜지스터를 포함하는 검출기의 노이즈 레벨 높이의 4배이다. 모든 이들의 이점이 FET 전력 측정에서 FET 트랜지스터를 점점 더중요하게 만든다.

상술한 바와 같이, 기본적인 검출기의 개념은 비선형 소자를 갖는 RF 신호의 변형에 의존한다. 따라서 RF 신호는 DC 신호 성분 및 고조파(harmonics)의 수로 분해될 것이다.

I = I_dc+ 기본파 + 고조파

DC 전류는 RF 신호 진폭의 함수이다. 출력 전압(V_out)은 비선형 I-V 특성 때문에 낮은 레벨들에서 RF 전력 신호에 비례한다.

M.Ratni, B.Huyart, E.Bergeault, L.P.Jallet의 " 실리콘 MOSFET를 이용하는 RF 전력 검출기" IEEE MTT-S Digest Baltimore MD. 1998에서, 이러한 RF 전력 검출기에 대한 구조가 제안되었다.

본 기술의 상기 상태에 따라 이러한 RF 전력 검출기의 구조의 설계가 도 13에 도시된다. T2는 V_ge=0.6V에서 RC 셀을 통해 바이어스된 실리콘 MOS 트랜지스터이다. 트랜지스터는 RF 전력선 피드(feed)에 평행하다. 하이(high) 패스 필터 커패시터(C1)(60pF)는 발생기(V_RF)로부터의 절연을 책임지고 있다. 트랜지스터와 출력 회로 R_Load(10kΩ)과 C3(10pF) 사이는 이론적으로 로(low) 패스 필터에 위치되어야 하지만, 기술적인 제한으로 인해, 이 필터는 이들의 값이 드레인-소스 저항보다 큰 저항 R1(1kΩ)으로 교체되었다. 이후에 RF 신호는 트랜지스터를 통해 흐를 것이다. 이것의 DC 전류는 부하 저항 R_Load에서 모이고, 커패시터 C3은 남아있는 RF 신호의고조파에 대한 분로 소자(shunt element)로서 사용된다.

보는 바와 같이, 이 전력 검출기의 구조는 비대칭적이다. 따라서 이 구조의 단점인 상이한 모드에서 동작할 수 없다.

(발명의 개요)

본 발명의 목적은 FET 트랜지스터를 사용하는 회로를 이용하여 RF 신호의 전력을 검출하기 위한 기술 및 이러한 기술이 상이한 동작 모드와 호환하는 RF 신호의 전력을 검출하기 위한 방법을 제안하는 것이다.

상기 목적은 청구항 제 1항에 따라 RF 신호를 공급하기 위한 두 개의 입력들 및 RF 신호의 전력을 검출하기 위한 두 개의 출력들에 병렬로 접속된 FET 트랜지스터를 포함하는 RF 신호의 전력을 검출하기 위한 회로에 의해 달성되고, 여기서 FET 트랜지스터의 드레인-소스 저항보다 큰 저항을 갖는 저항기는 FET 트랜지스터의 소스와 출력의 하나 사이에 접속된다.

커패시터는 FET 트랜지스터의 소스와 입력의 하나 사이에 접속된다.

FET 트랜지스터의 게이트는 접지로 접속된다.

또한 FET 트랜지스터의 게이트는 각각 외적으로 바이어스된 셀프 바이어스 된다.

상기 목적은 청구항 제 6항에 따라 RF 신호를 공급하기 위한 두 개의 입력들 및 RF 신호의 전력을 검출하기 위한 두 개의 출력들에 병렬로 접속된 FET 트랜지스터를 포함하는 회로에 의해 RF 신호의 전력을 검출하기 위한 방법에 의해 또한 달성되고, 그 회로는 단일 RF 입력에 RF 신호로 공급된 청구항 제 9항에 따라, 각각 RF 입력에 대한 RF 신호와 상이하게 공급된다.

RF 신호의 전력은 단일 DC 출력의 바이어스 상의 DC 입력에 의해 각각 상이하게 검출된다.

본 발명의 또 다른 양상에 따라, I/Q 복조기 장치, (m)PSK 복조기 및 (m)QAM 복조기가 제안된다.

본 발명에 따라, 또한 5-포트 I/Q 복조기는 위에서 설명하는 바와 같이 3개의 회로들을 사용하여 제공되며, 그 회로 중 하나는 RF 입력에 대한 RF 신호와 상이하게 공급되고 회로들 중 둘은 단일 RF 입력에 RF 신호로 공급된다.

위에서 설명하는 바와 같이 n-2의 수를 이용하는 적어도 하나의 n-포트 I/Q 복조기가 제공되고, 그 회로들 모두가 단일 RF 입력에 RF 신호로 공급된다.

아래의 설명에서 본 발명의 또 다른 특징, 특성 및 이점들이 본 발명의 실시예들의 상세한 설명 및 첨부된 도면들을 참조함으로써 보다 명확해질 것이다.

도 1은 본 발명의 실시예에 따른 셀프-바이어스된 수동 전력 검출기 구조를 도시하는 도면.

도 2는 셀프 바이어스된 수동 전력 검출기(SBPPD) 특성을 도시하는 도면.

도 3은 S-파라미터들 시뮬레이션 반사계수(각각의 S-파라미터는 4-포트로서 보여지는 트랜지스터에서 출력파와 입력파 사이의 비이고, S11은 입력 반사계수 인)를 도시하는 도면.

도 4는 입력 매칭(matching)을 갖는 S-파라미터들 시뮬레이션 S11를 도시하는 도면.

도 5는 50오옴(Ohm) 입력 매칭을 갖는 셀프-바이어스된 수동 전력 검출기(PPD) 특성을 도시하는 도면.

도 6은 바이어스된 수동 전력 검출기 구조를 도시하는 도면.

도 7은 바이어스된 수동 전력 검출기(BPPD) 특성을 도시하는 도면.

도 8은 수동 전력 검출기(PPD)의 반사계수(S11)를 도시하는 도면.

도 9는 PPD 특성 및 S11 변화를 도시하는 도면.

도 10은 셀프-바이어스된 전력 검출기를 이용하는 5-포트 접합 복조기를 개략적으로 도시하는 도면.

도 11은 셀프-바이어스된 전력 검출기를 이용하는 4-포트 접합 복조기를 개략적으로 도시하는 도면.

도 12a는 상이한 입력-상이한 출력 셀프-바이어스된 전력 검출기를 도시하는 도면.

도 12b는 신호 입력-신호 출력 셀프-바이어스된 전력 검출기를 도시하는 도면.

도 12c는 상이한 입력-신호 출력 셀프-바이어스된 전력 검출기를 도시하는 도면.

도 12d는 신호 입력-상이한 출력 셀프-바이어스된 전력 검출기를 도시하는 도면.

도 13은 본 기술의 상태에 따라 RF 전력 검출기 구조를 개략적으로 도시하는 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

1: 트랜지스터 7: RF 신호

8: 게이트 9: 저항기

10: 커패시터 12: 4 포트 접합

13,13': 출력

도 1은 본 발명의 실시예에 따른 셀프-바이어스된 수동 전력 검출기 구조를 도시한다. 트랜지스터(1)는 RF 전력선 피드(2)에 병렬로 접속된다. 트랜지스터(1)는 하이 패스 필터 커패시터 C13에 의해 RF 입력 단자들(2,2')로부터 절연된다. 통상 노 패스 필터는 트랜지스터(1)와 출력 회로 R_Load(4)와 C3(5) 사이에 위치되어야 하지만, 기술적인 제한으로 인해, 이 필터는 그 저항이 드레인-소스 저항기의 저항보다 큰 저항기 R1(6)에 의해 교체되었다. RF 신호(7)는 트랜지스터(1)를 통해 흐른다. 이것의 DC 전류는 부하 저항 R_Load(4) 위로의 전압 강하를 검출하는 출력들(13,13')에 모인다. 커패시터 C3(5)은 RF 신호(7)의 남아있는 고조파를 위한 분류 소자로서 사용된다.

이 회로 구조는 게이트(8)가 직접적으로 접지로 접속되는 것으로 외부 게이트 바이어스 전압을 사용하지 않는다. 하지만, 게이트(8)는 저항기 R2를 통해 흐르는 정류된 RF-DC-신호 부분에 의해 바이어스된다. 트랜지스터(1)의 소스(14)의 전위(potential) 및 게이트-소스-전압은 저항기 R2(9)를 통해 DC 전류에 비례한다. 따라서 게이트-소스-전압이 RF-전력에 비례한다. 달리 말해서, 트랜지스터는 RF 신호의 전력에 비례하는 전압으로 바이어스 된다.

저항기 R2(9)는 남아있는 고조파를 위한 제 2의 로 패스 필터로서 사용된다. 커패시터 C2(10)는 DC 전류를 위해 하이 패스 필터의 기능을 갖는다. R2(9)와 C2의 구현으로써, 회로는 대칭적인 설계를 가지며, 상이한 모드에서 전력 검출기의 동작이 가능하다.

이 회로 설계로 인해, 트랜지스터(1)는 RF 전력에 비례하는 변형된 RF 신호 부분을 갖고 연속해서 바이어스 된다. 저항기 R2(9) 및 커패시터 C2(10)는 또한 변형된 RF 신호의 일부(DC 및 일부 고조파)가 검출기가 상이한 입력 전력 검출기로서 동작하는 동안 섭동(perturbation)을 일으키는 것을 피하기 위해 사용된다.

이 검출기 회로 설계는 트랜지스터의 게이트(8)가 외적으로 바이어스되지 않음에 따라 임의의 DC 오프셋 없이 검출된 출력 전압을 직접적으로 검출하는 것이 가능하다. 또한, 트랜지스터(1)는 DC 바이어스 전류가 장벽층(barrier layer)을 통해 흐르기 때문에 셧 노이즈(shot noise)를 보이지 않는다. 계속해서, 검출기는 큰 다이나믹 영역을 가능하게 하고, 보다 낮은 다이나믹 범위(bound)는 열적인 노이즈에 의해서만 주어진다.

이 전력 검출기 회로는 액티브 소자들을 제공하지 않으므로 수동 회로임을 주지하자. 또한, FET 트랜지스터는 공급 전압 없이 수동 소자로서 사용된다.

도 2 내지 5 및 도 7 내지 9는 RF 시뮬레이션 소프트웨어를 이용함으로써 얻어진 시뮬레이션 결과를 보여준다. FET 트랜지스터에 대해 소니(Sony)의 0.5μm GaAs JFET 기술이 이용되었다.

도 2는 상이한 크기의 트랜지스터(50 및 100μm)를 사용하는 두 개의 검출기들 사이의 시뮬레이션의 비교를 도시한다. 커브들 모두는 대략 서로 유사하다. 검출 레벨은 매우 좋고 낮은 전력 입력을 위한 민감도가 얻어질 수 있다고 할 수 있다.

도 3에서, S-파라미터 시뮬레이션들이 제공된다. 반사계수(S11)는 매우 높은, 약 -1dB이다. S11의 이 값은 입력에서 임의의 매칭 없이 얻어졌다.

매칭에 부가함으로써, 회로 입력 반사계수들은 도 4에 보여지는 바와 같이 좋은 값을 취하는 경향이 있다. 입력 매칭을 갖는 반사계수(S11)는 -25dB보다 낮다.

하지만, 도 5에 보여지는 바와 같이, SBPPD에 대한 50오옴 입력 매칭의 단점은 민감도가 인수 2 만큼 감소하고 또한 선형성이 감소한다는 것이며, 이것은 특정 응용을 위한 중요한 특성일 수 있다.

검출기의 선형성을 향상시키기 위해, FET 트랜지스터의 게이트는 도 6의 실시예에 도시된 바와 같이 낮은 DC 전압(15)으로 바이어스될 수 있다. FET 트랜지스터(1)의 게이트(8)는 DC 전압 소스(15)에 접속된다. 바이어스 전압 V_gs의 값은 검출 효율을 높이기 위해 트랜지스터의 비 선형성의 최대 이익을 내기 위해 트랜지스터의 핀치 오프(pinch off) 전압에 가깝게 설정된다. 게이트 바이어스 전력 소비는 여전히 매우 작게되는 경향이 있으며, 드레인 바이어스된 FET 검출기에서와 같이 바이어스 하는 DC가 여전히 없음에 주의하자.

도 7은 100μm와 같은 트랜지스터 게이트 크기 및 V_gs=0.3V로 얻어진 BPPD의 시뮬레이션 결과를 도시한다. 선형성이 트랜지스터의 게이트를 바이어시함으로써 향상되지만, 한편으로는, 민감도가 감소했음을 알 수 있다. 이 경우에, 동작 진폭의 사용이 추천된다.

도 8은 BPPD의 S-파라미터에 대한 시뮬레이션 결과를 도시한다. 반사계수(S11)가 게이트 바이어스 전압 V_gs=0.3V를 가지고 5GHz에서 약 -10dB라는 것을 알 수 있다.

도 9는 PPD 특성 및 S11 변화를 도시한다.

새로운 FET 전력 검출기는 도 10에서 설명한 바와 같이 광대역 복조기로서 5-포트 접합(11)을 이용하는 디지털 다이렉트(direct) 수신기를 위해 적합하다.

도 11은 새로운 FET 전력 검출기가 어떻게 (n)QAM 또는 (n)PSK로서 동작하는 4 포트 접합(12)에서 전력 측정을 위해 사용될 수 있는지를 도시한다.

새로운 FET 전력 검출기는 상이한 모드에서 동작될 수 있다.

도 12a에서, 회로는 RF 입력에 대한 RF 신호와 상이하게(differentially) 공급되고 RF 신호의 전력은 DC 출력에 의해 상이하게 검출된다.

도 12b에서, 회로는 단일 RF 입력에 RF 신호로 공급되고(다른 신호 입력은 접지로 접속됨) RF 신호의 전력은 DC 출력에 기초하여 검출되며, 다른 단일 DC 출력은 접지로 접속된다.

도 12c에서, 회로는 RF 입력에 대해 RF 신호로 상이하게 공급되고 RF 신호의 전력은 단일 DC 출력에 기초하여 검출되며, 다른 단일 DC 출력은 접지로 접속된다.

도 12d에서, 회로는 단일 RF 입력에 RF 신호로 공급되고, 다른 신호 입력은 접지로 접속되고, RF 신호의 전력은 DC 출력에 의해 상이하게 검출된다.

본 발명은 FET 트랜지스터를 사용하는 회로를 이용하여 RF 신호의 전력을 검출하기 위한 기술 및 이러한 기술이 상이한 동작 모드와 호환하는 RF 신호의 전력을 검출하기 위한 방법을 제공한다.

Claims (17)

1. RF 신호(7)를 공급하기 위한 두 개의 입력들(2,2')와 RF 신호의 전력을 검출하기 위한 두 개의 출력들(13,13')에 병렬로 접속된 FET 트랜지스터(1)를 포함하는 RF 신호의 전력을 검출하기 위한 회로에 있어서,

   상기 FET 트랜지스터(1)의 드레인-소스 저항보다 큰 저항값을 갖는 저항기(9)가 상기 트랜지스터(1)의 소스(14)와 출력들 중 하나(13') 사이에 접속되는 것을 특징으로 하는, RF 신호 전력 검출 회로.
2. 제 1항에 있어서, 커패시터(10)가 상기 FET 트랜지스터(1)의 상기 소스(14)와 입력의 하나 사이에 접속되는 것을 특징으로 하는, RF 신호 전력 검출 회로.
3. 제 1항 또는 제 2항에 있어서, 상기 FET 트랜지스터(1)의 게이트(8)는 접지로 접속되는 것을 특징으로 하는, RF 신호 전력 검출 회로.
4. 제 1항 또는 제 2항, 또는 3항에 있어서, 상기 FET 트랜지스터(1)의 상기 게이트는 상기 RF 신호(7)의 전력에 비례하는 전압으로 셀프 바이어스되는 것을 특징으로 하는, RF 신호 전력 검출 회로.
5. 제 1항 또는 제 2항, 또는 3항에 있어서, 상기 FET 트랜지스터(1)의 상기 게이트는 DC 전압(15)으로 외적으로 바이어스되는 것을 특징으로 하는, RF 신호 전력 검출 회로.
6. RF 신호를 공급하기 위한 두 개의 입력들(2,2')과 상기 RF 신호(7)의 전력을 검출하기 위한 두 개의 출력들(13,13')에 병렬로 접속된 FET 트랜지스터(1)를 포함하는 회로에 의해 RF 신호의 전력을 검출하기 위한 방법에 있어서,

   상기 회로는 상기 입력들(2,2')에 RF 신호가 상이하게 공급되는 것을 특징으로 하는, RF 신호 전력 검출 방법.
7. 제 6항에 있어서, 상기 RF 신호의 전력은 상기 DC 출력들(13,13')에서 상이하게 검출되는 것을 특징으로 하는, RF 신호 전력 검출 방법.
8. 제 6항에 있어서, 상기 RF 신호의 전력은 단일 DC 출력에 기초하여 검출되는 것을 특징으로 하는, RF 신호 전력 검출 방법.
9. 제 6항 내지 제 8항에 있어서, 상기 FET 트랜지스터(1)는 상기 RF 신호의 전력에 비례하여 바이어스되는 것을 특징으로 하는, RF 신호 전력 검출 방법.
10. RF 신호를 공급하기 위한 입력(2)과 상기 RF 신호의 전력을 검출하기 위한 두 개의 출력들(13,13')에 병렬로 접속된 FET 트랜지스터(1)를 포함하는 회로에 의해 RF 신호의 전력을 검출하기 위한 방법에 있어서, 상기 회로는 단일 RF 입력에 RF 신호(7)가 공급되고 상기 FET 트랜지스터(1)는 상기 RF 신호의 전력에 비례하여 바이어스되는, RF 신호 전력 검출 방법.
11. 제 10항에 있어서, 상기 RF 신호의 전력은 DC 출력에 의해 상이하게 검출되는 것을 특징으로 하는, RF 신호 전력 검출 방법.
12. 제 10항에 있어서, 상기 RF 신호(7)의 전력은 단일 DC 출력에 기초하여 검출되는 것을 특징으로 하는, RF 신호 전력 검출 방법.
13. 청구항 제 1항 내지 제 5항에 따른 적어도 하나의 회로를 이용하는 I/Q 복조기 장치.
14. 청구항 제 1항 내지 제 5항에 따른 적어도 하나의 회로를 이용하는 (m)PSK 복조기.
15. 청구항 제 1항 내지 제 5항에 따른 적어도 하나의 회로를 이용하는 (m)QAM 복조기.
16. 청구항 제 1항 내지 제 5항에 따른 적어도 하나의 회로들을 이용하는 5-포트I/Q 복조기에 있어서,

    상기 회로 중 하나는 RF 입력에 상기 RF 신호가 상이하게 공급되고, 상기 회로들 중 둘은 단일 RF 입력에 RF 신호가 공급되는 것을 특징으로 하는, 5-포트 I/Q 복조기.
17. 청구항 제 1항 내지 제 5항에 따른 n-2 회로들을 이용하는 n-포트 I/Q 복조기에 있어서,

    상기 회로들 모두는 단일 RF 입력에 RF 신호가 공급되는 것을 특징으로 하는, N-포트 I/Q 복조기.