DE60018570T2

DE60018570T2 - A/d-wandler mit gleichspannungsabweichungskorrektion

Info

Publication number: DE60018570T2
Application number: DE60018570T
Authority: DE
Inventors: Karlsson Mikael RUDBERG
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 1999-05-25
Filing date: 2000-05-17
Publication date: 2006-03-02
Anticipated expiration: 2020-05-18
Also published as: WO2000072447A1; ATE290736T1; DE60018570D1; US6351227B1; KR20020013893A; JP2003500970A; TW448630B; CN1143436C; SE9901888D0; CA2371609A1; EP1196998B1; AU4967300A; ES2238283T3; SE514770C2; EP1196998A1; CN1351779A; SE9901888L

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft allgemein die A/D-Umsetzung und insbesondere ein Verfahren und eine Anordnung zur A/D-Umsetzungs-Offsetfehlerkorrektur und ein Decodierverfahren und eine Decodieranordnung mit A/D-Umsetzungs-Offsetfehlerkompensation.
ALLGEMEINER STAND DER TECHNIK
Ein A/D-Umsetzer weist typischerweise eine Auflösung von 10–14 Bit auf. Es sind jedoch nicht alle diese Bit gültig, da normalerweise ein Nulloffsetfehler von 4–6 mal des am wenigsten signifikanten Bit vorliegt. Dieser Offsetfehler variiert in der Regel relativ langsam mit der Zeit und kann in erster Approximation als eine Konstante angesehen werden, die den A/D-Umsetzer charakterisiert und von einem Umsetzer zum nächsten verschieden ist. Ein durch diesen Offsetfehler verursachtes Problem besteht darin, daß er zu einer falschen Decodierung von Bit oder Symbolen in Decodierern führen kann, wenn der Rauschpegel hoch genug ist. US-5,281,968 offenbart eine Gleichstromoffset-Korrekturschaltung und wird als der nächste Stand der Technik betrachtet.
KURZE DARSTELLUNG
Eine Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Verfahrens und einer Anordnung zur A/D-Umsetzungs-Offsetfehlerkorrektur, wodurch der Offsetfehler geschätzt und von dem A/D-umgesetzten Signal subtrahiert wird, bevor das Signal decodiert wird.
Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Decodierungsverfahrens und einer Decodierungsanordnung mit A/D-Umsetzungs-Offsetfehlerkompensation.
Diese Aufgabe wird gemäß den angefügten Patentansprüchen gelöst.
Kurz gefaßt basiert die vorliegende Erfindung auf der Beobachtung, daß der Decodierungsprozeß selbst zur Bestimmung des Offsetfehlers benutzt werden kann. Durch Subtrahieren eines digitalen Signals, das dem decodierten Signal aus dem A/D-umgesetzten Signal äquivalent ist, enthält das verbleibende digitale Signal nur den Offsetfehler und das Rauschen. Wenn dieses Signal zeitlich gemittelt wird, wird das Rauschen zu Null gemittelt und es verbleibt nur eine Schätzung des Offset. Durch Subtrahieren dieser Offsetschätzung von zukünftigen A/D-umgesetzten Signalen, wird das Decodieren dieses offsetkorrigierten Signals robuster. Als Alternative kann man sagen, daß das SNR (Signal/Rausch-Verhältnis) des Decodierungsprozesses erhöht wurde.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Erfindung wird zusammen mit weiteren Aufgaben und Vorteilen am besten durch Bezugnahme auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen verständlich. Es zeigen:
1 ein Impulsdiagramm eines A/D-umgesetzten Digitalsignals vor der Decodierung;
2 ein Impulsdiagramm des Digitalsignals von 1 nach der Decodierung;
3 ein Impulsdiagramm des Rauschteils des Digitalsignals von 1;
4 ein Impulsdiagramm des Offsetfehlers des Digitalsignals von 1;
5 ein Blockschaltbild einer Ausführungsform einer Offsetfehlerkorrekturanordnung gemäß der vorliegenden Erfindung;
6 ein Blockschaltbild eines verschachtelten A/D-Umsetzers;
7 ein Impulsdiagramm eines A/D-umgesetzten Digitalsignals aus dem verschachtelten A/D-Umsetzer in 6 vor der Decodierung;
8 ein Impulsdiagramm des Digitalsignals von 7 nach der Decodierung;
9 ein Impulsdiagramm des Rauschteils des Digitalsignals von 7;
10 ein Impulsdiagramm des Offsetfehlers des Digitalsignals von 7;
11 ein Blockschaltbild einer Ausführungsform einer Offsetfehlerkorrekturanordnung gemäß der vorliegenden Erfindung, die für einen verschachtelten A/D-Umsetzer bestimmt ist;
12 ein Blockschaltbild einer weiteren Ausführungsform einer Offsetfehlerkorrekturanordnung gemäß der vorliegenden Erfindung, die für einen verschachtelten A/D-Umsetzer bestimmt ist;
13 ein 10 ähnliches Impulsdiagramm, das den mittleren Offsetfehler des Digitalsignals von 7 darstellt;
14 ein Blockschaltbild einer weiteren Ausführungsform einer Offsetfehlerkorrekturanordnung gemäß der vorliegenden Erfindung, die für einen verschachtelten A/D-Umsetzer bestimmt ist;
15 ein Flußdiagramm einer Ausführungsform des Offsetfehlerkorrekturverfahrens gemäß der vorliegenden Erfindung;
16 ein Blockschaltbild einer weiteren Ausführungsform einer Offsetfehlerkorrekturanordnung gemäß der vorliegenden Erfindung, die für einen verschachtelten A/D-Umsetzer bestimmt ist;
17 ein Blockschaltbild einer weiteren Ausführungsform einer Offsetfehlerkorrekturanordnung gemäß der vorliegenden Erfindung, die für einen verschachtelten A/D-Umsetzer bestimmt ist; und
18 ein Blockschaltbild einer weiteren Ausführungsform einer Offsetfehlerkorrekturanordnung gemäß der vorliegenden Erfindung, die für einen verschachtelten A/D-Umsetzer bestimmt ist.
AUSFÜHRLICHE BESCHREIBUNG
In der folgenden Beschreibung werden in den Zeichnungen durchweg dieselben Bezugskennzeichnungen für Äquivalente oder ähnliche Elemente benutzt.
Ferner werden die folgenden Definitionen für die Zwecke der folgenden Beschreibung benutzt:
Ein Analogsignal ist ein zeitkontinuierliches Signal mit analogen Werten.
Ein Digitalsignal ist ein zeitdiskretes Signal (Abtastwerte) mit digitalen Werten, die jeweils durch mehr als ein Bit repräsentiert werden.
Ein Binärsignal ist ein zeitdiskretes Signal nur mit binären Werten (jeder Wert wird entweder durch eine 0 oder eine 1 repräsentiert).
Das durch Offsetfehler in Verbindung mit der Decodierung verursachte Problem wird nun mit Bezug auf 1–4 beschrieben.
1 ist ein Impulsdiagramm eines A/D-umgesetzten Digitalsignals s(t) vor der Decodierung. Die Zeitachse repräsentiert den Nullpegel und ist die Entscheidungsgrenze. Negative Abtastwerte werden zu „0" und positive Abtastwerte werden zu „1" decodiert. Die „0" und „1" entsprechenden digitalen Werte wurden angegeben.
2 ist ein Impulsdiagramm, das das Digitalsignal von 1 nach der Decodierung darstellt. Das decodierte Signal s(t) in 2 repräsentiert die decodierte Sequenz 110010101111. Tatsächlich zeigt die Figur nicht diese Sequenz, sondern eine äquivalente Sequenz digitaler Abtastwerte, wobei jeder Abtastwert einen Wert aufweist, der entweder binär „0" oder binär „1" entspricht.
3 ist ein Impulsdiagramm des Rauschteils n(t) des Digitalsignals von 1. Von diesem Rauschen wird angenommen, daß es additives weißes gaußsches Rauschen (AWGN) ist.
4 ist ein Impulsdiagramm des Offsetfehlers o(t) des Digitalsignals von 1. Dieses Offset ist mehr oder weniger konstant, variiert aber von A/D-Umsetzer zu A/D-Umsetzer.
Das Signal s(t) kann also folgendermaßen geschrieben werden: s(t) = ŝ(t) + n(t) + o(t)
Durch Subtrahieren von ŝ(t) von s(t) und Mitteln der Differenz erhält man: E[e(t)] = E[s(t) – ŝ(t)] = E[n(t) + o(t)]
Wenn angenommen wird, daß n(t) und o(t) unkorreliert sind und n(t) einen Mittelwert von Null aufweist, erhält man: E[e(t)] = E[n(t)] + E[o(t)] = E[o(t)]
Da angenommen wird, daß der Offsetfehler ungefähr konstant ist, erhält man schließlich eine Korrektur schätzung: ô = E[e(t)]
Dies führt zu zukünftigen, offsetkorrigierten Signalen: s(t) – ô = ŝ(t) + n(t) + o(t) – ô ≈ ŝ(t) + n(t)
Das korrigierte Signal enthält also nur das decodierte Digitalsignal und Rauschen.
Bei den meisten nachfolgend beschriebenen Ausführungsformen wird ein Element weggelassen, da es gewöhnlich für die Erläuterung der Prinzipien der Erfindung nicht notwendig ist. Dieses Element ist ein Filter, das zwischen dem A/D-Umsetzer und dem Decodierer vorgesehen ist. Ein solches Filter kann zum Beispiel ein Tiefpaßfilter, einen Entzerrer, einen Echolöscher oder einen schnellen Fourier Transformierer (FFT) umfassen.
5 ist ein Blockschaltbild einer Ausführungsform einer Offsetfehlerkorrekturanordnung gemäß der vorliegenden Erfindung. Ein Analogsignal wird zu einem A/D-Umsetzer 10 weitergeleitet, der das Analogsignal in ein Digitalsignal s(t) umsetzt. Dieses Digitalsignal wird in einem Decodierer 12 zu einem Binärsignal decodiert. Die bisher beschriebene Anordnung weist keine Offsetfehlerkorrektur auf. Gemäß der vorliegenden Erfindung wird eine Offsetkorrektureinheit 14 bereitgestellt. Diese Einheit enthält zwei Summierungseinheiten 16 und 18 zum Summieren von N Abtastwerten des Digitalsignals s(t) bzw. entsprechenden N Abtastwerten der digitalen Repräsentation ŝ(t) des decodierten Binärsignals. N ist typischerweise eine große Zahl von zum Beispiel 10⁴–10⁶ (N sollte groß genug sein, um das Rauschsignal n(t) aufzuheben). Ein Binär-zu-Digital-Umsetzer 20 transformiert die binären Bit aus dem Decodierer 12 in die äquivalente digitale Repräsentation ŝ(t). Ein Addierer 22 subtrahiert die akkumulierten Abtastwerte des Signals ŝ(t) von den akkumulierten Abtastwerten des Signals s(t). Ein Element 24 dividiert diese Differenz durch N, um die geschätzte Offsetkorrektur ô zu bilden. Ein Addierer 26 subtrahiert die geschätzte Offsetkorrektur ô von zukünftigen Abtastwerten des Digitalsignals s(t) vor der Decodierung in dem Decodierer 12. Die Offsetfehlerschätzung kann periodisch wiederholt werden, um langsame Änderungen in dem Offsetfehler des D/A-Umsetzers 10 zum Beispiel aufgrund von Temperaturänderungen zu kompensieren.
Ein alternatives Offsetfehlerschätzverfahren aktualisiert kontinuierlich den geschätzten Offsetfehler unter Verwendung des folgenden Ausdrucks: ô(t) = λô(t – 1) + (1 – λ)e(t)wobei λ eine Konstante ist, die unter aber in der Nähe von 1 liegt, wie zum Beispiel 0,999, und wobei folgendes gilt: e(t) = s(t) – ŝ(t)
6 ist ein Blockschaltbild eines verschachtelten A/D-Umsetzers. Ein solcher A/D-Umsetzer enthält mehrere A/D-Umsetzungselemente 10-1...10-M. Jedes A/D-Umsetzungselement 10-1...10-M empfängt dasselbe Analogsignal, aber nur eines der Elemente setzt das Signal in einem gegebenen Abtastmoment um. Eine Zeitsteuerung 30 steuert über die Steuerleitungen T-1...T-M, welches A/D-Umsetzungselement 10-1...10-M das Analogsignal in einem gegebenen Abtastmoment abtastet und umsetzt. Dies geschieht auf zyklische Weise. Das Ergebnis ist eine Menge zeitlich verschachtelter digitaler Abtastwerte aus der Menge von A/D-Umsetzungselementen. Diese digitalen Abtastwerte werden durch eine Zeitmultiplexeinheit 32 in einen Strom digitaler Abtastwerte s(t) transformiert. Das Signal s(t) wird zu einem Decodierer 12 weitergeleitet. Der Grund für diese Anordnung besteht darin, daß höhere Abtastraten mit langsameren A/D-Umsetzern erreicht werden können. Weitere Einzelheiten bezüglich verschachtelter (auch als parallel bezeichneter) A/D-Umsetzer finden sich in [1, 2].
Der Effekt des Offsetfehlers durch einen verschachtelten A/D-Umsetzer wird nun mit Bezug auf 7–10 besprochen.
7–10 sind 1–4 ähnlich. Der wesentliche Unterschied besteht darin, daß der Offsetfehler o(t) in 10 nicht mehr wie in 4 ein Gleichstrompegel ist, da jeder A/D-Umsetzer seinen eigenen Offsetfehler aufweist. Dies führt zu einem etwas anderen Digitalsignal s(t) in 7 im Vergleich zu 1. Das decodierte Signal ŝ(t) in 8 ist dasselbe Signal wie in 2, und das Rauschen n(t) in 9 dasselbe wie in 3. Der Umstand, daß das decodierte Signal in 2 und 8 das selbe ist, sollte jedoch nicht als Regel, sondern als Ausnahme betrachtet werden, da das veränderte Offsetsignal das Signal s(t) genug verändern kann, um die Decodierung mindestens bestimmter Abtastwerte zu ändern.
11 ist ein Blockschaltbild einer Ausführungsform einer Offsetfehlerkorrekturanordnung gemäß der vorliegenden Erfindung, die für einen verschachtelten A/D-Umsetzer bestimmt ist. Damit die folgenden Figuren nicht unübersichtlich werden, wurde ein verschachtelter A/D-Umsetzer mit 4 A/D-Umsetzungselementen angenommen. Es versteht sich jedoch, daß die beschriebenen Prinzipien auch für eine beliebige Anzahl N von A/D-Umsetzungselementen gültig sind.
Die Ausführungsform von 11 ist eine natürliche Verallgemeinerung der Ausführungsform der 5. Indem separate Decodierer 12-1...12-4, Offsetkorrektureinheiten 14-1...14-4 und Addierer 26-1...26-4 für jedes A/D-Umsetzungselement 10-1...10-4 bereitgestellt werden, erhält jedes A/D-Umsetzungselement eine Korrektur, die für sein Offset geeignet ist. Außerdem ist zu beachten, daß bei dieser Ausführungsform die Zeitmultiplexeinheit 32 Binärsignale multiplext.
Die Ausführungsform von 11 ist etwas komplex, da sie separate Elemente 12, 14 und 26 für jedes A/D-Umsetzungselement erfordert. 12 ist ein Blockschaltbild einer weiteren Ausführungsform einer Offsetfehlerkorrekturanordnung gemäß der vorliegenden Erfindung, die für einen verschachtelten A/D-Umsetzer bestimmt ist, bei der diese Komplexität reduziert wurde. Bei dieser Ausführungsform wird ein gemeinsamer Decodierer 12 benutzt, um die gemultiplexten digitalen Abtastwerte aus allen A/D-Umsetzungselementen 12-1...12-4 zu decodieren. Das decodierte Signal wird zu allen Korrektureinheiten 14-1...14-4 weitergeleitet. Da bereits die Zeitsteuerungssignale T-1...T-4 verfügbar sind, werden die Korrektureinheiten auf dieselbe Weise wie die A/D-Umsetzungselemente mit diesen Signalen gesteuert.
13 ist ein 10 ähnliches Impulsdiagramm, das den mittleren Offsetfehler ô des Digitalsignals von 7 darstellt. Obwohl jedes A/D-Umsetzungselement in einem verschachtelten A/D-Umsetzer seinen eigenen Offsetfehler aufweist, ist das resultierende Offsetfehlersignal o(t) (wie in der Figur angegeben) periodisch und weist ein mittleres Offset ô auf. Dieses mittlere Offset repräsentiert einen Gleichstrompegel oder ein gemeinsames Offset des gesamten Umsetzers. Wenn es als ausreichend betrachtet wird, nur diesen Gleichstrompegel zu korrigieren, kann das Korrekturverfahren im Vergleich zu den Ausführungsformen von 11–12 wesentlich vereinfacht werden.
14 ist ein Blockschaltbild einer Ausführungsform einer Offsetfehlerkorrekturanordnung gemäß der vorliegenden Erfindung, die für einen verschachtelten A/D-Umsetzer bestimmt ist, die nur das mittlere Offset ô korrigiert. In diesem Fall ist es möglich, dieselbe Anordnung für einen verschachtelten A/D-Umsetzer wie für einen nichtverschachtelten A/D-Umsetzer zu benutzen. Die Ausführungsform von 14 verwendet also dieselbe Offsetkorrekturanordnung wie die Ausführungsform von 5. Man erinnere sich jedoch daran, daß, während die Ausführungsform von 5 den gesamten Offsetfehler entfernt, die Ausführungsform von 14 nur den Gleichstrompegel des Offsetfehlersignals o(t) entfernt.
15 ist ein Flußdiagramm einer Ausführungsform des Offsetfehlerkorrekturverfahrens gemäß der vorliegenden Erfindung. Die Prozedur beginnt im Schritt S1. Schritt S2 führt eine A/D-Umsetzung von Analogsignalen in Digitalsignale durch (einschließlich des Offsetfehlers). Schritt S3 filtert die Digitalsignale. Schritt S4 decodiert die gefilterten Digitalsignale zu Binärsignalen. Schritt S5 setzt die decodierten Binärsignale in äquivalente digitale Form um. Schritt S6 bestimmt den Offsetfehler durch Mitteln der Differenz zwischen den A/D-umgesetzten und gefilterten Digitalsignalen und den decodierten Digitalsignalen. Schritt S7 subtrahiert diesen Offsetfehler von zukünftigen A/D-umgesetzten und gefilterten Signalen. Schritt S8 beendet die Prozedur. Diese Prozedur kann in regelmäßigen Intervallen wiederholt werden, um langsame Offsetänderungen zu berücksichtigen.
Bisher wurde die Erfindung hauptsächlich mit Bezug auf die Decodierung von Binärsignalen, d.h. Symbolen mit einer Länge von 1 Bit, beschrieben. Die Erfindung ist jedoch gleichermaßen auf das Decodieren von Symbolen anwendbar, die mehr als ein Bit enthalten, wie zum Beispiel QAM-Signale (Quadraturamplitudenmodulation). In diesem Fall verschiebt das Offset die Modulationskonstellation um einen Offsetvektor (ein Offset für jedes Bit in dem Symbol).
16 ist ein Blockschaltbild einer weiteren Ausführungsform einer Offsetfehlerkorrekturanordnung gemäß der vorliegenden Erfindung, die für einen verschachtelten A/D-Umsetzer bestimmt ist. Diese Ausführungsform eignet sich besonders für die A/D-Umsetzung und Decodierung von QAM-Signalen in einer 4-Punkt-Konstellation. Dieser Modulationstyp erfordert zwei aufeinanderfolgende Bit für jedes Symbol. Bei der Ausführungsform von 16 werden mit den A/D-Umsetzungselementen 10-1 und 10-2 zum Beispiel ungeradzahlige Symbole digitalisiert, während mit den A/D-Umsetzungselementen 10-3 und 10-4 geradzahlige Symbole digitalisiert werden. Separate Offsetkorrekturen ô₁ und ô₂ werden für ungeradzahlige und geradzahlige Symbole bestimmt. Diese Ausführungsform liegt also an einem bestimmten Punkt zwischen den Ausführungsformen von 11 und 14. In 11 wird jedes A/D-Umsetzungselement offsetkompensiert, während in 14 für den gesamten verschachtelten A/D-Umsetzer ein gemeinsames Offset bestimmt wird. In 16 wird für jedes Paar von A/D-Umsetzungselementen ein separates gemeinsames Offset bestimmt.
Eine andere Ausführungsform eines offsetkompensierten verschachtelten A/D-Umsetzers, der sich für QAM-Signale eignet, kann auf der Ausführungsform von 12 basieren. Bei diesem A/D-Umsetzer wird das Offset jedes A/D-Umsetzungselements korrigiert. Der Unterschied mit Bezug auf die in 12 beschriebene Ausführungsform besteht darin, daß der decodierte Wert des ersten Bit in jedem Symbol erst dann bekannt ist, wenn das gesamte Symbol decodiert wurde. Das Korrekturverfahren kann also folgendermaßen zusammengefaßt werden:

1. Decodieren und separates Mitteln von Fehlern von A/D-Umsetzungselementen 10-1 und 10-2 für ungerade Symbole in Korrektureinheiten 14-1 und 14-2.
2. Decodieren und separates Mitteln von Fehlern von A/D-Umsetzungselementen 10-3 und 10-4 für gerade Symbole in Korrektureinheiten 14-3 und 14-4.

17 ist ein Blockschaltbild einer Ausführungsform einer Offsetfehlerkorrekturanordnung, die dieses Verfahren implementiert. In 17 lenkt ein durch die Zeitsteuerung 30 gesteuerter Schalter 34 Bit decodierter ungerader Symbole zu den Korrektureinheiten 14-1 und 14-2 und Bit decodierter gerader Symbole zu den Korrektureinheiten 14-4 und 14-4. Auf diese Weise werden separate Offsetkorrekturvektoren für ungerade und gerade Symbole gebildet.
Die Erfindung kann auch in Mehrträgersystemen benutzt werden, wie zum Beispiel DMT-Modems (Diskret-Mehrfachton), ADSL-Systemen (asymmetrischer digitaler Teilnehmeranschluß) und VDSL-Systemen (digitaler Teilnehmeranschluß mit sehr hoher Rate), OFDM-Systemen (Orthogonal-Frequenzmultiplex) (DAB (Digital Audio Broadcasting), DVB (Digital Video Broadcasting), WLAN (drahtloses lokales Netzwerk)). In diesen Systemen werden die Modulationskonstellationen ebenfalls um einen Offsetfehlervektor verschoben.
Bei den meisten Ausführungsformen, die beschrieben werden sollen, wird ein Element weggelassen, weil es für die Erläuterung der Prinzipien der Erfindung nicht notwendig ist. Dieses Element ist ein Filter, das zwischen dem A/D-Umsetzer und dem Decodierer vorgesehen wird. Ein solches Filter kann ein Tiefpaßfilter, einen Entzerrer oder einen schnellen Fourier Transformierer (FFT) umfassen.
18 ist ein Blockschaltbild einer weiteren Ausführungsform einer Offsetfehlerkorrekturanordnung gemäß der vorliegenden Erfindung, die für einen verschachtelten A/D-Umsetzer bestimmt ist. Diese Ausführungsform ist für DMT- oder OFDM-Anwendungen nützlich. Bei der Ausführungsform von 18 trennt ein FFT-Element 36 das Digitalsignal in verschiedene Subkanäle auf. Die Figur nimmt 16 Subkanäle an. Diese Zahl wurde jedoch nur zur Veranschaulichung der Prinzipien gewählt. Typischerweise werden 2ⁿ Subkanäle vorliegen, wobei n in dem Bereich von 4–10 liegt. Jeder Subkanal wird seinen eigenen Decodierer und seine eigene Offsetkorrekturanordnung aufweisen. Wenn QAM-Modulation angenommen wird, transformiert das FFT-Element 36 16 Symbole in 16 digitale Fourier Koeffizienten. Jeder Fourier Koeffizient (komplexe Zahl) wird separat (Vektor-) offsetkompensiert. Da die FFT eine lineare Operation ist, versteht sich, daß diese Ausführungsform tatsächlich für alle A/D-Umsetzungselemente eine vollständige Offsetkompensation durchführt.
In der Regel wird die Offsetfehlerkorrektur gemäß der vorliegenden Erfindung durch einen oder mehrere Mikroprozessoren oder Mikro-/Signalprozessorkombinationen und entsprechende Software implementiert.
Die vorliegende Erfindung hat die folgenden Vorteile:

1. Sie kann das Offsetfehlabgleichsproblem bei verschachtelten A/D-Umsetzern lösen, wobei verschiedene A/D-Umsetzungselemente verschiedene Offsets aufweisen.
2. Es ist ein rein digitales Verfahren, so daß kein zusätzliches Rauschen zu den Signalen hinzugefügt wird.
3. Es ist keine Trainingssequenz erforderlich.
4. Die Übertragungskapazität kann vergrößert werden, da aus dem reduzierten Offsetfehler ein höheres SNR folgt.
5. Das Verfahren kompensiert tatsächlich auch Gleichstromoffsets in einem D/A-Umsetzer auf der Senderseite.

LITERATURVERWEISE

[1] U.S. Patent Nr. 4 968 988 (Takahiro Miki et al.)
[2] U.S. Patent Nr. 5 585 796 (Christer M. Svensson et al.)

Claims

A/D-Umsetzungs-Offsetfehlerkorrekturverfahren mit den folgenden Schritten: Umsetzen von Analogsignalen in Digitalsignale; Filtern der Digitalsignale; Decodieren der gefilterten Digitalsignale zu Binärsignalen; Umsetzen der Binärsignale in äquivalente decodierte Digitalsignale; gekennzeichnet durch die folgenden Schritte: Bilden einer Offsetfehlerschätzung durch Mitteln der Differenz zwischen den gefilterten Digitalsignalen und den decodierten Digitalsignalen; und Subtrahieren der Offsetfehlerschätzung von zukünftigen gefilterten Digitalsignalen vor der Decodierung.
Verfahren nach Anspruch 1, gekennzeichnet durch Subtrahieren der Offsetfehlerschätzung von zukünftigen gefilterten Digitalsignalen, um dadurch offsetfehlerkorrigierte Digitalsignale zu erzeugen; und Decodieren der offsetfehlerkorrigierten Digitalsignale.
Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch individuelle Offsetfehlerkorrektur jedes A/D-Umsetzungselements in einem verschachtelten A/D-Umsetzer.
Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch individuelle Offsetfehlerkorrektur von A/D-Umsetzungselement-Gruppen in einem verschachtelten A/D-Umsetzer.
Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch Offsetfehlerkorrektur jedes A/D-Umsetzungselements in einem verschachtelten A/D-Umsetzer um denselben geschätzten Offsetfehler.
Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch kontinuierliches Aktualisieren der Offsetfehlerschätzung.
Verfahren nach einem der vorhergehenden Ansprüche 1–5, gekennzeichnet durch regelmäßiges Wiederholen des Mittelungsschritts.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Filterungsschritt eine schnelle Fouriertransformation der Digitalsignale umfaßt.
A/D-Umsetzungs-Offsetfehlerkorrekturanordnung, umfassend: Mittel (10; 10-1...10-4) zum Umsetzen von Analogsignalen in Digitalsignale; Mittel (36) zum Filtern der Digitalsignale; Mittel (12; 12-1...12-4) zum Decodieren der gefilterten Digitalsignale zu Binärsignalen; Mittel (20) zum Umsetzen der Binärsignale in äquivalente decodierte Digitalsignale; gekennzeichnet durch Mittel (16, 18, 24) zum Bilden einer Offsetfehlerschätzung durch Mitteln der Differenz zwischen den gefilterten Digitalsignalen und den decodierten Digitalsignalen; und Mittel (26; 26-1...26-4) zum Subtrahieren der Offsetfehlerschätzung von zukünftigen gefilterten Digitalsignalen vor der Decodierung.
Anordnung nach Anspruch 9, gekennzeichnet durch Mittel (26; 26-1...26-4) zum Subtrahieren der Offsetfehlerschätzung von zukünftigen gefilterten Digitalsignalen vor der Decodierung, um dadurch offsetfehlerkorrigierte Digitalsignale zu erzeugen; und Mittel (12; 12-1...12-4) zum Decodieren der offsetfehlerkorrigierten Digitalsignale.
Anordnung nach Anspruch 9 oder 10, gekennzeichnet durch Mittel (12-1...12-4, 14-1...14-4, 26-1...26-4 ) zur individuellen Offsetfehlerkorrektur jedes A/D-Umsetzungselements (10-1 ... 10-4) in einem verschachtelten A/D-Umsetzer.
Anordnung nach Anspruch 9 oder 10, gekennzeichnet durch Mittel (12, 14-1...14-2, 26-1...26-4) zur individuellen Offsetfehlerkorrektur von A/D-Umsetzungselement-Gruppen (10-1, 10-2; 10-3, 10-4) in einem verschachtelten A/D-Umsetzer.
Anordnung nach Anspruch 9 oder 10, gekennzeichnet durch Mittel (12, 14, 26) zur Offsetfehlerkorrektur jedes A/D-Umsetzungselements (10-1 ... 10-4) in einem verschachtelten A/D-Umsetzer um denselben geschätzten Offsetfehler.
Anordnung nach einem der vorhergehenden Ansprüche 9–13, gekennzeichnet durch Mittel zum kontinuierlichen Aktualisieren der Offsetfehlerschätzung.
Anordnung nach einem der vorhergehenden Ansprüche 9–13, gekennzeichnet durch Mittel zum regelmäßigen Wiederholen des Mittelungsschritts.
Anordnung nach einem der vorhergehenden Ansprüche 9–14, dadurch gekennzeichnet, daß die Filterungsmittel Mittel (36) zur schnellen Fouriertransformation der Digitalsignale enthalten.