ES2238283T3 - Correccion del error de desplazamiento de la conversion analogico/digital. - Google Patents
Correccion del error de desplazamiento de la conversion analogico/digital.Info
- Publication number
- ES2238283T3 ES2238283T3 ES00931855T ES00931855T ES2238283T3 ES 2238283 T3 ES2238283 T3 ES 2238283T3 ES 00931855 T ES00931855 T ES 00931855T ES 00931855 T ES00931855 T ES 00931855T ES 2238283 T3 ES2238283 T3 ES 2238283T3
- Authority
- ES
- Spain
- Prior art keywords
- error
- displacement
- signals
- digital signals
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Un método de corrección del error de desplazamiento de conversión A/D, que comprende las etapas de: convertir las señales analógicas en señales digitales; filtrar las mencionadas señales digitales; decodificar las mencionas señales digitales filtradas en señales binarias; convertir las mencionadas señales binarias en las señales digitales decodificadas equivalente; caracterizado porque tiene las etapas de: formar una estimación del error de desplazamiento mediante el promediado de la diferencia entre las mencionadas señales digitales filtradas y las mencionadas señales digitales decodificadas; y restar la mencionada estimación del error de desplazamiento de las señales digitales filtradas futuras antes de la decodificación.
Description
Corrección del error de desplazamiento de la
conversión analógico/digital.
La presente invención está relacionada en general
con la conversión analógica/digital (A/D), y en particular con un
método y configuración para la corrección del error de
desplazamiento de la conversión A/D y con un método y configuración
de decodificación compensada del error de desplazamiento de la
conversión A/D.
Un convertidor A/D tiene típicamente una
resolución de 10-14 bits. No obstante, no todos
estos bits son válidos, puesto que normalmente existe un error de
desplazamiento cero en el rango de 4-6 veces del
bit menos significativo. Este error de desplazamiento varía
típicamente más bien lentamente a través del tiempo, y puede ser
considerado en una primera aproximación como una constante que
caracteriza el convertidor A/D y que difiere de un convertidor a
otro. Un problema originado por este error de desplazamiento es
que puede conducir a una decodificación incorrecta de los bits o
símbolos en los decodificadores, si el nivel de ruido es
suficientemente alto. El documento
US-A-5281968 expone un circuito de
corrección de desplazamiento de CC, que se considera como el arte
previo más cercano.
Un objeto de la presente invención es
proporcionar un método y configuración de corrección del error de
desplazamiento de conversión A/D, que pueda estimar el error de
desplazamiento y restarlo de la señal convertida A/D antes de que se
decodifique esta señal.
Otro objeto de la presente invención es
proporcionar un método y configuración de decodificación compensada
del error de desplazamiento de la conversión A/D.
Estos objetos están resueltos de acuerdo con las
reivindicaciones adjuntas de la patente.
En resumen, la presente invención está basada en
la observación de que el proceso de decodificación en sí mismo
puede ser utilizado para determinar el error de desplazamiento.
Mediante la resta de una señal digital que es equivalente a la señal
decodificada, de la señal convertida A/D, la señal digital restante
contendrá solamente el error de desplazamiento y el ruido. Si esta
señal es promediada a través del tiempo, el ruido tendrá un valor
promedio de cero, y solo permanecerá una estimación del
desplazamiento. Mediante la resta de esta estimación del
desplazamiento de las señales convertidas A/D futuras, la
decodificación de esta señal corregida en el desplazamiento será más
robusta. Alternativamente, puede decirse que la relación S/R
(relación de señal/ruido) del proceso de decodificación se ha
incrementado.
La invención, conjuntamente con los objetos y
ventajas de la misma, puede ser comprendida mejor mediante la
referencia a la siguiente descripción que se considerará
conjuntamente con los dibujos adjuntos, en los que:
La figura 1 es un diagrama de tiempos que muestra
una señal digital convertida A/D antes de la decodificación;
la figura 2 es un diagrama de tiempos que
muestra la señal digital de la figura 1 después de la
decodificación;
la figura 3 es un diagrama de tiempos que muestra
la parte de ruido de la señal digital de la figura 1;
la figura 4 es un diagrama de tiempos que muestra
el error de desplazamiento de la señal digital de la figura 1;
la figura 5 es un diagrama de bloques de una
realización de una configuración de corrección del error de
desplazamiento de acuerdo con la presente invención;
la figura 6 es un diagrama de bloques que muestra
un convertidor A/D entrelazado;
la figura 7 es un diagrama de tiempos que muestra
una señal digital convertida A/D a partir del convertidor A/D
entrelazado de la figura 6 antes de la decodificación;
la figura 8 es un diagrama de tiempos que muestra
la señal digital de la figura 7 después de la decodificación;
la figura 9 es un diagrama de tiempos que muestra
la parte de ruido de la señal digital de la figura 7;
la figura 10 es un diagrama de tiempos que
muestra el error de desplazamiento de la señal digital de la figura
7;
la figura 11 es un diagrama de bloques de una
realización de una configuración de corrección del error de
desplazamiento de acuerdo con la presente invención con aplicación
de un convertidor A/D entrelazado;
la figura 12 es un diagrama de bloques de otra
realización de una configuración de corrección del error de
desplazamiento de acuerdo con la presente invención con aplicación
a un convertidor A/D entrelazado;
la figura 13 es un diagrama de tiempos similar a
la figura 10 que muestra el error de desplazamiento promedio de la
señal digital de la figura 7;
la figura 14 es un diagrama de bloques de incluso
otra realización de una configuración de corrección del error de
desplazamiento de acuerdo con la presente invención aplicada a un
convertidor A/D entrelazado;
la figura 15 es un diagrama de flujo de muestra
una realización del método de corrección del error de
desplazamiento de acuerdo con la presente invención;
la figura 16 es un diagrama de bloques de una
realización adicional de una configuración de corrección del error
de desplazamiento de acuerdo con la presente invención con
aplicación a un convertidor A/D entrelazado;
la figura 17 es un diagrama de bloques de otra
realización de una configuración de corrección del error de
desplazamiento de acuerdo con la presente invención aplicada a un
convertidor A/D entrelazado; y
la figura 18 es un diagrama de bloques de incluso
otra realización de una configuración de corrección del error de
desplazamiento de acuerdo con la presente invención aplicada a un
convertidor A/D entrelazado.
En la siguiente descripción se utilizarán las
mismas designaciones de referencia para los elementos equivalente o
similares a través de los dibujos.
Adicionalmente, las definiciones siguientes serán
las utilizadas para los fines de la siguiente descripción:
Una señal analógica es una señal continua en el
tiempo que tiene valores analógicos.
Una señal digital es una señal en tiempos
discretos (muestras) que tiene valores digitales, representados
cada uno por más de un bit.
Una señal binaria es una señal discreta en el
tiempo que tiene solo valores binarios (en que cada valor está
representado por 0 ó bien por 1.
El problema originado por los errores de
desplazamiento en relación con la decodificación será descrito a
continuación con referencia a las figuras 1 - 4.
La figura 1 es un diagrama de tiempos que muestra
una señal s(t) digital convertida A/D antes de la
decodificación. El eje de tiempos representa el nivel cero y es el
límite de decisión. Las muestras negativas están decodificadas a
"0" y las muestras positivas están decodificadas a "1".
Se encuentran indicados los valores digitales correspondientes a
"0" y "1".
La figura 2 es un diagrama de tiempos que muestra
la señal digital de la figura 1 después de la decodificación. La
señal s(t) decodificada en la figura 2 representa la
secuencia decodificada 110010101111. Lo que muestra realmente la
figura no es esta secuencia, sino una secuencia equivalente de las
muestras digitales, en donde cada muestra tiene un valor que
corresponde bien sea al "0" binario o al "1" binario.
La figura 3 es un diagrama de tiempos que muestra
la parte de ruido n(t) de la señal digital de la figura 1.
Este ruido se supone que es el ruido gaussiano aditivo (AWGN).
La figura 4 es un diagrama de tiempos que muestra
el error de desplazamiento o(t) de la señal digital de la
figura 1. Este desplazamiento es más o menos constante, pero varía
de convertidor A/D en convertidor A/D.
La señal(es) puede escribirse por tanto
como:
s(t) =
\hat{s}(t) + n(t) +
o(t)
Mediante la resta de \hat{s}(t) de
s(t) y promediando la diferencia, se obtiene:
E[e(t)] =
E[s(t) - \hat{s} (t)] = E[n(t) +
o(t)]
Si se supone que n(t) y o(t) no
están correlacionados y que n(t) tiene un promedio de valor
cero, se obtiene:
E[e(t)] =
E[n(t) + E[o(t)] =
E[o(t)]
Puesto que el error de desplazamiento se supone
que es aproximadamente constante, se obtiene finalmente una
estimación de la corrección:
\delta =
E[e(t)]
Esto conduce a las futuras señales corregidas en
el desplazamiento:
s(t) -
\delta = \hat{s} (t) + n(t) + o(t) - \delta \approx
\hat{s} (t) +
n(t)
Así pues, la señal corregida contendrá solamente
la señal digital decodificada y el ruido.
En la mayoría de las realizaciones que se
describirán más adelante se omitirá un elemento puesto que
usualmente no es necesario para explicar los principios de la
invención. Este elemento es un filtro que se proporciona entre el
convertidor A/D y el decodificador. Dicho filtro puede comprender,
por ejemplo, un filtro pasabajos, un ecualizador, un cancelador de
ecos o un transformador rápido de Fourier (FFT).
La figura 5 es un diagrama de bloques de una
realización de una configuración del error de desplazamiento de
acuerdo con la presente invención. Una señal analógica en enviada
a un convertidor A/D 10, el cual convierte la señal analógica en una
señal digital s(t). Esta señal digital es decodificada en
una señal binaria en un decodificador 12. La configuración descrita
hasta aquí no tiene ninguna corrección del error de desplazamiento.
De acuerdo con la presente invención, se proporciona una unidad de
corrección de desplazamiento 14. Esta unidad incluye dos unidades
sumadoras 16 y 18 para sumar las N muestras de la señal(es)
digital y las correspondientes N muestras de la representación
digital s(t) de la señal binaria decodificada,
respectivamente. Típicamente, N es un numero grande, por ejemplo
10^{4} - 10^{6} (N deberá ser suficientemente grande para
cancelar la señal de ruido n(t). El convertidor
binario-digital 20 transforma los bits binarios del
decodificador 12 en la representación s(t) digital
equivalente. El sumador 22 resta las muestras acumuladas de la
señal s(t) de las muestras acumuladas de la señal
s(t). El elemento 24 divide esta diferencia por N para formar
la corrección \delta del desplazamiento estimada. El sumador 26
resta la corrección \delta del desplazamiento estimada de las
muestras futuras de la señal digital s(t) antes de
decodificar en el decodificador 12. La estimación del error de
desplazamiento puede ser repetida periódicamente para compensar los
cambios lentos del error de desplazamiento en el convertidor D/A
10, por ejemplo debido a los cambios de la temperatura.
Un método de estimación alternativo del error de
desplazamiento actualiza continuamente el error de desplazamiento
estimado utilizando la expresión:
\delta (t) =
\lambda \delta (t-1) + (1- \lambda
)e(t)
en donde \lambda es una constante
menor pero cercana a 1, por ejemplo, 0,999, y en
donde:
e(t) =
s(t) - \hat{s}
(t)
La figura 6 es un diagrama de bloques que muestra
un convertidor A/D entrelazado. Dicho convertidor A/D incluye
varios elementos de conversión A/D 10-1 ...
10-M. Cada elemento de conversión A/D
10-1 ... 10-M recibe la misma señal
analógica, pero solo uno de los elementos convertirá la señal en un
instante dado de muestreo. Un controlador de la temporización 30
en las líneas de control T-1 ... T-M
controla cual es el elemento de conversión A/D 10-1
... 10-M que muestrea y convierte la señal
analógica en un instante dado de muestreo. Esto se efectúa de una
forma cíclica. El resultado es un conjunto de muestras digitales
entrelazadas en el tiempo a partir del conjunto de elementos de
conversión A/D. Estas muestras digitales se transforman en un flujo
de muestras digitales s(t) mediante una unidad de
multiplexado en el tiempo 32. La señal s(t) se envía al
decodificador 12. La razón de esta configuración es que pueden
conseguirse velocidades de muestreo más altas con la utilización de
convertidores A/D lentos. Los detalles adicionales de los
convertidores A/D entrelazados (denominados también como
convertidores en paralelo) pueden encontrarse en [1, 2].
El efecto del error de desplazamiento mediante un
convertidor A/D entrelazado será expuesto a continuación con
referencia a la figura 7-10.
La figura 7-10 es similar a la
figura 1-4. La diferencia esencial es que el error
de desplazamiento o(t) en la figura 10 no está a nivel de CC
(corriente continua), como en la figura 4, puesto que cada
convertidor A/D tiene su propio error de desplazamiento. Esto
conduce a una señal digital ligeramente distinta s(t) en la
figura 7, en comparación con la figura 1. La señal decodificada
s(t) en la figura 8 es la misma señal que en la figura 2, y
el ruido n(t) en la figura 9 es el mismo que en la figura 3.
El hecho de que la señal decodificada es la misma en la figura 2 y
en la figura 8 deberá ser considerado, no obstante, como una
excepción en lugar de una regla, puesto que la señal de
desplazamiento cambiada pueden hacer variar la señal s(t)
suficientemente para cambiar la decodificación de al menos algunas
muestras.
La figura 11 es un diagrama de bloques de una
realización de una configuración de corrección del error de
desplazamiento de acuerdo con la presente invención, con la
aplicación de un convertidor A/D entrelazado. Con el fin de no
complicar las figuras siguientes, se supone un convertidor A/D
entrelazado que incluye 4 elementos convertidores A/D. No obstante,
se observa que los principios descritos son válidos para cualquier
número N de elementos convertidores A/D.
La realización de la figura 11 es una
generalización natural de la realización en la figura 5.
Proporcionando los decodificadores separados 12-1 ..
12-4, las unidades de corrección del desplazamiento
14-1 ... 14-4 y los sumadores
26-1 ... 26-4 por cada uno de los
elementos convertidores A/D 10-1 ...
10-4, cada elemento convertidor A/D obtendrá una
corrección que sea apropiada para su desplazamiento. Se observa
también que en esta realización la unidad de multiplexado en el
tiempo 32 multiplexará señales binarias.
La realización de la figura 11 es algo compleja,
puesto que requiere elementos separados 12, 14 y 26 por cada
elemento convertidor A/D. La figura 12 es un diagrama de bloques de
otra realización de una configuración de corrección del error de
desplazamiento de acuerdo con la presente invención, aplicada para
un convertidor A/D entrelazado en el cual se ha reducido esta
complejidad. En esta realización se utiliza un decodificador común
12 para decodificar las muestras digitales multiplexadas de todos
los elementos convertidores A/D 12-1 ...
12-4. La señal decodificada es enviada a todas las
unidades de corrección 14-1 ...
14-4. Puesto que ya existen disponibles las señales
de temporización de sincronización T-1 ...
T-4, estas señales se utilizan para controlar las
unidades de corrección de la misma forma que los elementos de
conversión A/D.
La figura 13 es un diagrama de tiempos similar a
la figura 10 que muestra el error de desplazamiento promedio
\delta de la señal digital de la figura 7. Aunque cada elemento
de conversión A/D en el convertidor A/D entrelazado tiene su propio
error de desplazamiento, la señal del error de desplazamiento
resultante o(t) será periódica (según lo indicado en la
figura) y tendrá un desplazamiento promedio \delta. Este
desplazamiento promedio representa un nivel de CC o un
desplazamiento común del convertidor completo. Si esto se considera
suficiente para corregir solo este nivel de CC, el método de
corrección puede ser simplificado significativamente en comparación
con las realizaciones de la figura 11-12.
La figura 14 es un diagrama de bloques de una
realización de una configuración de corrección del error de
desplazamiento de acuerdo con la presente invención aplicada a un
convertidor A/D entrelazado que corrige solamente el desplazamiento
promedio \delta. En este caso es posible utilizar la misma
configuración para un convertidor A/D entrelazado que para un
convertidor A/D no entrelazado. Así pues, la realización de la
figura 14 utiliza la misma configuración de corrección del
desplazamiento que en la realización de la figura 5. No obstante,
deberá recordarse que en la realización de la figura 5 se elimina
el error de desplazamiento completo, mientras que la realización de
la figura 14 solo elimina el nivel de CC de la señal del error de
desplazamiento o(t).
La figura 15 es un diagrama de flujo que muestra
una realización del método de corrección del error de
desplazamiento de acuerdo con la presente invención. El
procedimiento se inicia en la etapa S1. La etapa S2 A/D convierte
las señales analógicas en señales digitales (incluyendo el error de
desplazamiento). La etapa S3 filtra las señales digitales. La etapa
S4 decodifica las señales digitales filtradas en señales binarias.
La etapa S5 convierte las señales binarias decodificadas en formato
digital equivalente. La etapa S6 determina el error de
desplazamiento mediante el promediado de la diferencia entre las
señales convertidas A/D y filtradas y las señales digitales
decodificadas. La etapa S7 resta este error de desplazamiento de
las señales futuras A/D convertidas y filtradas. La etapa S8
concluye este procedimiento. Este procedimiento puede ser repetido a
intervalos regulares para tener en cuenta los cambios de
desplazamiento lentos.
La invención ha sido descrita principalmente con
referencia a la decodificación de las señales binarias, es decir,
de los símbolos que tienen una longitud de 1 bit. No obstante, la
invención es igualmente aplicable a la decodificación de símbolos
que incluyen más de un bit, por ejemplo las señales QAM (señales
moduladas en amplitud y en cuadratura). En este caso, el
desplazamiento desplazará la constelación de la modulación mediante
un vector de desplazamiento (un desplazamiento por cada bit en el
símbolo).
La figura 16 es un diagrama de bloques de una
realización adicional de una configuración de corrección del error
de desplazamiento de acuerdo con la presente invención aplicada
para un convertidor A/D entrelazado. Esta realización es
especialmente adecuada para la conversión A/D y decodificación de
señales QAM en una constelación de 4 puntos. Este tipo de modulación
requiere 2 bits consecutivos por cada símbolo. En la realización
de la figura 16, los elementos de conversión A/D
10-1 y 10-2 se utilizan para
digitalizar, por ejemplo, los símbolos numerados en forma impar,
mientras que los elementos de conversión A/D 10-3 y
10-4 se utilizan para digitalizar los símbolos
numerados en forma par. Las correcciones del desplazamiento
separadas \delta1 y \delta2 se determinan para los símbolos
numeradas en forma impar y par. Así pues, esta realización se
sitúa en algún punto entre las realizaciones de la figura 11 y 14.
En la figura 11 cada elemento de conversión A/D está compensado en
el desplazamiento, mientras que en la figura 14 se determina un
desplazamiento común para la totalidad del convertidor A/D
entrelazado. En la figura 16 se determina un desplazamiento común
separado para cada par de elementos de conversión A/D.
Otra realización de un convertidor A/D
entrelazado compensado en el desplazamiento adecuado para señales
QAM puede estar basado en la realización de la figura 12. En este
convertidor A/D se corrige el desplazamiento de cada elemento
convertidor A/D. La diferencia con respecto a la realización
descrita en la figura 12 es que el valor decodificado del primer bit
en cada símbolo no es conocido hasta que se haya decodificado la
totalidad del símbolo. Así pues, el método de corrección puede ser
resumido como:
- 1.
- Decodificar por separado de los errores promedio de los elementos A/D de conversión 10-1 y 10-2 para los símbolos impares en las unidades de corrección 14-1 y 14-2.
- 2.
- Decodificar por separado los errores promedio de los elementos A/D de conversión 10-3 y 10-4 para los símbolos pares en las unidades de corrección 14-3 y 14-4.
La figura 17 es un diagrama de bloques de una
realización de una configuración de corrección del error de
desplazamiento que implementa este método. En la figura 17 se
encuentra un conmutador 34, controlado por el controlador de
temporización de sincronización 30, que envía los bits de los
símbolos impares decodificados a las unidades de corrección
14-1 y 14-2, y los bits de los
símbolos pares decodificados a las unidades de corrección
14-4 y 14-4. De esta forma los
vectores de corrección del desplazamiento independientes serán
formados para los símbolos impares y pares.
La invención puede ser utilizada también en
sistemas multiportadora, como por ejemplo en los módems DMT
(multitono discreto) (ADSL (línea de abonado digital asimétrica) y
VDSL (línea de abonado digital de muy alta velocidad), sistemas OFDM
(multiplex por división de frecuencias ortogonales), (DAB
(radiodifusión de audio digital), DVB (emisión de video digital),
WLAN (red de área local radioeléctrica). En estos sistemas las
constelaciones de modulación son desplazadas también mediante un
vector de error de desplazamiento. En la mayoría de las
realizaciones que se describirán puede omitirse un elemento puesto
que no es necesario para explicar los principios de la invención.
Este elemento es un filtro que se proporciona entre el convertidor
A/D y el decodificador. Dicho filtro puede comprender un filtro
pasabajos, un ecualizador o un transformador rápido de Fourier
(FFT).
La figura 18 es un diagrama de bloques de incluso
otra realización de una configuración de corrección del error de
desplazamiento de acuerdo con la presente invención, con aplicación
a un convertidor A/D entrelazado. Esta realización es útil para
las aplicaciones DMT o bien OFDM. En la realización de la figura
18, un elemento FFT 36 separa la señal digital en distintos
subcanales. La figura supone 16 subcanales. No obstante, este número
ha sido seleccionado solamente para ilustrar los principios.
Típicamente, existirán 2^{n} subcanales, en donde n es el rango
4-1 se encuentra en el rango 4-10.
Cada subcanal tendrá su propio decodificador y la configuración de
corrección del desplazamiento. Si se supone una modulación QAM, el
elemento FFT 36 transformará 16 símbolos en 16 coeficientes de
Fourier. Cada coeficiente de Fourier (número complejo) será
compensado en el desplazamiento (vector) por separado. Puesto que
el método FFT es una operación lineal, se observará que esta
realización ejecutará de hecho una compensación del desplazamiento
completa para todos los elementos de conversión A/D.
Típicamente, la corrección del error de
desplazamiento de acuerdo con la presente invención se implementa
mediante uno o varios microprocesadores o combinaciones de
procesadores de microseñales y el software correspondiente.
La presente invención tiene las ventajas
siguientes:
- 1.
- Es capaz de solventar el problema de la adaptación del desplazamiento en los convertidores A/D entrelazados (distintos elementos A/D de conversión que tiene distintos desplazamientos).
- 2.
- Es un método puramente digital, lo cual significa que no se añade ningún ruido extra a las señales.
- 3.
- No se precisa ninguna secuencia de entrenamiento.
- 4.
- La capacidad de transmisión puede ser incrementada puesto que el error de desplazamiento reducido implica una alta relación de señal/ruido (SNR).
- 5.
- El método compensará de hecho los desplazamientos de CC en un convertidor D/A en la parte del transmisor.
[1] Patente de los EE.UU. número 4968988
(Takahiro Mild y otros).
[2] Patente de los EE.UU. número 5585796
(Christer M. Svensson y otros).
Claims (16)
1. Un método de corrección del error de
desplazamiento de conversión A/D, que comprende las etapas de:
convertir las señales analógicas en señales
digitales;
filtrar las mencionadas señales digitales;
decodificar las mencionas señales digitales
filtradas en señales binarias;
convertir las mencionadas señales binarias en las
señales digitales decodificadas equivalente;
caracterizado porque tiene las etapas
de:
formar una estimación del error de desplazamiento
mediante el promediado de la diferencia entre las mencionadas
señales digitales filtradas y las mencionadas señales digitales
decodificadas; y
restar la mencionada estimación del error de
desplazamiento de las señales digitales filtradas futuras antes de
la decodificación.
2. El método de la reivindicación 1,
caracterizado porque:
se resta la mencionada estimación del error de
desplazamiento de las señales digitales filtradas futuras, para
producir por tanto las señales digitales corregidas del error del
desplazamiento; y
se decodifican las mencionadas señales digitales
corregidas del error de desplazamiento.
3. El método de la reivindicación 1 ó 2,
caracterizado porque se corrige individualmente el error de
desplazamiento de cada elemento de conversión A/D en un convertidor
A/D entrelazado.
4. El método de la reivindicación 1 ó 2,
caracterizado porque tiene individualmente los grupos de
corrección del error de desplazamiento del elemento de conversión
A/D en un convertidor A/D entrelazado.
5. El método de la reivindicación 1 ó 2,
caracterizado porque tiene la corrección del error de
desplazamiento de cada elemento de conversión A/D en un convertidor
A/D entrelazado mediante el mismo error de desplazamiento
estimado.
6. El método de cualquiera de las
reivindicaciones anteriores, caracterizado porque se
actualiza continuamente la mencionada estimación del error de
desplazamiento,
7. El método de cualquiera de las
reivindicaciones anteriores 1-5,
caracterizado porque repite regularmente la mencionada etapa
de promediado.
8. El método de cualquiera de las
reivindicaciones anteriores, caracterizado porque tiene la
mencionada etapa de filtrado que incluye la transformación rápida de
Fourier de las mencionadas señales digitales.
9. Una configuración de corrección del error de
desplazamiento de la conversión A/D, que comprende:
medios (10; 10-1 ...
10-4) para convertir las señales analógicas en
señales digitales;
medios (36) para filtrar las mencionadas señales
digitales;
medios (12; 12-1 ...
12-4) para decodificar las mencionadas señales
digitales filtradas en señales binarias;
medios (20) para convertir las mencionadas
señales binarias en las señales digitales binarias decodificadas
equivalentes;
caracterizada porque tiene:
medios (16, 18, 24) para formar una estimación
del error de desplazamiento mediante el promediado de la diferencia
entre las mencionadas señales digitales filtradas y las mencionadas
señales digitales decodificadas; y
medios (26; 26-1 ...
26-4) para restar la mencionada estimación del error
de desplazamiento de las futuras señales digitales filtradas antes
de la decodificación.
10. La configuración de la reivindicación 9,
caracterizada porque tiene:
medios (26; 26-1 ...
26-4) para restar la mencionada estimación del error
de desplazamiento de las mencionadas señales digitales filtradas
futuras, para producir por tanto las señales digitales corregidas
en el error de desplazamiento; y
medios (12; 12-1 ...
12-4) para decodificar las mencionadas señales
digitales corregidas en el error de desplazamiento.
11. La configuración de la reivindicación 9 ó 10,
caracterizada porque tiene medios (12-1 ...
12-4, 14-1 ... 14-4,
26-1 ... 26-4) para individualmente
corregir el error de desplazamiento de cada elemento conversor A/D
(10-1 ... 10-4) en un convertidor
A/D entrelazado.
12. La configuración de la reivindicación 9 ó 10,
caracterizada porque tiene medios (12, 14-1,
14-2, 26-1, .. 26-4)
para individualmente corregir los grupos de corrección del error
de desplazamiento (10-1, 10-2;
10-3, 10-4) de un elemento de
conversión A/D en un convertidor A/D entrelazado.
13. La configuración de la reivindicación 9 ó 10,
caracterizada porque tiene medios (12, 14, 26) para corregir
el error de desplazamiento en cada elemento de conversión A/D
(10-1 ... 10-4) en un convertidor
A/D entrelazado mediante el mismo error de desplazamiento
estimado.
14. La configuración de cualquiera de las
reivindicaciones anteriores 9-13,
caracterizada porque tiene medios para actualizar
continuamente la mencionada estimación del error de
desplazamiento.
15. La configuración de cualquiera de las
reivindicaciones anteriores 9-13,
caracterizada porque tiene medios para repetir regularmente
la mencionada etapa de promediado.
16. La configuración de cualquiera de las
mencionadas reivindicaciones 9-14,
caracterizada porque los mencionados medios de filtrado
incluyen medios (36) para la transformación rápida de Fourier de
las mencionadas señales digitales.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9901888A SE514770C2 (sv) | 1999-05-25 | 1999-05-25 | Förfarande och arrangemang för korrigering av offsetfel vid A/D-omvandling |
| SE9901888 | 1999-05-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2238283T3 true ES2238283T3 (es) | 2005-09-01 |
Family
ID=20415718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES00931855T Expired - Lifetime ES2238283T3 (es) | 1999-05-25 | 2000-05-17 | Correccion del error de desplazamiento de la conversion analogico/digital. |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US6351227B1 (es) |
| EP (1) | EP1196998B1 (es) |
| JP (1) | JP2003500970A (es) |
| KR (1) | KR20020013893A (es) |
| CN (1) | CN1143436C (es) |
| AT (1) | ATE290736T1 (es) |
| AU (1) | AU4967300A (es) |
| CA (1) | CA2371609A1 (es) |
| DE (1) | DE60018570T2 (es) |
| ES (1) | ES2238283T3 (es) |
| SE (1) | SE514770C2 (es) |
| TW (1) | TW448630B (es) |
| WO (1) | WO2000072447A1 (es) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633618B1 (en) * | 1999-12-07 | 2003-10-14 | Nokia Corporation | Method and apparatus for digitally removing a DC-offset smaller than one LSB |
| US6995684B2 (en) * | 2000-05-22 | 2006-02-07 | Schlumberger Technology Corporation | Retrievable subsurface nuclear logging system |
| US6518898B1 (en) * | 2001-07-23 | 2003-02-11 | Texas Instruments Incorporated | System and method of background offset cancellation for flash ADCs |
| US6433712B1 (en) * | 2001-07-25 | 2002-08-13 | Texas Instruments Incorporated | Offset error compensation of input signals in analog-to-digital converter |
| JP3854908B2 (ja) * | 2002-08-02 | 2006-12-06 | 株式会社豊田自動織機 | デジタルｖｃｏ及びそのデジタルｖｃｏを用いたｐｌｌ回路 |
| US6771203B1 (en) * | 2003-04-29 | 2004-08-03 | Analog Devices, Inc. | Temporally-interleaved parallel analog-to-digital converters and methods |
| WO2005094548A2 (en) * | 2004-03-25 | 2005-10-13 | Optichron, Inc. | Reduced complexity nonlinear filters for analog-to-digital converter linearization |
| KR20070030187A (ko) | 2004-03-25 | 2007-03-15 | 옵티크론, 인코포레이티드. | 디지털 선형화 시스템 |
| DE102004049161B4 (de) * | 2004-10-08 | 2009-10-29 | Infineon Technologies Ag | Zeitversetzt arbeitender Analog-Digital-Wandler |
| ATE417409T1 (de) | 2006-02-17 | 2008-12-15 | Sicon Semiconductor Ab | Zeitverschachtelter analog-digital-wandler |
| CN101295984B (zh) * | 2007-04-27 | 2010-09-01 | 扬智科技股份有限公司 | 用来补偿模拟/数字转换器偏移量的偏移补偿电路 |
| US8279955B1 (en) | 2008-01-15 | 2012-10-02 | Marvell International Ltd. | Systems and methods for calibrating digital baseband DC offset in an OFDM receiver |
| CN101674087B (zh) * | 2009-09-27 | 2012-09-05 | 电子科技大学 | 一种时间交替adc系统通道失配误差的获取方法 |
| EP3528388B1 (en) * | 2018-02-19 | 2023-07-26 | Melexis Technologies SA | Offset compensation circuit for a tracking loop |
| US10530378B1 (en) * | 2019-01-17 | 2020-01-07 | Texas Instruments Incorporated | Sample based gain error estimation for analog to digital converter |
| TWI693799B (zh) * | 2019-01-23 | 2020-05-11 | 創意電子股份有限公司 | 類比數位轉換器裝置與時脈偏斜校正方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758907B2 (ja) * | 1986-06-07 | 1995-06-21 | ソニー株式会社 | オフセツト自動補正ａ／ｄ変換回路 |
| JPH01137831A (ja) | 1987-11-25 | 1989-05-30 | Mitsubishi Electric Corp | アナログーデジタル変換器 |
| US4972189A (en) * | 1989-10-23 | 1990-11-20 | Grumman Aerospace Corporation | Correction for DC offset in A/D converters |
| US5153593A (en) * | 1990-04-26 | 1992-10-06 | Hughes Aircraft Company | Multi-stage sigma-delta analog-to-digital converter |
| US5111203A (en) * | 1990-11-27 | 1992-05-05 | Data Translation, Inc. | Circuitry for conditioning analog signals and converting to digital form |
| US5281968A (en) * | 1991-09-06 | 1994-01-25 | Nec Corporation | DC offset correction circuit for A/D converter |
| SE500357C2 (sv) | 1992-01-31 | 1994-06-06 | Silicon Construction Sweden Ab | Arrangemang för analog/digital-omvandling |
| US5465092A (en) * | 1994-01-19 | 1995-11-07 | National Semiconductor Corporation | Pipelined analog-to-digital converter with curvefit digital correction |
| US5798724A (en) * | 1996-02-14 | 1998-08-25 | Harris Corporation | Interpolating digital to analog converter architecture for improved spurious signal suppression |
| US6154158A (en) * | 1998-06-30 | 2000-11-28 | Qualcomm Incorporated | Digital-to-analog converter D.C. offset correction comparing converter input and output signals |
| US6177893B1 (en) * | 1998-09-15 | 2001-01-23 | Scott R. Velazquez | Parallel processing analog and digital converter |
-
1999
- 1999-05-25 SE SE9901888A patent/SE514770C2/sv not_active IP Right Cessation
- 1999-06-11 TW TW088109814A patent/TW448630B/zh active
-
2000
- 2000-05-17 WO PCT/SE2000/000973 patent/WO2000072447A1/en active IP Right Grant
- 2000-05-17 JP JP2000620737A patent/JP2003500970A/ja not_active Withdrawn
- 2000-05-17 AU AU49673/00A patent/AU4967300A/en not_active Abandoned
- 2000-05-17 CN CNB00807951XA patent/CN1143436C/zh not_active Expired - Fee Related
- 2000-05-17 DE DE60018570T patent/DE60018570T2/de not_active Expired - Lifetime
- 2000-05-17 CA CA002371609A patent/CA2371609A1/en not_active Abandoned
- 2000-05-17 EP EP00931855A patent/EP1196998B1/en not_active Expired - Lifetime
- 2000-05-17 AT AT00931855T patent/ATE290736T1/de not_active IP Right Cessation
- 2000-05-17 ES ES00931855T patent/ES2238283T3/es not_active Expired - Lifetime
- 2000-05-17 KR KR1020017015041A patent/KR20020013893A/ko active IP Right Grant
- 2000-05-22 US US09/576,837 patent/US6351227B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000072447A1 (en) | 2000-11-30 |
| ATE290736T1 (de) | 2005-03-15 |
| DE60018570D1 (de) | 2005-04-14 |
| US6351227B1 (en) | 2002-02-26 |
| KR20020013893A (ko) | 2002-02-21 |
| JP2003500970A (ja) | 2003-01-07 |
| TW448630B (en) | 2001-08-01 |
| CN1143436C (zh) | 2004-03-24 |
| SE9901888D0 (sv) | 1999-05-25 |
| CA2371609A1 (en) | 2000-11-30 |
| EP1196998B1 (en) | 2005-03-09 |
| AU4967300A (en) | 2000-12-12 |
| SE514770C2 (sv) | 2001-04-23 |
| EP1196998A1 (en) | 2002-04-17 |
| CN1351779A (zh) | 2002-05-29 |
| DE60018570T2 (de) | 2006-03-02 |
| SE9901888L (sv) | 2000-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2238283T3 (es) | Correccion del error de desplazamiento de la conversion analogico/digital. | |
| US6628735B1 (en) | Correction of a sampling frequency offset in an orthogonal frequency division multiplexing system | |
| JP3429748B2 (ja) | 多重搬送波復調システムにおいて精細な周波数同期を行うための方法および装置 | |
| EP0971515B1 (en) | Reference symbol structure for frequency, symbol and frame synchronisation in multicarrier systems | |
| JP4951000B2 (ja) | Ａｍインバンド・オンチャンネルラジオ受信機の記号追跡 | |
| KR101301402B1 (ko) | 도플러 주파수 산출 장치와 방법 및 직교 주파수 분할 다중복조 장치 | |
| JP2000244448A (ja) | Ｏｆｄｍ通信システムにおける周波数オフセットの推定装置 | |
| JPH08237219A (ja) | Ｏｆｄｍ伝送受信方式及び送受信装置 | |
| JPH11154926A (ja) | ディジタル多重搬送波信号の位相及び／又は周波数誤差を訂正する方法及び回路装置 | |
| US7305053B2 (en) | Dat-aided frequency offset detection using phase unwrapping | |
| WO2007055042A1 (ja) | 直交周波数分割多重信号の受信装置および受信方法 | |
| US20080107190A1 (en) | Method for forming a bit log-likelihood ratio from symbol log-likelihood ratio | |
| JP2000165341A (ja) | Ｏｆｄｍ用復調回路 | |
| US20130266056A1 (en) | Method of estimating sampling clock offset, a sampling clock offset estimator and a receiver comprising the same | |
| JP2006042025A (ja) | Ｏｆｄｍ信号復調回路及びｏｆｄｍ信号復調方法 | |
| US20010036225A1 (en) | Coefficient update method and receive method of time domain equalizer of DMT system, DMT system and DMT modem | |
| US10135660B1 (en) | Sampling frequency offset tracking based on decision feedback channel estimation | |
| JP3109445B2 (ja) | 周波数分割多重信号のダイバーシティ受信装置 | |
| JP3992908B2 (ja) | 直交周波数分割多重変調方式を用いた伝送装置 | |
| EP0930751B1 (en) | Method and apparatus for receiving orthogonal frequency division multiplexed signal | |
| JPH09247570A (ja) | 信号受信システム | |
| JP3579982B2 (ja) | 周波数分割多重信号伝送方法、送信装置及び受信装置 | |
| EP1367791A2 (en) | Gain control for a multicarrier modem | |
| CN109661799B (zh) | 基于判决反馈信道估计的采样频偏跟踪的接收机 | |
| JP2002217862A (ja) | Ｑａｍ復号装置 |