DE60007919T2 - Datenkodiergerät und Datendekodierverfahren - Google Patents

Datenkodiergerät und Datendekodierverfahren Download PDF

Info

Publication number
DE60007919T2
DE60007919T2 DE2000607919 DE60007919T DE60007919T2 DE 60007919 T2 DE60007919 T2 DE 60007919T2 DE 2000607919 DE2000607919 DE 2000607919 DE 60007919 T DE60007919 T DE 60007919T DE 60007919 T2 DE60007919 T2 DE 60007919T2
Authority
DE
Germany
Prior art keywords
signal
identification result
digital
logic level
provisional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2000607919
Other languages
English (en)
Other versions
DE60007919D1 (de
Inventor
Tadaaki Yoshinaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of DE60007919D1 publication Critical patent/DE60007919D1/de
Publication of DE60007919T2 publication Critical patent/DE60007919T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

  • Die vorliegende Erfindung betrifft Datendecodierungsgeräte und Datendecodierungsverfahren.
  • Bei bisher vorgeschlagenen Anordnungen, beispielsweise bei Videobandrekordern und optischen Plattengeräten, werden mit hoher Dichte aufgezeichnete digitale Signale durch Verarbeitung wiedergegebener Signale mittels Viterbi-Decodierung getreu wiedergegeben.
  • Bei Viterbi-Decodierung werden Eingabedaten durch Definieren von n Zustandstypen, die durch Intercode-Interferenz bestimmt sind, durch eine Kombination unmittelbar vorhergehender Eingabedaten und Aktualisieren dieser n Zustandstypen auf die folgenden n Zustandstypen jedes Mal, wenn sich die Eingabedaten ändern, verarbeitet. Insbesondere wenn die Intercode-Interferenzlänge gleich m ist, werden diese n Zustände durch die unmittelbar vorhergehenden m – 1 Bits bestimmt, beispielsweise wenn die Eingabedaten Logisch-1- oder Logisch-0-Serielldaten sind, gibt es n = 2(m–1) Zustände.
  • Was die so definierten n Zustände betrifft, so ist unter der Annahme, dass das im wiedergegebenen Signal enthaltene Rauschen eine Gauß'sche Verteilung bzw. Normalverteilung ist und der Wert des mit jedem Zustand korrespondierenden wiedergegebenen Signals, wenn kein Rauschen vorhanden ist, als ein Referenzamplitudenwert genommen wird, die Mutmaßlichkeit oder Wahrscheinlichkeit für das Machen eines Übergangs zu jedem Zustand ein durch Anheben der Differenz zwischen dem Referenzamplitudenwert und dem tatsächlich wiedergegebenen Signal in die Potenz von 2 (was die Distanz vom Referenzamplitudenwert ist) und Summieren dieses Quadratwertes, bis es einen Übergang zu jedem Zustand gibt, erhaltener Wert. Auf diese Weise werden bei Viterbi-Decodierung jeweils Summen für Pfade, über die Übergänge von den unmittelbar vorhergehenden n Zuständen zu den folgenden Zuständen möglich sind, berechnet, und unter der Annahme, dass Übergänge für Pfade auftreten, die von den berechneten Resultaten die höchste Wahrscheinlichkeit (kleinster Summenwert) aufweisen, werden die n Zustände auf die folgenden n Zustände aktualisiert, und die Historie und Wahrscheinlichkeit der Identifikationswerte in jedem Zustand werden ebenfalls aktualisiert.
  • Durch sukzessives Detektieren der wahrscheinlichsten Zustandsübergänge auf diese Weise wird die Historie bis zu mehreren vorhergehenden Bits in eine einzige bzw. einzelne Historie bei einer vorbestimmten Stufe zusammengeführt bzw. vereinigt bzw. gemischt, und dadurch wird das Identifikationsresultat bis zu diesem Zeitpunkt spezifiziert. Auf diese Weise identifiziert Viterbi-Decodierung ein wiedergegebenes Signal. Bei Viterbi-Decodierung, die wiedergegebene Signale auf diese Weise verarbeitet, wird, wenn das dem wiedergegebenen Signal überlagerte Rauschen Zufallsrauschen ist, maximaler Gebrauch von der Signalleistung des wiedergegebenen Signals gemacht, um das wiedergegebene Signal zu identifizieren, und dies erlaubt eine Verbesserung der Fehlerrate im Vergleich zu dem Decodierungsverfahren, bei dem das wiedergegebene Signal durch Vergleich mit einem vorbestimmten Schwellenwert für jedes Bit decodiert wird.
  • 14 ist eine Tabelle, die Zustandsübergänge bei einem EPR4-Ausgleich (EPR = Extended Partial Response = erweiterte partielle Reaktion) für ein aufgezeichnetes Signal, die eine logische Pegelinversion für ein einzelnes Taktintervall in einer kontinuierlichen seriellen Bitsequenz, das heißt für ein aufgezeichnetes Signal, bei dem d nicht begrenzt ist, erlaubt. EPR4 ist PR(1, 1, –1, –1), und die Intercode-Interferenz tritt relativ zu einzelnen Eingabedaten bis zu drei Bits später auf.
  • Deshalb wird bei dieser Kombination der Zustandsübergang (Ausgabe) aufgrund der folgenden Eingabedaten durch die Historie der Eingabedaten bis zu drei vorherigen Bits eindeutig bestimmt. Hier stellt a[k] die Eingabedaten dar, und a[k – 1], a[k – 2], a[k – 3] sind jeweils Eingabedaten einen Takt, zwei Takte bzw. drei Takte vor den Eingabedaten a[k]. Ein Zustand b[k – 1] aufgrund dieser Eingabedaten a[k – 1], a[k – 2]. a[k – 3] ist durch die Werte eines Codes S und der Eingabedaten a[k – 1], a[k – 2], a[k – 3] gezeigt. In diesem Fall wird beispielsweise in einem Zustand (S000), wenn eine Eingabe a[k] des Wertes 0 eingegeben wird, eine Ausgabe c[k] des Wertes 0 erhalten, und der Zustand b[k] ändert sich auf (S000).
  • In diesem Fall werden, da es keine Grenze d = 1 gibt, 8 Zustände (S000)–(S111) erhalten, die mit Kombinationen von drei sukzessiven Eingabedaten korrespondieren, und das Ausgabesignal c[k] weist die fünf Referenzamplitudenwerte –2, –1, 0, 1, 2 auf. Werden diese Relationen durch ein Gitter- bzw. Trellisdiagramm dargestellt, erscheinen sie so, wie es in der 15 gezeigt ist.
  • In diesem Fall wird bei Viterbi-Decodierung von einem durch Wiederholung der 15 gezeichneten Trellisdiagramm die Zweigmetrik der Differenz zwischen dem wiedergegebenen Signal und dem Referenzamplitudenwert summiert, und es wird der den geringsten Wert dieser Summe aufweisende Pfad gewählt, um das Eingabesignal zu decodieren.
  • 16 ist ein Blockschaltbild, das eine Wiedergabeeinrichtung zeigt, bei der dieser Viterbi-Decodierertyp angewendet ist. In einer Wiedergabeeinrichtung 1 führt ein Wiedergabeentzerrer bzw. -ausgleicher 2 eine Nyquist-Entzerrung bzw. -Ausgleichung aus und gibt ein Wiedergabesignal RF aus, um eine Wiedergabe eines Taktes durch das Wiedergabesignal RF zu erlauben. Eine Digitalisierungs- bzw. Binärisierungsschaltung 3 digitalisiert bzw. binärisiert das von diesem Wiedergabeausgleicher 2 ausgegebene ausgeglichene Signal, um ein binärisiertes Signal S2 auszugeben.
  • Eine PLL-Schaltung 4, die auf der Basis dieses binärisierten Signals S2 als eine Referenz arbeitet, gibt vom Wiedergabesignal RF einen Takt CK wieder und aus. Eine Analog/Digital- bzw. A/D-Wandlerschaltung 5 führt am Wiedergabesignal RF auf der Basis dieses Taktes CK eine sequentielle Analog/Digital-Umwandlung aus und gibt eine digitales wiedergegebenes Signal aus. Durch Ausführung einer Berechnungsverarbeitung an diesem digitalen wiedergegebenen Signal erzeugt eine Wiedergabeausgleicher 6 ein beispielsweise EPR4-ausgeglichenes Signal und gibt dieses aus, und ein Viterbi-Decodierer 7 verarbeitet das EPR4-ausgeglichene Signal aus diesem Wiedergabeausgleicher 6, um ein binär decodiertes Ausgabesignal 7 auszugeben, das ein auf einem Aufzeichnungsmedium aufgezeichnetes Aufzeichnungssignal ist. Folglich verwendet diese Wiedergabeeinrichtung 1 die PRML-Technik (PRML = Partial Response Maximum Likelihood = Partiellreaktions-Maximalwahrscheinlichkeit), um das binär decodierte Ausgabesignal D1 wiederzugeben.
  • 17 ist ein Blockschaltbild, das diesen Viterbi-Decodierer 7 zeigt. In diesem Viterbi-Decodierer 7 empfängt ein Zweigmetrikkalkulator 7A ein digitales Wiedergabesignal DRF aufgrund des EPR4-ausgeglichenen Signals und berechnet durch Ausführung der folgenden Berechnungsverarbeitung an jedem Abtast- bzw. Samplewert des digitalen Wiedergabesignals DRF Zweigmetriken BM0[k]–BM4[k] relativ zu Referenzamplitudenwerten und gibt diese aus. Hier sind die Zweigmetriken BM0[k]–BM4[k] Differenzen zwischen Werten des wiedergegebenen Signals, das mit jedem Zustand korrespondiert, wenn kein Rauschen vorhanden ist (Referenzamplitudenwerte, die in diesem Fall die fünf Werte 2, 1, 0, –2 sind) und einem zur Potenz 2 erhobenen realen wiedergegebenen Signalpegel Z[k], und sie sind euklidische Distanzen des wiedergegebenen Signalpegels relativ zu den Referenzamplitudenwerten. BM0[k] = (Z[k] – 2)2 BM1[k] = (Z[k] – 1)2 BM2[k] = (Z[k])2 BM3[k] = (Z[k] + 1)2 BM4[k] = (Z[k] + 2)2 (1)
  • Insbesondere weist der Zweigmetrikkalkulator 7A mehrere Subtraktionsschaltungen, welche die Referenzamplitudenwerte aus dem digitalen Wiedergabesignal DRF berechnen, und mehrere Multiplizierschaltungen, welche die Subtraktionsresultate in die Potenz 2 erheben, auf.
  • Eine Zweigmetrikverarbeitungsschaltung 7B führt die Berechnungen der folgenden Gleichungen in jeweiligen Metrikkalkulatoren 7BA–7BH unter Verwendung der vom Zweigmetrikkalkulator 7A ausgegebenen Zweigmetriken BM0[k]–BM4[k] aus und berechnet dadurch die Metriken (S000, k)–(S111, k), welche Summenwerte der in jeden Zustand eingegebenen Zweigmetriken sind. Hier ist min(a, b) die Verarbeitung, die den kleinsten Wert von a, b wählt. L(S000, k) = min(1(S000, k – 1) + BM2[k], (S100, k – 1) + BM3[k]) (2-1) L(S001, k) = min(1(S000, k – 1) + BM1[k], (S100, k – 1) + BM2[k]) (2-2) L(S010, k) = min(1(S001, k – 1) + BM1[k], (S101, k – 1) + BM2[k]) (2-3) L(S011, k) = min(1(S001, k – 1) + BM3[k], (S101, k – 1) + BM1[k]) (2-4) L(S100, k) = min(1(S010, k – 1) + BM3[k], (S110, k – 1) + BM4[k]) (2-5) L(S101, k) = min(1(S010, k – 1) + BM2[k], (S110, k – 1) + BM3[k]) (2-6) L(S110, k) = min(1(S011, k – 1) + BM2[k], (S111, k – 1) + BM3[k]) (2-7) L(S111, k) = min(1(S011, k – 1) + BM1[k], (S111, k – 1) + BM2[k]) (2-8)
  • Die Zweigmetrikverarbeitungsschaltung 7B gibt auch Bestimmungsresultate SEL0-7 aufgrund der Metrikkalkulatoren 7BA–7BH aus.
  • 18 ist ein Blockschaltbild, das den detaillierten Aufbau des Zweigmetrikkalkulators 7B zeigt. Im Zweigmetrikkalkulator 7B weisen die Metrikkalkulatoren 7A–7BF eine identische Schaltungskonfiguration bzw. ein identisches Schaltungslayout mit der Ausnahme auf, dass die Eingaben/Ausgaben entsprechend den in 15 gezeigten Zustandsübergängen gesetzt sind, und deshalb wird hier nur der mit dem Zustand S000 korrespondierende Metrikkalkulator 7BA beschrieben, und identische Teile der Beschreibung sind fortgelassen.
  • Insbesondere addiert im Kalkulator 7BA, der eine Metrik für den Übergang zum Zustand (S000) berechnet, eine Addiererschaltung 10 die Metrik L(S000, k – 1) des einen Takt vorher in diesem ersten Metrikkalkulator 7BA berechneten Zustands (S000) und die vom Zweigmetrikkalkulator 7A berechnete Zweigmetrik BM2[k] und gibt das Resultat aus. Infolgedessen gibt die Addiererschaltung 10 ein mit dem ersten Term der rechten Seite der Gleichung (2-1) korrespondierendes Additionsresultat aus.
  • Eine Addiererschaltung 11 addiert die Metrik L(S100, k – 1) des einen Takt vorher im fünften Metrikkalkulator 7BE berechneten Zustands (S100) und die vom Zweigmetrikkalkulator 7A berechneten Zweigmetrik BM3[k] und gibt das Resultat aus. Infolgedessen gibt die Addiererschaltung 11 ein mit dem zweiten Term auf der rechten Seite der Gleichung (2-1) korrespondierendes Additionsresultat aus.
  • Eine Komparatorschaltung 12 gibt das Resultat von Vergleichsausgabedaten aus den Addiererschaltung 10 und 11 aus. Infolgedessen bestimmt die Komparatorschaltung 12, von welchem der Zustände (S000) und (S100) ein Übergang zum Zustand (S000) am wahrscheinlichsten ist, und gibt dieses Bestimmungsresultat SEL0 aus.
  • Ein Selektor 13 wählt das Additionsresultat der Addiererschaltungen 10, 11 entsprechend dem Bestimmungsresultat SEL0 der Komparatorschaltung 12 und gibt dieses und dadurch das Berechnungsverarbeitungsresultat auf der rechten Seite der Gleichung (2-1) aus. Eine Verriegelungs- bzw. Auffangeinrichtung (D) 14 verzögert das Berechnungsverarbeitungsresultat durch Verriegeln bzw. Auffangen des Selektions- bzw. Wählausgabesignals dieses Selektors 13 um eine Taktperiode, wonach es ausgegeben wird.
  • Eine Pfadspeichereinheit 7C (17) erzeugt das binär decodierte Ausgabesignal D1 durch Verarbeiten der Berechnungsresultate des Zweigmetrikkalkulators 7B jeweils durch Pfadspeicher 7CA–7CH und gibt das Resultat aus.
  • 19 und 20 sind Blockschaltbilder, die einen Teil der Pfadspeichereinheit 7C zeigen. In der 19 weist der Pfadspeicher 7CA eine vorbestimmte Zahl von in Reihe geschalteten Speichern bzw. Verriegelungs- bzw. Auffangeinrichtungen 16A–16N auf (die Zahl der Auffangeinrichtungen ist gleich oder größer als die Zahl sich vereinigender bzw. mischender Pfade, generell eine zu 16 oder 32 Bit äquivalente Zahl Auffangeinrichtungen), und zwischen diesen Auffangeinrichtungen 16A–16N sind Selektoren 17A–17M angeordnet, die selektiv die Historie der fünf Pfadspeicher 7CE oder die Historie der unmittelbar vorhergehenden Auffangeinrichtung ausgeben.
  • Diese Selektoren 17A–17M schalten die Operation entsprechend dem Bestimmungsresultat SEL0 um. Auf diese Weise wird im korrespondierenden Metrikkalkulator 7BA, wenn die Metrik vom fünften Zustand (S100) gewählt wird, die Historie des Pfadspeichers 7CE gewählt und ausgegeben. Wird andererseits die Metrik vom ersten Zustand (S000) gewählt, wird eine in der unmitelbar vorhergehenden Auffangeinrichtung gehaltene Selbsthistorie gewählt und ausgegeben. Die erste Auffangeinrichtung 16A verriegelt bzw. fängt korrespondierende feste Daten des Wertes 0 für beide dieser Übergänge auf, und die letzte Auffangeinrichtung 16N gibt das binär decodierte Ausgabesignal D1 aus.
  • Der Pfadspeicher 7CH des achten Zustandes (S111) ist identisch zum ersten Pfadspeicher 7CA mit der Ausnahme, dass bei dem in 19 gezeigten Aufbau die Historie des vierten Pfadspeichers 7CD anstelle der Historie des fünften Pfadspeichers 7CE wahlweise empfangen wird, feste Daten des Wertes 1 von der ersten Auffangeinrichtung 16A anstelle der mit der empfangenen Historie korrespondierenden festen Daten des Wertes 0 aufgefangen werden, der Bestimmungsort bzw. die Bestimmung, zu dem bzw. der die Historie gesendet wird, verschieden ist, und das Umschaltsignal der Selektoren 17A–17M verschieden ist.
  • Andererseits weist der zweite Pfadspeicher 7CB (20) die Auffangeinrichtungen 16A–16N einer zu der des Pfadspeichers 7CC identischen Zahl und die zwischen den Auffangeinrichtungen 16B–16N mit Ausnahme der ersten Auffangeinrichtung 16A angeordneten Selektoren 17A–17M auf, die wahlweise die Historie des ersten Pfadspeichers 7CA oder die Historie des fünften Pfadspeichers 7CE ausgeben.
  • Diese Selektoren 17A–17M schalten die Operation entsprechend dem Bestimmungsresultat SEL1 um, und folglich wird im korrespondierenden Metrikkalkulator 7BB, wenn die Metrik vom ersten Zustand (S000) gewählt wird, die Historie des Pfadspeichers 7CA gewählt und ausgegeben. Wird andererseits die Metrik vom fünften Zustand (S100) gewählt, wird die Historie des Pfadspeichers 7CE gewählt und ausgegeben. Die erste Auffangeinrichtung 16A fängt korrespondierende feste Daten des Wertes 1 für beide dieser Übergänge auf. Die letzte Auffangeinrichtung 16N gibt das binär decodierte Ausgabesignal D1 aus.
  • Der Pfadspeicher 7CC des dritten Zustandes (S010) ist identisch zum zweiten Pfadspeicher 7CB mit der Ausnahme, dass bei dem in 20 gezeigten Aufbau die Historie des zweiten oder sechsten Pfadspeichers 7CB anstelle der Historie des ersten oder fünften Pfadspeichers 7CA oder 7CE wahlweise empfangen wird, feste Daten des Wertes 0 von der ersten Auffangeinrichtung 16A anstelle der mit der empfangenen Historie korrespondierenden festen Daten des Wertes 1 aufgefangen werden, die Bestimmung, zu der die Historie gesendet wird, verschieden ist, und das Umschaltsignal der Selektoren 17A–17M verschieden ist.
  • Der Pfadspeicher 7CD des vierten Zustandes (S011) ist identisch zum zweiten Pfadspeicher 7CB mit der Ausnahme, dass bei dem in 20 gezeigten Aufbau die Historie des zweiten oder sechsten Pfadspeichers 7CB oder 7CF anstelle der Historie des ersten oder fünften Pfadspeichers 7CA oder 7CE wahlweise empfangen wird, die Bestimmung, zu der die Historie gesendet wird, verschieden ist, und das Umschaltsignal der Selektoren 17A–17M verschieden ist.
  • Der Pfadspeicher 7CE des fünften Zustandes (S100) ist identisch zum zweiten Pfadspeicher 7BA mit der Ausnahme, dass bei dem in 20 gezeigten Aufbau die Historie des dritten oder siebten Pfadspeichers 7CC oder 7CD anstelle der Historie des ersten oder fünften Pfadspeichers 7CA oder 7CE wahlweise empfangen wird, feste Daten des Wertes 0 von der ersten Auffangeinrichtung 16A anstelle der mit der empfangenen Historie korrespondierenden festen Daten des Wertes 1 aufgefangen werden, die Bestimmung, zu der die Historie gesendet wird, verschieden ist, und das Umschaltsignal der Selektoren 17A–17M verschieden ist.
  • Der Pfadspeicher 7CF des sechsten Zustandes (S101) ist identisch zum zweiten Pfadspeicher 7CB mit der Ausnahme, dass bei dem in 20 gezeigten Aufbau die Historie des dritten oder siebten Pfadspeichers 7CC oder 7CG anstelle der Historie des ersten oder fünften Pfadspeichers 7A oder 7EE wahlweise empfangen wird, die Bestimmung, zu der die Historie gesendet wird, verschieden ist, und das Umschaltsignal der Selektoren 17A–17M verschieden ist.
  • Der Pfadspeicher 7CG des siebten Zustandes (S110) ist identisch zum zweiten Pfadspeicher 7CB mit der Ausnahme, dass bei dem in 20 gezeigten Aufbau die Historie des vierten oder achten Pfadspeichers 7CD oder 7CH anstelle der Historie des ersten oder fünften Pfadspeichers 7CA oder 7CE wahlweise empfangen wird, feste Daten des Wertes 0 von der ersten Auffangeinrichtung 16A anstelle der mit der empfangenen Historie korrespondierenden festen Daten des Wertes 1 aufgefangen werden, die Bestimmung, zu der die Historie gesendet wird, verschieden ist, und das Umschaltsignal der Selektoren 17A–17M verschieden ist.
  • Aufgrund dieser Aufbauten wird, wenn die Pfadspeicher 7CA–7CH eine Historie einer vorbestimmten Zahl Stufen empfängt, eine identische Historie in der korrespondierenden Auffangeinrichtung gehalten. Beim Viterbi-Decodierer 7 wird deshalb von der letzten Auffangeinrichtung 16N jedes der Pfadspeicher 7CA–7CG das binär decodierte Ausgabesignal D1 erhalten.
  • Jedoch kann bei diesem Aufzeichnungs- und Wiedergabesystemtyp die Fähigkeit, wiedergegebene Daten zu identifizieren, durch Erhöhung der Intercode-Interferenzlänge m verbessert werden. Wie oben beschrieben kann die Zahl Zustände S aufgrund der Intercode-Interferenzlänge m durch 2(m–1) dargestellt werden, und deshalb erhöht sich die Zahl Zustände in Form von Indizes und Parametern, wenn die Intercode-Interferenzlänge m erhöht wird. Andererseits ist beim Viterbi-Decodierer 7 der bisher vorgeschlagenen Anordnung die gleiche Zahl Metrikkalkulatoren 7BA–7BH und Pfadspeicher 7CA–7CH wie die Zahl Zustände erforderlich, und wenn die Zahl Zustände zunimmt, wird der Aufbau übermäßig komplex.
  • Bei diesem Aufzeichnungs- und Wiedergabesystemtyp musste aufgrund des Maßstabs der Schaltung eine Intercode-Interferenzlänge m einer gewissen Länge toleriert werden.
  • JP08116275-A beschreibt eine Schaltungskonfiguration, welche die Fehlereffekte bei einem Wellenformausgleichsprozess durch Begrenzung der Zahl Zustandsknoten so, dass sie kleiner oder gleich einer vorbestimmten Zahl ist, reduziert.
  • Aus Hiroyuki Yashima et al: „A new Type of Viterbit Decoding with Path Reductions", Proceedings of the Global Telecommunications Conference and Exhibition, 27. November 1989, Seiten 1714 bis 1718 geht ein Viterbi-Decodierungsalgorithmus mit einer reduzierten Zahl von ACS-Operationen (ACS = Add-Compare-Select = Addieren-Vergleichen-Wählen) hervor. In den Decodierungstrellis werden niedrig wahrscheinliche Zweige vor der Decodierung auf der Basis des detektierten Signalpegels eliminiert, und dies führt zur Reduktion beim Zusammenführen bzw. Vereinigen bzw. Mischen von Ereignissen, bei denen die ACS-Operation ausgeführt werden sollte.
  • Verschiedene Aspekte und Merkmale bzw. Eigenschaften der vorliegenden Erfindung sind in den beigefügten Ansprüchen definiert.
  • Gemäß einem ersten Aspekt stellt die Erfindung ein Datendecodierungsgerät bereit, das ein von einem Verfahren zum Zuordnen einer Intercode-Interferenz zu jeder vorbestimmten Längeneinheit eines einen binären logischen Pegel aufweisenden digitalen Signals erzeugtes Eingabesignal empfängt und das einen binären logischen Pegel aufweisende digitale Signal von diesem Eingabesignal identifiziert, mit:
    einer Ausgleichseinrichtung zum Ausgeben eines entzerrten bzw. ausgeglichenen Signals durch Anwenden eines vorbestimmte Ausgleichscharakteristiken aufweisenden Ausgleichs auf das Eingabesignal,
    einer Digitalisierungs- bzw. Binärisierungseinrichtung zum Ausgeben eines binären Signals durch Digitalisieren bzw. Binärisieren des ausgeglichenen Signals,
    eine Provisorisch-Identifizierungseinrichtung zum Identifizieren des logischen Pegels des binärisierten Signals unter Verwendung eines Taktsignals auf der Basis des binärisierten Signals, wobei das Logikpegel-Identifikationsresultat einen Identifizierungsfehler von effektiv einem Taktintervall des Taktsignals aufweist, und Ausgeben dieses Identifikationsresultats als ein provisorisches Identifikationsresultat,
    eine Korrektureinrichtung zum Detektieren einer Zeitsteuerung bzw. eines Timings, mit welcher bzw. welchem sich der logische Pegel des binärisierten Signals in einem Taktintervall des Taktsignals invertiert, und Korrigieren des provisorischen Identifikationsresultats durch dieses Detektionsresultat,
    eine Analog/Digital-Wandlereinrichtung zum analogen/digitalen Umwandeln des ausgeglichenen Signals,
    eine Digitalausgleichseinrichtung zum Ausgeben eines digitalen ausgeglichenen Signals durch Anwenden eines von dem zugeordneten Intercode-Interferenzverfahren abhängige Ausgleichscharakteristiken aufweisenden Ausgleichs auf das Ausgabesignal der Analog/Digital-Wandlereinrichtung, und
    eine Identifizierungseinrichtung zum Beschränken der Zustandsübergänge, die vom logischen Pegel des digitalen ausgeglichenen Signals auf der Basis des vom Taktsignal und der Korrektureinrichtung korrigierten provisorischen Identifikationsresultats erhalten werden können, Detektieren des wahrscheinlichsten Zustandsübergangs von diesen begrenzten Zustandsübergängen und Identifizieren und Ausgeben des digitalen Signals vom digitalen ausgeglichenen Signal auf der Basis des detektierten Zustandsübergangs.
  • Gemäß einem zweiten Aspekt stellt die Erfindung ein Datendecodierungsverfahren bereit, bei dem ein durch ein Verfahren zum Zuordnen einer Intercode-Interferenz zu jeder vorbestimmten Längeneinheit eines einen binären logischen Pegel aufweisenden digitalen Signals erzeugtes Eingabesignal empfangen wird und das einen binären logischen Pegel aufweisende digitale Signal von diesem Eingabesignal identifiziert wird, mit:
    einem Ausgleichsschritt zum Ausgeben eines ausgeglichenen Signals durch Anwenden eines vorbestimmte Ausgleichscharakteristiken aufweisenden Ausgleichs auf das Eingabesignal,
    einem Binärisierungsschritt zum Ausgeben eines binären Signals durch Binärisieren des ausgeglichenen Signals,
    einem Provisorisch-Identifizierungsschritt zum Identifizieren des logischen Pegels des binärisierten Signals unter Verwendung eines Taktsignals auf der Basis des binärisierten Signals, wobei das Logikpegel-Identifikationsresultat einen Identifizierungsfehler um effektiv ein Taktintervall des Taktsignals aufweist, und Ausgeben dieses Identifikationsresultats als ein provisorisches Identifikationsresultat,
    einem Korrekturschritt zum Detektieren eines Timings, mit welchem sich der logische Pegel des binärisierten Signals in einem Taktintervall des Taktsignals invertiert, und Korrigieren des provisorischen Identifikationsresultats durch dieses Detektionsresultat,
    einem Analog/Digital-Wandlungschritt zum analogen/digitalen Umwandeln des ausgeglichenen Signals,
    einem Digitalausgleichsschritt zum Ausgeben eines digitalen ausgeglichenen Signals durch Anwenden eines vom zugeordneten Intercode-Interferenzverfahren abhängige Ausgleichscharakteristiken aufweisenden Ausgleichs auf das Resultat des Analog/Digital-Wandlungschritts, und
    einem Identifizierungsschritt zum Beschränken der Zustandsübergänge, die vom logischen Pegel des digitalen ausgeglichenen Signals auf der Basis des vom Taktsignal und Korrekturschritt korrigierten provisorischen Identifikationsresultats erhalten werden können, Detektieren des wahrscheinlichsten Zustandsübergangs von diesen beschränkten Zustandsübergängen und Identifizieren und Ausgeben des digitalen Signals vom digitalen ausgeglichenen Signal auf der Basis des detektierten Zustandübergangs.
  • Ausführungsformen der vorliegenden Erfindung betreffen eine Maximalwahrscheinlichkeits-Decodierungstechnik, die beispielsweise zur Verwendung bei einem Videobandrekorder oder einem optischen Plattengerät geeignet ist.
  • Ausführungsformen der vorliegenden Erfindung, die im Hinblick auf die obigen Probleme erdacht wurden, können ein Datendecodierungsgerät und ein Datendecodierungsverfahren bereitstellen, die eine Maximumwahrscheinlichkeitsdecodierung durch einen einfachen Aufbau realisieren können.
  • Die Erfindung wird nun mittels eines Beispiels unter Bezugnahme auf die beigefügten Zeichnungen beschriebenen, in denen durchwegs gleiche Teile mit gleichen Bezugszeichen bezeichnet sind und in denen:
  • 1 ein Blockschaltbild ist, das ein Wiedergabegerät gemäß einer ersten Ausführungsform dieser Erfindung zeigt.
  • 2 ein Blockschaltbild ist, das einen Provisorischidentifizierer im Wiedergabegerät nach 1 zeigt.
  • 3A–3C Signalwellenformdiagramme sind, die bei der Beschreibung der Funktion des Provisorischidentifizierers nach 2 verwendet sind.
  • 4A–4D Signalwellenformdiagramme sind, die bei der Beschreibung der Signalwellenformdetektionsschaltung des Provisorischidentifiziers nach 2 verwendet sind.
  • 5A und 5B Zustandsübergangsdiagramme sind, die Übergänge des digitalen wiedergegebenen Signals zeigen.
  • 6 ein Blockschaltbild ist, das einen Maximumwahrscheinlichkeitsdecodierer im Wiedergabegerät nach 1 zeigt.
  • 7 ein Blockschaltbild ist, das einen Zweigmetrikkalkulator im Maximumwahrscheinlichkeitsdecodierer nach 6 zeigt.
  • 8 ein Blockschaltbild ist, das einen Metrikkalkulator im Zweigmetrikkalkulator nach 7 zeigt.
  • 9 ein Blockschaltbild ist, das einen anderen Metrikkalkulator im Zweigmetrikkalkulator nach 7 zeigt.
  • 10 ein Blockschaltbild ist, das eine Pfadspeichereinheit im Maximumwahrscheinlichkeitsdecodierer nach 6 zeigt.
  • 11 ein Blockschaltbild ist, das einen Pfadspeicher in der Pfadspeichereinheit nach 10 zeigt.
  • 12 ein Blockschaltbild ist, das einen Maximumwahrscheinlichkeitsdecodierer in einer zweiten Ausführungsform zeigt.
  • 13 ein Blockschaltbild ist, das einen Zweigmetrikkalkulator im Maximumwahrscheinlichkeitsdecodierer nach 12 zeigt.
  • 14 eine Tabelle ist, die Zustandsübergänge in EPR4 zeigt;
  • 15 ein Zustandsübergangsdiagramm für 14 ist.
  • 16 ein Blockschaltbild ist, das ein einen Viterbi-Decodierer des Standes der Technik verwendendes Wiedergabegerät zeigt.
  • 17 ein Blockschaltbild ist, das den Viterbi-Deco-dierer nach 16 zeigt.
  • 18 ein Blockschaltbild ist, das einen Zweigmetrikkalkulator im Viterbi-Decodierer nach 17 zeigt.
  • 19 ein Blockschaltbild ist, das eine Pfadspeichereinheit im Viterbi-Decodierer nach 18 zeigt.
  • 20 ein Blockschaltbild ist, das den Rest der 19 zeigt.
  • (1) Ausführungsform 1
  • (1-1) Aufbau der ersten Ausführungsform
  • Die 1 ist ein Blockschaltbild, das ein Wiedergabegerät gemäß einer Ausführungsform dieser Erfindung zeigt. Bei diesem Wiedergabegerät 21 sind Merkmale, die zu denen eines oben bei der 16 beschriebenen Wiedergabegeräts 1 identisch sind, durch korrespondierende Symbole gezeigt, und ihre Beschreibung wird nicht wiederholt. Bei diesem Wiedergabegerät 21 wird ein digitales Wiedergabesignal DRF in einem Maximumwahrscheinlichkeitsdecodierer 23 durch Bezugnahme auf ein provisorisches Identifizierungsresultat D3 in einem Provisorischidentifizierer 22 verarbeitet, um eine binäre Identifikationsausgabe D1 zu erhalten.
  • Insbesondere wird im Wiedergabegerät 21 ein Wiedergabesignal RF entzerrt bzw. ausgeglichen und ausgegeben, so dass nach einer Digitalisierung bzw. Binärisierung durch eine Digitalisierungs- Bzw. Binärisierungsschaltung ein Takt durch eine PLL-Schaltung 4 wiedergegeben werden kann, und so dass ein von dieser Binärisierungsschaltung 3 ausgegebenes binärisiertes Signal S durch einen von der PLL-Schaltung 4 ausgegebenen Takt CK verriegelt bzw. aufgefangen und ein provisorisches Identifizierungsresultat C3, das effektiv gleich dem decodierten Ausgabesignal D1 ist, ausgegeben werden kann. Insbesondere wandelt der Wiedergabeentzerrer bzw. -ausgleicher 24 das Wiedergabesignal RF in ein entzerrtes bzw. ausgeglichenes Signal durch beispielsweise PR (1, 1) um und gibt es aus.
  • Wie in der 2 gezeigt erzeugt der Provisorischidentifizierer 22 ein provisorisches Identifikationsresultat D2 in einer Verriegelungs- bzw. Auffangeinrichtung (R) 26 durch sequentielles Verriegeln bzw. Auffangen des Ausgabesignals S2 der Binärisierungsschaltung 3 auf der Basis des Taktes CK.
  • Hier kann, wie in 3A–3C gezeigt, durch Auffangen des durch Binärsisieren des PR (1, 1)-Ausgleichssignals durch den Takt CK (3A und 3B) erhaltenen binärsierten Signals S2 ein Identifikationsrand des 21/2fachen in der Amplitudenrichtung (das heißt Amplitudentoleranz) erhalten werden, im Vergleich zu dem Fall, dass das digitale Wiedergabesignal DRF einer binären Identifikation durch ein EPR4-Ausgleichssignal unterworfen wird.
  • Im Provisorischidentifizierer wird beim Auffangen dieses binärsierten Signals S2 das sequenziell binärisierte Signal S2 mit einer Zeitsteuerung bzw. einem Timing verriegelt, wodurch das Ausgabesignal des Wiedergabeausgleichers 24, das die Basis zur Erzeugung des Taktes CK ist, den Schwellenwert der Binärisierungsschaltung 3 kreuzt (im Fall dieser Ausführungsform ein Timing, mit dem die Flanke des Taktes CK wie in 3 gezeigt erscheint).
  • Folglich hat bei diesem Identifikationsresultat D2 (3C), wenn das Timing einen Scheibenpegel kreuzt, das Timing jeder Flanke die gleiche Phase (nachfolgend als durch das Symbol a gekennzeichnetes Vorderflankentiming bezeichnet) relativ zum korrespondierenden Aufzeichnungscode während der Aufzeichnung oder wird es um einen einzelnen Takt verzögert (nachfolgend als mit dem Symbol b gekennzeichnetes Rückflankentiming bezeichnet), und folglich enthält im provisorischen Identifikationsresultat D2 die Identifikation einen Fehler.
  • Verglichen mit dem Fall, bei dem das durch Nyquist-Ausgleich erhaltene digitale Wiedergabesignal DRF einfach einer binären Identifikation unterworfen wird, wird die Identifikation durch zweimal der Identifikationsrand in der Phasenrichtung ausgeführt, so dass es in jeder Flanke einen einzelnen Taktidentifikationsfehler gibt, jedoch kann der Aufzeichnungscode mit Ausnahme für diesen einen Taktidentifikationsfehler völlig korrekt identifiziert werden.
  • Wenn das binärsisierte Signal S2 mit einem Timing, das eine sehr kleine Phasentoleranz aufweist, aufgefangen wird, um auf diese Weise das wie in 4A–4D gezeigte provisorische Identifikationsresultat D2 zu erzeugen, besteht, wenn nur eine einzelne Taktperiode des Signalpegels des binärisierten Signals S2 erscheint (4A und 4B), das Risiko, dass es unmöglich sein kann, das Erscheinen dieses Signalpegels aufgrund von Zittern bzw. Jitter usw. im provisorischen Identifikationsresultat D2 (4C) aufzufangen.
  • Folglich wird im provisorischen Identifizierer 22 (2) in einer Unabhängigwellenform-Detektionsschaltung 27 das binärisierte Signal S2 mit einem Abfallflankentiming des Taktes CK aufgefangen, wobei die Auffangresultate durch nachfolgende Verzögerungsschaltungen (D) 29 und 30 sequentiell transferiert bzw. übertragen werden, und dadurch Auffangresultate für drei sukzessive Takte mit einem Timing erhalten werden, das um 1/2 Taktperiode vom provisorischen Identifikationsresultats D2 verschieden ist.
  • In der Unhängigwellenform-Detektionsschaltung 27 wird von den Auffangeinrichtungsresultaten für drei sukzessive Takte der logische Pegel des Auffangeinrichtungsresultats mit dem Zwischentimingausgabesignal von der Verzögerungsschaltung 29 durch einen Inverter 31 invertiert und zusammen mit den anderen Auffangeinrichtungsresultaten an eine UND-Schaltung 32 ausgegeben. Auf diese Weise erzeugt die Unabhängigwellenform-Detektionsschaltung 27 ein detektiertes Signal S2N mit einer negativen unabhängigen Wellenform, für das der logische Pegel fällt, wenn der Signalpegel des binärisierten Signals S2 für einen einzelnen Takt auf der negativen Seite fällt.
  • Ähnlich werden in der Unabhängigwellenform-Detektionsschaltung 27 von den Auffangeinrichtungsresultaten für drei sukzessive Takte die logischen Pegel der Auffangeinrichtungsresultate mit dem ersten und letzten Timingausgabesignal von der Auffangeinrichtung 28 und der Auffangeinrichtung 30 durch Invertierer 33 und 34 invertiert und zusammen mit den anderen Auffangeinrichtungsresultaten in eine UND-Schaltung eingegeben. Auf diese Weise erzeugt die Unabhängigwellenform-Detektionsschaltung 27 ein detektiertes Signal S2P mit einer positiven unabhängigen Wellenform, für das der logische Pegel steigt, wenn der Signalpegel des binärisierten Signals S2 für einen einzelnen Takt auf der positiven Seite steigt.
  • Im Provisorischidentifizierer 22 werden, während das provisorische Identifikationsresultat D2 durch Verriegeln bzw. Auffangen des binärisierten Signals S2 auf der Basis des Flankentimings des Taktes CK erzeugt wird, das detektierte Signal S2N mit einer negativen unabhängigen Wellenform und das detektierte Signal S2P mit einer positiven unabhängigen Wellenform durch eine Tor- bzw. Gateschaltung 36 (4D) überlagert, und das von dieser Gateschaltung 36 ausgegebene Signal wird als das provisorische Identifikationsresultat D3 ausgegeben.
  • Der Maximumwahrscheinlichkeitsdecodierer 23 (1) gibt durch Verarbeiten des digitalen Wiedergabesignals DRF auf der Basis dieses provisorischen Identifikationsresultats D3 das decodierte Ausgabesignal D1 aus, welches das Resultat der Ausführung der Maximumwahrscheinlichkeitsbestimmung am Wiedergabesignal RF ist.
  • Wie der Relation zwischen dem provisorischen Identifikationsresultat D3 (5A) und Zustandsübergängen (5B) in 5A und 5B zu entnehmen ist, wird das Flankentiming im provisorischen Identifikationsresultat entweder um einen einzelnen Takt relativ zum Aufzeichnungscode verzögert, oder es ist das korrekte Timing, so dass deshalb dieses provisorische Identifikationsresultat D Zustandsübergänge nicht präzise reflektiert.
  • Jedoch ist zu verstehen, dass, wenn es beispielsweise zu einem Zeitpunkt k – 1, bei dem ein Datentransfer beginnt, beispielsweise ein Vereinigen bzw. Zusammenführen bzw. Mischen in einen Zustand (S000) gibt, eine Wahrscheinlichkeit besteht, dass das digitale Wiedergabesignal DRF zu einem Zeitpunkt k und k + 1 jeweils in zwei Pfade aufgespalten wird, während, wenn das provisorische Identifikationsresultat D2 zu einem Zeitpunkt k erscheint, der zum Zustand S000 führende Pfad nicht zum Zeitpunkt k + 1 erhalten werden kann. In anderen Worten, wenn dieses provisorische Identifikationsresultat D3 mit einem Vorderflankentiming erscheint, erfährt das digitale Wiedergabesignal DRF zum Zeitpunkt k einen Übergang in einen Zustand (S001), und wenn das provisorische Identifikationsresultat D2 mit einem Rückflankentiming erscheint, erfährt es beim folgenden Zeitpunkt k – 1 einen Übergang in den Zustand (S001).
  • In 5A und 5B sind Änderungen aufgrund eines Bitinversionsrauschens im provisorischen Identifikationsresultat D3 durch Pfeile gezeigt, und Pfade sind durch Vergleich mit dem provisorischen Identifikationsresultat D3 in den vorherigen drei Taktintervallen unter Verwendung der mit der Vorderflanke und Rückflanke korrespondierenden Symbole a und b und des Symbols *, das anzeigt, dass keine spezielle Bitinversion spezifiziert ist, gezeigt. Deshalb ist der Pfad b** vom Zeitpunkt k – 1 zum Zeitpunkt k der Pfad, der mit dem Fall korrespondiert, bei dem die Rückflanke zum Zeitpunkt k im provisorischen Identifikationsresultat D3 korrekt ist, ist der nächste Pfad bb* der Pfad, bei dem die Rückflanke in der Bitinversion des provisorischen Identifikationsresultats D3 bei beiden Zeitpunkten k und k + 1 korrekt ist, und sind ähnlich die folgenden Pfade bis zu einem Zeitpunkt k + 2 durch die Pfade bb* dargestellt.
  • Ähnlich ist der Pfad a** ein Pfad, der mit dem Fall korrespondiert, bei dem die Vorderflanke zum Zeitpunkt k im provisorischen Identifikationsresultat D3 korrekt ist, und die folgenden Pfade aa* und ab* sind Pfade die jeweils mit dem Fall, bei dem die Vorderflanke bei beiden Zeitpunkten k und k + 1 in der Bitinversion des provisorischen Identifikationsresultats D3 korrekt ist und dem Fall, bei dem die Vorderflanke zum Zeitpunkt k korrekt ist, während die Rückflanke zum Zeitpunkt k + 1 korrekt ist, korrespondieren.
  • Durch Beschreibung der Pfade auf der Basis der Bitinversion des provisorischen Identifikationsresultats D3 in den vorherigen drei Taktintervallen auf diese Weise können in EPR4 Pfade, die eine Wahrscheinlichkeit des Erhaltens bis zu einer einzelnen Vereinigung bzw. Zusammenführung bzw. Mischung auf der Basis des provisorischen Identifikationsresultats D3 der unmittelbar vorhergehenden drei Bits bestimmt werden. Deshalb können zum Spezifizieren des Zustandes des provisorischen Identifikationsresultats D3, da dieses provisorische Identifikationsresultat D3 für einen einzelnen Takt einen einzelnen Taktfehler aufweist, die bis zu einer einzelnen Mischung führenden Pfade durch das provisorische Identifikationsresultat D3 für die unmittelbar vorhergehenden drei Bits und das unmittelbar vorhergehende Bit spezifiziert werden.
  • In anderen Worten können hinsichtlich möglicher Zustandsübergänge für ein provisorisches Identifikationsresultat D3 eines einzelnen Bits Zustandsübergänge mit Ausnahme der durch das provisorische Identifikationsresultat D3 von den unmittelbar vorhergehenden drei Bits bis zum unmittelbar vorhergehenden Bit spezifizierten nicht erhalten werden, so dass, wenn Zustandsübergänge mit Ausnahme der durch das provisorische Identifikationsresultat D3 aus den unmittelbar vorhergehenden drei Bits bis zum unmittelbar vorhergehenden Bit abgeschätzten bzw. berechneten von den Berechnungen ausgeschlossen sind, der Aufbau der Decodierungsschaltung um einen entsprechenden Betrag vereinfacht werden kann.
  • In EPR4 tritt, da im provisorischen Identifikationsresultat D3 die Intercode-Interferenzlänge gleich 4 Bits ist, eine Pfadteilung auf, wenn sich der logische Pegel einmal invertiert, und Pfade, die nach vier Takten geteilt sind, vereinigen bzw. mischen sich. Im Fall der 5 verbinden sich, wenn ein einzelner Pfad aufgrund der ersten Bitinversion von den Berechnungen ausgeschlossen ist und wenn während dieser Periode Bitinversionen im provisorischen Identifikationsresultat D3 nicht kontinuierlich sind (das heißt, wenn eine Bitinversion in vier Taktintervallen maximal dreifach auftritt), Pfade, bei denen die Symbole a und b entsprechend der ersten Bitinversion wie im Fall des durch die Symbole bab bezeichneten Pfad relativ zu dem durch die Symbole aab bezeichneten Pfad unterschiedlich sind.
  • Deshalb kann in diesem Fall für die vereinigten bzw. zusammengeführten bzw. gemischten Pfade aab und bab, wenn eine Metrik spezifiziert wird und ein korrespondierendes provisorisches Identifikationsresultat gewählt wird, von den Pfaden aab, bab ein wahrscheinlicher Pfad gewählt werden, um ein korrespondierendes provisorischen Identifikationsresultat zu erhalten.
  • Durch Berechnung einer Metrik auf der Basis eines einen Identifikationsfehler eines einzelnen Taktintervalls aufweisenden provisorischen Identifikationsresultats ist deshalb zu sehen, dass es gemäß dieser Ausführungsform ratsam bzw. angemessen ist, eine Metrik für ein Maximum von 4 Zuständen zu berechnen, was die Hälfte der Zahl Zustände ist, die vom digitalen Wiedergabesignal DRF in EPR4 erhalten werden kann. Insbesondere bei dem in 5 gezeigten Beispiel vereinigen bzw. mischen sich zum Zeitpunkt k + 3, welcher der vierte Takt vom Zeitpunkt k ist, die Pfade bbb, abb, die sich zum Zeitpunkt k aufgrund einer Bitinversion teilen. Es kann beim Beispiel der 5 darauf hingewiesen werden, dass sich Pfade in den Zuständen (S000) und (S001) nicht vereinigen bzw. mischen. Dies zeigt, dass, obgleich sich die Pfade bab, baa zusätzlich zu dem in 5 gezeigten Beispiel mischen, diese Pfade bab, baa durch das provisorische Identifikationsresultat aufgrund der Tatsache, dass es im provisorischen Identifikationsresultat D3 auch zum Zeitpunkt k + 1 eine Bitinversion gibt, ausgeschlossen sind.
  • Pfade, die sich zu diesem Zeitpunkt k + 1 teilen, mischen sich auch zum Zeitpunkt k + 4, welcher der vierte Takt von diesem Zeitpunkt k + 1 ist. Wenn deshalb von der Summe der Zweigmetriken bei diesem Vereinigungs- bzw. Mischungspunkt ein Pfad gewählt wird, kann bestimmt werden, ob für die Bitinversion zum Zeitpunkt k + 1 die Vorderflanke korrekt ist oder die Hinterflanke korrekt ist.
  • Folglich können gemäß dieser Ausführungsform anstelle der acht Zustände (S000–S111) Zustände erwartet bzw. geschätzt werden, um die korrespondierende Metrik vom provisorischen Identifikationsresultat D3 in drei vorhergehenden Taktintervallen in diesem provisorischen Identifikationsresultat D3 zu berechnen, und es kann von dieser Metrik eine Wahrscheinlichkeit bestimmt werden, um den Pfad zu spezifizieren. In anderen Worten werden für die vom provisorischen Identifikationsresultat D3 in drei vorhergehenden Taktintervallen als möglich betrachteten Pfade aa bis bb korrespondierende Referenzamplitudenwerte sukzessive gesetzt, werden Metriken auf der Basis dieses Referenzamplitudenwertes sukzessive berechnet und wird bei einem Mischungspunkt ein Pfad durch Bestimmung einer Metrik für zwei sich mischende Pfade gewählt.
  • In der Beschreibung der 5 wurde das Symbol * verwendet, um zu zeigen, dass die Bitinversion im korrespondierenden provisorischen Identifikationsresultat D3 nicht spezifiziert wurde, jedoch wird dieses Symbol hernach der Bequemlichkeit halber durch ein a oder b ersetzt.
  • Für die Pfade aaa bis bbb können, wenn Zweigmetriken sukzessive summiert werden, um für ein Kodierungsschema, wo es keine Grenze d = 1 gibt, eine Wahrscheinlichkeit zu bestimmen, im provisorischen Identifikationsresultat D3, wie durch die Zeitpunkte k + 11 bis k + 14 in 5 gezeigt, Bitinversionen sukzessive auftreten.
  • In diesem Fall vereinigt bzw. mischt sich ein zu einem Zeitpunkt k + 10 teilender Pfad zum Zeitpunkt k + 14, teilt sich jedoch wieder, und wenn die Intercode-Interferenzlänge gleich 4 Bits ist, wird ein zum Zustand (S001) führender Pfad durch das Symbol aabb spezifiziert. Jedoch aufgrund des provisorischen Identifikationsresultats D3 erreicht der Pfad mit diesem Symbol aabb aufgrund eines Pfades mit dem Symbol babb nicht den Zustand (S001), und folglich kann dieser Pfad durch sukzessive Berechnung von Metriken durch das Symbol abb spezifiziert werden. In anderen Worten werden in diesem Fall bei einem Zeitpunkt vor dem Zeitpunkt k + 14 korrespondierende Referenzamplitudenwerte auf mit jedem Zustand korrespondierende vorbestimmte Werte gesetzt, und es wird eine einen großen Wert aufweisende Metrik berechnet, so dass unmögliche Pfade von der Wahl von Metriken ausgeschlossen sind, und es können Pfade wie oben beschrieben sukzessive gewählt werden.
  • Der zum Zustand (S010) führende Pfad wird durch das Symbol aaaa spezifiziert, und in diesem Fall kann, da der Pfad baaa aufgrund des provisorischen Identifikationsresultats D3 den Zustand (S010) nicht erreicht, dieser Pfad ebenfalls durch sukzessive Berechnung von Metriken durch das Symbol aaa spezifiziert werden, und es können Pfade ähnlich wie oben beschrieben sukzessive gewählt werden.
  • Außerdem wird der den Zustand (S011) erreichende Pfad durch das Symbol aaab spezifiziert, und in diesem Fall kann, da der Pfad baab aufgrund des provisorischen Identifikationsresultats D3 den Zustand (S010) nicht erreicht, dieser Pfad ebenfalls durch sukzessive Berechnung von Metriken durch das Symbol aab spezifiziert werden, und es können Pfade ähnlich wie oben beschrieben sukzessive gewählt werden.
  • Andererseits mischt sich für den Zustand (S101) der Pfad mit dem Symbol bbbb mit dem Pfad mit dem Symbol abbb, und von den Pfaden mit den Symbolen bbbb und abbb erfahren die Pfade abb, bbb aufgrund des provisorischen Identifikationsresultats D3 einen Übergang zum Zustand (S101). Folglich können durch Verarbeiten und Wählen von Metriken aufgrund dieser Pfade abb, bbb wie oben beschrieben diese Pfade als Pfade mit dem Symbol bb* beschrieben werden.
  • Jedoch kann hinsichtlich der Pfade aaa bis bbb, die aufgrund des provisorischen Identifikationsresultats D3 in den vorhergehenden drei Taktintervallen möglich sind, wenn korrespondierende Referenzamplitudenwerte sukzessive auf sukzessiv berechnete Metriken gesetzt werden, kann der zum Symbol abbb führende Pfad abb, der sich in diesem Zustand (S101) mischt, auf die gleiche Weise wie der mit dem vorstehend genannten Symbol aabb für den Zustand (S001) korrespondierende Pfad abb beschrieben werden.
  • In anderen Worten ist es hinsichtlich der Pfade aaa bis bbb, die aufgrund des provisorischen Identifikationsresultats D3 in den vorhergehenden drei Taktintervallen möglich sind, wenn Metriken sukzessive berechnet werden, es keine Grenze d = 1 gibt und die Intercode-Interferenzlänge gleich 4 ist und es im provisorischen Identifikationsresultat D3 sukzessive Bitinversionen gibt, schwierig, zwischen Pfaden, die sukzessive mit einer Vorderflanke, Vorderflanke, Rückflanke und Rückflanke, die zu verschiedenen Zuständen führen, korrespondieren, zu unterscheiden. Deshalb wird gemäß dieser Ausführungsform und diesem Fall allein ein anderer Referenzamplitudenwert gesetzt. Auch wird von diesem Referenzamplitudenwert eine andere Zweigmetrik berechnet, und in einer einzelnen Metrikverarbeitungsschaltung wird eine Verarbeitung des mit dem Symbol aabb korrespondierenden Pfades abb abgewartet, so dass die Pfadmetrik durch diese andere Zweigmetrik aktualisiert wird.
  • 6 ist ein Blockschaltbild, das die Details des Maximumwahrscheinlichkeitsdecodierers 23 zeigt. In diesem Maximumwahrscheinlichkeitsdecodierer 23 umfasst ein LPS (Limited Path Selector = Begrenztpfadselektor) 40 vier Verzögerungsschaltungen, welche die sukzessiven provisorischen Identifikationsresultate D3 sequentiell verzögern und gleichzeitig die provisorischen Identifikationsresultate D3 für vier sukzessive Takte, welche die Intercode-Interferenzlänge sind, parallel ausgeben, und einen Speicher, der den provisorischen Identifikationsresultaten D4 für vier sukzessive Takte Adressen zuordnet und korrespondierende Ausgabedaten ausgibt. Von diesen provisorischen Identifikationsresultaten D3 für vier sukzessive Takte werden die Referenzamplitudenwerte Caaa bis Cbbb für eine einzelne Route, die mit den dem gegenwärtigen Zeitpunkt am nächsten liegenden drei Takten korrespondiert, und der mit den vier Takten korrespondierende Referenzamplitudenwert Caabb ausgegeben.
  • Die Referenzamplitudenwerte Caaa bis Cbbb in einer einzelnen Route sind Referenzamplitudenwerte für durch die Pfade aaa bis bbb spezifizierte Zustände. Hier sind die Referenzamplitudenwerte Caaa bis Cbbb der Bequemlichkeit halber durch die Symbole a und b verwendende Buchstaben gezeigt, doch sind sie nicht notwendig Referenzamplitudenwerte, die mit drei Inversionen im provisorischen Identifikationsresultat D3 korrespondieren. Hier sind sie, da sie Referenzamplitudenwerte sind, die durch Zuordnung von Adressen zu den provisorischen Identifikationsresultaten D3 für vier sukzessive Takte ausgegeben werden, wenn im provisorischen Identifikationsresultat D3 eine Bitinversion nicht auftritt, in Figur auf Referenzwerte gesetzt, die mit Zuständen korrespondieren, zu denen es Übergänge durch das obige Symbol * gibt. Der Referenzamplitudenwert Caabb ist ein Referenzamplitudenwert für einen durch den Pfad aabb spezifizierten Zustand.
  • Wenn die Referenzamplitudenwerte auf diese Weise ausgegeben werden, gibt der LPS 40 für Referenzamplitudenwerte, die mit Zuständen korrespondieren, zu denen aufgrund des provisorischen Identifikationsresultats ein Übergang nicht möglich ist, einen vorbestimmten Wert aus, so dass bei der Berechnung der nächsten Zweigmetrik einer großer Wert erhalten wird.
  • Wenn das provisorische Identifikationsresultat D3 eine Bitinversion erfährt, gibt der LPS 40 ein Pfadwählsignal Cmp aus, in welchem der logische Pegel mit einem um die Intercode-Interferenzlänge vom Timing dieser Bitinversion verzögerten Timing erscheint. Um spezifisch zu sein zeigt dieses Pfadwählsignal Cmp das Timing, mit welchem Pfade, die beim Timing dieser Bitinversion geteilt werden, sich mischen, und es befiehlt die Wahl einer Metrik.
  • Der LPS 40 gibt ein Sukzessivbitinversions-Identifizierungssignal Ct aus, in welchem der logische Pegel erscheint, wenn vier Bitinversionen in Sukzession auftreten. Der LPS 40 verzögert auch das provisorische Identifikationsresultat D3 um ein vorbestimmtes Intervall, erzeugt für das mit dem Fall, dass die Vorderflanke korrekt ist, korrespondierende Timing und das mit dem Fall, dass die Rückflanke korrekt ist, korrespondierende Timing jeweilige Referenzsignale PRDA und PRDB und gibt diese Referenzsignale PRDA, PRDB als ein Initialeinstellungssignal aus.
  • Ein EMC (Branch Metric Calculator = Zweigmetrikkalkulator) 41 berechnet die Zweigmetriken BMaaa bis bmbbb, EMaabb durch Ausführen der Berechnungen der folgenden Gleichungen zwischen den Referenzamplitudenwerten Caaa bis Cbbb, Caabb und dem digitalen Wiedergabesignal DRF. BMaaa = (Z – Caaa)2 BMaab = (Z – Caab)2 BMaba = (Z – Caba)2 BMabb = (Z – Cabb)2 BMbbb = (Z – Cbbb)2 BMbba = (Z – Cbba)2 BMbab = (Z – Cbab)2 BMbaa = (Z – Cbaa)2 BMaabb = (Z – Caabb)2 (3)
  • Ein ACS (Add-Compare-Select = Addieren-Vergleichen-Wählen) 42 summiert die Zweigmetriken BMaaa bis bmbbb, BMaabb, um eine Pfadmetrik zu berechnen, und gibt Pfadwählsignale SELaa bis SELbb von dieser Metrik aus.
  • 7 ist ein Blockschaltbild, das den ACS 42 zeigt. Der ACS 42 weist vier verschiedene Metrikkalkulatoren 43AA bis 43BB auf, die jeweils mit zwei gemischten Pfaden korrespondieren. Diese Metrikkalkulatoren 43AA bis 43BB weisen den Metrikkalkulator 43AA, der annimmt, dass das Vorderflankentiming in beiden der zwei vorhergehenden Bitinversionen im provisorischen Identifikationsresultat D3 korrekt ist, den Metrikkalkulator 43AB, der annimmt, dass das Vorderflanken- und Rückflankentiming in diesen zwei Bitinversionen korrekt sind, den Metrikkalkulator 43BA, der annimmt, dass das Rückflanken- und Vorderflankentiming korrekt sind, und den Metrikkalkulator 43BB, der annimmt, dass beide Rückflankentimings korrekt sind, auf.
  • Wie in 8 gezeigt summiert der erste Metrikkalkulator 43AA die Zweigmetrik BMaaa durch eine Addiererschaltung (ADD) 45 und eine Verzögerungsschaltung (D) 46. Wenn das Pfadwählsignal Cmp in Mischung erscheint, gibt der Metrikkalkulator 43AA die von diesem ersten Metrikkalkulator 43AA gewählte Pfadmetrik PMaa durch einen in dieser Summationsrezirkulierschleife angeordneten Selektor (SEL) 47 an die Addiererschaltung 45 aus und summiert die Zweigmetrik BMaaa auf der Basis der von diesem Metrikkalkulator 43AA aufgrund der Mischung gewählten Pfadmetrik PMaa.
  • Der Metrikkalkulator 43AA summiert auch die Zweigmetrik EMbaa mit der Addiererschaltung (ADD) 48 und Verzögerungsschaltung (D) 49, und wenn das Pfadwählsignal Cmp erscheint, wird eine vom dritten Metrikkalkulator 43BA gewählte Pfadmetrik PMba durch einen in dieser Summationsrezirkulierschleife angeordneten Selektor (SEL) 50 an eine Addiererschaltung 48 ausgegeben. Auf diese Weise summiert der Metrikkalkulator 43AA die Zweigmetrik PMbaa auf der Basis der von diesem Metrikkalkulator 43AB aufgrund der Mischung gewählten Pfadmetrik PMab.
  • Wenn das Pfadwählsignal CMp erscheint, vergleicht eine Komparatorschaltung (COMP) 51 die Ausgangswerte der Addiererschaltungen 45, 48 und gibt ein Vergleichsresultat aus, und die Verzögerungsschaltung 52 verzögert dieses Vergleichsresultat durch ein Timing aufgrund der Verzögerungsschaltungen 46, 49 und gibt das Resultat als ein Pfadwählsignal SELaa aus. Ein Selektor 53 wählt einen Ausgangswert der Verzögerungsschaltungen 46, 49 entsprechend diesem Wählsignal SELaa. Auf diese Weise summiert der Metrikkalkulator 43AA die Zweigmetriken, um zwei Pfadmetriken (eine Zweiwegpfadmetrik? *9) zu erzeugen, wählt einen Pfad mit einem Mischungstiming auf der Basis dieser Pfadmetrik und gibt dieses Wählresultat aus.
  • Der dritte und vierte Metrikkalkulator 43BA, 43BB weisen abgesehen vom Eingang zu den Selektoren 47, 48 bzw. Eingang zu den Addiererschaltungen 45, 48 entsprechend korrespondierenden Pfaden einen zum ersten Metrikkalkulator 43AA identischen Aufbau auf. Infolgedessen werden ähnlich auch in diesem dritten und vierten Metrikkalkulator 43BA, 43BB jeweils Zweigmetriken summiert, um zwei Pfadmetriken zu erzeugen, wobei ein Pfad mit einem Mischungstiming auf der Basis dieser Pfadmetrik gewählt und dieses Wählresultat ausgegeben wird.
  • 9 ist ein Blockschaltbild, das den zweiten Metrikkalkulator 43AB zeigt. In diesem Metrikkalkulator 43AB wird wie im Fall des anderen Metrikkalkulators 43AB die Zweigmetrik BMaab von einer Addiererschaltung (ADD) 54 und Verzögerungsschaltung (D) 55 addiert, und wenn das Pfadwählsignal Cmp erscheint, wird die durch einen in dieser Summationsrezirkulierschleife angeordneten Selektor (SEL) 56 im ersten Metrikkalkulator 43AA gewählte Pfadmetrik PMaa an die Addiererschaltung 54 ausgegeben. Auf diese Weise addiert der Zweigmetrikkalkulator 43AB die Zweigmetrik BMaab auf der Basis der vom Metrikkalkulator 43AA aufgrund der Mischung gewählten Pfadmetrik PMaa.
  • Auch in diesem Metrikkalkulator 43AB wird die Zweigmetrik BMbab von einer Addierschaltung (ADD) 57 und Verzögerungsschaltug (D) 58 addiert, und wenn das Pfadwählsignal Cmp erscheint, wird die durch einen in dieser Summationsrezirkulierschleife angeordneten Selektor (SEL) 59 im dritten Metrikkalkulator 43PA gewählte Pfadmetrik PMba an die Addiererschaltung 57 ausgegeben. Auf diese Weise addiert der Zweigmetrikkalkulator 43AB die Zweigmetrik PMbab auf der Basis der vom Metrikkalkulator 43BA aufgrund der Mischung gewählten Pfadmetrik PMba.
  • Wenn das Pfadwählsignal Cmp erscheint, vergleicht die Komparatorschaltung (COMP) 60 die Ausgangswerte der Addiererschaltungen 54, 57 und gibt das Vergleichsresultat aus, und eine Verzögerungsschaltung 61 verzögert dieses Vergleichsresultat durch ein Timing aufgrund der Verzögerungsschaltungen 55, 58 und gibt das Resultat als ein Pfadwählsignal SELab aus. Entsprechend dem Erscheinen des Pfadwählsignals Cmp wählt ein Selektor 62 die Ausgangswerte der Verzögerungsschaltungen 55, 61 entsprechend diesem Wählsignal SELab. Auf diese Weise summiert der Metrikkalkulator 43AB die Zweigmetriken, um zwei Pfadmetriken zu erzeugen, wählt einen Pfad mit einem Mischungstiming auf der Basis dieser Pfadmetrik und gibt dieses Wählresultat aus.
  • Außerdem addiert der Metrikkalkulator 43AB die Zweigmetrik PMaabb und Pfadmetrik PMaa in der Addiererschaltung (ADD) 63, und wenn das Identifizierungssignal Ct mit sukzessiven Bitinversionen erscheint, wird der Ausgabewert dieser Addiererschaltung 63 durch Umschalten eines Kontakts eines zwischen der Addiererschaltung 54 und Verzögerungsschaltung 55 angeordneten Selektros (SEL) 64 in eine Summationsschleife gesetzt. Wenn deshalb wie im Fall der anderen Metrikkalkulatoren eine Bitinversion in einer einzelnen Taktperiode vierfach in Sukzession aufgetreten ist, verarbeitet der Metrikkalkulator 43AB die mit einem einzelnen Referenzamplitudenwert Caaa bis Cbbb korrespondierende Pfadmetrik, gibt das Wählsignal SELab und die Pfadmetrik PMab aus und aktualisiert die Pfadmetrik durch die Zweigmetrik PMaabb und Pfadmetrik PMaa, die mit dem verbleibenden Referenzamplitudenwert Caabb korrespondieren.
  • Eine PMU (Path Memory Unit = Pfadspeichereinheit) 70 empfängt die Referenzsignale PRDA, PRDB aufgrund des provisorischen Identifikationsresultats D3 auf der Basis der vom ACS 42 ausgegebenen Wählsignale SELaa bis SELbb und gibt dadurch das decodierte Ausgabesignal D1 aus.
  • Insbesondere weist wie in 10 gezeigt die Pfadspeichereinheit 70 mit jedem Pfad korrespondierende Selektorgruppen 71AA bis 71BB und mit den Selektorgruppen 71AA bis 71BB korrespondierende Registergruppen (SR(aa) bis SR(bb)) 71AA bis 72BB auf und empfängt jeweils korrespondierende Historien, um das decodierte Ausgabesignal D1 zu erzeugen.
  • 11 ist ein Blockschaltbild, das die erste Selektorgruppe 71AA und Schieberegistergruppe 72AA zeigt. Die Schieberegistergruppe 72AA weist eine vorbestimmte Zahl von in Serie angeordneten Verriegelungs- bzw. Auffangeinrichtungen (D) 73A–73N auf (die Zahl der Auffangeinrichtungen ist gleich oder größer als die Zahl sich mischender Pfade, generell eine Zahl, die mit 16 bis 32 äquivalent ist). Die Selektorgruppe 71AA weist Selektoren (SEL) 74A bis 74M auf, die wahlweise die Historie der unmittelbar vorhergehenden Auffangeinrichtung oder die von der mit der dritten Schieberegistergruppe 72BA korrespondierenden Auffangeinrichtung bis zur nächsten Auffangeinrichtung, die zwischen diesen Auffangeinrichtungen 73A bis 73N angeordnet sind, verriegelte bzw. aufgefangene Historie ausgegeben.
  • Wenn das Pfadwählsignal Cmp erscheint, geben diese Selektoren (SEL) 74A bis 74M die Historie aufgrund der dritten Schieberegistergruppe 72BA oder die von der unmittelbar vorhergehenden Auffangeinrichtung zur nächsten Auffangeinrichtung entsprechend dem Wählsignal SELaa aufgefangene Historie aus, und wenn das Pfadwählsignal Cmp fällt, geben sie die durch die unmittelbar vorhergehende Auffangeinrichtung verriegelte Historie zur nächsten Auffangeinrichtung aus.
  • Von den vom LPS 40 ausgegebenen Referenzsignalen PRDA, PRDB gibt die erste Auffangeinrichtung 73A das Referenzsignal PRDA entsprechend dem Fall, bei dem die Vorderflanke korrekt ist, als einen Initialisierungswert ein, während die letzte Auffangeinrichtung 73N das decodierte Ausgabesignal D1 ausgibt.
  • Bei einem identischen Aufbau weisen die zweite Selektorgruppe 71AB und Schieberegistergruppe 72AB Selektoren 74A bis 74M auf, welche die Historie aufgrund der ersten Schieberegistergruppe 72AA und die Historie aufgrund der dritten Schieberegistergruppe 72BA an die nächste Auffangeinrichtung wahlweise ausgeben. Wenn das Pfadwählsignal Cmp erscheint, wird die Historie dieser Schieberegistergruppen 72AA oder 72BA an die nächste Auffangeinrichtung entsprechend dem Wählsignal SELaa ausgegeben, und wenn das Pfadwählsignal Cmp fällt, wird die Historie einfach verschoben. Das decodierte Resultat D1 wird dadurch auf die gleiche Weise erzeugt.
  • Bei einem identischen Aufbau weisen die dritte Selektorgruppe 71BA und Schieberegistergruppe 72BA die Selektoren 74A bis 74M auf, welche die Historie aufgrund der zweiten Schieberegistergruppe 72AB und die Historie aufgrund der ersten Schieberegistergruppe 72BB an die nächste Auffangeinrichtung wahlweise ausgeben. Wenn das Pfadwählsignal Cmp erscheint, wird die Historie dieser Schieberegistergruppen 72AB oder 72BB an die nächste Auffangeinrichtung entsprechend dem Wählsignal SELba ausgegeben, und wenn das Pfadwählsignal Cmp fällt, wird die Historie einfach verschoben. Das decodierte Resultat D1 wird dadurch auf die gleiche Weise erzeugt.
  • Bei einem identischen Aufbau weisen die vierte Selektorgruppe 71BB und Schieberegistergruppe 72BB die Selektoren 74A bis 74M auf, welche die Historie aufgrund der zweiten Schieberegistergruppe 72AB und ihre eigene Historie an die nächste Auffangeinrichtung wahlweise ausgeben. Wenn das Pfadwählsignal Cmp erscheint, werden diese Historien an die nächste Auffangeinrichtung entsprechend dem Wählsignal SELbb ausgegeben, und wenn das Pfadwählsignal Cmp fällt, wird die Historie einfach verschoben. Das decodierte Resultat D1 wird dadurch auf die gleiche Weise erzeugt.
  • (1-2) Funktion der ersten Ausführungsform
  • Beim vorstehend genannten Aufbau wird im Wiedergabegerät 21 (1) das vom Aufzeichnungsmedium wie beispielsweise einer Festplatte wiedergegebene Wiedergabesignal RF vom Wiedergabeausgleicher 24 ausgeglichen, so dass es durch Binärisation identifiziert oder gesperrt und von der Binärisierungsschaltung 3 binärisiert werden kann. Das als ein Resultat erhaltene binäre Signal S2 wird in die PLL-Schaltung 4 eingegeben, und darin wird der Takt CK wiedergegeben.
  • Das binäre Signal S2 wird auf der Basis der Flanke auf der Erzeugungsreferenzseite des Taktes CK im Provisorischidentifizierer 22 (2 und 3) verriegelt bzw. aufgefangen, und das Wiedergabesignal RF, welches das Eingabesignal ist, wird dabei durch einen effektiven einzelnen Taktidentifikationsfehler identifiziert, um das provisorische Identifikationsresultat D2 im Wiedergabegerät 21 zu erzeugen.
  • Auf diese Weise kann im Wiedergabegerät 21 das Wiedergabesignal RF mit ausreichender Amplitudentoleranz und Phasentoleranz provisorisch identifiziert werden, und das endgültige Identifikationsresultat D1 kann mit Einfachheit und Sicherheit detektiert werden.
  • Außerdem wird in der Unabhängigwellenform-Detektionsschaltung 27 dieses Provisorischidentifizierers 22 das binäre Signal S2 mit einer Timingverschiebung um 1/2 Taktperiode relativ zu dem zur Erzeugung des provisorischen Identifikationsresultats D2 benutzten Timing verschobenen Timing aufgefangen, die logischen Pegel dreier sukzessiver Taktauffangresultate werden von den UND-Schaltungen 32, 35 bestimmt, das Timing, mit dem der logische Pegel sich während eines einzelnen Taktintervalls invertiert, wird dadurch vom Wiedergabesignal RF detektiert, und das durch Korrigieren des vorhergehenden provisorischen Identifikationsresultats D2 erhaltene provisorische Identifikationsresultat D3 wird von der Torschaltung (4) ausgegeben.
  • Folglich kann im Wiedergabegerät 21, wenn das provisorische Identifikationsresultat durch Identifizieren des Wiedergabesignals RF um einen einzelnen Taktidentifikationsfehler erzeugt wird, das Wiedergabesignal RF korrekt provisorisch identifiziert werden, selbst wenn die Phase des Wiedergabesignal RF sich aufgrund von Jitter usw. stark geändert hat. Gleichzeitig wird das Wiedergabesignal RF vom Wiedergabeausgleicher 24 ausgeglichen und von der Analog/Digital-Wandlerschaltung 5 in ein digitales wiedergegebenes Signal analog/digital-umgewandelt. Dieses digitale wiedergegebene Signal wird dann vom Wiedergabeausgleicher 25 Nyquist-ausgeglichen, und das wiedergegebene Signal DRF, welches das ausgeglichene Signal von EPF4 ist, wird dadurch erzeugt.
  • Im Maximumwahrscheinlichkeitsdecodierer 23 ist die Zahl Zustandsübergänge, die von diesem digitalen Wiedergabesignal DRF erhalten werden können, auf der Basis des provisorischen Identifikationsresultats D3 beschränkt, und der wahrscheinlichste Zustandsübergang dieser beschränkten Übergänge wird detektiert, um das Identifikationsresultats D1 zu erzeugen.
  • Insbesondere wird im Maximumwahrscheinlichkeitsdecodierer 23 (6) das provisorische Identifikationsresultat D3 in den LPS 40 eingegebenen, werden die Referenzamplitudenwerte Caaa bis Cbbb, Caabb, die mit Pfaden gemäß den Identifikationsresultaten für vier sukzessive Takte korrespondieren, sequentiell erzeugt, und werden die Zweigmetriken BMaaa bis BMbbb, BMaabb, welche Distanzen des digitalen Wiedergabesignals DRF relativ zu den Referenzamplitudenwerten Caaa bis Cbbb, Caabb sind, vom nachfolgenden Zweigmetrikkalkulator 41 berechnet.
  • Im folgenden Zweigmetrikkalkulator 42 (7) werden die Zweimetriken BMaaa bis BMbbb, BMaabb in die Zweigmetrikkalkulatoren 43AA bis 43BB für jeden Mischungspfad eingegeben, werden die Zweigmetriken zum Berechnen von Pfadmetriken durch Summierung mit der Addiererschaltung 45 und Verzögerungsschaltung 46 oder der Addiererschaltung 48 und Verzögerungsschaltung 49 in den Metrikkalkulatoren 43A bis 43B (8) summiert, und wird vom Komparator 51 eine Pfadmetrik bei einem Timing verglichen, bei dem sich die Pfade, nachdem vier Takte von einer Bitinversion im Identifikationsresultat D3 verstrichen sind, mischen.
  • Folglich wird in der Maximumwahrscheinlichkeitsdecodiererschaltung 23 bestimmt, welcher der gemischten Pfade möglich ist, wird das Bestimmungsergebnis an die nachfolgende Pfadspeichereinheit 70 als die Wählsignale SELaa bis SELbb ausgegeben, und wird von den Selektoren 47, 50 diese gewählte Pfadmetrik als eine Zweigmetrik-Summationsreferenz gesetzt.
  • Zu diesem Zeitpunkt werden im Maximumwahrscheinlichkeitdecodierer 23 die Referenzamplitudenwerte Caaa bis Cbbb für eine einzelne Route entsprechend dem logischen Pegel dreier sukzessiver Takte dieses provisorischen Identifikationsresultats D3 erzeugt, wird die Distanz des digitalen Wiedergabesignals DRF von diesen Referenzamplitudenwerten Caaa bis Cbbb für eine einzelne Route detektiert, um die Zweigmetrik zu berechnen, und wird die Pfadmetrik wird. Auf diese Weise eliminiert der Maximumwahrscheinlichkeitdecodierer 23 Zustandsübergänge, die nicht erhalten werden können, und begrenzt die Zustandsübergänge, die von diesen digitalen Wiedergabesignalen DRF erhalten werden können. Insgesamt wird die Pfadmetrik durch Metrikkalkulatoren für vier Routen berechnet, um die Maximumwahrscheinlichkeit zu bestimmen, und die Verarbeitung wird auch für den folgenden Pfadspeicher durch vier Routen ausgeführt. Deshalb kann die Maximumwahrscheinlichkeitsdecodierung beim digitalen Wiedergabesignal DRF durch einen einfachen Aufbau ausgeführt werden.
  • Von diesen Referenzamplitudenwerten Caaa bis Cbbb für eine einzelne Route wird die Zweigmetrik für Pfade, für die Übergänge unmöglich sind, auf einen großen Wert gesetzt, folglich kann selbst wenn drei Bitinversionen von da an, wenn ein Pfad aufgrund einer Bitinversion abzweigt, bis zu dann, wenn er sich nach vier Takten mischt, die Maximumwahrscheinlichkeitsdecodierung beim digitalen Wiedergabesignal auf der Basis des provisorischen Idententifikationsresulats D3 korrekt ausgeführt werden.
  • Wenn es außerdem sukzessive Bitinversionen aufgrund des logischen Pegels von vier sukzessiven Takten des provisorischen Idententifikationsresulats D3 gibt, der Referenzamplitudenwert Caabb für einen Pfad, bei dem die Vorderflanke, Vorderflanke-Rückflanke, Rückflanke als korrekt angenommen sind, separat erzeugt wird (6 und 9) und die Zweigmetrik BMaabb für diesen Referenzamplitudenwert Caabb durch Abwarten der Bestimmung des korrespondierenden Pfades und Aktualisieren der korrespondierenden Pfadmetrik mit dieser Zweigmetrik BMaabb berechnet wird, kann die Maximumwahrscheinlichkeitsdecodierung selbst in dem Fall eines Codierungsschemas, bei dem das digitale Wiedergabesignal DRF sukzessive Bitinversionen erlaubt, korrekt ausgeführt werden.
  • Folglich werden im Maximumwahrscheinlichkeitsdecodierer 23 aufgrund der auf diese Weise detektierten Wählsignale SELaa bis SELbb Historien aufgrund der korrespondierenden provisorischen Identifikationsresulate PRDA, PRDB in der folgenden Pfadspeichereinheit 70 (10, 11) sequentiell empfangen, und wird das decodierte Resultat D1 erzeugt.
  • (1-3) Vorteile der ersten Ausführungsform
  • Beim obigen Aufbau wird das Wiedergabesignal RF durch einen einzelnen Taktidentifikationsfehler provisorisch identifiziert, wird das Timing, mit dem sich der logische Pegel während eines einzelnen Taktintervalls invertiert, vom Wiedergabesignal RF detektiert, um das provisorische Identifikationsresultat D2 zu korrigieren, und werden die Zustandsübergänge, die vom digitalen Wiedergabesignal DRF erhalten werden können, auf der Basis dieses provisorischen Identifikationsresultats D3 beschränkt. Folglich kann selbst in einem Codierungsschema, bei dem während eines einzelnen Taktintervalls eine Bitinversion auftritt, die Maximumwahrscheinlichkeitsdecodierung durch einen einfachen Aufbau ausgeführt werden.
  • Außerdem werden die Distanzen BMaaa bis BMbbb von den mit n – 1 (3) Bitinversionen des provisorischen Identifikationsresultats D3 korrespondierenden Referenzamplitudenwerten Caaa bis Cbbb bis zur Intercode-Interferenzlänge n (4) des digitalen Wiedergabesignals DRF summiert, werden die Wahrscheinlichkeiten BMaa bis BMbb einer einzelnen Route berechnet, werden die Wählsignale SELaa bis SELbb, welche die Bestimmungsresultate der Wahrscheinlichkeiten sind, ausgegeben, und wird die mit den vorstehend genannten Wahrscheinlichkeiten Mbaa bzw. Maa bis BMbb für eine einzelne Route korrespondierende Wahrscheinlichkeit BMab mit der Distanz BMaabb von dem mit einem vorbestimmten logischen Pegel korrespondierenden Referenzamplitudenwert Caabb aktualisiert, wenn die Vorderflanke, Vorderflanke, Rückflanke, Rückflanke für n sukzessive Bits des provisorischen Identifikationsresultats D3 korrekt sind, und deshalb kann der Aufzeichnungscode im Decodierungsschema, bei dem eine Bitinversion während eines einzelnen Taktintervalls auftritt, mit Sicherheit decodiert werden, selbst wenn die Struktur des Metrikkalkulators usw. auf effektiv 1/2 reduziert ist.
  • (2) Ausführungsform 2
  • Bei dieser zweiten Ausführungsform wird das Wiedergabesignal einer Maximumwahrscheinlichkeitsbestimmung durch Verwendung von EEPR4 unterworfen. Bei der zweiten Ausführungsform ist der Aufbau mit der Ausnahme, dass der Aufbau der Wiedergabeausgleichers 24, 25 und der Maximumwahrscheinlichkeitsdecodierer verschieden sind, identisch zu dem des vorstehend genannten, bei 1 beschriebenen Wiedergabegeräts, so dass ihre Beschreibung hier nicht wiederholt wird.
  • 12 ist ein Blockschaltbild, das einen Maximumwahrscheinlichkeitsdecodierer 80 gemäß dieser Ausführungsform zeigt. Das digitale Wiedergabesignal DRF, das ein aufgrund von EEPR4 ausgeglichenes Signal ist, wird in diesen Maximumwahrscheinlichkeitsdecodierer 80 eingegeben. Wie im Fall des Maximumwahrscheinlichkeitsdecodierers 23 der ersten Ausführungsform beschränkt der Maximumwahrscheinlichkeitsdecodierer 80 die Zustandsübergänge, die vom digitale Wiedergabesignal DRF erhalten werden können, auf der Basis des provisorischen Identifikationsresultats D3 und detektiert den wahrscheinlichsten Zustandsübergang aus diesen begrenzten Zustandsübergängen, um das Identifikationsresultat des digitalen Wiedergabesignals DRF auszugeben. Folglich kann auch bei dieser Ausführungsform das digitale Wiedergabesignal DRF selbst für ein Codierungsschema, bei dem eine Bitinversion für einen einzelnen Takt erlaubt ist, durch einen einfachen Aufbau decodiert werden.
  • Hier hat das digitale Wiedergabesignal DRF eine Intercode-Interferenzlänge von 5, der Pfad teilt sich entsprechend einer Bitinversion des provisorischen Identifikationsresultats D3 und mischt sich beim fünften Takt. Auch im Fall eines Codierungsschemas, bei dem d nicht beschränkt ist, invertiert sich der logische Pegel während des Intervalls von fünf Takten maximal 5fach.
  • In diesem Fall wird deshalb das digitale Wiedergabesignal DRF auf die zu der des Maximumwahrscheinlichkeitsdecodierers 23 der ersten Ausführungsform gleiche Weise verarbeitet, und das digitale Wiedergabesignal DRF wird mit acht Metrikkalkulatoren und Pfadspeicher decodiert.
  • Insbesondere gibt der LPS 81 in der gleichen Weise wie der bei der ersten Ausführungsform beschriebene LPS 40 Referenzamplitudenwerte Caaaa bis Cbbbb für eine mit vier sukzessiven Bits des provisorischen Identifikationsresultats D3 korrespondierende einzelne Route und einen mit fünf sukzessiven Bits des provisorischen Identifikationsresultats D3 korrespondierenden Referenzamplitudenwert Caabb aus. Caaaa bis Cbbbb sind Referenzamplitudenwerte die mit den Pfaden aaaa, baaa, aaab, baab, aaba, baba, abaa, bbaa, aabb, babb, abba, bbba, abab, bbab, abbb, bbbb korrespondieren. Der Referenzamplitudenwert Caabb ist der Referenzamplitudenwert für den Fall, bei dem die Vorderflanke, Vorderflanke, Rückflanke, Rückflanke für eine Bitinversion im provisorischen Identifikationsresultats D3 korrekt sind.
  • Der LPS 81 gibt Referenzsignale PRDA, PRDB mit einem Timing aus, das jeweils mit den Fällen, wenn die Vorderflanken und die Rückflanken für das eine mit einer Bitinversion im provisorischen Identifikationsresultat D3 korrespondierenden Pfadvereinigung zeigende Wählsignal Cmp korrekt sind, und dem Sukzessivbitinversions-Identifikationssignal Ct, bei dem ein logischer Pegel erscheint, wenn fünf Bitinversionen in Sukzession auftreten, korrespondiert.
  • Ein Zweigmetrikkalkulator 82 berechnet Zweigmetriken BMaaaa bis BMbbbb, BMaabbb, die Distanzen des digitalen Wiedergabesignals von diesen Referenzamplitudenwerten Caaaa bis Cbbbb, Caabbb sind, und gibt sie aus. Diese Berechnung wird durch die folgenden Gleichungen ausgeführt. BMaaaa = (Z – Caaaa)2 BMbaaa = (Z – Cbaaa)2 Bmaaab = (Z – Caaab)2 BMbaab = (Z – Cbaab)2 BMaaba = (Z – Caaba)2 BMbaba = (Z – Cbaba)2 BMabaa = (Z – Cabaa)2 BMbbaa = (Z – Cbbaa)2 (4) BMaabb = (Z – Caabb)2 BMbabb = (Z – Cbabb)2 BMabba = (Z – Cabba)2 BMbbba = (Z – Cbbba)2 BMabab = (Z – Cabab)2 BMbbab = (Z – Cbbab)2 BMabbb = (Z – Cabbb)2 BMaabbb = (Z – Caabbb)2 (5)
  • Ein Zweigmetrikkalkulator 83 verarbeitet diese Zweigmetriken BMaaaa bis BMbbbb, BMaabbb, um Pfadwählsignale SELaaa bis SELbbb auszugeben.
  • 13 ist ein Blockschaltbild, das diesen Zweigmetrikkalkulator 83 zeigt. Er weist acht Metrikkalkulatoren 83AAA bis 83BBB auf, die mit den Referenzamplitudensignalen Caaa bis Cbbb für eine einzelne Route korrespondierende Pfadmetriken berechnen und Pfade wählen. Wie bei der vorstehend genannten ersten Ausführungsform kann für das digitale Wiedergabesignal DRF mit einer Intercode-Interferenzlänge von 5 im Falle eines Codierungsschemas, bei dem d keine Beschränkung hat, auftreten, dass Bitinversionen in einem einzelnen Takt sukzessive auftreten, bis sich fünf geteilte Pfade beim fünften Takt mischen.
  • Deshalb kann es in diesem Fall während der Verarbeitung durch die acht Metrikkalkulatoren 83AAA bis 83BBB für mit sukzessiv mit der Vorderflanke, Vorderflanke, Rückflanke, Rückflanke in sukzessiven Inversionen im provisorischen Identifikationsresultat D3 korrespondierende Pfade schwierig sein, zwischen Übergänge zu verschiedenen Zuständen machenden Pfaden zu unterscheiden.
  • Indem dies durch Vergleich mit 5 beschrieben wird, vereinigen sich Pfade zu einem Zeitpunkt k + 15 anstelle des Zeitpunktes k + 14, und es werden die Codes aabbb, aaaaa, aaaab, aabbb, bbbbb, abbbb erzeugt. Die Pfade aaaaa und aaaab teilen sich vom Pfad aaaa, Pfade werden gewählt und Pfadmetriken werden im ersten und zweiten Metrikkalkulator 83AAA und 83AAB empfangen.
  • Im Fall der Pfade bbbbb und abbbb werden die Teile bzw. Pfade im achten Metrikkalkulator 83BBB verglichen und gewählt. Andererseits wird im Fall des ersten Pfades aabbb wie im Fall des ersten Pfades aabb eine Verarbeitung der korrespondierenden Zweigmetrik für eine einzelne Route abgewartet, wird die Pfadmetrik aktualisiert und wird dadurch im vierten Metrikkalkulator 83AABB eine Pfadmetrikverarbeitung ausgeführt.
  • Infolgedessen decodiert für eine Intercode-Interferenz länge von 5 selbst im Fall eines Codierungsschemas, bei dem es keine Begrenzung bei d gibt, der Maximumwahrscheinlichkeitsdecodierer 80 das digitale Wiedergabesignal DRF durch einen einfachen Aufbau.
  • Eine Pfadspeichereinheit 84 empfängt selektiv provisorische Identifikationsresultate PRDA, PRDB auf der Basis dieser Wählsignale SELaaa bis SELbbb und gibt dadurch das decodierte Resultat D1 aus.
  • Gemäß der zweiten Ausführungsform können die gleichen Vorteile wie bei der ersten Ausführungsform, auch wenn die Intercode-Interferenzlänge gleich 5 ist, erhalten werden.
  • (3) Andere Ausführungsformen
  • Bei den vorstehend genannten Ausführungsformen wurde der Fall der Berechnung der Zweigmetrik durch Anheben der Differenz von einem Referenzamplitudenwert in die Potenz von 2 beschrieben, jedoch ist die Erfindung nicht darauf beschränkt und kann auch weit auf Fälle angewendet werden, bei denen der Absolutwert der Differenz vom Referenzamplitudenwert als die Zweigmetrik genommen wird.
  • Gemäß den vorstehend genannten Ausführungsformen wurde der Fall für eine Intercode-Referenzlänge von 4 oder 5 beschrieben, jedoch ist die Erfindung nicht darauf beschränkt und kann auch weit auf Fälle von anderen Intercode-Interferenzlängen angewendet werden.
  • Gemäß den vorstehend genannten Ausführungsformen wurde der Fall der Verwendung von EPR4 oder EEPR4 beschrieben, jedoch ist die Erfindung nicht darauf beschränkt und kann auch weit bei anderen Codierungsschemata angewendet werden.
  • Gemäß den vorstehend genannten Ausführungsformen wurde der Fall der beschrieben, bei dem das Wiedergabesignal durch Wiedergabeausgleicher sukzessive ausgeglichen wurde, jedoch ist die Erfindung nicht darauf beschränkt und beispielsweise können abhängig von den Übertragungseigenschaften des Sendepfades der Ausgleicher zur provisorischen Identifikation und der Ausgleicher zur Maximumwahrscheinlichkeitsdecodierung parallel angeordnet sein.
  • Außerdem wurde gemäß den vorstehend genannten Ausführungsformen der Fall beschrieben, bei dem es keine Beschränkung auf bzw. bei d gab und unabhängige Wellenformen zum Korrigieren des Identifikationsresultats detektiert wurden, jedoch ist die Erfindung nicht darauf beschränkt. Beispielsweise kann auftreten, dass im provisorischen Identifikationsresultat eine Bitinversion gleich oder kleiner als die minimale Inversionsweite detektiert wird, jedoch die Maximumwahrscheinlichkeitsdecodierung noch ausgeführt werden kann, selbst wenn Zustände, zu denen Übergänge gemacht werden, durch das provisorische Identifikationsresultat durch Korrektur der Bitinversion gleich oder kleiner als diese minimale Inversionsweite beschränkt sind.
  • Gemäß den Ausführungsformen dieser oben beschriebenen Erfindung wird aus einem Eingabesignal ein Timing, mit dem sich ein logischer Pegel während eines einzelnen Taktintervalls invertiert, detektiert, wird ein provisorisches Identifikationsresultat der Identifizierung des Eingabesignals durch effektiv einen einzelnen Taktidentifikationsfehler von diesem Detektionsresultat korrigiert, und werden die Zustandsübergänge, die vom Eingabesignal auf der Basis dieses provisorischen Identifikationsresultats erhalten werden können, beschränkt, deshalb kann eine Maximumwahrscheinlichkeitsdecodierung durch einen einfachen Aufbau ausgeführt werden.
  • Außerdem wird im provisorischen Identifikationsresultat, wenn eine Logikpegelinversion in einem Intervall, das kürzer als das im Eingabesignal erlaubte Logikpegelinversionsintervall ist, auftritt, dieses Logikpegelinversionsintervall zuerst auf das vorstehend genannte erlaubte Logikpegelinversionsintervall korrigiert, und werden dann die Zustandsübergänge, die vom Eingabesignal auf der Basis dieses provisorischen Identifikationsresultats erhalten werden können, begrenzt, so dass die Maximumwahrscheinlichkeitsdecodierung mit einem einfachen Aufbau ausgeführt werden kann.
  • So weit die Ausführungsformen der vorstehend beschriebenen Erfindung wenigstens zum Teil unter Verwendung eines Software gesteuerten Datenverarbeitungsgeräts implementiert sind, ist zu erkennen, dass ein eine solche Softwaresteuerung bereitstellendes Computerprogramm und ein Speichermedium, durch das ein solches Computerprogramm gespeichert wird, als Aspekte der vorliegenden Erfindung anzusehen sind.

Claims (12)

  1. Datendecodierungsgerät, das ein von einem Verfahren zur Zuordnung einer Intercode-Interferenz zu jeder vorbestimmten Längeneinheit eines einen binären logischen Pegel aufweisenden digitalen Signals erzeugtes Eingabesignal empfängt und das einen binären logischen Pegel aufweisende digitale Signal von diesem Eingabesignal identifiziert, mit: einer Ausgleichseinrichtung (24) zum Ausgeben eines ausgeglichenen Signals durch Anwenden eines vorbestimmte Ausgleichscharakteristiken aufweisenden Ausgleichs auf das Eingabesignal, eine Binärisierungseinrichtung (3) zum Ausgeben eines binären Signals durch Binärisieren des ausgeglichenen Signals, eine Provisorisch-Identifizierungseinrichtung (22) zum Identifizieren des logischen Pegels des binärisierten Signals unter Verwendung eines Taktsignals auf der Basis des binärisierten Signals, wobei das Logikpegel-Identifikationsresultat einen Identifizierungsfehler von effektiv einem Taktintervall des Taktsignals aufweist, und Ausgeben dieses Identifikationsresultats als ein provisorisches Identifikationsresultat, eine Korrektureinrichtung (27) zum Detektieren eines Timings, mit welchem sich der logische Pegel des binärisierten Signals in einem Taktintervall des Taktsignals invertiert, und Korrigieren des provisorischen Identifikationsresultats durch dieses Detektionsresultat, eine Analog/Digital-Wandlereinrichtung (5) zum analogen/digitalen Umwandeln des ausgeglichenen Signals, eine Digitalausgleichseinrichtung (25) zum Ausgeben eines digitalen ausgeglichenen Signals durch Anwenden eines vom zugeordneten Intercode-Interferenzverfahren abhängige Ausgleichscharakteristiken aufweisenden Ausgleichs auf das Ausgabesignal der Analog/Digital-Wandlereinrichtung, und eine Identifizierungseinrichtung (23) zum Beschränken der Zustandsübergänge, die vom logischen Pegel des digitalen ausgeglichenen Signals auf der Basis des vom Taktsignal und der Korrektureinrichtung korrigierten provisorischen Identifikationsresultats erhalten werden können, Detektieren des wahrscheinlichsten Zustandsübergangs von diesen beschränkten Zustandsübergängen und Identifizieren und Ausgeben des digitalen Signals vom digitalen ausgeglichenen Signal auf der Basis des detektierten Zustandsübergangs.
  2. Datendecodierungsgerät nach Anspruch 1, wobei die Korrektureinrichtung (27) zum Korrigieren des detektierten Timings, in welchem sich der logische Pegel zu einem erlaubten Logikpegel-Inversionsintervall invertiert, wenn das detektierte Timing kürzer als das erlaubte Logikpegel-Inversionsintervall ist, betreibbar ist, wobei das erlaubte Logikpegel-Inversionsintervall vom Taktintervall des binären Signals abhängig ist.
  3. Datendecodierungsgerät nach Anspruch 1 oder 2, wobei: die Identifizierungseinrichtung (23) die Zustandsübergänge, die vom digitalen ausgeglichenen Signal erhalten werden können, auf mit einer Logikpegelinversion im provisorischen Identifikationsresultat korrespondierende Zustandsübergänge des digitalen ausgeglichenen Signals und Zustandsübergänge des digitalen ausgeglichenen Signals bei einem Timing, in welchem die Logikpegel-Inversion um eine Taktperiode im provisorischen Identifikationsresultat verzögert ist, beschränkt.
  4. Datendecodierungsgerät nach Anspruch 1 oder 2, wobei die Identifizierungseinrichtung (23) aufweist: eine Referenzamplitudenwert-Ausgabeeinrichtung (40, 81) zum Ausgeben eines mit den beschränkten Zustandsübergängen auf der Basis des provisorischen Identifikationsresultats korrespondierenden Referenzamplitudenwertes des digitalen ausgeglichenen Signals, eine Wahrscheinlichkeits-Bearbeitungseinrichtung (41, 42, 82, 83) zum Berechnen einer Wahrscheinlichkeit der Übergänge durch Summieren von Distanzen des digitalen ausgeglichenen Signals vom Referenzamplitudenwert, Bestimmen der Wahrscheinlichkeit, die mit einem Timing korrespondiert, bei dem sich die Übergänge vereinigen, und Bestimmen der Übergänge, und eine Historie-Halteeinrichtung (70, 84) zum selektiven Transferieren der Historie der Übergänge auf der Basis des Identifikationsresultats der Wahrscheinlichkeits-Bearbei-tungseinrichtung und Ausgeben des Identifikationsresultats der Digitalausgleichseinrichtung.
  5. Datendecodierungsgerät nach Anspruch 4, wobei die Wahrscheinlichkeits-Bearbeitungseinrichtung (41, 42, 82, 83) das Identifikationsresultat der Wahrscheinlichkeit durch Berechnen einer Wahrscheinlichkeit einer Route durch Summieren einer Distanz von dem mit n – 1 sukzessiven Bits des provisorischen Identifikationsresultats relativ zu einer Interferenz-Codelänge n des Eingabesignals korrespondierenden Referenzamplitudenwert ausgibt und die mit der Wahrscheinlichkeit der Route gemäß der Distanz vom korrespondierenden Referenzwert korrespondierende Wahrscheinlichkeit aktualisiert, wenn n sukzessive Bits des provisorischen Identifikationsresultats ein vorbestimmter logischer Pegel sind.
  6. Datendecodierungsgerät nach Anspruch 1 oder 2, wobei die Identifizierungseinrichtung (23) aufweist: ein erstes Schieberegister, welches das provisorische Identifikationsresultat progressiv transferiert, und ein zweites Schieberegister, welches ein Verzögerungssignal des provisorischen Identifikationsresultats progressiv transferiert, und wobei die Identifizierungseinrichtung (23) die Inhalte des ersten und zweiten Schieberegisters auf der Basis des detektierten wahrscheinlichsten Zustandsübergangs austauscht und ein Ausgabesignal des ersten oder zweiten Schieberegisters als das Identifikationsresultat ausgibt.
  7. Datendecodierungsverfahren, bei dem ein durch ein Verfahren zur Zuordnung einer Intercode-Interferenz zu jeder vorbestimmten Längeneinheit eines einen binären logischen Pegel aufweisenden digitalen Signals erzeugtes Eingabesignal empfangen und das einen binären logischen Pegel aufweisende digitale Signal von diesem Eingabesignal identifiziert wird, mit: einem Ausgleichsschritt zum Ausgeben eines ausgeglichenen Signals durch Anwenden eines vorbestimmte Ausgleichscharakteristiken aufweisenden Ausgleichs auf das Eingabesignal, einem Binärisierungsschritt zum Ausgeben eines binären Signals durch Binärisieren des ausgeglichenen Signals, einem Provisorisch-Identifizierungsschritt zum Identifizieren des logischen Pegels des binärisierten Signals unter Verwendung eines Taktsignals auf der Basis des binärisierten Signals, wobei das Logikpegel-Identifikationsresultat einen Identifizierungsfehler um effektiv ein Taktintervall des Taktsignals aufweist, und Ausgeben dieses Identifikationsresultats als ein provisorisches Identifikationsresultat, einem Korrekturschritt zum Detektieren eines Timings, mit welchem sich der logische Pegel des binärisierten Signals in einem Taktintervall des Signals invertiert, und Korrigieren des provisorischen Identifikationsresultats mit diesem Detektionsresultat, einem Analog/Digital-Wandlungsschritt zum analogen/digitalen Umwandeln des ausgeglichenen Signals, einem Digitalausgleichsschritt zum Ausgeben eines digitalen ausgeglichenen Signals durch Anwenden eines vom zugeordneten Intercode-Interferenzverfahren abhängige Ausgleichscharakteristiken aufweisenden Ausgleichs auf das Resultat des Analog/Digital-Wandlungsschritts, und einem Identifizierungsschritt zum Beschränken der Zustandsübergänge, die vom logischen Pegel des digitalen ausgeglichenen Signals auf der Basis des vom Taktsignal und Korrekturschritt korrigierten provisorischen Identifikationsresultats erhalten werden können, Detektieren des wahrscheinlichsten Zustandsübergangs von diesen beschränkten Zustandsübergängen und Identifizieren und Ausgeben des digitalen Signals vom digitalen ausgeglichenen Signal auf der Basis des detektierten Zustandsübergangs.
  8. Datendecodierungsverfahren nach Anspruch 7, wobei der Korrekturschritt aufweist: Korrigieren des detektierten Timings, in welchem sich der logische Pegel zu einem erlaubten Logikpegel-Inversionsintervall invertiert, wenn das detektierte Timing kürzer als das erlaubte Logikpegel-Inversionsintervall ist, wobei das Logikpegel-Inversionsintervall vom Taktintervall des binären Signals abhängig ist.
  9. Datendecodierungsverfahren nach Anspruch 7 oder 8, wobei der Identifizierungsschritt die Zustände, die vom digitalen ausgeglichenen Signal erhalten werden können, auf mit einer Logikpegel-Inversion im provisorischen Identifikationsresultat korrespondierende Zustandsübergänge des digitalen ausgeglichenen Signals und Zustandsübergänge des digitalen ausgeglichenen Signals bei einem Timing, in welchem die Logikpegel-Inversion um eine Taktperiode im provisorischen Identifikationsresultat verzögert ist, beschränkt.
  10. Datendecodierungsverfahren nach Anspruch 7 oder 8, wobei der Identifizierungsschritt aufweist: einen Referenzamplitudenwert-Ausgabeschritt zum Ausgeben eines mit den beschränkten Zuständen auf der Basis des provisorischen Identifikationsresultats korrespondierenden Referenzamplitudenwertes des digitalen ausgeglichenen Signals, einen Bearbeitungsschritt zum Berechnen einer Wahrscheinlichkeit der Übergänge durch Summieren von Distanzen des digitalen ausgeglichenen Signals vom Referenzamplitudenwert, Bestimmen der Wahrscheinlichkeit entsprechend einem Timing, mit welchem sich die Übergänge vereinigen, und Bestimmen der Übergänge, und einen Historie-Halteschritt zum selektiven Transferieren der Historie der Übergänge auf der Basis des Identifikationsresultats des Wahrscheinlichkeits- Bearbeitungsschritts und Ausgeben des Identifikationsresultats des Digitalausgleichsschritts.
  11. Datendecodierungsverfahren nach Anspruch 10, wobei: der Wahrscheinlichkeits-Barbeitungsschritt das Identifikationsresultat der Wahrscheinlichkeit durch Berechnen einer Wahrscheinlichkeit einer Route durch Summieren einer Distanz von dem mit n – 1 sukzessiven Bits des provisorischen Identifikationsresultats relativ zu einer Interferenz-Codelänge n des Eingabesignals korrespondierenden Referenzamplitudenwert ausgibt und die mit der Wahrscheinlichkeit der Route gemäß der Distanz vom korrespondierenden Referenzwert korrespondierende Wahrscheinlichkeit aktualisiert, wenn n sukzessive Bits des provisorischen Identifikationsresultats ein vorbestimmter logischer Pegel sind.
  12. Datendecodierungsverfahren nach Anspruch 8 oder 9, wobei: der Identifizierungsschritt die Inhalte eines ersten Schieberegisters welches das provisorische Identifikationsresultat progressiv transferiert, und eines zweiten Schieberegisters, welches ein Verzögerungssignal des provisorischen Identifikationsresultats progressiv transferiert, auf der Basis des detektierten wahrscheinlichsten Zustandsübergangs austauscht und ein Ausgabesignal des ersten oder zweiten Schieberegisters als das Identifikationsresultat ausgibt.
DE2000607919 1999-05-27 2000-05-24 Datenkodiergerät und Datendekodierverfahren Expired - Fee Related DE60007919T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11147694A JP2000341136A (ja) 1999-05-27 1999-05-27 復号装置及びデータの復号方法
JP14769499 1999-05-27

Publications (2)

Publication Number Publication Date
DE60007919D1 DE60007919D1 (de) 2004-03-04
DE60007919T2 true DE60007919T2 (de) 2004-11-18

Family

ID=15436163

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000607919 Expired - Fee Related DE60007919T2 (de) 1999-05-27 2000-05-24 Datenkodiergerät und Datendekodierverfahren

Country Status (6)

Country Link
US (1) US6373413B1 (de)
EP (1) EP1056084B1 (de)
JP (1) JP2000341136A (de)
KR (1) KR100661761B1 (de)
CN (1) CN1133274C (de)
DE (1) DE60007919T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG102605A1 (en) 2000-12-07 2004-03-26 Inst Data Storage A data processing apparatus and method for d=2 optical channels
TW543301B (en) * 2000-12-22 2003-07-21 Mediatek Inc Decoding circuit and method of Vieterbi decoder
CN101685644B (zh) * 2002-04-03 2012-01-04 松下电器产业株式会社 光盘驱动器、光学存储介质
JP4091360B2 (ja) * 2002-07-02 2008-05-28 松下電器産業株式会社 データスライス装置、及びデータスライス方法
US7290200B2 (en) * 2002-07-12 2007-10-30 Stmicroelectronics, Inc. E2PR4 viterbi detector and method for adding a branch metric to the path metric of the surviving path after selecting the surviving path
US7324614B2 (en) * 2002-12-18 2008-01-29 Texas Instruments Incorporated High speed decoder
KR100975056B1 (ko) * 2003-09-16 2010-08-11 삼성전자주식회사 데이터 재생 장치 및 방법
KR100553833B1 (ko) * 2003-12-24 2006-02-24 삼성전자주식회사 지연동기회로의 인버젼 제어회로 및 방법과, 이를 이용한지연동기회로 및 반도체 메모리 장치
CN101228698B (zh) * 2005-07-22 2011-09-28 Nxp股份有限公司 4电平逻辑解码器以及解码4电平输入数据信号的方法
JP4571580B2 (ja) * 2005-12-15 2010-10-27 富士通株式会社 復号器
JP4501960B2 (ja) * 2007-05-15 2010-07-14 日本電気株式会社 ビタビ検出器、及び、情報再生装置
US8149907B2 (en) * 2009-01-07 2012-04-03 Mediatek Inc. Adaptive equalization apparatus with equalization parameter setting adaptively adjusted according to edges of equalizer output monitored in real-time manner and related method thereof
US9318145B2 (en) * 2009-03-30 2016-04-19 General Electric Company Method for decoding under optical and electronic noise
JP2011023055A (ja) * 2009-07-14 2011-02-03 Renesas Electronics Corp 情報再生装置及び情報再生方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065016A (ja) * 1992-06-18 1994-01-14 Canon Inc データ検出装置
US5881039A (en) * 1993-03-09 1999-03-09 Matsushita Electric Industrial Co., Ltd. Signal processing device for an optical information reproducing apparatus
EP0644661B1 (de) * 1993-09-20 2000-06-14 Canon Kabushiki Kaisha Signalverarbeitungsapparat
JPH08116275A (ja) * 1994-10-18 1996-05-07 Hitachi Ltd ディジタル信号復号化処理装置
JPH08180610A (ja) * 1994-12-22 1996-07-12 Hitachi Ltd ディジタル磁気記録再生装置
JP3403849B2 (ja) * 1995-03-17 2003-05-06 富士通株式会社 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路
US6097769A (en) * 1998-02-10 2000-08-01 Lucent Technologies Inc. Viterbi detector using path memory controlled by best state information

Also Published As

Publication number Publication date
KR100661761B1 (ko) 2006-12-28
CN1277493A (zh) 2000-12-20
EP1056084A3 (de) 2001-09-12
DE60007919D1 (de) 2004-03-04
CN1133274C (zh) 2003-12-31
JP2000341136A (ja) 2000-12-08
EP1056084B1 (de) 2004-01-28
US6373413B1 (en) 2002-04-16
EP1056084A2 (de) 2000-11-29
KR20010020906A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
DE60007919T2 (de) Datenkodiergerät und Datendekodierverfahren
DE69531482T2 (de) Gleichzeitige demodulation und dekodierung eines digital modulierten funksignals
DE60132980T2 (de) Verfahren zur Informationsaufzeichnung und -wiedergabe und Signaldekodierschaltung
DE19644808C1 (de) Datenerfassungsschaltung
US5497384A (en) Permuted trellis codes for input restricted partial response channels
DE3910739C2 (de)
DE2942825C2 (de)
DE60028906T2 (de) Viterbi Dekoder
US20060072687A1 (en) Decoding circuit and decoding method for a Viterbi decoder
DE69834320T2 (de) Verfahren und Vorrichtung zur Folgeschätzung
DE4125206A1 (de) Verfahren und vorrichtung zur erfassung von spitzen
DE2816913A1 (de) Decoder fuer konvolutinal codierte daten
DE3911999A1 (de) Uebertragungssystem
DE102018206132B4 (de) Decodergestützte iterative Kanalschätzung
DE3827299C2 (de)
DE19937506A1 (de) ACS-Einheit für einen Viterbi-Decodierer
DE69733681T2 (de) Datenempfänger und Empfangsverfahren mit Soft-Dekodierung
EP0302330B1 (de) Verfahren zum Auswerten von Zweig- und Pfadmetriken sowie Anordnung
DE60007956T2 (de) Vorrichtung und Verfahren zur SISO Dekodierung
DE19701161B4 (de) Maximum-Likelihood-Detektionsverfahren und eine Information aufzeichnende und wiedergebende Vorrichtung
JP2001053622A (ja) シーケンス検出用簡素化ビタビ検出方法及びビタビ検出器
DE3131062C2 (de)
DE19526555A1 (de) Dekodierer zum Dekodieren eines kodierten, mehrwertigen Signals unter Verwendung eines Viterbi-Dekodierverfahrens
DE69833413T2 (de) Demodulator und Demodulationsverfahren
DE60006108T2 (de) Lineare Approximation des LOG-MAP Algorithmus für Turbodekodierung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee