JP4571580B2 - 復号器 - Google Patents

復号器 Download PDF

Info

Publication number
JP4571580B2
JP4571580B2 JP2005362341A JP2005362341A JP4571580B2 JP 4571580 B2 JP4571580 B2 JP 4571580B2 JP 2005362341 A JP2005362341 A JP 2005362341A JP 2005362341 A JP2005362341 A JP 2005362341A JP 4571580 B2 JP4571580 B2 JP 4571580B2
Authority
JP
Japan
Prior art keywords
path
state
time
bit
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005362341A
Other languages
English (en)
Other versions
JP2007164923A (ja
Inventor
利知 金岡
俊彦 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005362341A priority Critical patent/JP4571580B2/ja
Priority to US11/394,266 priority patent/US7620882B2/en
Publication of JP2007164923A publication Critical patent/JP2007164923A/ja
Application granted granted Critical
Publication of JP4571580B2 publication Critical patent/JP4571580B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10074—EPR4, i.e. extended partial response class 4, polynomial (1-D) *(1+D)2
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10083—PR1 or PR(1,1,), i.e. partial response class 1, polynomial 1+D
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1446—16 to 17 modulation

Description

本発明は、トレリス線図における各状態の遷移を表すパスの中から所定の条件に基づいてパスを選択することにより符号の復号をおこなう復号器、ＭＴＲ（Maximum Transition Run）符号を用いて符号化され、さらに誤り訂正符号を用いて符号化された符号系列を復号する復号器、および、情報系列を符号化する符号器に関し、特に、符号の拘束長を増加させることなく、所定の制限を満足しないパスを効率的に削除して大きな利得を得ることができる復号器および復号方法に関する。
従来、磁気ディスク装置用のデータ再生技術として、パーシャルレスポンス方式（ＰＲ方式，Partial Response方式）と最尤復号法（ＭＬ法，Maximum Likelihood法）とを組み合わせたＰＲＭＬ（Partial Response Maximum Likelihood）方式と呼ばれる技術が開発されている（たとえば、非特許文献１を参照）。
パーシャルレスポンス方式とは、既知の符号間干渉を導入して情報の高密度化を実現する技術である。たとえば、パーシャルレスポンス方式の１つであるＰＲ１方式（ＰＲ（１，１）方式とも呼ばれる）では、「１」および「０」のビットからなる記録情報系列に対してＰＲ（Partial Response）チャネルにより伝達特性１＋Ｄ（Ｄは１ビットの遅延を表す）が与えられる。この場合、記録情報系列は、時刻ｋのビットと時刻ｋ−１のビットとの和が算出され、「０」、「１」、「２」の３つの値をとる信号系列に変換される。
パーシャルレスポンス方式の伝達特性は、ａ＋ｂＤ＋ｃＤ2＋ｄＤ3＋・・・と拡張することが可能であり、この伝達特性の最高次数に１を加えたものはＰＲ拘束長と呼ばれる。たとえば、ＰＲ１方式ではＰＲ拘束長は２となり、ＰＲ２方式（ＰＲ（１，２，１）方式とも呼ばれる。伝達特性は１＋２Ｄ＋Ｄ2である。）ではＰＲ拘束長は３となる。
また、最尤復号法とは、有限の時間内にとりうる状態を定義し、その状態の時間的な遷移において最も確からしい遷移を選択し、選択された遷移に対応する入力系列を復号系列として出力する復号法である。
ここで、ＰＲ１方式と最尤復号法とを組み合わせたＰＲ１ＭＬ方式に対するビタビ復号法について説明する。図２６は、従来のＰＲ１ＭＬ方式における状態遷移表であり、図２７は、従来のＰＲ１ＭＬ方式におけるトレリス線図である。
状態遷移表は、入力信号「０」に対応する状態Ｓ0および入力信号「１」に対応する状態Ｓ1の遷移と、復号器入力の値（復号期待値とも呼ばれる）との間の対応関係を示す表である。ここで、ｄk mnは時刻ｋ−１における状態Ｓmから時刻ｋにおける状態Ｓnに状態が遷移する場合の復号器入力の値を表している。また、トレリス線図は、各状態Ｓ0，Ｓ1の遷移を線図で表したものである。
ビタビ復号法では、トレリス線図を基にして過去の状態遷移を考慮し、現状態に遷移するパスを比較して、最も確からしいパスを選択する。図２８は、従来のビタビ復号法を用いたパス選択処理について説明する図である。
時刻ｋの状態Ｓ0では、図２７に示すように、時刻ｋ−１の状態Ｓ0および状態Ｓ1から遷移するパスが存在する。ビタビ復号法では、この２つのパスにおけるパスメトリック、すなわち２乗ユークリッド距離を算出することにより確からしいパスを選択する。同様の処理は、時刻ｋの状態Ｓ1に対しても実行される。パスの選択処理の終了後、パスメモリは、選択されたパスにおける遷移元の状態Ｓ0，Ｓ1の情報を保持する。
このようにして、パスが選択されていった場合に、ある時刻でパスが合流（マージ）する。たとえば、図２８では、時刻ｋ−５および時刻ｋ−１においてパスが合流している。このようにパスが合流した場合に、それ以前の時刻におけるパスが確定し、パスが一本化されることになる。この一本化されたパスは生き残りパスと呼ばれ、生き残りパスが復号結果として出力される。
つぎに、従来の最尤復号器の機能構成について説明する。図２９は、従来の最尤復号器の機能構成を示す図である。この最尤復号器は、ＢＭ演算部１、ＡＣＳ演算部２、パスメモリ３、ＰＭメモリ４を有する。
ＢＭ演算部１は、サンプル値（復号器入力にチャネルの雑音が付加された信号）に対するブランチメトリック（Branch Metric，ＢＭ）と呼ばれる尤度の算出をおこなう演算部である。
ＡＣＳ演算部２は、時刻ｋ−１の状態におけるパスメトリックと時刻ｋ−１から時刻ｋに状態が遷移する場合のブランチメトリックとを加算し、それによって得られた時刻ｋの状態におけるパスメトリック間の大小比較によりパスを選択するＡＣＳ（ADD, COMPARE, SELECT）演算をおこなう演算部である。
パスメモリ３は、選択されたパスの情報を記憶するメモリである。１つの状態からは、２つのパスが伸びるので、たとえば、図２７に示したトレリス線図において上方にあるパスに「０」を割り当て、下方にあるパスに「１」を割り当てて選択されたパスを特定する。
ＰＭメモリ４は、つぎの時刻におけるＡＣＳ演算で利用するため、ＡＣＳ演算部２により算出されたパスメトリックを記憶するメモリである。
このようなビタビ復号法を用いる最尤復号器において、ビットが連続的に遷移する数を制限するＭＴＲ（Maximum Transition Run）符号が開発されている。ＭＴＲ符号を用いると、記録周波数を抑制することができるとともに、高次のＰＲＭＬ方式に特有の連続誤りの発生を防止することができる。
たとえば、ＰＲ拘束長が４のＰＲＭＬ方式であるＥＰＲ４ＭＬ（Extended Partial Response 4 Maximum Likelihood）方式に、符号の３連続遷移「０１０１」および「１０１０」を制限する６／７ＭＴＲ符号を適用した６／７ＭＴＲ符号化ＥＰＲ４ＭＬ方式がある（たとえば、非特許文献２を参照）。
図３０は、６／７ＭＴＲ符号化ＥＰＲ４ＭＬ方式について説明する図である。図３０には、時刻ｋ−１の状態Ｓm（ｍ＝０〜７）から時刻ｋの状態Ｓn（ｎ＝０〜７）への状態の遷移を表すトレリス線図が、ＥＰＲ４ＭＬ方式および６／７ＭＴＲ符号化ＥＰＲ４ＭＬ方式のそれぞれに対して示されている。なお、ａkは、時刻ｋにおける復号値を表している。
ＥＰＲ４ＭＬ方式では、状態Ｓ2から状態Ｓ5へと遷移するパスがあるため、３連続遷移「０１０１」が発生してしまうが、６／７ＭＴＲ符号化ＥＰＲ４ＭＬ方式では、状態Ｓ2から状態Ｓ5へと遷移するパス（このパスはビット「１」で表される）が事前状態Ｓ2を表すビット列「０１０」の情報に基づいて削除（パスカット）されるので、３連続遷移の発生を防止することができる。また、パスが削除された場合には、状態Ｓ5へつながるパスは１つになり、パスの選択処理はおこなわれない。
同様に、ＥＰＲ４ＭＬ方式では、状態Ｓ5から状態Ｓ2へと遷移するパスがあるため、３連続遷移「１０１０」が発生してしまうが、６／７ＭＴＲ符号化ＥＰＲ４ＭＬ方式では、状態Ｓ5から状態Ｓ2へと遷移するパス（このパスはビット「０」で表される）が事前状態Ｓ2を表すビット列「１０１」の情報に基づいて削除されるので、３連続遷移の発生を防止することができる。
ここで、連続遷移の制限長はできるだけ短く、かつ、符号化率はできるだけ高い方が望ましいが、実際には理論的な限界が存在する。４連続遷移を制限するＭＴＲ符号としては、１６／１７ＭＴＲ符号が開発されている（たとえば、非特許文献３を参照）。
このような方法を用いることにより、「０１０・・・」という信号系列が「１０１・・・」という信号系列であると誤るパターン、あるいは、「１０１・・・」という信号系列が「０１０・・・」という信号系列であると誤るパターンをすべて除去することができ、信号の利得を改善することができるようになる。
大沢，岡本，斎藤，「高密度ディジタル磁気記録のための信号処理技術」，電子情報通信学会論文誌，社団法人電子情報通信学会，C-II Vol.J81-C-II，No.4，pp.393-412，１９９８年４月． B.Brickner，J.Moon，"Design of a Rate 6/7 Maximum Transition Run Code"，IEEE Transactions on Magnetics，Vol.33，No.5，September 1997. T.Nishiya，K.Tsukano，T.Hirai，S.Mita，T.Nara，"Rate 16/17 Maximum Transition Run (3;11) Code on an EEPRML Channel with an Error-Correcting Postprocessor"，IEEE Transactions on Magnetics，Vol.35，No.5，September 1999.
しかしながら、上述した従来技術では、長さがＬの連続遷移の発生を防止する最尤復号器の状態数は２L以上としなければならないという問題があった。一般に最尤復号器の状態数はＰＲ拘束長に従う。すなわち、長さがＬの連続遷移の発生を防止するためには、ＰＲ拘束長が連続遷移制限長よりも大きくなるようにして上記状態数に係る条件を満足させる必要があった。たとえば、３連続遷移を禁止するＭＴＲ符号では、ＰＲ拘束長を４とし、最尤復号器の状態数を２(4-1)＝８とする必要があった。
最尤復号器のＰＲ拘束長が増加すると、最尤復号器の回路規模が急激に増大する。たとえば、ＰＲ拘束長が１増えると、回路規模が２倍になる。そのため、ＰＲ拘束長を増加させることなく、いかに効率的に連続遷移制限長などの制限を満足しないパスを削除して大きな利得を得ることができるかが重要な課題となっている。
この発明は、上述した従来技術による問題点を解消するためになされたものであり、符号の拘束長を増加させることなく、所定の制限を満足しないパスを効率的に削除して大きな利得を得ることができる復号器および符号器を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明は、トレリス線図における各状態の遷移を表すパスの中から所定の条件に基づいてパスを選択することにより符号の復号をおこなう復号器であって、時刻ｋにおけるパスが選択される場合に、時刻（ｋ−（符号の拘束長）＋１）より前の時刻において選択されたパスの選択履歴に係る情報として、遷移元の状態を表す状態情報の先頭ビットであって時刻（ｋ−（符号の拘束長）＋１）における復号値を示す値を、時刻ｋ−１までに記憶された選択履歴に係る情報に累積して記憶する記憶手段と、前記記憶手段により記憶された情報と時刻ｋ−１から時刻ｋに状態が遷移する場合の遷移元の状態情報とに基づいてパスの選択対象から除外すべきパスを検出するパス検出手段と、を備えたことを特徴とする。
また、本発明は、上記発明において、前記パス検出手段は、前記記憶手段に記憶された情報におけるビット列と特定のビット列との間で各ビットの一致判定をおこない、当該一致判定の結果に基づいてパスの選択対象から除外すべきパスを検出することを特徴とする。
また、本発明は、上記発明において、前記特定のビット列は、ビットが連続して反転するビット列であることを特徴とする。
また、本発明は、上記発明において、前記特定のビット列は、同一ビットが連続するビット列であることを特徴とする。
また、本発明は、上記発明において、前記パス検出手段は、前記記憶手段に記憶された情報におけるビット列のビットをカウントすることによりパスの選択対象から除外すべきパスを検出することを特徴とする。
また、本発明は、上記発明において、前記パス検出手段は、前記ビット列において連続して反転するビットをカウントすることによりパスの選択対象から除外すべきパスを検出することを特徴とする。
また、本発明は、上記発明において、前記パス検出手段は、前記ビット列において連続する同一ビットをカウントすることによりパスの選択対象から除外すべきパスを検出することを特徴とする。
また、本発明は、上記発明において、前記パス検出手段により検出されたパスに繋がる過去に選択されたパスを変更することによりパスの選択対象から除外すべきパスをパスの選択対象に含め、パスの選択を実行するパス選択手段をさらに備えたことを特徴とする。
また、本発明は、上記発明において、前記パス選択手段によりパスの選択が実行された場合に、選択されたパスの遷移先の状態の尤度情報を、当該パスの遷移元の状態における過去の時点の復号結果に係る尤度情報に基づいて生成する尤度情報生成手段をさらに備えたことを特徴とする。
また、本発明は、ＭＴＲ（Maximum Transition Run）符号を用いて符号化され、さらに誤り訂正符号を用いて符号化された符号系列を復号する復号器であって、前記符号系列に含まれる誤り訂正符号を用いて誤り訂正をおこなう誤り訂正手段と、前記誤り訂正手段により誤り訂正がなされた後、ＭＴＲ符号を用いて符号化された符号系列を復号するＭＴＲ復号手段と、を備えたことを特徴とする。
また、本発明は、上記発明において、トレリス線図における各状態の遷移を表すパスの中から所定の条件を満足しないパスをパスの選択対象から除外してパスを選択することにより符号系列の復号をおこなうパス選択復号手段をさらに備え、前記誤り訂正手段は、前記パス選択復号手段により復号された符号系列に含まれる誤り訂正符号を用いて誤り訂正をおこなうことを特徴とする。
また、本発明は、情報系列を符号化する符号器であって、情報系列をＭＴＲ（Maximum Transition Run）符号を用いて符号化するＭＴＲ符号化手段と、前記ＭＴＲ符号化手段により符号化された符号化系列を誤り訂正符号を用いて符号化する誤り訂正符号化手段と、を備えたことを特徴とする。
また、本発明は、上記発明において、トレリス線図における各状態の遷移を表すパスの中から所定の条件に基づいてパスを選択することにより符号の復号をおこなう復号方法であって、時刻ｋにおけるパスを選択する場合に、時刻（ｋ−（符号の拘束長）＋１）より前の時刻において選択されたパスの選択履歴に係る情報を記憶する記憶工程と、前記記憶工程により記憶された情報と時刻ｋ−１から時刻ｋに状態が遷移する場合の遷移元の状態の情報とに基づいてパスの選択対象から除外すべきパスを検出するパス検出工程と、を含んだことを特徴とする。
本発明によれば、時刻ｋにおけるパスが選択される場合に、時刻（ｋ−（符号の拘束長）＋１）より前の時刻において選択されたパスの選択履歴に係る情報を記憶し、記憶した情報と時刻ｋ−１から時刻ｋに状態が遷移する場合の遷移元の状態の情報とに基づいてパスの選択対象から除外すべきパスを検出することとしたので、符号の拘束長を増加させることなく、所定の制限を満足しないパスを効率的に削除して大きな利得を得ることができるという効果を奏する。
また、本発明によれば、記憶した情報におけるビット列と特定のビット列との間で各ビットの一致判定をおこない、当該一致判定の結果に基づいてパスの選択対象から除外すべきパスを検出することとしたので、除外すべきパスを効率的に検出することができるという効果を奏する。
また、本発明によれば、特定のビット列は、ビットが連続して反転するビット列であることとしたので、ビット列のビットの連続遷移数を効率的に制限することができるという効果を奏する。
また、本発明によれば、特定のビット列は、同一ビットが連続するビット列であることとしたので、ビット列の同一ビットの連続数を効率的に制限することができるという効果を奏する。
また、本発明によれば、記憶した情報におけるビット列のビットをカウントすることによりパスの選択対象から除外すべきパスを検出することとしたので、除外すべきパスを効率的に検出することができるという効果を奏する。
また、本発明によれば、ビット列において連続して反転するビットをカウントすることによりパスの選択対象から除外すべきパスを検出することとしたので、ビット列のビットの連続遷移数を効率的に制限することができるという効果を奏する。
また、本発明によれば、ビット列において連続する同一ビットをカウントすることによりパスの選択対象から除外すべきパスを検出することとしたので、ビット列の同一ビットの連続数を効率的に制限することができるという効果を奏する。
また、本発明によれば、検出されたパスに繋がる過去に選択されたパスを変更することによりパスの選択対象から除外すべきパスをパスの選択対象に含め、パスの選択を実行することとしたので、復号結果の候補となる符号語の数が減少するのを防止でき、利得のロスを最小限に抑えることができるという効果を奏する。
また、本発明によれば、パスの選択が実行された場合に、選択されたパスの遷移先の状態の尤度情報を、当該パスの遷移元の状態における過去の時点の復号結果に係る尤度情報に基づいて生成することとしたので、復号結果の候補となる符号語の数が減少するのを防止し、利得のロスを最小限に抑える軟出力復号器を容易に構成することができるという効果を奏する。
また、本発明によれば、符号系列に含まれる誤り訂正符号を用いて誤り訂正をおこない、誤り訂正をおこなった後、ＭＴＲ符号を用いて符号化された符号系列を復号することとしたので、ＭＴＲ復号時のエラー伝播の原因となるエラーをＭＴＲ復号の実行前に訂正することができ、エラー伝播を抑制することができるという効果を奏する。
また、本発明によれば、トレリス線図における各状態の遷移を表すパスの中から所定の条件を満足しないパスをパスの選択対象から除外してパスを選択することにより符号系列の復号をおこない、復号した符号系列に含まれる誤り訂正符号を用いて誤り訂正をおこなうこととしたので、所定の条件を満足させつつ、ＭＴＲ復号時のエラー伝播の原因となるエラーをＭＴＲ復号の実行前に訂正することができ、エラー伝播を抑制することができるという効果を奏する。
また、本発明によれば、情報系列をＭＴＲ符号を用いて符号化し、符号化した符号化系列を誤り訂正符号を用いて符号化することとしたので、ＭＴＲ復号時のエラー伝播の原因となるエラーをＭＴＲ復号の実行前に誤り訂正符号を用いて訂正することができる符号化系列を生成することができるという効果を奏する。
以下に添付図面を参照して、本発明に係る復号器および符号器の好適な実施例を詳細に説明する。
まず、本発明に係る復号処理の概念について説明する。図１は、本発明に係る復号処理の概念について説明する図である。図１には、ＰＲ拘束長が４（状態数が８）であり、４連続遷移を禁止する復号処理の例が示されている。
図１に示すように、この復号処理では、図３０で説明した方法とは異なり、最尤復号器の遷移パスをすべて存在させる。また、パスメモリは、時刻ｋにおけるパスが選択される場合に、時刻（ｋ−（ＰＲ拘束長）＋１）、すなわち、時刻ｋ−３より前の時刻において選択されたパスの選択履歴に係る情報を記憶している。
そして、この復号処理では、各状態Ｓ0〜Ｓ7に対応するパスメモリのビット値と時刻ｋ−１における事前状態Ｓ0〜Ｓ7を表すビット値とを監視して、つぎの時刻ｋにおける状態遷移において禁止パス（図１では、ビット列が「０１０１０」となるパス）を検出し、その禁止パスを削除する。
このように、パスメモリに記憶されたビット値を参照することにより、ＰＲ符号の拘束長を増加させることなく、連続遷移制限長を満足しないパスを効率的に削除して大きな利得を得ることができる。
図２は、実施例１に係る最尤復号器の機能構成を示す図である。図２に示すように、この最尤復号器は、ＢＭ演算部１０、ＡＣＳ演算部１１、パスメモリ１２、ＰＭメモリ１３、禁止パス検出部１４を有する。
ＢＭ演算部１０は、サンプル値（復号器入力にチャネルの雑音が付加された信号）に対するブランチメトリックと呼ばれる尤度の算出をおこなう演算部である。具体的には、ＢＭ演算部１０は、時刻ｋにおいて状態Ｓmから状態Ｓnに状態が遷移する場合のブランチメトリックＢＭmn（ｋ）を次式により算出する。
Figure 0004571580
 ここで、σ2は白色ガウス雑音の分散であり、ｙkは時刻ｋにおける復号器入力であり、ｄk mnは時刻ｋにおけるｙkの期待値である。
ＡＣＳ演算部１１は、時刻ｋ−１の状態におけるパスメトリックと時刻ｋ−１から時刻ｋに状態が遷移する場合のブランチメトリックとを加算し、それによって得られた時刻ｋの状態におけるパスメトリック間の大小比較によりパスを選択するＡＣＳ演算をおこなう演算部である。
具体的には、ＡＣＳ演算部１１は、時刻ｋにおいて状態Ｓnに状態Ｓmおよび状態Ｓm'から遷移する２つのパスのパスメトリックＰＭn 0（ｋ）およびＰＭn 1（ｋ）を次式により算出する。
Figure 0004571580
ここで、ＰＭm（ｋ−１）およびＰＭm'（ｋ−１）はそれぞれ時刻ｋ−１における状態Ｓmおよび状態Ｓm'のパスメトリックであり、ＢＭmn（ｋ）およびＢＭm'n（ｋ）はぞれぞれ状態Ｓmおよび状態Ｓm'から状態Ｓnに状態が遷移する場合のブランチメトリックである。
そして、ＡＣＳ演算部１１は、２つのパスのパスメトリックＰＭn 0（ｋ）およびＰＭn 1（ｋ）の大小関係を比較し、次式に基づいてパスの選択をおこなう。
Figure 0004571580
その際、ＡＣＳ演算部１１は、後に説明するパス選択禁止フラグが有効であるか否かの情報を禁止パス検出部１４から取得し、パス選択禁止フラグが有効であるパスがある場合にそのパスをパスの選択対象から除外する。
具体的には、ＡＣＳ演算部１１は、パス選択禁止フラグが有効であるパスのブランチメトリックＢＭm'n（ｋ）を、次式に示すように非常に大きな値∞に設定し、当該パスが選択されないようにする。
Figure 0004571580
また、ＡＣＳ演算部１１は、パスを選択した場合に、そのパスにより特定される状態遷移の遷移元の状態に対応するパスメモリの内容を遷移先の状態に対応するパスメモリに複製し、さらに、遷移先の状態に対応するパスメモリに、遷移元の状態を表すビットの１ビット目の値を記憶させる。
たとえば、時刻ｋ−１において「０１」で表される状態Ｓ1のパスメモリに「・・・００１１１」というビット列が記憶されており、時刻ｋにおいて状態Ｓ1から状態Ｓ2への遷移パスが選択された場合には、ＡＣＳ演算部１１は、状態Ｓ2のパスメモリに「・・・００１１１」という状態Ｓ0のパスメモリの内容が複製され、さらに、遷移元の状態Ｓ1を表すビット「０１」の１ビット目の値「０」が記憶されて、状態Ｓ2のパスメモリの内容は「・・・００１１１０」となる。
パスメモリ１２は、選択されたパスの情報を記憶するメモリである。そして、パスメモリ１２に記憶された情報に基づいて生き残りパスが探索され、探索された生き残りパスが復号データとして読み出される。
ＰＭメモリ１３は、ＡＣＳ演算部１１により算出されたパスメトリックを記憶するメモリである。ＰＭメモリ１３により記憶されたパスメトリックは、つぎの時刻ｋ＋１におけるＡＣＳ演算の実行時に、ＡＣＳ演算部１１により読み出される。
禁止パス検出部１４は、特定の禁止パターンとパスメモリの値との間で値の一致検出をビットごとにおこない、全ビットが一致したパスがある場合にそのパスに対応するパス選択禁止フラグを有効にする。
図３は、実施例１に係る禁止パス検出処理について説明する図である。なお、図３は最尤復号器のＰＲ拘束長が３で状態数が４である場合の禁止パス検出処理について示してある。また、図４は、状態数が４の場合の状態遷移表である。ここで、復号器入力ｄk mnは、現時刻ｋにおいて事前状態Ｓmから現状態Ｓnに状態が遷移した場合の復号器入力を表している。
図３に示すように、禁止パス検出部１４は、パスメモリ１２に記憶された値と禁止パターンの各値との間で値が一致するか否かをビットごとに検出する。この一致判定は、ビットごとに排他的論理輪の否定（ｎｏｔ ＥＸＯＲ）を算出することにより実行することができる。
そして、禁止パス検出部１４は、禁止パターンと事前状態および次状態により構成されるビット列が４連続遷移を有するビット列「１０１０１」または「０１０１０」となる場合に、４連続遷移を発生させる次状態への遷移パス（状態Ｓ2→状態Ｓ1または状態Ｓ1→状態Ｓ3）の選択を禁止するため、当該遷移パスに対応するパス選択禁止フラグを有効にする。
図５は、禁止パターンの生成規則について説明する図である。状態数が４の最尤復号器において、ＭＴＲ符号の禁止パターンが「０１０１０」である場合には、事前状態のビットが「０１」であり、次時刻のビットが「０」であるので、パスメモリの禁止パターンは「０１」となる。
また、状態数が４の最尤復号器において、ＭＴＲ符号の禁止パターンが「１０１０１」である場合には、事前状態のビットが「１０」であり、次時刻のビットが「１」であるので、パスメモリの禁止パターンは「１０」となる。
さらに、図５には、図１に示したような状態数が８の最尤復号器の例が示されている。すなわち、状態数が８の最尤復号器において、ＭＴＲ符号の禁止パターンが「０１０１０」である場合には、事前状態のビットが「１０１」であり、次時刻のビットが「０」であるので、パスメモリの禁止パターンは「０」となる。
また、状態数が８の最尤復号器において、ＭＴＲ符号の禁止パターンが「１０１０１」である場合には、事前状態のビットが「０１０」であり、次時刻のビットが「１」であるので、パスメモリの禁止パターンは「１」となる。
なお、ここでは、ＭＴＲ符号の禁止パターンが「０１０１０」または「１０１０１」であり、状態数が４または８の場合について説明したが、パスメモリの禁止パターン長および禁止パスの検出をおこなう状態は、ＭＴＲ符号の禁止パターンや状態数に応じて変化するので、それらはＭＴＲ符号の禁止パターンや状態数に応じて適切に選択される。
上述してきたように、本実施例１では、時刻ｋにおけるパスが選択される場合に、パスメモリ１２が、時刻（ｋ−（符号の拘束長）＋１）より前の時刻において選択されたパスの選択履歴に係る情報を記憶し、禁止パス検出部１４が、パスメモリ１２に記憶された情報と時刻ｋ−１から時刻ｋに状態が遷移する場合の遷移元の状態の情報とに基づいてパスの選択対象から除外すべきパスを検出することとしたので、符号の拘束長を増加させることなく、所定の制限を満足しないパスを効率的に削除して大きな利得を得ることができる。
また、本実施例１では、禁止パス検出部１４が、パスメモリ１２に記憶された情報におけるビット列と特定のビット列との間で各ビットの一致判定をおこない、当該一致判定の結果に基づいてパスの選択対象から除外すべきパスを検出することとしたので、除外すべきパスを効率的に検出することができる。
また、本実施例１では、上記特定のビット列は、「１０１０・・・」あるいは「０１０１・・・」のようにビットが連続して反転するビット列であることとしたので、ビット列のビットの連続遷移数を効率的に制限することができる。
ところで、上記実施例１では、連続遷移数を制限するＭＴＲ符号を用いた場合のパスの削除処理について説明したが、磁化反転間隔を制限するＲＬＬ（Run Length Limited）符号において、磁化反転間隔を制限することもできる。そこで、本実施例３では、ＲＬＬ（Run Length Limited）符号において、磁化反転間隔を制限する場合について説明する。
ここでは、８／９（０，４）ＲＬＬ符号を用いて説明をおこなう。８／９（０，４）ＲＬＬ符号では、磁化反転を「１」で表現するＮＲＺＩ（Non Return to Zero Inverse）変調において、ビット「１」と「１」との間の「０」の個数（ランレングス）が４個以下となるよう制限される。この場合、復号器出力においては、「０」および「１」の連続数が５個以下となるように制限される。
ここで、最尤復号器の機能構成は、図２で説明したものとほぼ同様であり、禁止パス検出部１４の機能が実施例１とは異なる。そこで、本実施例２では、禁止パス検出部１４の機能の説明をおこなうこととし、実施例１と同様の機能を有する他の機能部の説明は省略する。
図６は、実施例２に係る禁止パス検出処理について説明する図である。本実施例２における禁止パス検出部１４は、パスメモリ１２に記憶された値と禁止パターンの各値との間で値が一致するか否かをビットごとに検出する。この一致判定は、ビットごとに排他的論理輪の否定（ｎｏｔ ＥＸＯＲ）を算出することにより実行することができる。
そして、禁止パス検出部１４は、禁止パターンと事前状態および次状態により構成されるビット列が、６個連続ビット列「００００００」または「１１１１１１」となる場合に、６連続ビット列を発生させる次状態への遷移パス（状態Ｓ0→状態Ｓ0または状態Ｓ3→状態Ｓ3）の選択を禁止するため、当該遷移パスに対応するパス選択禁止フラグを有効にする。
そして、ＡＣＳ演算部１１は、パス選択禁止フラグが有効であるか否かの情報を禁止パス検出部１４から取得し、パス選択禁止フラグが有効であるパスがある場合にそのパスをＡＣＳ演算におけるパス選択対象から除外する。
上述してきたように、本実施例２では、禁止パス検出部１４が、パスメモリ１２に記憶された情報におけるビット列と、同一ビットが連続するビット列との間で各ビットの一致判定をおこない、当該一致判定の結果に基づいてパスの選択対象から除外すべきパスを検出することとしたので、復号器出力におけるビット列の同一ビットの連続数を効率的に制限することができる。
なお、本実施例２では、ＲＬＬ符号においてビット「１」と「１」との間の「０」の個数（ランレングス）を制限する場合について示したが、ＭＴＲ符号においても同様にランレングスの制限を考慮することもできる。
また、実施例１および実施例２で説明した禁止パスの一致判定方法を用いることにより、連続的に遷移するビット列や同一ビットが連続するビット列以外にも任意のビット列パターンを除外するよう最尤復号器を容易に構成することができる。さらに、除外するビット列パターンの条件を複数設定することも可能である。
ところで、上記実施例１および２では、禁止パスの一致検出をおこなうこととしたが、パスメモリに記憶されたパスを特定するビット列の遷移数をカウントし、禁止遷移数に達した場合に次時刻における遷移パスを削除することとしてもよい。そこで、本実施例３では、パスメモリに記憶されたパスを特定するビット列の遷移数をカウントする場合について説明する。
図７は、実施例３に係る最尤復号器の機能構成を示す図である。図７に示すように、この最尤復号器は、ＢＭ演算部２０、ＡＣＳ演算部２１、パスメモリ２２、ＰＭメモリ２３、ビット値監視部２４、禁止パス検出部２５を有する。
ＢＭ演算部２０は、サンプル値（復号器入力にチャネルの雑音が付加された信号）に対するブランチメトリックの算出をおこなう演算部である。具体的には、ＢＭ演算部２０は、時刻ｋにおいて状態Ｓmから状態Ｓnに状態が遷移する場合のブランチメトリックＢＭmn（ｋ）を式（１）により算出する。
ＡＣＳ演算部２１は、時刻ｋ−１の状態におけるパスメトリックと時刻ｋ−１から時刻ｋに状態が遷移する場合のブランチメトリックとを加算し、それによって得られた時刻ｋの状態におけるパスメトリック間の大小比較によりパスを選択するＡＣＳ演算をおこなう演算部である。
また、ＡＣＳ演算部２１は、後に説明するパス選択禁止フラグが有効であるか否かの情報を禁止パス検出部２５から取得し、パス選択禁止フラグが有効であるパスがある場合にそのパスを選択対象から除外する。
さらに、ＡＣＳ演算部２１は、パスを選択した場合に、そのパスにより特定される状態遷移の遷移元の状態に対応するパスメモリの内容を遷移先の状態に対応するパスメモリに複製し、さらに、遷移先の状態に対応するパスメモリに、遷移元の状態を表すビットの１ビット目の値を記憶させる。
パスメモリ２２は、選択されたパスの情報を記憶するメモリである。そして、パスメモリ２２に記憶された情報に基づいて生き残りパスが探索され、探索された生き残りパスが復号データとして読み出される。
ＰＭメモリ２３は、ＡＣＳ演算部２１により算出されたパスメトリックを記憶するメモリである。ＰＭメモリ２３により記憶されたパスメトリックは、つぎの時刻ｋ＋１におけるＡＣＳ演算の実行時に、ＡＣＳ演算部２１により読み出される。
ビット値監視部２４は、パスメモリ２２に記憶された最新のビットと、その１時刻前のビットとを監視して、パスメモリ２２に記憶されたビット列におけるビット値の遷移数をカウントする処理をおこなう。
図８は、ビット値の遷移数カウント処理について説明する図である。図８には、図４に示した４状態の状態遷移表に従って状態が遷移する場合のパスメモリの内容が示されている。すなわち、状態Ｓ1は「０１」に対応し、状態Ｓ2は「１０」に対応する。また、各状態にはビットの遷移数を記憶するカウンタが設けられる。
ビット値監視部２４は、ＡＣＳ演算により状態Ｓm（ｍ＝０，１，２，３）から状態Ｓn（ｎ＝０，１，２，３）に状態が遷移した場合に、遷移元の状態Ｓmのカウンタが保持する符号付きの値を遷移先の状態Ｓnのカウンタに複製する。このカウンタが保持する符号付きの値については以下に詳しく説明する。
続いて、ビット値監視部２４は、現時刻において状態Ｓnのパスメモリ２２に記憶された最新のビットが、１時刻前のビットと同符号であるか否かを調べる。ここで、ビットの符号は、ビットが「１」である場合に「＋」、ビットが「０」である場合に「−」と定義する。
そして、状態Ｓnのパスメモリに記憶された最新のビットが「１」であり、かつ、そのビットが１時刻前のビットと同符号である場合には、ビット値監視部２４は、連続遷移数をカウントする状態Ｓnのカウンタの値を初期値「＋１」にリセットする。
また、状態Ｓnのパスメモリに記憶された最新のビットが「０」であり、かつ、そのビットが１時刻前のビットと同符号である場合には、ビット値監視部２４は、連続遷移数をカウントする状態Ｓnのカウンタの値を初期値「−１」にリセットする。
さらに、状態Ｓnのパスメモリに記憶された最新のビットが「０」であり、かつ、そのビットが１時刻前のビットと異なる符号である場合には、ビット値監視部２４は、状態Ｓnのカウンタの値に「＋１」を加えた値を新しいカウント値として記憶する。
また、状態Ｓnのパスメモリに記憶された最新のビットが「１」であり、かつ、そのビットが１時刻前のビットと異なる符号である場合には、ビット値監視部２４は、状態Ｓnのカウンタの値に「−１」を加えた値を新しいカウント値として記憶する。
図８の例では、時刻ｋ−２において、状態Ｓ1のＡＣＳ演算により状態Ｓ2から状態Ｓ1への遷移パスが選択され、状態Ｓ1のパスメモリには時刻ｋ−３において状態Ｓ2のパスメモリが保持する情報が複製され、さらに、状態Ｓ2を表すビット「１０」の１ビット目の情報「１」が追加されている。
この場合、ビット値監視部２４は、遷移元の状態Ｓ2のカウンタが保持する符号付きの値（図示せず）を遷移先の状態Ｓ1のカウンタに複製する。そして、時刻ｋ−２において状態Ｓ1のパスメモリに記憶された最新のビットは「１」、１時刻前のビットは「１」であるので、最新のビットが１時刻前のビットと同符号となり、ビット値監視部２４は、状態Ｓ1のカウンタを初期値「＋１」にリセットする。
時刻ｋ−１においては、状態Ｓ2のＡＣＳ演算により状態Ｓ1から状態Ｓ2への遷移パスが選択され、状態Ｓ2のパスメモリには時刻ｋ−２において状態Ｓ1のパスメモリが保持する情報が複製され、さらに、状態Ｓ1を表すビット「０１」の１ビット目の情報「０」が追加されている。
この場合、ビット値監視部２４は、遷移元の状態Ｓ1のカウンタが保持する符号付きの値「＋１」を遷移先の状態Ｓ2のカウンタに複製する。そして、時刻ｋ−１において状態Ｓ2のパスメモリに記憶された最新のビットは「０」、１時刻前のビットは「１」であるので、最新のビットが１時刻前のビットと異なる符号となり、ビット値監視部２４は、状態Ｓ2のカウンタ値に「＋１」を加えた値「＋２」を新しい状態Ｓ2のカウンタ値として記憶する。
図７の説明に戻ると、禁止パス検出部２５は、ビット値監視部２４によりカウントされたカウント値の情報を取得し、状態Ｓ2のカウント値が「＋２」である場合には、状態Ｓ2から状態Ｓ1への遷移パスに対するパス選択禁止フラグを有効にし、時刻ｋのＡＣＳ演算において遷移パスの選択候補から当該遷移パスを除外する。これにより、「１０１０１」という４連続遷移が発生しないようにすることができる。
また、状態Ｓ1のカウント値が「−２」である場合には、禁止パス検出部２５は、状態Ｓ1から状態Ｓ2への遷移パスに対するパス選択禁止フラグを有効にし、時刻ｋのＡＣＳ演算において遷移パスの選択候補から当該遷移パスを除外する。これにより、「０１０１０」という４連続遷移が発生しないようにすることができる。
カウント値が「＋２」あるいは「−２」以外の場合には、禁止パス検出部２５は、パス選択禁止フラグを無効にする。
図９は、ビット値の遷移数カウント処理を用いて実現されるビタビ復号処理について説明する図である。図９には、誤りを含む再生信号が最尤復号器に入力された場合に４連続遷移となるパスを削除することにより正しい信号に適切に復号される様子が示されている。
図９に示すように、ＡＣＳ演算部２１は、状態Ｓ1のカウント値が「−２」である場合に、状態Ｓ1から状態Ｓ2への遷移パスを削除し、「０１０１０」という４連続遷移が発生しないようにする。
また、ＡＣＳ演算部２１は、状態Ｓ2のカウント値が「＋２」である場合に、状態Ｓ2から状態Ｓ1への遷移パスを削除し、「１０１０１」という４連続遷移が発生しないようにする。
上述してきたように、本実施例３では、ビット値監視部２４が、パスメモリ２２に記憶された情報におけるビット列のビットをカウントすることによりパスの選択対象から除外すべきパスを検出することとしたので、除外すべきパスを効率的に検出することができる。
また、本実施例３では、ビット値監視部２４が、ビット列において「１０１０・・・」あるいは「０１０１・・・」のように連続して反転するビットをカウントすることによりパスの選択対象から除外すべきパスを検出することとしたので、ビット列のビットの連続遷移数を効率的に制限することができる。
ところで、上記実施例３では、連続遷移数を制限するＭＴＲ符号に対してビットの遷移数をカウントすることによりパスの削除をおこなう場合について説明したが、磁化反転間隔を制限するＲＬＬ符号においてもビットの連続数をカウントしてパスの削除をおこなうことにより、磁化反転間隔を制限することもできる。そこで、本実施例４では、ＲＬＬ符号において、ビットの連続数をカウントしてパスの削除をおこなうことにより、磁化反転間隔を制限する場合について説明する。
ここで、最尤復号器の機能構成は、図７で説明したものとほぼ同様であり、ビット値監視部２４および禁止パス検出部２５の機能が実施例３とは異なる。そこで、本実施例４では、ビット値監視部２４および禁止パス検出部２５の機能の説明をおこなうこととし、実施例３と同様の機能を有する他の機能部の説明は省略する。
本実施例４のビット値監視部２４は、パスメモリ２２に記憶された最新のビットと、その１時刻前のビットとを監視して、パスメモリ２２に記憶されたビット列におけるビット値の連続数をカウントする処理をおこなう。
図１０は、ビット値の連続数カウント処理について説明する図である。図１０には、図４に示した４状態の状態遷移表に従って状態が遷移する場合のパスメモリの内容が示されている。すなわち、状態Ｓ0は「００」に対応する。
ビット値監視部２４は、ＡＣＳ演算によりある状態Ｓm（ｍ＝０，１，２，３）からある状態Ｓn（ｎ＝０，１，２，３）に状態が遷移した場合に、遷移元の状態Ｓmのカウンタが保持する符号付きの値を遷移先の状態Ｓnのカウンタに複製する。このカウンタが保持する符号付きの値については以下に詳しく説明する。
続いて、ビット値監視部２４は、現時刻において状態Ｓnのパスメモリ２２に記憶された最新のビットが、１時刻前のビットと異なる符号であるか否かを調べる。ここで、ビットの符号は、ビットが「１」である場合に「＋」、ビットが「０」である場合に「−」と定義する。
そして、状態Ｓnのパスメモリに記憶された最新のビットが「０」であり、かつ、そのビットが１時刻前のビットと異なる符号である場合には、ビット値監視部２４は、ビットの連続数をカウントする状態Ｓnのカウンタの値を初期値「＋１」にリセットする。
また、状態Ｓnのパスメモリに記憶された最新の選択パスが「１」であり、かつ、そのビットが１時刻前のビットと異なる符号である場合には、ビット値監視部２４は、ビットの連続数をカウントする状態Ｓnのカウンタの値を初期値「−１」にリセットする。
さらに、状態Ｓnのパスメモリに記憶された最新のビットが「０」であり、かつ、そのビットが１時刻前のビットと同符号である場合には、ビット値監視部２４は、状態Ｓnのカウンタの値に「＋１」を加えた値を新しいカウント値として記憶する。
また、状態Ｓnのパスメモリに記憶された最新のビットが「１」であり、かつ、そのビットが１時刻前のビットと同符号である場合には、ビット値監視部２４は、状態Ｓnのカウンタの値に「−１」を加えた値を新しいカウント値として記憶する。
図１０の例では、時刻ｋ−３において、状態Ｓ0のＡＣＳ演算により状態Ｓ0から状態Ｓ0への遷移パスが選択され、状態Ｓ0のパスメモリには時刻ｋ−４において状態Ｓ0のパスメモリが保持する情報に、状態Ｓ0を表すビット「００」の１ビット目の情報「０」が追加されている。
この場合、状態Ｓ0のパスメモリに記憶された最新のビットは「０」、１時刻前のビットは「１」であるので、最新のビットが１時刻前のビットと異なる符号となり、ビット値監視部２４は、状態Ｓ0のカウンタを初期値「＋１」にリセットする。
時刻ｋ−２においては、状態Ｓ0のＡＣＳ演算により状態Ｓ0から状態Ｓ0への遷移パスが選択され、状態Ｓ0のパスメモリには時刻ｋ−３において状態Ｓ0のパスメモリが保持する情報に、状態Ｓ0を表すビット「００」の１ビット目の情報「０」が追加されている。
この場合、状態Ｓ0のパスメモリに記憶された最新のビットは「０」、１時刻前のビットは「０」であるので、最新のビットが１時刻前のビットと同符号となり、ビット値監視部２４は、状態Ｓ0のカウンタ値に「＋１」を加えた値「＋２」を新しい状態Ｓ0のカウンタ値として記憶する。
時刻ｋ−１においては、状態Ｓ0のＡＣＳ演算により状態Ｓ0から状態Ｓ0への遷移パスが選択され、状態Ｓ0のパスメモリには時刻ｋ−２において状態Ｓ0のパスメモリが保持する情報に、状態Ｓ0を表すビット「００」の１ビット目の情報「０」が追加されている。
この場合、状態Ｓ0のパスメモリに記憶された最新のビットは「０」、１時刻前のビットは「０」であるので、最新のビットが１時刻前のビットと同符号となり、ビット値監視部２４は、状態Ｓ0のカウンタ値に「＋１」を加えた値「＋３」を新しい状態Ｓ0のカウンタ値として記憶する。
本実施例４の禁止パス検出部２５は、ビット値監視部２４によりカウントされたカウント値の情報を取得し、状態Ｓ0のカウント値が「＋３」である場合には、状態Ｓ0から状態Ｓ0への遷移パスに対するパス選択禁止フラグを有効にし、時刻ｋのＡＣＳ演算において遷移パスの選択候補から当該遷移パスを除外する。これにより、「００００００」という６個連続ビット列が発生しないようにすることができる。
また、状態Ｓ3のカウント値が「−３」である場合には、禁止パス検出部２５は、状態Ｓ3から状態Ｓ3への遷移パスに対するパス選択禁止フラグを有効にし、時刻ｋのＡＣＳ演算において遷移パスの選択候補から当該遷移パスを除外する。「１１１１１１」という６個連続ビット列が発生しないようにすることができる。
カウント値が「＋３」あるいは「−３」以外の場合には、禁止パス検出部２５は、パス選択禁止フラグを無効にする。
上述してきたように、本実施例４では、ビット値監視部２４が、ビット列において「１１１・・・」あるいは「０００・・・」のように連続する同一ビットをカウントすることによりパスの選択対象から除外すべきパスを検出することとしたので、ビット列の同一ビットの連続数を効率的に制限することができる。
なお、本実施例４では、ＲＬＬ符号においてビット「１」と「１」との間の「０」の個数（ランレングス）を制限する場合について示したが、ＭＴＲ符号においても同様にしてランレングスの制限をおこなうこともできる。また、除外するビット列パターンの条件を複数設定することも可能である。
また、上記実施例１〜４では、ビタビ復号法を用いた最尤復号器に対して本発明を適用した場合について説明してきたが、パスメモリあるいはパスメモリと同等な機能を有するメモリを利用した最尤復号器であれば同様に本発明を適用することができる。たとえば、軟入力・軟出力が可能な軟出力ビタビアルゴリズム（SOVA，Soft Output Viterbi Algorithm）を用いた最尤復号器に対して本発明を適用することができる。
ところで、上記実施例１〜４では、ＰＲ拘束長が、連続遷移制限長やランレングス制限長などの制限長以下である最尤復号器においてパスを削除する場合について説明したが、パスの削除によりパスメトリックの比較対象となる符号語の数が減少してしまうため、それを防止して利得のロスを最小限に抑えるようにしてもよい。
すなわち、図３０に示したような静的なパス削除処理においては、削除されたパス以外のすべてのパスの符号語についてパスメトリックの比較がおこなわれ、最尤復号処理が実行されるが、実施例１〜４で示した動的なパス削除処理においては、過去の時点でパスの削除処理がおこなわれているため、パスメトリックの比較対象となる符号語の数が減少してしまう。そのため、ＰＲ拘束長の条件に対しては最尤復号となるが、制限長の条件に対しては最尤復号とはならず、利得のロスが発生する。
そこで、本実施例５では、パスメトリックの比較対象となる符号語の数が減少するのを防止して利得のロスを最小限に抑える場合について説明する。
図１１は、実施例５に係る最尤復号器の機能構成を示す図である。図１１に示すように、この最尤復号器は、ＢＭ演算部３０、ＡＣＳ演算部３１、パスメモリ３２、ＰＭメモリ３３、禁止パス検出部３４、Δ値メモリ３５を有する。
ＢＭ演算部３０は、サンプル値（復号器入力にチャネルの雑音が付加された信号）に対するブランチメトリックの算出をおこなう演算部である。具体的には、ＢＭ演算部１０は、時刻ｋにおいて状態Ｓmから状態Ｓnに状態が遷移する場合のブランチメトリックＢＭmn（ｋ）を式（１）により算出する。
ＡＣＳ演算部３１は、時刻ｋ−１の状態におけるパスメトリックと時刻ｋ−１から時刻ｋに状態が遷移する場合のブランチメトリックとを加算し、それによって得られた時刻ｋの状態におけるパスメトリック間の大小比較によりパスを選択するＡＣＳ演算をおこなう演算部である。
図１２は、実施例５におけるＡＣＳ演算処理におけるトレリス線図を示す図であり、図１３は、実施例５におけるＡＣＳ演算処理について説明する図である。図１２は、図４に示した４状態の状態遷移表に従って状態が遷移する場合のトレリス線図である。
ＡＣＳ演算部３１は、時刻ｋにおいて状態Ｓnに状態Ｓmおよび状態Ｓm'から遷移する２つのパスのパスメトリックＰＭn 0（ｋ）およびＰＭn 1（ｋ）を式（２）および式（３）を用いて算出する。
また、ＡＣＳ演算部３１は、２つのパスのパスメトリックＰＭn 0（ｋ）およびＰＭn 1（ｋ）の差の絶対値
Figure 0004571580
 を算出する。
ただし、ＡＣＳ演算部３１は、後に説明するパス選択禁止フラグが有効であるか否かの情報を禁止パス検出部３４から取得し、パス選択禁止フラグが有効であるパスがある場合にそのパスを選択対象から除外する。
この場合、ＡＣＳ演算部３１は、状態Ｓm'から状態Ｓnへと遷移するパスが選択対象から除外されたものとすると、状態Ｓnに状態Ｓmおよび状態Ｓm'から遷移する２つのパスのパスメトリックＰＭn 0（ｋ）およびＰＭn 1（ｋ）を次式により算出する。
Figure 0004571580
ここで、Δm'（ｋ−１）は時刻ｋ−１において状態Ｓm'に時刻ｋ−２における２つの状態から遷移する場合の２つの遷移パスのパスメトリックＰＭm 0（ｋ−２）およびＰＭm' 1（ｋ−２）の差の絶対値
Figure 0004571580
 である。
そして、ＡＣＳ演算部３１は、２つのパスのパスメトリックＰＭn 0（ｋ）およびＰＭn 1（ｋ）の大小関係を比較し、式（４）に基づいてパスの選択をおこなう。すなわち、ＡＣＳ演算部３１は、禁止パス検出部３４により検出された選択対象から除外すべきパスに繋がる時刻ｋ−３において選択されたパスを変更することにより、パスの選択対象から除外すべきパスをパスの選択対象に含め、パスの選択を実行する。
ここで、選択対象から除外されたパスが選択された場合には、ＡＣＳ演算部３１は、パスメモリ３２を更新する際に、除外されたパスの遷移元の状態のパスメモリ３２において、時刻ｋ−３に選択された遷移パスを示すビット値を反転させる。
図１２および図１３には、時刻ｋ−１から時刻ｋにかけて、「１０１０１」という４連続遷移を発生させる状態Ｓ2から状態Ｓ1への遷移パスが除外される場合が示されている。
図１３に示すように、時刻ｋ−１の状態Ｓ2から時刻ｋの状態Ｓ0への遷移パスが時刻ｋの状態Ｓ0におけるＡＣＳ演算により選択された場合には、その遷移パスは禁止パス検出部３４により検出された遷移パスではないので、ＡＣＳ演算部３１は、時刻ｋの状態Ｓ0のパスメモリの更新時に、時刻ｋ−１の状態Ｓ2のパスメモリの内容を変更することなく用いる。
一方、時刻ｋ−１の状態Ｓ2から時刻ｋの状態Ｓ1への遷移パスが時刻ｋの状態Ｓ1のＡＣＳ演算において選択された場合には、その遷移パスは禁止パス検出部３４により検出された遷移パスであるので、ＡＣＳ演算部３１は、時刻ｋの状態Ｓ1のパスメモリの更新時に、時刻ｋ−１の状態Ｓ2のパスメモリの内容「・・・１１０」において、時刻ｋ−３に選択された遷移パスを示すビット値「０」を反転させる。
図１１の説明に戻ると、パスメモリ３２は、選択されたパスの情報を記憶するメモリである。そして、パスメモリ３２に記憶された情報に基づいて生き残りパスが探索され、探索された生き残りパスが復号データとして読み出される。
ＰＭメモリ３３は、ＡＣＳ演算部３１により算出されたパスメトリックを記憶するメモリである。ＰＭメモリ３３により記憶されたパスメトリックは、つぎの時刻ｋ＋１におけるＡＣＳ演算の実行時に、ＡＣＳ演算部３１により読み出される。
禁止パス検出部３４は、実施例１または実施例２で説明したように、特定の禁止パターンとパスメモリの値との間で値の一致検出をビットごとにおこない、全ビットが一致したパスがある場合にそのパスに対応するパス選択禁止フラグを有効にする。
Δ値メモリ３５は、ＡＣＳ演算部３１が式（８）を用いて算出したパスメトリックの差Δn（ｋ）を記憶するメモリである。ＡＣＳ演算部３１は、パスの削除がおこなわれる場合に、Δ値メモリ３５に記憶された値を参照し、式（１０）を用いてパスメトリックの算出をおこなう。
なお、ここでは、パス選択禁止フラグの設定を実施例１および２で説明したような禁止パターンの一致判定により実行することとしたが、実施例３および４で説明したようにビット数をカウントすることによりパス選択禁止フラグの設定をおこなうこととしてもよい。
図１４は、実施例５の変形例に係る最尤復号器の機能構成を示す図である。図１４に示すように、この最尤復号器は、ＢＭ演算部４０、ＡＣＳ演算部４１、パスメモリ４２、ＰＭメモリ４３、ビット値監視部４４、禁止パス検出部４５、Δ値メモリ４６を有する。
ここで、ＢＭ演算部４０、パスメモリ４２、ＰＭメモリ４３、ビット値監視部４４、禁止パス検出部４５は、図７で説明した最尤復号器のＢＭ演算部２０、パスメモリ２２、ＰＭメモリ２３、ビット値監視部２４、禁止パス検出部２５と同様のものである。
ＡＣＳ演算部４１は、時刻ｋ−１の状態におけるパスメトリックと時刻ｋ−１から時刻ｋに状態が遷移する場合のブランチメトリックとを加算し、それによって得られた時刻ｋの状態におけるパスメトリック間の大小比較によりパスを選択するＡＣＳ演算をおこなう演算部である。
このＡＣＳ演算部４１は、パス選択禁止フラグが有効であるか否かの情報を禁止パス検出部４５から取得し、パス選択禁止フラグが有効であるパスがある場合にそのパスを選択対象から除外する。
その際、ＡＣＳ演算部４１は、Δ値メモリ４６に記憶されたパスメトリックの差の情報を用いて、図１１で説明した最尤復号器のＡＣＳ演算部３１と同様のＡＣＳ演算をおこなう。また、Δ値メモリ４６は、ＡＣＳ演算部４１が式（８）を用いて算出したパスメトリックの差を記憶するメモリである。
上述してきたように、本実施例５では、ＡＣＳ演算部３１あるいはＡＣＳ演算部４１が、禁止パス検出部３４あるいは禁止パス検出部４５により検出された選択対象から除外すべきパスに繋がる過去に選択されたパスを変更することにより、パスの選択対象から除外すべきパスをパスの選択対象に含め、パスの選択を実行することとしたので、復号結果の候補となる符号語の数が減少するのを防止でき、利得のロスを最小限に抑えることができる。
ところで、上記実施例５では、ビタビ復号をおこなう最尤復号器において、パスメトリックの比較対象となる符号語の数が減少するのを防止する場合について説明したが、軟出力ビタビアルゴリズム（SOVA）を用いる最尤復号器においても同様に符号語の数が減少するのを防止するようにしてもよい。そこで、本実施例６では、軟出力ビタビアルゴリズムを用いる最尤復号器において符号語の数が減少するのを防止する場合について説明する。
図１５は、実施例６に係る最尤復号器の機能構成を示す図であり、図１６は、パスの削除を含む場合の尤度算出処理について説明する図であり、図１７は、時刻ｋ−１の状態Ｓ0および状態Ｓ2から時刻ｋの状態Ｓ1に状態が遷移する場合のトレリス線図である。
なお、図１６には、図４に示した４状態の状態遷移表に従って状態が遷移する場合、特に、図１７に示すように、時刻ｋ−１の状態Ｓ0および状態Ｓ2から時刻ｋの状態Ｓ1に２つのパスが伸びており、時刻ｋの状態Ｓ1におけるＡＣＳ演算により２つのパスのうち１つが選択される場合について示している。ただし、処理対象とするパスはこれに限定されず、その他のパスに対しても以下に説明するものと同様の処理を容易に実行することができる。
図１５に示すように、この最尤復号器は、ＢＭ演算部５０、ＡＣＳ演算部５１、パスメモリ５２、ＰＭメモリ５３、禁止パス検出部５４、Δ値メモリ５５、尤度更新部５６、尤度メモリ５７を有する。
ＢＭ演算部５０は、サンプル値（復号器入力にチャネルの雑音が付加された信号）に対するブランチメトリックを算出するＢＭ演算（図１６の（ａ））をおこなう演算部である。具体的には、ＢＭ演算部５０は、時刻ｋにおいて状態Ｓmから状態Ｓnに状態が遷移する場合のブランチメトリックＢＭmn（ｋ）を式（１）により算出する。
ＡＣＳ演算部５１は、時刻ｋ−１の状態におけるパスメトリックと時刻ｋ−１から時刻ｋに状態が遷移する場合のブランチメトリックとを加算し、それによって得られた時刻ｋの状態におけるパスメトリック間の大小比較によりパスを選択するＡＣＳ演算をおこなう演算部である。
具体的には、ＡＣＳ演算部５１は、時刻ｋにおいて状態Ｓmに状態Ｓnおよび状態Ｓm'から遷移する２つのパスのパスメトリックＰＭn 0（ｋ）およびＰＭn 1（ｋ）を式（２）および式（３）を用いて算出するＡＤＤ演算（図１６の（ｂ））をおこなう。
ただし、ＡＣＳ演算部５１は、後に説明するパス選択禁止フラグが有効であるか否かの情報を禁止パス検出部５４から取得し、パス選択禁止フラグが有効であるパスがある場合にそのパスを選択対象から除外する。
この場合、状態Ｓm'から状態Ｓnへと遷移するパスが選択対象から除外されたものとすると、ＡＣＳ演算部５１は、状態Ｓnに状態Ｓmおよび状態Ｓm'から遷移する２つのパスのパスメトリックＰＭn 0（ｋ）およびＰＭn 1（ｋ）を式（９）および式（１０）を用いて算出するＡＤＤ演算（図１６の（ｂ））をおこなう。
その後、ＡＣＳ演算部５１は、２つのパスのパスメトリックＰＭn 0（ｋ）およびＰＭn 1（ｋ）の大小関係を比較し、式（４）に基づいてパスを選択するＣＯＭＰＡＲＥ演算（図１６の（ｃ））をおこなう。
また、ＡＣＳ演算部５１は、２つのパスのパスメトリックＰＭn 0（ｋ）およびＰＭn 1（ｋ）の差の絶対値を式（８）により算出するΔ値演算（図１６の（ｄ））をおこなう。ここで算出されたパスメトリックの差は、次時刻におけるＡＤＤ演算（図１６の（ｂ））において選択対象から除外されるパスがある場合に用いられる。
さらに、ＡＣＳ演算部５１は、ＣＯＭＰＡＲＥ演算（図１６の（ｃ））の結果に基づいて、パスメモリの内容を更新する。図１６では、状態Ｓ1のパスメモリの内容を更新する場合が示されている。
具体的には、ＡＣＳ演算部５１は、ＣＯＭＰＡＲＥ演算（図１６の（ｃ））の結果が「真」である場合には、状態Ｓ1のパスメモリにビット値「０」を追加し、状態Ｓ1のパスメモリの内容を更新する。
ここで、ＣＯＭＰＡＲＥ演算では、式（４）のＰＭn 0（ｋ）が状態Ｓ0から状態Ｓ1への遷移パスに対応する状態Ｓ1のパスメトリック、ＰＭn 1（ｋ）が状態Ｓ2から状態Ｓ1への遷移パスに対応する状態Ｓ1のパスメトリックを表すとすると、
Figure 0004571580
 である場合に、「真」であると判定し、
Figure 0004571580
 である場合には、「偽」であると判定する。
また、ＡＣＳ演算部５１は、ＣＯＭＰＡＲＥ演算（図１６の（ｃ））の結果が「偽」である場合には、状態Ｓ1のパスメモリにビット値「１」を追加し、パスメモリの内容を更新する。
さらに、ＡＣＳ演算部５１は、パス選択禁止フラグが有効か否か、パス選択禁止フラグが有効である場合は、パス選択禁止フラグが有効であるパスがＣＯＭＰＡＲＥ演算（図１６の（ｃ））において選択されたか否かを判定する除外パス選択判定（図１６の（ｅ））をおこなう。
図１８は、除外パス選択判定における判定基準を示す図である。図１８に示すように、ＡＣＳ演算部５１は、パス選択禁止フラグが無効である場合に、判定結果を「ｄｅｃＡ」とする。
また、ＡＣＳ演算部５１は、パス選択禁止フラグが有効であり、パス選択処理において除外されたパスとは異なるパスが選択された場合には、判定結果を「ｄｅｃＢ」とする。さらに、ＡＣＳ演算部５１は、パス選択禁止フラグが有効であり、パス選択処理において除外されたパスが選択された場合には、判定結果を「ｄｅｃＣ」とする。
さらに、ＡＣＳ演算部５１は、除外パス選択判定（図１６の（ｅ））の判定結果が「ｄｅｃＣ」である場合に、実施例５の場合と同様にして、状態Ｓ1のパスメモリに新たに追加されたビット値の１時刻前のビット値を反転させ、状態Ｓ1のパスメモリの内容を更新する。
図１５の説明に戻ると、パスメモリ５２（図１６のＰ０〜Ｐ３）は、選択されたパスの情報を記憶するメモリである。そして、パスメモリ５２に記憶された情報は、禁止パス検出部５４および尤度更新部５６により参照される。
ＰＭメモリ５３は、ＡＣＳ演算部５１により算出されたパスメトリックを記憶するメモリである。ＰＭメモリ５３により記憶されたパスメトリックは、つぎの時刻ｋ＋１におけるＡＣＳ演算の実行時に、ＡＣＳ演算部５１により読み出される。
禁止パス検出部５４は、実施例１または実施例２で説明したように、特定の禁止パターンとパスメモリの値との間で値の一致検出をビットごとにおこない、全ビットが一致したパスがある場合にそのパスに対応するパス選択禁止フラグを有効にする禁止パス検出（図１６の（ｈ））をおこなう。なお、パス選択禁止フラグの設定は、実施例３または実施例４で説明したように、ビットをカウントすることによりおこなうこととしてもよい。
Δ値メモリ５５（図１６のＬ０〜Ｌ３）は、ＡＣＳ演算部５１が式（８）を用いて算出したパスメトリックの差Δn（ｋ）を記憶するメモリである。ＡＣＳ演算部５１は、パスの削除がおこなわれる場合に、Δ値メモリ３５に記憶された値を参照し、式（１０）を用いてパスメトリックの算出をおこなう。
尤度更新部５６は、尤度メモリ５７に記憶された生き残りパスの対数尤度比の情報を更新（図１６の（ｇ））する更新部である。
具体的には、尤度更新部５６は、ＡＣＳ演算部５１によるＣＯＭＰＡＲＥ演算（図１６の（ｃ））および除外パス選択判定（図１６の（ｅ））の結果に基づいて、パスメモリ５２に状態ごとに記憶されたビット値をビットごとに比較（図１６の（ｆ））する。そして、尤度更新部５６は、時刻ｋにおける状態Ｓnの対数尤度比を算出し、算出した対数尤度比を尤度メモリ５７に記憶することにより尤度メモリ５７の内容を更新する。
図１９は、対数尤度比の算出方法について説明する図である。図１９に示すように、対数尤度比の算出方法は、ＣＯＭＰＡＲＥ演算の演算結果（図１６の（ｃ））および除外パス選択判定（図１６の（ｅ））の判定結果により異なるものとなる。なお、図１９において、判定結果が「ｄｅｃＡ」である場合には、対数尤度比の算出方法は、従来の軟出力ビタビアルゴリズムと同じものとなる。
従来の軟出力ビタビアルゴリズムに関しては、「M.P.C. Fossorier, F. Burkert, S. Lin, J. Hagenauer著, "On the equivalence between SOVA and MAX-Log-MAP decodings", IEEE Commun. Letters, vol. 2, No. 5, May 1998」、「井坂，今井著，"Shannon限界への道標： "Parallel concatenated (Turbo) coding"， "Turbo (iterative) decoding"とその周辺"，信学技法，ＩＴ９８−５１，１９９８.１２.」などに詳しく説明されている。
すなわち、判定結果が「ｄｅｃＡ」であり、ＣＯＭＰＡＲＥ演算（図１６の（ｃ））の演算結果が「真」であり、
Figure 0004571580
 である場合には、
Figure 0004571580
 により時刻ｋにおける状態Ｓ1の対数尤度比が算出される。
ここで、
Figure 0004571580
 は、それぞれ時刻ｊ（ｊ＜ｋ）における状態Ｓ0の情報ビットｕj 0の復号値、および、時刻ｊにおける状態Ｓ2の情報ビットｕj 2の復号値である。
また、
Figure 0004571580
 は、情報ビットｕj 0の復号値に対する事後確率の対数尤度比である。
また、判定結果が「ｄｅｃＡ」であり、ＣＯＭＰＡＲＥ演算（図１６の（ｃ））の演算結果が「真」であり、
Figure 0004571580
 である場合には、
Figure 0004571580
 により時刻ｋにおける状態Ｓ1の対数尤度比が算出される。
ここで、
Figure 0004571580
 は、情報ビットｕj 2の復号値に対する事後確率の対数尤度比である。
また、判定結果が「ｄｅｃＡ」であり、ＣＯＭＰＡＲＥ演算（図１６の（ｃ））の演算結果が「偽」であり、式（１２）の関係を満たす場合には、
Figure 0004571580
 により時刻ｋにおける状態Ｓ1の対数尤度比が算出される。
また、判定結果が「ｄｅｃＡ」であり、ＣＯＭＰＡＲＥ演算（図１６の（ｃ））の演算結果が「偽」であり、式（１６）の関係を満たす場合には、
Figure 0004571580
 により時刻ｋにおける状態Ｓ1の対数尤度比が算出される。
さらに、判定結果が「ｄｅｃＢ」または「ｄｅｃＣ」である場合には、ＣＯＭＰＡＲＥ演算（図１６の（ｃ））の演算結果や、式（１４）および式（１６）の関係を満たすか否かにかかわらず、
Figure 0004571580
 により時刻ｋにおける状態Ｓ1の対数尤度比が算出される。
すなわち、この場合には、時刻ｋにおける状態Ｓ1の対数尤度比として、選択候補から除外されなかったパスの遷移元の状態Ｓ0に対応する情報ビットｕj 0の復号値の対数尤度比が用いられる。
その後、尤度更新部５６は、算出した対数尤度比を尤度メモリ５７に記憶し、尤度メモリ５７の内容を更新する。尤度メモリ５７は、尤度更新部５６により算出された対数尤度比を記憶するメモリである。この尤度メモリ５７に記憶された対数尤度比が軟情報復号データとして出力される。
上述してきたように、本実施例６では、尤度更新部５６が、ＡＣＳ演算部５１によりパスの選択が実行された場合に、選択されたパスの遷移先の状態の尤度情報を、式（２０）に示したように、当該パスの遷移元の状態における過去の時点の復号結果に係る尤度情報に基づいて生成することとしたので、復号結果の候補となる符号語の数が減少するのを防止し、利得のロスを最小限に抑える軟出力復号器を容易に構成することができる。
ところで、上記実施例１〜６では、所定の制限を満足しないパスを削除する場合について説明してきたが、誤り位置が分散し、長い誤り事象が多く発生する場合には、さらにそれらに対処できるように符号器および復号器を構成することとしてもよい。
たとえば、次世代の信号処理技術の最有力候補としてＬＤＰＣ（Low Density Parity Check）符号が注目されている。このＬＤＰＣ符号は、疎な誤り検出用のパリティデータをデータ部に付加して記録媒体への記録処理をおこない、再生時にはパーシャルレスポンス検出とパリティ検査とを軟復号情報を用いて交互に複数回実行することにより復号データの信頼性を高める技術である。
しかし、このＬＤＰＣ符号には、誤り位置が分散し、長い誤り事象が多く発生するという欠点がある。そのため、ＬＤＰＣ符号とＥＣＣ（Error Correcting Code）とを単に組み合わせる場合には良好な結果は得られない。
このような欠点を補うため、符号の連続遷移数（１の連続数）を制限するＭＴＲ符号を用いることが考えられる。ただし、ＭＴＲ符号を用いたとしても、長い誤り事象の発生を抑えることができるが、誤り位置が分散するという問題は依然解決されない。
このため、ＭＴＲ符号化系列に対する復号をおこなう際に、エラーが数個あるだけでエラー伝播が発生し、復号系列の信頼性が低下する。そこで、本実施例７では、長い誤り事象およびエラー伝播の発生を抑え、復号系列の信頼性を高める場合について説明する。
図２０は、実施例７に係る記録再生装置の機能構成について説明する図である。この記録再生装置は、ＭＴＲ符号器６０、ＥＣＣ符号器６１、記録再生チャネル６２、チャネル検出器６３、ＥＣＣ復号器６４、ＭＴＲ復号器６５を有する。
ＭＴＲ符号器６０は、情報系列のＭＴＲ符号化をおこなう符号器である。ＥＣＣ符号器６１は、ＭＴＲ符号器６０により符号化された符号系列のＥＣＣ符号化をおこなう符号器である。記録再生チャネル６２は、磁気媒体などにＥＣＣ符号器６１から出力された記録系列を記録し、また、記録系列を再生する磁気記録ＰＲ（Partial Response）チャネルである。
チャネル検出器６３は、記録再生チャネル６２により再生された信号に対して、実施例１〜５で説明したような最尤復号法にしたがって、チャネルの特性に適し、ＭＴＲ符号による所定の制約を満足しないパスを選択候補から除外しつつ、チャネル検出をおこなう検出器である。なお、ここでは、パスを実施例１〜５で説明したように動的に除外することとしたが、図３０で説明したように静的に除外するなど他の方法を用いることとしてもよい。
ＥＣＣ復号器６４は、チャネル検出器６３により検出されたチャネル検出系列に含まれる誤り訂正符号（ＥＣＣ）を用いて誤り訂正をおこなう復号器である。ＭＴＲ復号器６５は、ＥＣＣ復号器６４により誤り訂正がなされた符号系列のＭＴＲ復号をおこない、情報系列を出力する復号器である。
このように、この記録再生装置では、ＥＣＣ復号をおこなった後に、ＭＴＲ復号をおこなうこととしているので、ＭＴＲ復号時のエラー伝播の原因となるエラーをＭＴＲ復号の実行前に訂正することができ、エラー伝播を抑制することができる。
図２１は、記録系列を生成するＥＣＣ符号器６１の構成について説明する図であり、図２２は、記録系列の生成処理について説明する図である。
図２１に示すように、ＥＣＣ符号器６１は、ＲＳ−ＥＣＣ符号器７０、ＭＴＲ符号器７１、マルチプレクサ７２を有する。ＥＣＣ符号器６１は、ＭＴＲ符号器６０によりＭＴＲ符号化されたＭＴＲ符号化系列をＲＳ−ＥＣＣ符号器７０とマルチプレクサ７２とに入力する。
ＲＳ−ＥＣＣ符号器７０は、図２２に示すように、ＭＴＲ符号化系列をリードソロモンコードを用いてＥＣＣ符号化し、ＥＣＣパリティ系列を生成する符号器である。ＭＴＲ符号器７１は、ＲＳ−ＥＣＣ符号器７０により生成されたＥＣＣパリティ系列をＭＴＲ符号化し、ＭＴＲ符号化ＥＣＣパリティ系列を生成する符号器である。
マルチプレクサ７２は、ＭＴＲ符号器６０から受信したＭＴＲ符号化系列と、ＭＴＲ符号器７１から受信したＭＴＲ符号化ＥＣＣパリティ系列とを結合し、記録系列を生成するマルチプレクサである。
また、図２３は、チャネル検出系列を復号するＥＣＣ復号器６４の構成について説明する図であり、図２４は、チャネル検出系列の復号処理について説明する図である。
図２３に示すように、ＥＣＣ復号器６４は、デマルチプレクサ８０、ＭＴＲ復号器８１、ＲＳ−ＥＣＣ復号器８２を有する。デマルチプレクサ８０は、チャネル検出器６３により検出されたチャネル検出系列を、ＭＴＲ符号化系列とＭＴＲ符号化ＥＣＣパリティ系列とに分け、ＭＴＲ符号化系列をＲＳ−ＥＣＣ復号器８２に、ＭＴＲ符号化ＥＣＣパリティ系列をＭＴＲ復号器に出力するデマルチプレクサである。
ＭＴＲ復号器８１は、図２４に示すように、デマルチプレクサ８０から受信したＭＴＲ符号化ＥＣＣパリティ系列をＭＴＲ復号してＥＣＣパリティ系列を生成し、そのＥＣＣパリティ系列をＲＳ−ＥＣＣ復号器８２に出力する復号器である。
ＲＳ−ＥＣＣ復号器８２は、デマルチプレクサ８０から受信したＭＴＲ符号化系列、および、ＭＴＲ復号器８１から受信したＥＣＣパリティ系列に対するＥＣＣ復号をおこなってＭＴＲ符号化系列を生成し、そのＭＴＲ符号化系列をＭＴＲ復号器６５に出力する復号器である。
なお、ここでは、ビタビ復号法を用いた最尤復号をおこなう記録再生装置について説明したが、軟出力ビタビアルゴリズム（SOVA）を用いた最尤復号をおこなう記録再生装置についても同様に、ＭＴＲ復号の実行前にエラー訂正をおこなうことによりＭＴＲ復号時のエラー伝播を抑制することができる。
図２５は、軟出力ビタビアルゴリズムを用いて最尤復号をおこなう記録再生装置の機能構成について説明する図である。この記録再生装置は、ＭＴＲ符号器９０、ＥＣＣ符号器９１、ＬＤＰＣ符号器９２、マルチプレクサ９３、記録再生チャネル９４、チャネル検出器９５、ＬＤＰＣ復号器９６、ＥＣＣ復号器９７、ＭＴＲ復号器９８を有する。
ＭＴＲ符号器９０は、情報系列のＭＴＲ符号化をおこなう符号器である。ＥＣＣ符号器９１は、ＭＴＲ符号器９０により符号化された符号系列のＥＣＣ符号化をおこなって記録系列を生成し、生成した記録系列をＬＤＰＣ符号器９２とマルチプレクサ９３とに出力する符号器である。
ＬＤＰＣ符号器９２は、ＥＣＣ符号器９１により生成された記録系列をＬＤＰＣ符号化し、ＬＤＰＣ符号化系列を生成してマルチプレクサ９３に出力する符号器である。マルチプレクサ９３は、ＥＣＣ符号器９１により生成された記録系列と、ＬＤＰＣ符号器９２により生成されたＬＤＰＣ符号化系列とを結合し、チャネル記録系列を生成するマルチプレクサである。
記録再生チャネル９４は、磁気媒体などにマルチプレクサ９３から出力されたチャネル記録系列を記録し、また、記録系列を再生する磁気記録ＰＲチャネルである。
チャネル検出器９５は、記録再生チャネル６２により再生された信号に対して、実施例６で説明したような方法にしたがって、チャネルの特性に適し、ＭＴＲ符号による所定の制約を満足しないパスを選択候補から除外しつつチャネル検出をおこなう検出器である。なお、ここでは、パスを実施例６で説明したように動的に除外することとしたが、図３０で説明したように静的に除外するなど他の方法を用いることとしてもよい。
ＬＤＰＣ復号器９６は、チャネル検出器９５との間でやり取りされる尤度情報の更新を所定の回数おこなうことによりチャネル検出されたチャネル検出系列の復号をおこない、その結果得られたＬＤＰＣ復号系列をＥＣＣ復号器９７に出力する復号器である。
ＥＣＣ復号器９７は、ＬＤＰＣ復号器９６から受信したＬＤＰＣ復号系列に含まれる誤り訂正符号（ＥＣＣ）を用いて誤り訂正をおこなう復号器である。ＭＴＲ復号器９８は、ＥＣＣ復号器９７により誤り訂正がなされた符号系列のＭＴＲ復号をおこない、情報系列を出力する復号器である。
このように、軟出力ビタビアルゴリズムを用いて最尤復号をおこなう記録再生装置においても、ＥＣＣ復号をおこなった後に、ＭＴＲ復号をおこなうことにより、ＭＴＲ復号時のエラー伝播の原因となるエラーをＭＴＲ復号の実行前に訂正することができ、エラー伝播を抑制することができる。
上述してきたように、本実施例７では、ＥＣＣ復号器６４，９７が、符号系列に含まれる誤り訂正符号を用いて誤り訂正をおこない、ＭＴＲ復号器６５，９８が、ＥＣＣ復号器６４，９７により誤り訂正がおこなわれた後、ＭＴＲ符号を用いて符号化された符号系列を復号することとしたので、ＭＴＲ復号時のエラー伝播の原因となるエラーをＭＴＲ復号の実行前に訂正することができ、エラー伝播を抑制することができる。
また、本実施例７では、チャネル検出器９５およびＬＤＰＣ復号器９６が、トレリス線図における各状態の遷移を表すパスの中から所定の条件を満足しないパスをパスの選択対象から除外してパスを選択することにより符号系列の復号をおこない、ＥＣＣ復号器９７が、復号した符号系列に含まれる誤り訂正符号を用いて誤り訂正をおこなうこととしたので、所定の条件を満足させつつ、ＭＴＲ復号時のエラー伝播の原因となるエラーをＭＴＲ復号の実行前に訂正することができ、エラー伝播を抑制することができる。
また、本実施例７では、ＭＴＲ復号器６０，９０が、情報系列をＭＴＲ符号を用いて符号化し、ＥＣＣ符号器６１，９１が、ＭＴＲ復号器６０，９０により符号化された符号化系列を誤り訂正符号を用いて符号化することとしたので、ＭＴＲ復号時のエラー伝播の原因となるエラーをＭＴＲ復号の実行前に誤り訂正符号を用いて訂正することができる符号化系列を生成することができる。
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、特許請求の範囲に記載した技術的思想の範囲内において種々の異なる実施例にて実施されてもよいものである。たとえば、本発明は磁気ディスク装置用の復号器に適用されるだけでなく、光ディスク記憶装置や通信用の復号器に適用することとしてもよい。
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。
この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示した復号器の各構成要素は機能概念的なものであり、必ずしも物理的に図示のように構成されていることを要しない。すなわち、復号器の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
さらに、復号器にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
（付記１）トレリス線図における各状態の遷移を表すパスの中から所定の条件に基づいてパスを選択することにより符号の復号をおこなう復号器であって、
時刻ｋにおけるパスが選択される場合に、時刻（ｋ−（符号の拘束長）＋１）より前の時刻において選択されたパスの選択履歴に係る情報を記憶する記憶手段と、
前記記憶手段により記憶された情報と時刻ｋ−１から時刻ｋに状態が遷移する場合の遷移元の状態の情報とに基づいてパスの選択対象から除外すべきパスを検出するパス検出手段と、
を備えたことを特徴とする復号器。
（付記２）前記パス検出手段は、前記記憶手段に記憶された情報におけるビット列と特定のビット列との間で各ビットの一致判定をおこない、当該一致判定の結果に基づいてパスの選択対象から除外すべきパスを検出することを特徴とする付記１に記載の復号器。
（付記３）前記特定のビット列は、ビットが連続して反転するビット列であることを特徴とする付記２に記載の復号器。
（付記４）前記特定のビット列は、同一ビットが連続するビット列であることを特徴とする付記２に記載の復号器。
（付記５）前記パス検出手段は、前記記憶手段に記憶された情報におけるビット列のビットをカウントすることによりパスの選択対象から除外すべきパスを検出することを特徴とする付記１に記載の復号器。
（付記６）前記パス検出手段は、前記ビット列において連続して反転するビットをカウントすることによりパスの選択対象から除外すべきパスを検出することを特徴とする付記５に記載の復号器。
（付記７）前記パス検出手段は、前記ビット列において連続する同一ビットをカウントすることによりパスの選択対象から除外すべきパスを検出することを特徴とする付記５に記載の復号器。
（付記８）前記パス検出手段により検出されたパスに繋がる過去に選択されたパスを変更することによりパスの選択対象から除外すべきパスをパスの選択対象に含め、パスの選択を実行するパス選択手段をさらに備えたことを特徴とする付記１〜７のいずれか１つに記載の復号器。
（付記９）前記パス選択手段によりパスの選択が実行された場合に、選択されたパスの遷移先の状態の尤度情報を、当該パスの遷移元の状態における過去の時点の復号結果に係る尤度情報に基づいて生成する尤度情報生成手段をさらに備えたことを特徴とする付記８に記載の復号器。
（付記１０）ＭＴＲ（Maximum Transition Run）符号を用いて符号化され、さらに誤り訂正符号を用いて符号化された符号系列を復号する復号器であって、
前記符号系列に含まれる誤り訂正符号を用いて誤り訂正をおこなう誤り訂正手段と、
前記誤り訂正手段により誤り訂正がなされた後、ＭＴＲ符号を用いて符号化された符号系列を復号するＭＴＲ復号手段と、
を備えたことを特徴とする復号器。
（付記１１）トレリス線図における各状態の遷移を表すパスの中から所定の条件を満足しないパスをパスの選択対象から除外してパスを選択することにより符号系列の復号をおこなうパス選択復号手段をさらに備え、前記誤り訂正手段は、前記パス選択復号手段により復号された符号系列に含まれる誤り訂正符号を用いて誤り訂正をおこなうことを特徴とする付記１０に記載の復号器。
（付記１２）情報系列を符号化する符号器であって、
情報系列をＭＴＲ（Maximum Transition Run）符号を用いて符号化するＭＴＲ符号化手段と、
前記ＭＴＲ符号化手段により符号化された符号化系列を誤り訂正符号を用いて符号化する誤り訂正符号化手段と、
を備えたことを特徴とする符号器。
（付記１３）トレリス線図における各状態の遷移を表すパスの中から所定の条件に基づいてパスを選択することにより符号の復号をおこなう復号方法であって、
時刻ｋにおけるパスを選択する場合に、時刻（ｋ−（符号の拘束長）＋１）より前の時刻において選択されたパスの選択履歴に係る情報を記憶する記憶工程と、
前記記憶工程により記憶された情報と時刻ｋ−１から時刻ｋに状態が遷移する場合の遷移元の状態の情報とに基づいてパスの選択対象から除外すべきパスを検出するパス検出工程と、
を含んだことを特徴とする復号方法。
以上のように、本発明に係る復号器および符号器は、符号の拘束長を増加させることなく、所定の制限を満足しないパスを効率的に削除して大きな利得を得ることが必要な復号システムおよび符号化システムに対して有用である。
本発明に係る復号処理の概念について説明する図である。 実施例１に係る最尤復号器の機能構成を示す図である。 実施例１に係る禁止パス検出処理について説明する図である。 状態数が４の場合の状態遷移表である。 禁止パターンの生成規則について説明する図である。 実施例２に係る禁止パス検出処理について説明する図である。 実施例３に係る最尤復号器の機能構成を示す図である。 ビット値の遷移数カウント処理について説明する図である。 ビット値の遷移数カウント処理を用いて実現されるビタビ復号処理について説明する図である。 ビット値の連続数カウント処理について説明する図である。 実施例５に係る最尤復号器の機能構成を示す図である。 実施例５におけるＡＣＳ演算処理におけるトレリス線図を示す図である。 実施例５におけるＡＣＳ演算処理について説明する図である。 実施例５の変形例に係る最尤復号器の機能構成を示す図である。 実施例６に係る最尤復号器の機能構成を示す図である。 パスの削除を含む場合の尤度算出処理について説明する図である。 時刻ｋ−１の状態Ｓ0および状態Ｓ2から時刻ｋの状態Ｓ1に状態が遷移する場合のトレリス線図である。 除外パス選択判定における判定基準を示す図である。 対数尤度比の算出方法について説明する図である。 実施例７に係る記録再生装置の機能構成について説明する図である。 記録系列を生成するＥＣＣ符号器６１の構成について説明する図である。 記録系列の生成処理について説明する図である。 チャネル検出系列を復号するＥＣＣ復号器６４の構成について説明する図である。 チャネル検出系列の復号処理について説明する図である。 軟出力ビタビアルゴリズムを用いて最尤復号をおこなう記録再生装置の機能構成について説明する図である。 従来のＰＲ１ＭＬ方式における状態遷移表である。 従来のＰＲ１ＭＬ方式におけるトレリス線図である。 従来のビタビ復号法を用いたパス選択処理について説明する図である。 従来の最尤復号器の機能構成を示す図である。 ６／７ＭＴＲ符号化ＥＰＲ４ＭＬ方式について説明する図である。
符号の説明
１，１０，２０，３０，４０，５０ ＢＭ演算部
２，１１，２１，３１，４１，５１ ＡＣＳ演算部
３，１２，２２，３２，４２，５２ パスメモリ
４，１３，２３，３３，４３，５３ ＰＭメモリ
１４，２５，３４，４５，５４ 禁止パス検出部
２４，４４ ビット値監視部
３５，４６，５５ Δ値メモリ
５６ 尤度更新部
５７ 尤度メモリ
６０，７１，９０ ＭＴＲ符号器
６１，９１ ＥＣＣ符号器
６２，９４ 記録再生チャネル
６３，９５ チャネル検出器
６４，９７ ＥＣＣ復号器
６５，８１，９８ ＭＴＲ復号器
７０ ＲＳ−ＥＣＣ符号器
７２，９３ マルチプレクサ
８０ デマルチプレクサ
８２ ＲＳ−ＥＣＣ復号器
９２ ＬＤＰＣ符号器
９６ ＬＤＰＣ復号器

Claims (6)

  1. トレリス線図における各状態の遷移を表すパスの中から所定の条件に基づいてパスを選択することにより符号の復号をおこなう復号器であって、
    遷移元の状態を表す状態情報を記憶する状態情報記憶手段と、
    時刻ｋにおけるパスが選択される場合に、時刻（ｋ−（符号の拘束長）＋１）より前の時刻において選択されたパスの選択履歴に係る情報として、前記状態情報記憶手段に記憶される遷移元の状態を表す状態情報の先頭ビットであって時刻（ｋ−（符号の拘束長）＋１）における復号値を示す値を、時刻ｋ−１までに記憶された選択履歴に係る情報に累積して記憶する選択履歴累積情報記憶手段と、
    前記選択履歴累積情報記憶手段により記憶された情報におけるビット列と特定のビット列との間で各ビットの一致判定をおこなった当該一致判定の結果と、前記状態情報記憶手段に記憶された状態情報であって時刻ｋ−１から時刻ｋに状態が遷移する場合の遷移元の状態情報とに基づいて、または、前記選択履歴累積情報記憶手段に記憶された情報におけるビット列のビットをカウントした当該カウントの結果と、前記状態情報記憶手段に記憶された状態情報であって時刻ｋ−１から時刻ｋに状態が遷移する場合の遷移元の状態情報とに基づいて、パスの選択対象から除外すべきパスを検出するパス検出手段と、
    を備えたことを特徴とする復号器。
  2. 前記特定のビット列は、ビットが連続して反転するビット列であることを特徴とする請求項１に記載の復号器。
  3. 前記特定のビット列は、同一ビットが連続するビット列であることを特徴とする請求項１に記載の復号器。
  4. 前記パス検出手段は、前記選択履歴累積情報記憶手段に記憶された情報におけるビット列のビットをカウントする場合には、該ビット列において連続して反転するビットをカウントすることによりパスの選択対象から除外すべきパスを検出することを特徴とする請求項１に記載の復号器。
  5. 前記パス検出手段は、前記選択履歴累積情報記憶手段に記憶された情報におけるビット列のビットをカウントする場合には、該ビット列において連続する同一ビットをカウントすることによりパスの選択対象から除外すべきパスを検出することを特徴とする請求項１に記載の復号器。
  6. 前記パス検出手段により検出されたパスに繋がる過去に選択されたパスを変更することによりパスの選択対象から除外すべきパスをパスの選択対象に含め、パスの選択を実行するパス選択手段をさらに備えたことを特徴とする請求項１〜５のいずれか１つに記載の復号器。
JP2005362341A 2005-12-15 2005-12-15 復号器 Expired - Fee Related JP4571580B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005362341A JP4571580B2 (ja) 2005-12-15 2005-12-15 復号器
US11/394,266 US7620882B2 (en) 2005-12-15 2006-03-30 Decoder and decoding method for decoding a code by selecting a path out of paths in a trellis diagram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005362341A JP4571580B2 (ja) 2005-12-15 2005-12-15 復号器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008259535A Division JP2009048765A (ja) 2008-10-06 2008-10-06 復号器および符号器

Publications (2)

Publication Number Publication Date
JP2007164923A JP2007164923A (ja) 2007-06-28
JP4571580B2 true JP4571580B2 (ja) 2010-10-27

Family

ID=38247652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005362341A Expired - Fee Related JP4571580B2 (ja) 2005-12-15 2005-12-15 復号器

Country Status (2)

Country Link
US (1) US7620882B2 (ja)
JP (1) JP4571580B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8165291B2 (en) * 2006-08-24 2012-04-24 Lsi Corporation Random seed stability with fuses
JP4939607B2 (ja) * 2006-09-18 2012-05-30 富士通株式会社 無線通信システム、その無線通信システムの構成方法および受信機
US7961797B1 (en) * 2006-10-10 2011-06-14 Marvell International Ltd. Nonlinear viterbi complexity reduction
US8341506B2 (en) * 2007-03-30 2012-12-25 HGST Netherlands B.V. Techniques for correcting errors using iterative decoding
JP4501960B2 (ja) * 2007-05-15 2010-07-14 日本電気株式会社 ビタビ検出器、及び、情報再生装置
US20100031130A1 (en) * 2008-08-04 2010-02-04 Legend Silicon Corp. Forward error correction (fec) and variable length code (vlc) joint decoding
US8413029B2 (en) * 2009-01-16 2013-04-02 Lsi Corporation Error correction capability adjustment of LDPC codes for storage device testing
JP6155959B2 (ja) 2013-08-19 2017-07-05 富士通株式会社 復号化装置、及び、復号化方法
US9419656B2 (en) * 2014-07-29 2016-08-16 Intel IP Corporation Decoder and method for decoding an encoded sequence of bits
US20170359146A1 (en) * 2016-06-13 2017-12-14 Qualcomm Incorporated Enhanced lva decoding using iterative comparison trellis construction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332619A (ja) * 1999-05-20 2000-11-30 Hitachi Ltd 符号化方法およびこれを用いた記録再生装置
JP2002008325A (ja) * 2000-04-14 2002-01-11 Hitachi Ltd 情報記録再生方法およびこれを用いた情報記録再生回路装置
JP2003504778A (ja) * 1999-06-30 2003-02-04 シーゲイト テクノロジー エルエルシー Ｍｔｒ拘束及びパリティ拘束の組み合わせを有するパーシャル・レスポンス・チャネル

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3451662B2 (ja) * 1993-07-29 2003-09-29 ソニー株式会社 ディジタルデータの磁気再生装置
US5537424A (en) * 1994-08-12 1996-07-16 International Business Machines Corporation Matched spectral null codes with partitioned systolic trellis structures
US5838697A (en) * 1995-12-15 1998-11-17 Oki Electric Industry Co., Ltd. Bit error counting method and counting technical field
JPH11110921A (ja) * 1997-10-03 1999-04-23 Sony Corp 符号化装置および復号化装置
JP2000341136A (ja) * 1999-05-27 2000-12-08 Sony Corp 復号装置及びデータの復号方法
US7177353B2 (en) * 2000-03-10 2007-02-13 Broadcom Corporation Architecture for very high-speed decision feedback sequence estimation
JP4198904B2 (ja) 2001-06-11 2008-12-17 富士通株式会社 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
TW530464B (en) * 2002-05-07 2003-05-01 Mediatek Inc Survive path memory circuit and Viterbi decoder with the circuit
US7380199B2 (en) * 2004-05-25 2008-05-27 Agere Systems Inc. Method and apparatus for precomputation and pipelined selection of branch metrics in a reduced-state Viterbi detector
US7669110B2 (en) * 2005-09-30 2010-02-23 Agere Systems Inc. Trace-ahead method and apparatus for determining survivor paths in a Viterbi detector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332619A (ja) * 1999-05-20 2000-11-30 Hitachi Ltd 符号化方法およびこれを用いた記録再生装置
JP2003504778A (ja) * 1999-06-30 2003-02-04 シーゲイト テクノロジー エルエルシー Ｍｔｒ拘束及びパリティ拘束の組み合わせを有するパーシャル・レスポンス・チャネル
JP2002008325A (ja) * 2000-04-14 2002-01-11 Hitachi Ltd 情報記録再生方法およびこれを用いた情報記録再生回路装置

Also Published As

Publication number Publication date
US7620882B2 (en) 2009-11-17
US20070168843A1 (en) 2007-07-19
JP2007164923A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
JP4571580B2 (ja) 復号器
JP5127189B2 (ja) エラー検出コードに基づくエラーの検出と訂正方法、及びそれに適した装置
US8578254B1 (en) Modified trace-back using soft output Viterbi algorithm (SOVA)
US7409622B1 (en) System and method for reverse error correction coding
JP4432781B2 (ja) 誤り訂正復号器
US20080040651A1 (en) Encoding apparatus, decoding apparatus, encoding method, decoding method, and storage device
JP2002033670A (ja) 確率依存グラフにおいて汎用の符号を復号化するための方法および装置
US8370730B2 (en) Soft output viterbi detector with error event output
EP2418796B1 (en) Bitwise reliability indicators from survivor bits in Viterbi decoders
KR20050083974A (ko) 러닝 최소 메시지 전달 저밀도 패리티 검사 디코딩
JP2010009719A (ja) 復号器及び記録再生装置
JP2008035527A (ja) ハードウェア共用および直列和積アーキテクチャを用いる低密度パリティ検査復号の方法および装置
US20090276685A1 (en) Data decoding apparatus, magnetic disk apparatus, and data decoding method
JP5472715B2 (ja) 符号化方法および装置、並びに復号方法および装置
JP2008118327A (ja) ビタビ復号方法
JP2004342188A (ja) 記録媒体再生装置、復号方法、復号処理プログラム、および、プログラム記録媒体
US6614858B1 (en) Limiting range of extrinsic information for iterative decoding
JP3837742B2 (ja) 復号装置および復号方法、記録再生装置、プログラム格納媒体、並びに、プログラム
JP2001127647A (ja) 並列連接符号の復号器、復号方法及び復号プログラムを記録した記録媒体
Moon et al. Cyclic redundancy check code based high-rate error-detection code for perpendicular recording
JP4088133B2 (ja) リードチャネル復号器、リードチャネル復号方法およびリードチャネル復号プログラム
JP2004201323A (ja) 複雑度を減らしたコードテーブルを使用する復調装置及びその方法
JP2009295237A (ja) 復号化装置、復号化方法および記録再生装置
JP2009048765A (ja) 復号器および符号器
WO2013136523A1 (ja) パリティ検査行列作成方法、符号化装置及び記録再生装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100812

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees