JP2010009719A - 復号器及び記録再生装置 - Google Patents

復号器及び記録再生装置 Download PDF

Info

Publication number
JP2010009719A
JP2010009719A JP2008170637A JP2008170637A JP2010009719A JP 2010009719 A JP2010009719 A JP 2010009719A JP 2008170637 A JP2008170637 A JP 2008170637A JP 2008170637 A JP2008170637 A JP 2008170637A JP 2010009719 A JP2010009719 A JP 2010009719A
Authority
JP
Japan
Prior art keywords
decoder
decoding
iterative
ecc
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008170637A
Other languages
English (en)
Inventor
Kazuto Ichihara
一人 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008170637A priority Critical patent/JP2010009719A/ja
Priority to US12/410,176 priority patent/US20090327832A1/en
Publication of JP2010009719A publication Critical patent/JP2010009719A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • H03M13/3753—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding using iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1836—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/185—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using an low density parity check [LDPC] code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1853—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a product code which has inner and outer parity symbols
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
    • H03M13/4146—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

【課題】多段の反復復号器において、誤り訂正能力を向上するとともに、電力消費量を低減する。
【解決手段】チャネル復号器（４）と外符号復号器（５）を多段に構成した反復復号器と、外符号復号器（５）からの尤度情報を用いて、復号後のエラーシンボル数を推定し、ＥＣＣで訂正可能なエラーシンボル数なら，反復復号を中止し、ＥＣＣで訂正可能な残留エラーは、ＥＣＣ復号器（３）を用いて訂正する反復復号制御回路（６）とを有する。多段の反復復号器で構成した場合に、反復復号回数を低減し、低消費電力が実現できる。
【選択図】図１

Description

本発明は、記録再生装置や通信装置に使用される誤り訂正符号を含むデータの復号化を行う復号器及び記録再生装置に関し、特に、ＥＣＣ（Error Correction Code）を付与したデータブロックの誤り訂正のための復号器及び記録再生装置に関する。
磁気ディスク装置等の記録再生装置や通信系の分野においては、記録再生過程や、伝送路において生じたデータの誤りを訂正するため、誤り訂正符号（ＥＣＣ：Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ）を用いた誤り訂正技術が、広く普及している。
このＥＣＣ符号として、リード・ソロモン（ＲＳ：Ｒｅｅｄ Ｓｏｌｏｍｏｎ）符号が、利用されている（例えば、特許文献１参照）。ＲＳ符号は、記録データに、予めＲＳ符号化を行い、記録再生過程を経て再生されたビット列に対し、ＲＳ復号化を行い、ビット列に含まれる誤りを検出・訂正する。即ち、ＲＳ符号は、シンボル単位の訂正能力に優れており、特に、バースト誤りの検出、訂正能力に優れている。
また、誤り訂正符号技術として、反復復号形式が利用されている。反復復号とＥＣＣとを組み合わせて、誤り検出・訂正能力を向上できる。近年、反復復号形式の１つである低密度パリティ検査（ＬＤＰＣ: Low Density Parity Check）符号が、実用化されている。
ＬＤＰＣ符号は、記録データに、予めＬＤＰＣ符号化を行い、記録再生過程を経て再生された信号に対し、信頼度伝播を用いた反復復号を行うことで、記録再生過程で生じた誤りを訂正することができる（例えば、特許文献２参照）。
ＬＤＰＣ符号化の特徴は、符号ブロック長が大きくした上で、パリティ検査行列Ｈ内の“1”（検査対象ビット）の数が少なく（すなわち低密度である）、且つランダムに配置できる特徴を持つ線形符号である。
ＬＤＰＣ復号時は、尤度（データ列“０”、“１”の可能性を示す信頼度）を伝播して、復号を行う信頼度伝播を用いた復号と、反復復号（パーシャルレスポンスチャネルと信頼度伝播復号器間を反復する復号）とを行うことにより、誤り訂正を行う。
以下、ＬＤＰＣ符号化及び復号化を説明する。ＬＤＰＣ符号は、線形符号であるため、次の検査条件が成り立つように、パリティ検査行列Ｈを生成する。
ｗＨＴ＝０ （１）
式（１）で、ｗはＬＤＰＣ符号化された符号語を表し、Ｈはパリティ検査行列、Ｔは転置を表す。
ＬＤＰＣの復号を行う際、反復復号の停止条件として、規定回数を行う場合と、上式（１）の検査条件が成立するとき、つまり誤りが無となるときに停止し、復号器出力とする場合とがある。
一般的に尤度として、“０”となる確率と“１”となる確率との比を、対数化した対数尤度比（ＬＬＲ: Log-Likelihood Ratio）が用いられる。そして、元の２値データが“１”であれば、正の尤度、“０”であれば、負の尤度が与えられる。従って、反復復号出力において復号データ列を二値化する際には、“０”をしきい値とするしきい値判定器を用いて、２値判定を行うことができる。
このシンボル単位のＥＣＣ訂正をＲＳ符号と、ＥＣＣの前段で、反復復号により、ビット単位の誤り検出・訂正を行うＬＤＰＣ符号とを組み合わせた符号化、復号化装置が、提案されている（例えば、特許文献３参照）。
図１０は、従来の反復復号を利用した信号処理システムのブロック図である。符号器側（磁気記録では、書込み系）では、ＥＣＣ符号器１００が、書込みデータにＥＣＣを付加する。外符号器１０２は、ＥＣＣの付加された書込みデータに、ＬＤＰＣコードを付加する。
この外符号を付加された書込みデータを、磁気記録再生チャネル（ヘッド／媒体）１１０に送り、ヘッドにより、磁気記憶媒体に、このデータを記録する。磁気記録再生チャネル１１０は、ヘッドが、磁気記憶媒体から、この書き込まれたデータを読み出す。
磁気記録再生チャネル（ヘッド／媒体）１１０に対する復号器１２０は、リード信号を、２値（０，１）復号し、ＥＣＣ復号器１３０が、復号後に残ったエラーを、ＥＣＣ(Error Correcting Code)で訂正する。
この復号器１２０は、磁気記録再生チャネルに対するチャネル復号器（ビタビ復号器、 雑音予測型復号器等）１２２と、外符号（ＬＤＰＣ等）に対する外符号復号器１２４とからなる反復復号器で構成されている。
この反復復号器は、リード信号からビタビ復号等により、尤度情報を復調し、尤度情報（０もしくは１である確率値）を用いて、複数回、反復復号を実施した後、２値（０，１）判定器１２６で２値判定を行い、復号後に残ったエラーは、ＥＣＣ復号器１３０で、ＥＣＣを用いて、訂正する。
この反復復号方式におけるチャネル復号器１２２と外符号復号器１２４は、非常に複雑な演算処理が必要とされる。このため、ハードディスクドライブのように高速転送が要求される場合、図１１に示すように、チャネル復号器１２２Ａ〜１２２Ｎと、外符号復号器１２４Ａ〜１２４Ｎとを、多段構成として回路設計を行うことが提案されている（例えば、非特許文献１参照）。
一般に、反復復号方式では、図１２で示されるように、反復回数が多いほど復号能力が大きくなることが知られており、多段構成の段数が多い程、復号能力（ＳＮＲ：Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ Ｒａｔｉｏ、ＢＥＲ：Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）が向上する。
特開平１１−３３０９８５号公報 特開２００７−１６６４２５号公報 特開２００５−０９３０３８号公報 著者 Ｂｅｒｒｏｕ他、論文"NEAR SHANNON LIMIT ERROR-CORRECTING CODING AND DECODING: TURBO-CODES (1)"ｂｙＩＥＥＥ"The Magnetic Recording Conference"，１９９３年 （FIGS. 4a,4b,5）
一方、かかる記録再生装置（磁気記録再生装置）や、通信装置（例えば、携帯電話）等では、省電力化の要請が強い。例えば、磁気記録再生装置の１つである磁気デイスク装置では、パーソナルコンピュータ、携帯機器、カーナビゲーション機器等に搭載されるため、消費電力低減の要請が大きい。
このような装置に、前述の従来の多段の反復復号器を適用した場合、常時、何段もの反復復号器１２０を動作させる必要があり、消費電力が増大するという問題が生じる。
従って、本発明の目的は、多段の反復復号器を用いても、消費電力の増大を防止するための復号器及び記録再生装置を提供することにある。
又、本発明の他の目的は、多段の反復復号器を用いても、消費電力の増大を防止し、且つ訂正能力と復号速度を向上するための復号器及び記録再生装置を提供することにある。
更に、本発明の更に他の目的は、多段の反復復号器とＥＣＣとを組み合わせても、消費電力の増大を防止し、且つ訂正能力と復号速度を向上するための復号器及び記録再生装置を提供することにある。
この目的の達成のため、本発明は、所定ビット数のデータに、ＥＣＣ符号と外符号とが付与された信号を復号する復号器において、各々、軟入力軟出力検出器と外符号復号器とで構成される復号器を多段に構成した反復復号器と、前記反復復号器の２値化出力をＥＣＣ符号で訂正するＥＣＣ復号器と、前記復号器の尤度情報を用いて、復号後のエラーシンボル数を推定し、前記推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とから、前記反復復号器の次段の復号器での復号を続行するか否かを判定する反復復号制御回路とを有し、前記反復復号制御回路は、前記復号続行と判定した場合に、前記判定対象とされた復号器の尤度情報を、次段の復号器に出力し、反復復号し、前記復号続行しないと判定した時は、前記判定対象とされた復号器の尤度情報の２値化出力を、前記ＥＣＣ復号器に出力する。
又、本発明は、記憶媒体から所定ビット数のデータに、ＥＣＣ符号と外符号とが付与された信号を読み取り、復号する記録再生装置において、前記信号が入力され、各々、軟入力軟出力検出器と外符号復号器とで構成される復号器を多段に構成した反復復号器と、前記反復復号器の２値化出力をＥＣＣ符号で訂正するＥＣＣ復号器と、前記復号器の尤度情報を用いて、復号後のエラーシンボル数を推定し、前記推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とから、前記反復復号器の次段の復号器での復号を続行するか否かを判定する反復復号制御回路とを有し、前記反復復号制御回路は、前記復号続行と判定した場合に、前記判定対象とされた復号器の尤度情報を、次段の復号器に出力し、反復復号し、前記復号続行しないと判定した時は、前記判定対象とされた復号器の尤度情報の２値化出力を、前記ＥＣＣ復号器に出力する。
更に、本発明では、好ましくは、前記信号は、前記データをインターリーブし、前記インターリーブされた各データブロックにＥＣＣ符号が付与された後、デ・インターリーブされた信号からなり、前記反復復号制御回路は、前記復号器の尤度情報をインターリーブし、インターリーブされたブロックの各尤度情報を用いて、各ブロックの復号後のエラーシンボル数を推定し、前記各ブロックの推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とから、前記反復復号器の次段の復号器での復号を続行するか否かを判定する。
更に、本発明では、好ましくは、前記反復復号制御回路は、前記データとＥＣＣ符号の尤度情報から、復号後のエラーシンボル数を推定する。
更に、本発明では、好ましくは、前記反復復号制御回路は、前記尤度情報の尤度値と所定の閾値とを比較して、前記エラーを検出し、前記検出したエラー数を累積して、前記復号後のエラーシンボル数を推定する。
更に、本発明では、好ましくは、前記反復復号制御回路は、前記推定したエラーシンボル数が、前記ＥＣＣ復号器で訂正可能なエラーシンボル数を越えるか否かを判定し、前記推定したエラーシンボル数が、前記ＥＣＣ復号器で訂正可能なエラーシンボル数を越えると判定した時に、前記反復復号の続行と判断する。
更に、本発明では、好ましくは、前記反復復号制御回路は、前記復号器の尤度情報を格納するバッファと、前記バッファの尤度情報を用いて、復号後のエラーシンボル数を推定し、前記推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とから、前記反復復号器の次段の復号器での復号を続行するか否かを判定するエラー判定回路と、前記バッファに尤度情報を２値化する２値化回路と、前記エラー判定回路が復号続行と判定した時に、前記バッファの尤度情報を前記反復復号器の次段の復号器に出力する第１のゲート回路と、前記エラー判定回路が復号続行と判定した時に、前記バッファの尤度情報を前記２値化回路に出力する第２のゲート回路とを有する。
更に、本発明では、好ましくは、前記反復復号制御回路は、前記各ブロックの推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とを比較して、訂正不可能なブロック数を計算し、前記訂正不可能なブロック数から、前記反復復号器の次段の復号器での復号を続行するか否かを判定する。
更に、本発明では、好ましくは、前記反復復号制御回路は、前記各ブロックの推定したエラーシンボル数が、前記ＥＣＣ復号器で訂正可能なエラーシンボル数を越えるか否かを判定し、前記越えると判定した時に、前記訂正不可能なブロックと判断する。
更に、本発明では、好ましくは、前記外符号復号器が、低密度パリテイ復号器からなる。
反復復号器を構成する外符号復号器からの尤度情報を用いて、エラー判定器が，復号後のエラーシンボル数を推定し、ＥＣＣで訂正可能なエラーシンボル数なら，反復復号を中止し、ＥＣＣで訂正可能な残留エラーは、ＥＣＣ復号器３を用いて訂正する。このため、多段の反復復号器で構成した場合に、反復復号回数を低減し、低消費電力が実現できる。
以下、本発明の実施の形態を、復号器の第１の実施の形態、復号器の第２の実施の形態、復号器の第３の実施の形態、他の実施の形態の順で説明するが、本発明は、この実施の形態に限られない。
（復号器の第１の実施の形態）
図１は、本発明の復号器の第１の実施の形態のブロック図、図２は、図１のエラー判定器の構成図、図３は、図１、図２の動作説明図、図４は、図２のエラー判定動作の説明図である。図１は、磁気ディスク装置の記録再生系を示す。
図１に示すように、磁気記録再生チャネル１は、磁気ヘッドと磁気デイスクで構成される。この磁気デイスクには、磁気ヘッドにより、図１０で説明した符号化データが記録されている。
例えば、記録時（符号化時）に、記録データは、ＣＲＣ符号器で、ＣＲＣ符号（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｏｄｅ）が付加され、その後に、記録符号器で、ＭＴＲ符号（Ｍａｘｉｍｕｍ Ｔｒａｎｓｉｔｉｏｎ Ｒｕｎ Ｃｏｄｅ）やＲＬＬ（Ｒｕｎ Ｌｅｎｇｔｈ Ｌｉｍｉｔｅｄ）符号などの拘束条件が満たされるデータ列に変換される。そして、図１０のＥＣＣ符号器１００が、ＥＣＣを付加する。更に、ＥＣＣ符号化されたデータ列は、ＬＤＰＣ符号器１０２で、図３で説明するように、ＥＣＣ符号とは、別のエラー検出を行うためのＬＤＰＣパリティを、ＬＤＰＣブロックごとに求め、且つそれぞれのＬＤＰＣパリティを、ＬＤＰＣブロックごとに、前記パリティ符号化されたＥＣＣ符号化データ列に付加する。
記録補償器は、磁化反転が隣接する箇所で、反転間隔を多少広げる補償処理を行い、ドライバは、記録補償されたデータ列をプリアンプ２０１を介し、図示しない記録ヘッド（ライトヘッド）のライト電流を発生し、記録ヘッドを駆動して、図示しない磁気ディスクに記録を行う。
従って、記録データ列ＲＣＤＡＴＡは、図３に示すように、記録データＤＡＴＡに、ＥＣＣとＬＤＰＣが付加された形式である。例えば、記録データを、５１２Ｂｙｔｅ（＝４０９６ｂｉｔ）とすると、４００ビットのＥＣＣ，２００ビットのＬＤＰＣが付加される。この例では、ＥＣＣの訂正能力ｔは、２００ビットである。
磁気記録再生チャネル１で、磁気ヘッドが、磁気デイスクから読み取られた前述のデータ列の信号は、図示しないプリアンプ、可変利得アンプ（ＶＧＡ）、ローパスフィルタ（ＬＰＦ）、ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタを介し、ＰＲ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ）波形等化された後、反復復号器２に入力する。
反復復号器２は、チャネル復号器４Ａ〜４Ｎ（軟入力軟出力検出器）と外符号復号器（ＬＤＰＣ復号器）５Ａ〜５Ｎで構成され、尤度を用いて反復復号を行う。軟入力軟出力検出器４Ａ〜４Ｎは、例えば、Ｍａｘ−ｌｏｇ−ＭＡＰ（Maximum A Posteriori）アルゴリズム、ＳＯＶＡ（Soft-Output Viterbi Algorithm）及び雑音予測機能付ＳＯＶＡ（ＮＰＳＯＶＡ: Noise Predictive SOVA）などを用いる。ＬＤＰＣ復号器５Ａ〜５Ｎは、例えば、Ｓｕｍ−Ｐｒｏｄｕｃｔアルゴリズムや、Ｍｉｎ−Ｓｕｍアルゴリズムなどを用いる。
チャネル復号器４Ａ〜４Ｎ（軟入力軟出力検出器）と外符号復号器（ＬＤＰＣ復号器）５Ａ〜５Ｎの対は、Ｎ個（Ｎ段）設けられ、各々の出力（尤度）は、反復復号制御回路６に入力する。
反復復号制御回路６は、１回の反復復号結果のエラー数が、ＥＣＣ訂正能力以下かを判定し、エラー数が、ＥＣＣ訂正能力以下なら、反復復号の継続不要と判断し、エラー数が、ＥＣＣ訂正能力以下でない（ＥＣＣ訂正能力を越える）と判定すると、反復復号の続行を指示する。
即ち、反復復号制御回路６は、１段目の反復復号器（チャネル復号器４Ａ，外符号復号器５Ａ）に対し、外符号復号器５Ａの尤度情報を一時記憶する第１のバッファ１０Ａと、第１のバッファ１０Ａの尤度情報と、所定の閾値とを比較して、エラー判定するエラー判定し、復号続行か否かを判定するエラー判定器１２Ａと、エラー判定器１２Ａが、復号続行不要と判定すると、第１のバッファ１０Ａの尤度情報ＬをＯＲ回路１８に出力する第１のゲート回路１６Ａと、エラー判定器１２Ａが、復号続行必要と判定すると、第１のバッファ１０Ａの尤度情報Ｌを、次段のチャネル復号器４Ｂに出力する第２のゲート回路１４Ａとを有する。
同様に、反復復号制御回路６は、２段目の反復復号器（チャネル復号器４Ｂ，外符号復号器５Ｂ）に対し、外符号復号器５Ｂの尤度情報を一時記憶する第２のバッファ１０Ｂと、第２のバッファ１０Ｂの尤度情報と、所定の閾値とを比較して、エラー判定するエラー判定し、復号続行か否かを判定するエラー判定器１２Ｂと、エラー判定器１２Ｂが、復号続行不要と判定すると、第２のバッファ１０Ｂの尤度情報ＬをＯＲ回路１８に出力する第１のゲート回路１６Ｂと、エラー判定器１２Ｂが、復号続行必要と判定すると、第２のバッファ１０Ｂの尤度情報Ｌを、次段のチャネル復号器４Ｃに出力する第２のゲート回路１４Ｂとを有する。
以下、同様に、反復復号制御回路６は、（Ｎ−１）段目の反復復号器（チャネル復号器４Ｎ−１，外符号復号器５Ｎ−１）に対し、外符号復号器５Ｎ−１の尤度情報を一時記憶する第Ｎ−１のバッファ１０Ｎ−１、第Ｎ−１のバッファ１０Ｎ−１の尤度情報と、所定の閾値とを比較して、エラー判定するエラー判定し、復号続行か否かを判定するエラー判定器１２Ｎ−１と、エラー判定器１２Ｎ−１が、復号続行不要と判定すると、第Ｎ−１のバッファ１０Ｎ−１の尤度情報ＬをＯＲ回路１８に出力する第１のゲート回路１６Ｎ−１と、エラー判定器１２Ｎ−１が、復号続行必要と判定すると、第Ｎ−１のバッファ１０Ｎ−１の尤度情報Ｌを、最終段のチャネル復号器４Ｎに出力する第２のゲート回路１４Ｎ−１とを有する。
ＯＲゲート回路１８は、各ゲート回路１６Ａ〜１６Ｎ−１と、最終段の外符号復号器５Ｎの出力のＯＲをとり、２値化回路７に出力する。２値化回路７は、所定に閾値で、尤度情報を、硬判定値（１又は０）に変換し、ＥＣＣ復号器３に出力する。
反復復号制御回路６を、図２乃至図４で説明する。図３に示すように、外符号復号器５Ａ〜５Ｎは、データＤＡＴＡ，ＥＣＣ，ＬＤＰＣの各ビットに対し、尤度情報Ｌを作成する。尤度情報Ｌは、図４に示すように、例えば、硬判定値「１」を、「＋１２７」、硬判定値「０」を、「−１２７」とすると、８ビットの尤度値で構成される。
ここで、２値化回路７は、一般に、値「０」で、硬判定値「１」又は「０」を出力する。この尤度値は、尤度値の絶対値が大きいほど、そのビットの確度が高い。即ち、図４の例では、硬判定値を「１」と判定する場合は、尤度値が、「＋１２７」に近いほど、確度が高く、硬判定値を、「０」と判定するには、「−１２７」に近いほど、確度が高い。このため、例えば、尤度値が、「＋６４」〜「−６４」の間の場合には、エラーの確立が高い。
このため、エラー判定は、尤度値が、「＋６４」〜「−６４」の場合に、エラーと判定する。図３に示すように、ここで、エラー判定の対象尤度値Ｌｔは、前述のデータＤＡＴＡ，ＥＣＣの尤度値Ｌであり、ＬＤＰＣの尤度値は、反復復号に使用され、ＥＣＣ復号では、使用されないため、除かれる。
図２に示すように、バッファ１０Ａ（１０Ｂ〜１０Ｎ−１）のデータＤＡＴＡ，ＥＣＣの尤度値Ｌｔは、尤度閾値Ｌｔｈと第１の比較器２０で比較される。前述の図４の例では、尤度閾値Ｌｔｈは、「６４」、「−６４」であり、第１の比較器２０は、入力された尤度値が、「＋６４」〜「−６４」の場合に、エラー検出信号をカウンタ２２に出力する。
カウンタ２２は、エラー検出信号をカウントし、エラー数を累積する。第２の比較器２４は、データＤＡＴＡ，ＥＣＣの全尤度値のエラー検出が終了した時点で、カウンタ２２のエラー数と、エラー数閾値Ｅｔｈとを比較する。このエラー数閾値Ｅｔｈは、ＥＣＣ復号器３の訂正能力ｔ（シンボル）であり、図３の例では、「２００」である。
第２の比較器２４は、カウンタ２２のエラー数が、エラー数閾値Ｅｔｈを越えたと判定すると、ＥＣＣ復号器３の訂正能力を越えているため、反復復号続行と判断し、第２のゲート回路１４Ａ（１４Ｂ〜１４Ｎ−１）から、バッファ１０Ａ（１０Ｂ〜１０Ｎ−１）の図３の尤度値Ｌ（ＬＤＰＣを含む）を、次段のチャネル復号器４Ｂ（４Ｃ〜４Ｎ）に出力する。
一方、第２の比較器２４は、カウンタ２２のエラー数が、エラー数閾値Ｅｔｈを越えていないと判定すると、ＥＣＣ復号器３の訂正能力を越えていないため、反復復号中止と判断し、第１のゲート回路１６Ａ（１６Ｂ〜１６Ｎ−１）から、バッファ１０Ａ（１０Ｂ〜１０Ｎ−１）の図３の尤度値Ｌ（ＬＤＰＣを除去した）を、ＯＲゲート回路３へ出力する。ＯＲゲート回路３からのデータＤＡＴＡとＥＣＣの尤度値は、２値化回路７で２値化され、ＥＣＣ復号器３へ出力される。
このように、反復復号器を構成する外符号復号器５Ａ（５Ｂ〜５Ｎ−１）からの尤度情報Ｌを用いて、エラー判定器１２Ａ（１２Ｂ〜１２Ｎ−１）により，復号後のエラーシンボル数を推定し、ＥＣＣで訂正可能なエラーシンボル数なら，反復復号を中止し、ＥＣＣで訂正可能な残留エラーは、ＥＣＣ復号器３を用いて訂正する。
このため、多段の反復復号器で構成した場合に、反復復号回数を低減し、低消費電力が実現できる。即ち、多段の各反復復号器は、電源は入力されているが、信号が入力されると、反復復号動作するため、信号が入力されない場合には、電源が入力されていても、演算動作しないため、電力消費を低減できる。
（復号器の第２の実施の形態）
図５及び図６は、本発明の反復復号方式の第２の実施の形態の説明図である。この実施の形態は、更なる低消費電力型反復復号方式である、Integrated Interleaving ECC（ＩＩＥＣＣという）に適用した例である。ＩＩＥＣＣは、著者M.HassnerによるＩＥＥＥ Ｔｒａｎｓ，ｏｎ Ｍａｇ．，Ｖｏｌ．３７，Ｎｏ．２（Ｍａｒｃｈ ２００１）等で周知であるが、簡単に説明する。
２レベルＩＩＥＣＣは、２種類の訂正能力ｔａ，ｔｂ(ｔａ＜ｔｂ)を持つ。即ち、ＩＩＥＣＣでは、誤り訂正数の異なる２つのＩＩＥＣＣパリテイ符号であるＲＳ（Ｒｅｅｄ Ｓｏｌｏｍｏｎ）符号ＲＳ１，ＲＳ２を用意する。ＲＳ１は、訂正数ｔａであり、ＲＳ２は、訂正数ｔｂ（＞ｔａ）である。
ＲＳ１，ＲＳ２の生成多項式は、下記式（２）、（３）で表される。
ＲＳ１＝（ｘ−α）・（ｘ−α２）・・・（ｘ−α２ｔ１） （２）
ＲＳ２＝（ｘ−α）・（ｘ−α２）・・・（ｘ−α２ｔ２） （３）
図５は、４インターリーブのＩＩＥＣＣの例を示す。図５に示すように、符号化時には、記録データ１０００（ここでは、４０９６ビット）を、４インターリーブする。各インターリーブされたブロックＩ１（Ｓ１），Ｉ２（Ｓ２），Ｉ３（Ｓ３），Ｉ４（Ｓ４）は、記録データ１０００の４ビット毎のビットが配置される。３つのブロックＩ１，Ｉ２，Ｉ３を、ＲＳ１符号化する。ブロックＩ１，Ｉ２，Ｉ３，Ｉ４を足し、足したものを、ＲＳ２符号化する。
次に、デ・インターリーブして、ＲＳ符号化列１１００を作成する。ＲＳ符号化列１１００は、記録データ１０００に、ＲＳ１とＲＳ２からなるＥＣＣを付加したものである。このＲＳ符号化列１１００に、図３と同様に、ＬＤＰＣが付加される。
図６に示すように、復号化時にも、ＲＳ符号化列１１００を、４ブロックＩ１，Ｉ２，Ｉ３，Ｉ４にインターリーブし、パリテイ列ＲＳ１，ＲＳ２を用いて、ＥＣＣ訂正する。
このＩＩＥＣＣでは、１インターリーブ当り、ｔａシンボルまでのエラーが訂正可能であり、更に，全インターリーブブロックＩ１〜Ｉ４中の１インターリーブブロックだけ、ｔｂシンボルまでのエラーを、訂正できる。
次に、ＩＩＥＣＣを用いた実施の形態を説明する。図７は、本発明の復号器の第２の実施の形態のブロック図、図８は、図７の反復復号制御処理フロー図である。図７において、図１で示したものと同一のものは、同一の記号で示してある。
図１と同様に、磁気記録再生チャネル１からのリード信号は、反復復号器２に入力される。反復復号器２は、チャネル復号器４Ａ〜４Ｎ（軟入力軟出力検出器）と外符号復号器（ＬＤＰＣ復号器）５Ａ〜５Ｎで構成され、尤度を用いて反復復号を行う。軟入力軟出力検出器４Ａ〜４Ｎは、例えば、Ｍａｘ−ｌｏｇ−ＭＡＰ（Maximum A Posteriori）アルゴリズム、ＳＯＶＡ（Soft-Output Viterbi Algorithm）及び雑音予測機能付ＳＯＶＡ（ＮＰＳＯＶＡ: Noise Predictive SOVA）などを用いる。ＬＤＰＣ復号器５Ａ〜５Ｎは、例えば、Ｓｕｍ−Ｐｒｏｄｕｃｔアルゴリズムや、Ｍｉｎ−Ｓｕｍアルゴリズムなどを用いる。
チャネル復号器４Ａ〜４Ｎ（軟入力軟出力検出器）と外符号復号器（ＬＤＰＣ復号器）５Ａ〜５Ｎの対は、Ｎ個（Ｎ段）設けられ、各々の出力（尤度）は、反復復号制御回路６に入力する。
反復復号制御回路６は、１回の反復復号結果のエラー数が、ＥＣＣ訂正能力ｔａ，ｔｂ以下かを判定し、エラー数が、ＥＣＣ訂正能力以下なら、反復復号の継続不要と判断し、エラー数が、ＥＣＣ訂正能力以下でない（ＥＣＣ訂正能力を越える）と判定すると、反復復号の続行を指示する。
即ち、反復復号制御回路６は、１段目の反復復号器（チャネル復号器４Ａ，外符号復号器５Ａ）に対し、外符号復号器５Ａの尤度情報を一時記憶する第１のバッファ１０Ａと、後述するＣＰＵ３０が、復号続行不要と判定すると、第１のバッファ１０Ａの尤度情報ＬをＯＲ回路１８に出力する第１のゲート回路１６Ａと、ＣＰＵ３０が復号続行必要と判定すると、第１のバッファ１０Ａの尤度情報Ｌを、次段のチャネル復号器４Ｂに出力する第２のゲート回路１４Ａとを有する。
同様に、反復復号制御回路６は、２段目の反復復号器（チャネル復号器４Ｂ，外符号復号器５Ｂ）に対し、外符号復号器５Ｂの尤度情報を一時記憶する第２のバッファ１０Ｂと、ＣＰＵ３０が、復号続行不要と判定すると、第２のバッファ１０Ｂの尤度情報ＬをＯＲ回路１８に出力する第１のゲート回路１６Ｂと、ＣＰＵ３０が復号続行必要と判定すると、第２のバッファ１０Ｂの尤度情報Ｌを、次段のチャネル復号器４Ｃに出力する第２のゲート回路１４Ｂとを有する。
以下、同様に、反復復号制御回路６は、（Ｎ−１）段目の反復復号器（チャネル復号器４Ｎ−１，外符号復号器５Ｎ−１）に対し、外符号復号器５Ｎ−１の尤度情報を一時記憶する第Ｎ−１のバッファ１０Ｎ−１、ＣＰＵ３０が、復号続行不要と判定すると、第Ｎ−１のバッファ１０Ｎ−１の尤度情報ＬをＯＲ回路１８に出力する第１のゲート回路１６Ｎ−１と、ＣＰＵ３０が、復号続行必要と判定すると、第Ｎ−１のバッファ１０Ｎ−１の尤度情報Ｌを、最終段のチャネル復号器４Ｎに出力する第２のゲート回路１４Ｎ−１とを有する。
ＯＲゲート回路１８は、各ゲート回路１６Ａ〜１６Ｎ−１と、最終段の外符号復号器５Ｎの出力のＯＲをとり、２値化回路７に出力する。２値化回路７は、所定に閾値で、尤度情報を、硬判定値（１又は０）に変換し、ＥＣＣ復号器３に出力する。
ＣＰＵ（エラー判定器）３０は、図８の処理により、各バッファの尤度情報（尤度値）からエラーシンボル数を推定し、ＩＩＥＣＣで訂正可能な条件（ｔａ，ｔｂ）を満たしているなら、反復復号を中止し、訂正可能な残留エラーは、ＩＩＥＣＣ３を用いて訂正する。
（Ｓ１０）ＣＰＵ３０は、バッファ１０Ａ（１０Ｂ〜１０Ｎ−１）から、図３で説明したデータＤＡＴＡ，ＥＣＣの尤度情報Ｌを取り込み、尤度情報Ｌを、図６と同様に、ｍ（図６では、４）インターリーブする。
（Ｓ１２）ＣＰＵ３０は、各インターリーブブロックＬ１〜Ｌｍ（図６では、Ｌ１〜Ｌ４）におけるエラー数Ｅ１〜Ｅｍを計算する。この計算は、図２と同様に、
尤度値Ｌｔを、尤度閾値Ｌｔｈと比較し、比較結果により、エラー検出し、エラー検出信号をカウンタで計数し、エラー数を累積する。
（Ｓ１４）次に、各インタリーブブロックのエラー数が、訂正可能条件を満たしているかを判定するため、ＣＰＵ３０は、インターリーブポインタｉを「０」に、条件ポインタＥａ、Ｅｂを「０」に初期化する。
（Ｓ１６）ＣＰＵ３０は、ｉ番目のインターリーブブロックのエラー数Ｅｉが、訂正可能シンボル数ｔａを越えているかを判定する。エラー数Ｅｉが、訂正可能シンボル数ｔａを越えている場合には、条件ポインタＥａを「１」インクリメントする。同様に、ＣＰＵ３０は、ｉ番目のインターリーブブロックのエラー数Ｅｉが、訂正可能シンボル数ｔｂを越えているかを判定する。エラー数Ｅｉが、訂正可能シンボル数ｔｂを越えている場合には、条件ポインタＥｂを「１」インクリメントする。
（Ｓ１８）ＣＰＵ３０は、インターリーブポインタｉを、「１」インクリメントする。そして、ＣＰＵ３０は、インターリーブポインタｉが、インターリーブ数ｍを越えているかを判定する。ＣＰＵ３０は、インターリーブポインタｉが、インターリーブ数ｍを越えていないと、ステップＳ１６に戻る。
（Ｓ２０）ＣＰＵ３０は、インターリーブポインタｉが、インターリーブ数ｍを越えていると判定すると、全てのインターリーブブロックのエラー数のチエックは終了した。このため、ＣＰＵ３０は、条件ポインタＥａが、「０」か否かを判定する。ＣＰＵ３０は、条件ポインタＥａが、「０」なら、反復復号中止を指示する。
（Ｓ２２）ＣＰＵ３０は、条件ポインタＥａが、「０」でない場合は、条件ポインタＥａが、「１」か否かを判定する。ＣＰＵ３０は、条件ポインタＥａが、「１」でない場合は、ＩＩＥＣＣで訂正不能のため、反復復号続行を指示する。ＣＰＵ３０は、条件ポインタＥａが、「１」なら、条件ポインタＥｂが、「０」か否かを判定する。ＣＰＵ３０は、条件ポインタＥｂが、「０」なら、ＩＩＥＣＣで訂正可能なため、反復復号の中止を指示する。逆に、ＣＰＵ３０は、条件ポインタＥｂが、「０」でない場合は、ＩＩＥＣＣで訂正不能のため、反復復号続行を指示する。
図１と同様に、反復復号続行の場合には、第２のゲート回路１４Ａ（１４Ｂ〜１４Ｎ−１）から、バッファ１０Ａ（１０Ｂ〜１０Ｎ−１）の尤度値Ｌ（ＬＤＰＣを含む）を、次段のチャネル復号器４Ｂ（４Ｃ〜４Ｎ）に出力する。
一方、反復復号中止と判断すると、第１のゲート回路１６Ａ（１６Ｂ〜１６Ｎ−１）から、バッファ１０Ａ（１０Ｂ〜１０Ｎ−１）の尤度値Ｌ（ＬＤＰＣを除去した）を、ＯＲゲート回路３へ出力する。ＯＲゲート回路３からのデータＤＡＴＡとＥＣＣの尤度値は、２値化回路７で２値化され、ＥＣＣ復号器３へ出力される。
このようにして、外符号復号器からの尤度情報Ｌを用いて、エラー判定器３０により、復号後のエラーシンボル数を推定し、ＩＩＥＣＣで訂正可能な条件（ｔａ，ｔｂ）を満たしているなら、反復復号を中止し、訂正可能な残留エラーは、ＩＩＥＣＣを用いて訂正する。このため、通常のＥＣＣを用いる場合よりも、早期に反復復号中止を判断でき、反復復号回数を低減し、低消費電力が実現できる。
（復号器の第３の実施の形態）
図９は、本発明の復号器の第３の実施の形態の反復復号制御処理フロー図である。
この実施の形態は、図７の構成において、反復復号を中止する条件として、ＩＩＥＣＣにおける１インターリーブ当たりの訂正能力であるｔａだけを用いる実施の形態である。このため、図７のＣＰＵ３０の処理を、図９で説明する。
（Ｓ３０）ＣＰＵ３０は、バッファ１０Ａ（１０Ｂ〜１０Ｎ−１）から、図３で説明したデータＤＡＴＡ，ＥＣＣの尤度情報Ｌを取り込み、尤度情報Ｌを、図６と同様に、ｍ（図６では、４）インターリーブする。
（Ｓ３２）ＣＰＵ３０は、各インターリーブブロックＬ１〜Ｌｍ（図６では、Ｌ１〜Ｌ４）におけるエラー数Ｅ１〜Ｅｍを計算する。この計算は、図２と同様に、
尤度値Ｌｔを、尤度閾値Ｌｔｈと比較し、比較結果により、エラー検出し、エラー検出信号をカウンタで計数し、エラー数を累積する。
（Ｓ３４）次に、各インターリーブブロックのエラー数が、訂正可能条件を満たしているかを判定するため、ＣＰＵ３０は、インターリーブポインタｉを「０」に、条件ポインタＥａを「０」に初期化する。
（Ｓ３６）ＣＰＵ３０は、ｉ番目のインターリーブブロックのエラー数Ｅｉが、訂正可能シンボル数ｔａを越えているかを判定する。エラー数Ｅｉが、訂正可能シンボル数ｔａを越えている場合には、条件ポインタＥａを「１」インクリメントする。
（Ｓ３８）ＣＰＵ３０は、インターリーブポインタｉを、「１」インクリメントする。そして、ＣＰＵ３０は、インターリーブポインタｉが、インターリーブ数ｍを越えているかを判定する。ＣＰＵ３０は、インターリーブポインタｉが、インターリーブ数ｍを越えていないと、ステップＳ３６に戻る。
（Ｓ４０）ＣＰＵ３０は、インターリーブポインタｉが、インターリーブ数ｍを越えていると判定すると、全てのインターリーブブロックのエラー数のチエックは終了した。このため、ＣＰＵ３０は、条件ポインタＥａが、「０」か否かを判定する。ＣＰＵ３０は、条件ポインタＥａが、「０」なら、反復復号中止を指示する。
一方、ＣＰＵ３０は、条件ポインタＥａが、「０」でない場合は、ＩＩＥＣＣで訂正不能のため、反復復号続行を指示する。
図１と同様に、反復復号続行の場合には、第２のゲート回路１４Ａ（１４Ｂ〜１４Ｎ−１）から、バッファ１０Ａ（１０Ｂ〜１０Ｎ−１）の尤度値Ｌ（ＬＤＰＣを含む）を、次段のチャネル復号器４Ｂ（４Ｃ〜４Ｎ）に出力する。
一方、反復復号中止と判断すると、第１のゲート回路１６Ａ（１６Ｂ〜１６Ｎ−１）から、バッファ１０Ａ（１０Ｂ〜１０Ｎ−１）の尤度値Ｌ（ＬＤＰＣを除去した）を、ＯＲゲート回路３へ出力する。ＯＲゲート回路３からのデータＤＡＴＡとＥＣＣの尤度値は、２値化回路７で２値化され、ＥＣＣ復号器３へ出力される。
このように、外符号復号器からの尤度情報Ｌを用いて、エラー判定器３０により、復号後のエラーシンボル数を推定し、各インターリーブにおけるエラーがｔａシンボル以下なら，反復復号を中止、残留エラーは，ＩＩＥＣＣを用いて訂正するようにする。
又、この実施の形態では、あるインターリーブにおいて、ｔａを越えるエラーが発生しているにもかかわらず、エラー判定器３０がｔａ以下のエラーと判定して，反復復号を中止した場合でも、そのエラーがｔｂ以下なら，ＩＩＥＣＣにより訂正可能であり、より安定した運用が可能となる。
（他の実施の形態）
前述の実施の形態では、ＥＣＣ符号として、リードソロモン符号で説明したが、ＢＣＨ（Bose Chaudhari Hocquengham）符号等の他の符号を利用できる。インターリーブを４インターリーブで説明したが、２以上のインターリーブ構成に適用できる。更に、磁気ディスク装置の記録再生装置の適用の例で説明したが、光ディスク装置等の他の媒体記憶装置や、通信装置にも適用できる。
以上、本発明を、実施の形態で説明したが、本発明は、その趣旨の範囲内で種々の変形が可能であり、これを本発明の範囲から排除するものではない。
（付記１）
所定ビット数のデータに、ＥＣＣ符号と外符号とが付与された信号を復号する復号器において、各々、軟入力軟出力検出器と外符号復号器とで構成される復号器を多段に構成した反復復号器と、前記反復復号器の２値化出力をＥＣＣ符号で訂正するＥＣＣ復号器と、前記復号器の尤度情報を用いて、復号後のエラーシンボル数を推定し、前記推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とから、前記反復復号器の次段の復号器での復号を続行するか否かを判定する反復復号制御回路とを有し、前記反復復号制御回路は、前記復号続行と判定した場合に、前記判定対象とされた復号器の尤度情報を、次段の復号器に出力し、反復復号し、前記復号続行しないと判定した時は、前記判定対象とされた復号器の尤度情報の２値化出力を、前記ＥＣＣ復号器に出力することを特徴とする復号器。
（付記２）
前記信号は、前記データをインターリーブし、前記インターリーブされた各データブロックにＥＣＣ符号が付与された後、デ・インターリーブされた信号からなり、前記反復復号制御回路は、前記復号器の尤度情報をインターリーブし、インターリーブされたブロックの各尤度情報を用いて、各ブロックの復号後のエラーシンボル数を推定し、前記各ブロックの推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とから、前記反復復号器の次段の復号器での復号を続行するか否かを判定することを特徴とする付記１の復号器。
（付記３）
前記反復復号制御回路は、前記データとＥＣＣ符号の尤度情報から、復号後のエラーシンボル数を推定することを特徴とする付記１の復号器。
（付記４）
前記反復復号制御回路は、前記尤度情報の尤度値と所定の閾値とを比較して、前記エラーを検出し、前記検出したエラー数を累積して、前記復号後のエラーシンボル数を推定することを特徴とする付記１の復号器。
（付記５）
前記反復復号制御回路は、前記推定したエラーシンボル数が、前記ＥＣＣ復号器で訂正可能なエラーシンボル数を越えるか否かを判定し、前記推定したエラーシンボル数が、前記ＥＣＣ復号器で訂正可能なエラーシンボル数を越えると判定した時に、前記反復復号の続行と判断することを特徴とする付記１の復号器。
（付記６）
前記反復復号制御回路は、前記復号器の尤度情報を格納するバッファと、前記バッファの尤度情報を用いて、復号後のエラーシンボル数を推定し、前記推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とから、前記反復復号器の次段の復号器での復号を続行するか否かを判定するエラー判定回路と、前記バッファに尤度情報を２値化する２値化回路と、前記エラー判定回路が復号続行と判定した時に、前記バッファの尤度情報を前記反復復号器の次段の復号器に出力する第１のゲート回路と、前記エラー判定回路が復号続行と判定した時に、前記バッファの尤度情報を前記２値化回路に出力する第２のゲート回路とを有することを特徴とする付記１の復号器。
（付記７）
前記反復復号制御回路は、前記各ブロックの推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とを比較して、訂正不可能なブロック数を計算し、前記訂正不可能なブロック数から、前記反復復号器の次段の復号器での復号を続行するか否かを判定することを特徴とする付記２の復号器。
（付記８）
前記反復復号制御回路は、前記各ブロックの推定したエラーシンボル数が、前記ＥＣＣ復号器で訂正可能なエラーシンボル数を越えるか否かを判定し、前記越えると判定した時に、前記訂正不可能なブロックと判断することを特徴とする付記７の復号器。
（付記９）
前記外符号復号器が、低密度パリテイ復号器からなることを特徴とする付記１の復号器。
（付記１０）
記憶媒体から所定ビット数のデータに、ＥＣＣ符号と外符号とが付与された信号を読み取り、復号する記録再生装置において、前記信号が入力され、各々、軟入力軟出力検出器と外符号復号器とで構成される復号器を多段に構成した反復復号器と、前記反復復号器の２値化出力をＥＣＣ符号で訂正するＥＣＣ復号器と、前記復号器の尤度情報を用いて、復号後のエラーシンボル数を推定し、前記推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とから、前記反復復号器の次段の復号器での復号を続行するか否かを判定する反復復号制御回路とを有し、前記反復復号制御回路は、前記復号続行と判定した場合に、前記判定対象とされた復号器の尤度情報を、次段の復号器に出力し、反復復号し、前記復号続行しないと判定した時は、前記判定対象とされた復号器の尤度情報の２値化出力を、前記ＥＣＣ復号器に出力することを特徴とする記録再生装置。
（付記１１）
前記信号は、前記データをインターリーブし、前記インターリーブされた各データブロックにＥＣＣ符号が付与された後、デ・インターリーブされた信号からなり、前記反復復号制御回路は、前記復号器の尤度情報をインターリーブし、インターリーブされたブロックの各尤度情報を用いて、各ブロックの復号後のエラーシンボル数を推定し、前記各ブロックの推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とから、前記反復復号器の次段の復号器での復号を続行するか否かを判定することを特徴とする付記１０の記録再生装置。
（付記１２）
前記反復復号制御回路は、前記データとＥＣＣ符号の尤度情報から、復号後のエラーシンボル数を推定することを特徴とする付記１０の記録再生装置。
（付記１３）
前記反復復号制御回路は、前記尤度情報の尤度値と所定の閾値とを比較して、前記エラーを検出し、前記検出したエラー数を累積して、前記復号後のエラーシンボル数を推定することを特徴とする付記１０の記録再生装置。
（付記１４）
前記反復復号制御回路は、前記推定したエラーシンボル数が、前記ＥＣＣ復号器で訂正可能なエラーシンボル数を越えるか否かを判定し、前記推定したエラーシンボル数が、前記ＥＣＣ復号器で訂正可能なエラーシンボル数を越えると判定した時に、前記反復復号の続行と判断することを特徴とする付記１０の記録再生装置。
（付記１５）
前記反復復号制御回路は、前記復号器の尤度情報を格納するバッファと、前記バッファの尤度情報を用いて、復号後のエラーシンボル数を推定し、前記推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とから、前記反復復号器の次段の復号器での復号を続行するか否かを判定するエラー判定回路と、前記バッファに尤度情報を２値化する２値化回路と、前記エラー判定回路が復号続行と判定した時に、前記バッファの尤度情報を前記反復復号器の次段の復号器に出力する第１のゲート回路と、前記エラー判定回路が復号続行と判定した時に、前記バッファの尤度情報を前記２値化回路に出力する第２のゲート回路とを有することを特徴とする付記１０の記録再生装置。
（付記１６）
前記反復復号制御回路は、前記各ブロックの推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とを比較して、訂正不可能なブロック数を計算し、前記訂正不可能なブロック数から、前記反復復号器の次段の復号器での復号を続行するか否かを判定することを特徴とする付記１１の記録再生装置。
（付記１７）
前記反復復号制御回路は、前記各ブロックの推定したエラーシンボル数が、前記ＥＣＣ復号器で訂正可能なエラーシンボル数を越えるか否かを判定し、前記越えると判定した時に、前記訂正不可能なブロックと判断することを特徴とする付記１６の記録再生装置。
（付記１８）
前記外符号復号器が、低密度パリテイ復号器からなることを特徴とする付記１０の記録再生装置。
反復復号器を構成する外符号復号器からの尤度情報を用いて、エラー判定器が，復号後のエラーシンボル数を推定し、ＥＣＣで訂正可能なエラーシンボル数なら，反復復号を中止し、ＥＣＣで訂正可能な残留エラーは、ＥＣＣ復号器３を用いて訂正する。このため、多段の反復復号器で構成した場合に、反復復号回数を低減し、低消費電力が実現できる。
本発明の復号器の第１の実施の形態の構成図である。 図１のエラー判定器のブロック図である。 図１、図２の尤度情報の説明図である。 図２のエラー判定の動作説明図である。 本発明の復号器の第２の実施の形態のインターリーブ動作の説明図である。 本発明の復号器の第２の実施の形態のデ・インターリーブ動作の説明図である。 本発明の復号器の第２の実施の形態の構成図である。 本発明の復号器の第２の実施の形態の反復復号制御処理フロー図である。 本発明の復号器の第３の実施の形態の反復復号制御処理フロー図である。 従来の反復復号を利用した信号処理のブロック図である。 従来の反復復号器のブロック図である。 図１１の反復復号動作の説明図である。
符号の説明
１ 磁気記録再生チャネル
２ 反復復号器
３ ＥＣＣ回路
４Ａ〜４Ｎ チャネル復号器
５Ａ〜５Ｎ 外符号復号器
６ 反復復号制御回路
７ ２値化回路
１０Ａ〜１０Ｎ−１ 尤度バッファ
１２Ａ〜１２Ｎ−１ エラー判定器
１４Ａ〜１４Ｎ−１ 第１のゲート回路
１６Ａ〜１６Ｎ−１ 第２のゲート回路
１８ ＯＲゲート回路

Claims (5)

  1. 所定ビット数のデータに、ＥＣＣ符号と外符号とが付与された信号を復号する復号器において、
    各々、軟入力軟出力検出器と外符号復号器とで構成される復号器を多段に構成した反復復号器と、
    前記反復復号器の２値化出力をＥＣＣ符号で訂正するＥＣＣ復号器と、
    前記復号器の尤度情報を用いて、復号後のエラーシンボル数を推定し、前記推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とから、前記反復復号器の次段の復号器での復号を続行するか否かを判定する反復復号制御回路とを有し、
    前記反復復号制御回路は、前記復号続行と判定した場合に、前記判定対象とされた復号器の尤度情報を、次段の復号器に出力し、反復復号し、前記復号続行しないと判定した時は、前記判定対象とされた復号器の尤度情報の２値化出力を、前記ＥＣＣ復号器に出力する
    ことを特徴とする復号器。
  2. 前記信号は、前記データをインターリーブし、前記インターリーブされた各データブロックにＥＣＣ符号が付与された後、デ・インターリーブされた信号からなり、
    前記反復復号制御回路は、前記復号器の尤度情報をインターリーブし、インターリーブされたブロックの各尤度情報を用いて、各ブロックの復号後のエラーシンボル数を推定し、前記各ブロックの推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とから、前記反復復号器の次段の復号器での復号を続行するか否かを判定する
    ことを特徴とする請求項１の復号器。
  3. 前記反復復号制御回路は、前記尤度情報の尤度値と所定の閾値とを比較して、前記エラーを検出し、前記検出したエラー数を累積して、前記復号後のエラーシンボル数を推定する
    ことを特徴とする請求項１の復号器。
  4. 前記反復復号制御回路は、前記推定したエラーシンボル数が、前記ＥＣＣ復号器で訂正可能なエラーシンボル数を越えるか否かを判定し、前記推定したエラーシンボル数が、前記ＥＣＣ復号器で訂正可能なエラーシンボル数を越えると判定した時に、前記反復復号の続行と判断する
    ことを特徴とする請求項１の復号器。
  5. 記憶媒体から所定ビット数のデータに、ＥＣＣ符号と外符号とが付与された信号を読み取り、復号する記録再生装置において、
    前記信号が入力され、各々、軟入力軟出力検出器と外符号復号器とで構成される復号器を多段に構成した反復復号器と、
    前記反復復号器の２値化出力をＥＣＣ符号で訂正するＥＣＣ復号器と、
    前記復号器の尤度情報を用いて、復号後のエラーシンボル数を推定し、前記推定したエラーシンボル数と、前記ＥＣＣ復号器で訂正可能なエラーシンボル数とから、前記反復復号器の次段の復号器での復号を続行するか否かを判定する反復復号制御回路とを有し、
    前記反復復号制御回路は、前記復号続行と判定した場合に、前記判定対象とされた復号器の尤度情報を、次段の復号器に出力し、反復復号し、前記復号続行しないと判定した時は、前記判定対象とされた復号器の尤度情報の２値化出力を、前記ＥＣＣ復号器に出力する
    ことを特徴とする記録再生装置。
JP2008170637A 2008-06-30 2008-06-30 復号器及び記録再生装置 Pending JP2010009719A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008170637A JP2010009719A (ja) 2008-06-30 2008-06-30 復号器及び記録再生装置
US12/410,176 US20090327832A1 (en) 2008-06-30 2009-03-24 Decoder and recording/reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008170637A JP2010009719A (ja) 2008-06-30 2008-06-30 復号器及び記録再生装置

Publications (1)

Publication Number Publication Date
JP2010009719A true JP2010009719A (ja) 2010-01-14

Family

ID=41449077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008170637A Pending JP2010009719A (ja) 2008-06-30 2008-06-30 復号器及び記録再生装置

Country Status (2)

Country Link
US (1) US20090327832A1 (ja)
JP (1) JP2010009719A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110099560A (ko) * 2010-03-02 2011-09-08 삼성전자주식회사 디코더와 상기 디코더를 포함하는 장치들
JP2012205297A (ja) * 2011-03-28 2012-10-22 Fujitsu Ltd 誤り訂正装置及び誤り訂正方法
KR101737569B1 (ko) 2016-08-24 2017-05-18 시게이트 테크놀로지 인터내셔날 디코더와 상기 디코더를 포함하는 장치들
JP2017534190A (ja) * 2015-10-13 2017-11-16 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 復号デバイスおよび方法、および信号送信システム

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8578253B2 (en) * 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US9015555B2 (en) * 2011-11-18 2015-04-21 Cisco Technology, Inc. System and method for multicast error recovery using sampled feedback
US8826096B2 (en) * 2011-12-29 2014-09-02 Korea Advanced Institute Of Science And Technology Method of decoding LDPC code for producing several different decoders using parity-check matrix of LDPC code and LDPC code system including the same
US9116822B2 (en) * 2012-12-07 2015-08-25 Micron Technology, Inc. Stopping criteria for layered iterative error correction
WO2016015288A1 (zh) * 2014-07-31 2016-02-04 华为技术有限公司 译码方法和译码器
US10140180B1 (en) * 2016-11-04 2018-11-27 Seagate Technology Llc Segment-based outer code recovery
JP2021034825A (ja) 2019-08-21 2021-03-01 株式会社東芝 磁気ディスク装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110099560A (ko) * 2010-03-02 2011-09-08 삼성전자주식회사 디코더와 상기 디코더를 포함하는 장치들
JP2011181169A (ja) * 2010-03-02 2011-09-15 Samsung Electronics Co Ltd デコーダと該デコーダを含む装置
KR101652452B1 (ko) 2010-03-02 2016-08-30 시게이트 테크놀로지 인터내셔날 디코더와 상기 디코더를 포함하는 장치들
JP2012205297A (ja) * 2011-03-28 2012-10-22 Fujitsu Ltd 誤り訂正装置及び誤り訂正方法
JP2017534190A (ja) * 2015-10-13 2017-11-16 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 復号デバイスおよび方法、および信号送信システム
US10447300B2 (en) 2015-10-13 2019-10-15 Hauwei Technologies Co., Ltd. Decoding device, decoding method, and signal transmission system
KR101737569B1 (ko) 2016-08-24 2017-05-18 시게이트 테크놀로지 인터내셔날 디코더와 상기 디코더를 포함하는 장치들

Also Published As

Publication number Publication date
US20090327832A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
US8151162B2 (en) Encoding device, decoding device, encoding/decoding device, and recording/reproducing device
JP2010009719A (ja) 復号器及び記録再生装置
US8055977B2 (en) Decoding device, encoding/decoding device and recording/reproducing device
US9048879B1 (en) Error correction system using an iterative product code
JP4652310B2 (ja) 復号器及び再生装置
US8423873B2 (en) Decoding techniques for correcting errors using soft information
JP4198904B2 (ja) 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
US7849388B2 (en) Signal decoding method and device, and signal storage system
US8341506B2 (en) Techniques for correcting errors using iterative decoding
JP2007087529A (ja) 信号復号装置、信号復号方法、および記憶システム
US20080104489A1 (en) Maximum likelihood detector, error correction circuit and medium storage device
JP2005093038A (ja) 記録再生装置および記録再生回路
US7786906B2 (en) Modulation coding and decoding
JP5472715B2 (ja) 符号化方法および装置、並びに復号方法および装置
JP4088133B2 (ja) リードチャネル復号器、リードチャネル復号方法およびリードチャネル復号プログラム
KR20040054206A (ko) 복잡도를 줄인 코드 테이블을 사용하는 복조 장치 및 그방법
JP2010152960A (ja) エラー訂正回路及び記憶装置
JP4294407B2 (ja) 信号処理方法及び信号処理回路
JP2004193727A (ja) 信号処理方法及び信号処理回路
JP2009271963A (ja) 復号方法、ハードディスクコントローラ及びハードディスク装置
JP3551879B2 (ja) 誤り訂正装置及び方法
JP2008152915A (ja) リードチャネル復号器、リードチャネル復号方法およびリードチャネル復号プログラム
Lee et al. Design of improved error correction decoder using error detecting information of modulation code in digital versatile disc systems
KR20070012928A (ko) 광 데이터 저장 장치를 위한 변조 복호기의 오류 검출 방법및 오류 제어 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091022