DE19526555A1

DE19526555A1 - Dekodierer zum Dekodieren eines kodierten, mehrwertigen Signals unter Verwendung eines Viterbi-Dekodierverfahrens

Info

Publication number: DE19526555A1
Application number: DE19526555A
Authority: DE
Inventors: Kohji Takahashi; Tadashi Nakamura; Kenichi Oide
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-09-30
Filing date: 1995-07-20
Publication date: 1996-04-04
Also published as: US5687164A; GB2293732B; GB9518285D0; JPH08102765A; JP3366128B2; GB2293732A

Description

Die vorliegende Erfindung betrifft einen Dekodierer zum Dekodieren dekodierter mehrwertiger Signale. Insbesondere betrifft die Erfindung einen Dekodierer, der ein Viterbi- Dekodierverfahren zum Dekodieren kodierter mehrwertiger Signale verwendet, und in einer Empfangsschaltung eines digitalen Multiplexfunkgerätes vorhanden ist.

Multiplex-Funkübertragungssysteme multiplexen mehrere Kanäle und senden sie an entfernte Stationen. In den letzten Jahren ist zur Übertragung einer großen Anzahl an Kanalsignalen in einem derartigen System der Multiplikationspegel der Signale groß geworden. Daher ist die Übertragungsgeschwindigkeit gemultiplexter Signale hoch geworden.

Aus diesem Grunde wurden Funkübertragungssysteme für gemultiplexte Kanalsignale verwendet, welche eine mehrwertige QAM-Kodierung (QAM: Quadratur-Amplitudenmodulation) oder dergleichen verwendet.

Es wurde erwogen, ein Faltungskodierverfahren zu verwenden, welches eine gute Fehlerkorrekturfunktion aufweist und für ein Kommunkationssystem geeignet ist, sowie ein Viterbi- Dekodierverfahren entsprechend dem Kodierverfahren. Zur Durchführung der Viterbi-Dekodierung kodierter mehrwertiger QAM-Signale, bei welchen das Faltungskodierverfahren verwendet wird, ist es erforderlich, Entfernungen (euklidische Entfernungen) zwischen mehreren vorbestimmten Signalpunkten, die in einer Ebene liegen, die durch Ich- und Qch-Achsen aufgespannt wird, die sich in rechtem Winkel kreuzen, und Signalpunkten der empfangenen Signale aufzufinden.

Eine euklidische Entfernung kann dadurch erhalten werden, daß das Quadrat einer Entfernung zwischen Koordinaten eines vorbestimmten Signalpunkts und des Signalpunkts eines empfangenen Signals berechnet wird. Der Signalpunkt des empfangenen Signals wird durch (x, y) bezeichnet, und ein vorbestimmter Signalpunkt, der am nächsten an (x, y) liegt, der unter den vielen vorbestimmten Signalpunkten ausgewählt wird, die in der Ebene angeordnet sind, die durch die voranstehend geschilderten Ich- und Qch-Achsen aufgespannt wird, wird als (X, Y) verwendet. Daher ergibt sich das Quadrat der euklidischen Entfernung für das empfangene Signal als Ausdruck folgender Form: (X - x)² + (Y - y)².

Wenn der Ausdruck in einer Arithmetiklogikeinheit erhalten wird, so wird er durch drei arithmetische Operationen gebildet, nämlich Subtraktion, Multiplikation und Addition. Daher ist eine Arithimetikschaltung erforderlich, deren Anzahl an Basiszellen klein ist, um einen Hochgeschwindigkeitsbetrieb und eine Miniaturisierung einer derartigen Vorrichtung zu erreichen.

Die Arithmetikschaltung kann durch ein ROM gebildet werden. Allerdings muß das ROM 2¹⁴ Adressen aufweisen, wenn die euklidischen Entfernungen, die für die Viterbi-Dekodierung berechnet werden, aus einem Hauptsignal mit 4 Bit und einem Fehlersignal mit 3 Bit in der Ich-Richtung erhalten werden, und aus einem Hauptsignal mit 4 Bit und einem Fehlersignal mit 3 Bit in der Qch-Richtung.

Wenn das ROM als komplizierte Zelle verwendet wird, so wird die Anzahl an Basiszellen zu groß. Wird dagegen ein ROM außerhalb vorgesehen, so ist dies unter Kostenerwägungen und bezüglich der Montagefläche unvorteilhaft.

Ein Ziel der vorliegenden Erfindung besteht daher in der Bereitstellung eines Dekodierers, der kodierte mehrwertige Signale unter Verwendung eines Viterbi-Dekodierverfahrens dekodiert, und es ermöglicht, eine Arithmetikschaltung zu verwenden, die mit hoher Geschwindigkeit arbeitet, und eine kleine Anzahl an Basiszellen aufweist.

Ein weiteres Ziel der vorliegenden Erfindung besteht in der Bereitstellung eines Dekodierers zum Dekodieren kodierter mehrwertiger Signale, bei welchem dieselben Funktionen wie Subtraktionen und Multiplikationen dadurch durchgeführt werden, daß ein arithmetischer Ausdruck unter verschiedenen Arten vorbestimmter Ausdrücke ausgewählt wird, und eine Logik mit nur einem Auswahlsignal für den arithmetischen Ausdruck und Fehlersignale verwendet wird, ohne reale arithmetische Operationen bei der Berechnung euklidischer Entfernungen, die durchgeführt werden, wenn eine Viterbi-Dekodierung ausgeführt wird.

Ein weiteres Ziel der vorliegenden Erfindung besteht in der Bereitstellung eines Dekodierers zum Dekodierern kodierter mehrwertiger Signale unter Verwendung eines Viterbi- Dekodierverfahrens, welcher mit hoher Geschwindigkeit arbeiten kann und durch eine minimalisierte Anzahl an Basiszellen gebildet werden kann, und zwar dadurch, daß Signalpunkte empfangener Signale kodiert werden, und die Logik zwischen den empfangenen Signalen und den kodierten Signalen bei Berechnungen euklidischer Entfernungen erhalten wird, die man erhält, wenn man die Viterbi-Dekodierung durchführt.

Um die voranstehend geschilderten Ziele zu erreichen, weist ein Viterbi-Dekodierer zum Dekodieren eines empfangenen Signals, welches Ich- und Qch-Komponenten aufweist, die durch Demodulieren eines faltungskodierten, mehrwertigen, Quadratur-Amplituden-modulierten Signals erhalten werden, gemäß der vorliegenden Erfindung folgenden grundlegenden Aufbau auf:

Eine erste Einrichtung führt eine Eingabe des empfangenen Signals durch, welches Ich- und Qch-Komponenten aufweist, eine zweite Einrichtung ist betriebsmäßig an die erste Einrichtung angeschlossen, um eine euklidische Entfernung zwischen einem vorbestimmten Signalpunkt, der einer unter mehreren vorbestimmten Signalpunkten ist, die in einer Ebene liegen, die durch sich orthogonal kreuzende Ich- und Qch- Achsen aufgespannt wird, und einem Signalpunkt des empfangenen Signals zu erhalten, und eine dritte Einrichtung führt eine Viterbi-Dekodierung auf der Grundlage der euklidischen Entfernung durch, die von der zweiten Einrichtung erhalten wird.

Wie voranstehend erläutert kann gemäß der vorliegenden Erfindung erreicht werden, daß die Verarbeitung mit hoher Geschwindigkeit durchgeführt wird, und kann die Anzahl an Basiszellen dadurch minimalisiert werden, daß ein Berechnungsausdruck unter vorbestimmten Ausdrücken ausgewählt wird, welcher dieselben Funktionen wie Substraktionen und Multiplikationen aufweist, durch Auswahl eines Berechnungsausdrucks, und nur der Logik von Fehlersignalen, ohne irgendeine reale Ausführung einer arithmetischen Operation bei euklidischen Entfernungen, die erhalten werden, wenn die Viterbi-Dekodierung durchgeführt wird.

Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Ziele, Vorteile und Merkmale hervorgehen. Es zeigt:

Fig. 1A und 1B Blockschaltbilder einer Ausführungsform der vorliegenden Erfindung;

Fig. 2 ein Zeitablaufdiagramm (Nr. 1) der in den Fig. 1A und 1B gezeigten Ausführungsform;

Fig. 3 ein Zeitablaufdiagramm (Fortsetzung von Fig. 2) der in Fig. 1A und 1B gezeigten Ausführungsform;

Fig. 4 ein Beispiel für ein kodiertes Muster;

Fig. 5 ein Diagramm der Signalpunktzuordnung (Abbildung);

Fig. 6 eine Darstellung einer Untermenge A einer Entfernungsberechnungstabelle, wenn ein 64-wertiges QAM-System verwendet wird;

Fig. 7 eine Untermenge B einer Entfernungsberechnungstabelle, wenn ein 64-wertiges QAM-System verwendet wird;

Fig. 8A und 8B ein Konstruktionsbeispiel für eine C1- Zweigmetrikwert-Berechnungsvorrichtung (C1BMC);

Fig. 9 eine Entfernungsberechnungstabelle- Bearbeitungsschaltung;

Fig. 10A und 10B Darstellungen eines Teils, welches bei der in Fig. 6 gezeigten Schaltung von einer fettgedruckten Linie umschlossen ist;

Fig. 11 eine Darstellung der Beziehung zwischen Bereich und Bereichsbedingung und Auswahlsignalen SELI und SELQ;

Fig. 12 eine Darstellung einer Untermenge A einer Entfernungsberechnungstabelle, wenn ein 128-wertiges QAM-System verwendet wird;

Fig. 13 eine Darstellung eines Teils eines Bereichs, der aus einer 128-wertigen QAM- Entfernungsberechnungstabelle ausgeschnitten ist;

Fig. 14 eine Darstellung der Entsprechung zwischen Bereich, Bereichsbedingung und Auswahlsignal;

Fig. 15 eine Darstellung der Entsprechung zwischen Auswahlsignal SEL und einem Ausdruck zur Berechnung einer euklidischen Entfernung;

Fig. 16 ein Konstruktionsbeispiel für einen C1-Dekodierer (DEC1);

Fig. 17 ein Konstruktionsbeispiel für eine Zweigmetrik-Akkumulatorschaltung (BMC);

Fig. 18 ein Konstruktionsbeispiel für eine Additions-, Vergleichs- oder Auswahlschaltung (ACS);

Fig. 19 ein Konstruktionsbeispiel für eine einzelne Additions-, Vergleichs- oder Auswahlschaltung (ACS);

Fig. 20 ein Konstruktionsbeispiel für einen Pfadspeicher (PM);

Fig. 21 ein Konstruktionsbeispiel für einen PMPF;

Fig. 22 ein Konstruktionsbeispiel für einen PMPT;

Fig. 23 ein Konstruktionsbeispiel für eine Minimalpfad-Auswahlschaltung (MIN);

Fig. 24 ein Konstruktionsbeispiel für eine Datenlängenkorrekturschaltung (STUFF);

Fig. 25 ein Konstruktionsbeispiel für einen Kodierer (ENC);

Fig. 26 ein Konstruktionsbeispiel für eine C2-Zweigmetrikwert-Berechnungsvorrichtung (C2BMC);

Fig. 27 eine Darstellung einer Untermenge A einer Entfernungsberechnungstabelle, wenn ein 64-wertiges QAM-System verwendet wird;

Fig. 28 eine Untermenge B einer Entfernungsberechnungstabelle, wenn ein 64-wertiges QAM-System verwendet wird;

Fig. 29 eine Darstellung einer Untermenge C einer Entfernungsberechnungstabelle, wenn ein 64-wertiges QAM-System verwendet wird;

Fig. 30 eine Untermenge D einer Entfernungsberechnungstabelle, wenn ein 64-wertiges QAM-System verwendet wird;

Fig. 31 die Darstellung eines Teils, welches aus dem Bereich ausgeschnitten ist, der von einer fettgedruckten Linie in einer Entfernungsberechnungstabelle A umschlossen wird;

Fig. 32 die Beziehung zwischen jedem Bereich und dem Bereichszustand und Ausgangssignalen ISEL und QSEL;

Fig. 33 eine Untermenge A einer Entfernungsberechnungstabelle, wenn ein 128-wertiges QAM-System verwendet wird;

Fig. 34 eine Darstellung eines Teils, welches aus einem in Fig. 33 gezeigten Bereich ausgeschnitten ist;

Fig. 35 die Beziehung zwischen Bereich, Bereichsbedingung und Auswahlsignalen ISEL und QSEL;

Fig. 36 eine Darstellung der Entsprechung zwischen Auswahlsignalen SEL und Zweigmetrikwert- Berechnungsausdruck;

Fig. 37A und 37B Konstruktionsbeispiele eines C2- Dekodierers (DEC2);

Fig. 38 ein Betriebsablauf-Zeitdiagramm (Nr. 2);

Fig. 39 ein Betriebsablauf-Zeitdiagramm (Fortsetzung von Fig. 38);

Fig. 40 ein Konstruktionsbeispiel für einen C2-Taktgenerator;

Fig. 41 ein Konstruktionsbeispiel für einen ersten Pfadspeicher (PTF);

Fig. 42 ein Konstruktionsbeispiel für einen Pfadspeicher (PTX);

Fig. 43 ein Konstruktionsbeispiel für einen Signalentscheidungsabschnitt (DECISION);

Fig. 44 ein Konstruktionsbeispiel für einen Entscheidungsabschnitt (DECISIONA);

Fig. 45 ein Konstruktionsbeispiel für IQADD;

Fig. 46 eine Untermenge A einer Abbildungstabelle, wenn ein 64-wertiges QAM-System verwendet wird;

Fig. 47 einen Abschnitt (einen von einer fettgedruckten Linie umschlossenen Bereich) einer Abbildungstabelle, die aus der in Fig. 46 gezeigten Tabelle ausgeschnitten ist;

Fig. 48 die Beziehung zwischen Bereich, Bereichsbedingung und Ausgangssignalen ID0 und QD0 (Nr. 1) entsprechend Fig. 47;

Fig. 49 die Beziehung zwischen Bereich, Bereichsbedingung und Ausgangssignalen ID0 und QD0 (Nr. 2) entsprechend Fig. 47;

Fig. 50 einen Abschnitt (Bereich aus einer fettgedruckten Linie), der aus der in Fig. 46 gezeigten Abbildungstabelle ausgeschnitten ist;

Fig. 51 einen Abschnitt eines 128-wertigen QAM-Systems entsprechend dem in Fig. 50 gezeigten Abschnitt;

Fig. 52 die Beziehung zwischen Bereich, Bereichsbedingung und Ausgangssignalen ID0 und QD0 entsprechend den Fig. 50 und 51;

Fig. 53 ein Konstruktionsbeispiel für einen Abbildungsabschnitt (DEMP);

Fig. 54 eine Abbildungstabelle, wenn ein 64-wertiges QAM-System verwendet wird;

Fig. 55 ein Konstruktionsbeispiel für einen Fehlerbitanzeigezähler (FINDE);

Fig. 56 ein Konstruktionsbeispiel für einen DEC1-Empfangssignal-Verzögerungsabschnitt (DEC1DL); und

Fig. 57 ein Konstruktionsbeispiel für einen DEC2-Empfangssignal-Verzögerungsabschnitt (DEC2DL).

In der gesamten Beschreibung werden die gleichen Bezugszeichen zur Bezeichnung und Identifizierung entsprechender oder identischer Bauteile verwendet.

Die Fig. 1A und 1B sind Blockschaltbilder eines Dekodierers zum Dekodieren mehrwertiger kodierter Signale unter Verwendung eines Viterbi-Dekodierverfahrens gemäß der vorliegenden Erfindung. In den Fig. 1A und 1B bezeichnen empfangene Eingangssignale I und Q eine Ich-Komponente, nämlich ein Ich-Hauptsignal ID und ein Ich-Fehlersignal IE, bzw. eine Qch-Komponente, nämlich ein Qch-Hauptsignal QD und ein Qch-Fehlersignal QE des mehrwertigen QAM-kodierten Signals. Die Haupt- und Fehlersignale werden jeweils über einen mehrwertigen QAM-Demodulator bzw. eine Fehlerdetektorschaltung erhalten, die nicht in der Zeichnung dargestellt sind. In Fig. 1 sind Ich- und Qch- Empfangssignale als I[6 : 0] und Q[6 : 0] dargestellt, was Parallelsignale I₆ bis I₀ bzw. Q₆ bis Q₀ von 7 Bit bedeutet (nachstehend sind Zahlen in [ ] hinter Signalen ebenso definiert).

I- und Q-Empfangssignale werden über ein Flip-Flop FF1 eingegeben, und eine Viterbi-Dekodierung und eine Paritätsüberprüfungs-Arithmetikoperation werden für die I- und Q-Empfangssignale in Reihenschaltungen einer C1- Zweigmetrikwert-Berechnungsvorrichtung 1, eines C1- Dekodierers 2, eines Kodierers 3, einer C2-Zweigmetrikwert- Berechnungsvorrichtung 4, eines C2-Dekodierers 5 und einer Entscheidungsschaltung 7 durchgeführt.

Die I- und Q-Empfangssignale werden weiterhin in einen Abbildungsabschnitt 6 über Verzögerungsschaltungen 11 und 12 eingegeben und werden abgebildet. Die Ergebnisse der Abbildung und Dekodierung, die von dem Abbildungsabschnitt 6 bzw. der Entscheidungsschaltung 7 erhalten werden, werden in einen Fehlerkorrektur-Bitanzahlzähler 8 eingegeben.

Dann werden die Ergebnisse der Dekodierung und C1- Dekodierung, die von der Entscheidungsschaltung 7 erhalten werden, mit dem Abbildungsergebnis des empfangenen Signals verglichen, und es wird eine Fehlerkorrektur-Bitanzahl festgestellt.

Die Verzögerungsschaltungen 11 und 12 sorgen für eine Verzögerung in einem solchen Ausmaß, daß der Takt der Eingabe der I- und Q-Empfangssignale in den Abbildungsabschnitt 6 dem Takt der Ausgabe des Dekodierergebnisses von dem C1- Dekodierer 5 entspricht.

Im einzelnen sorgen die Verzögerungsschaltungen 11 und 12 für eine solche Verzögerungszeit, daß der Takt der Eingabe des Ausgangssignals des Kodierers 4 mit dem Takt der Eingabe des Ausgangssignals des Abbildungsabschnitts 6 und der Entscheidungsschaltung 7 in den Fehlerkorrektur- Bitanzahlzähler 8 entspricht.

In Fig. 1A bedeutet C1EN einen C1-Dekodierbeendigungsimpuls in der Position eines Rahmenbits, DLSL einen Taktsteuerimpuls an der Position eines Rahmenbits, EN einen C1- Dekodierbeendigungsimpuls, C2EN einen C2- Dekodierbeendigungsimpuls an der Position eines Rahmenbits, und FDEN einen Fehlerdetektorbeendigungsimpuls.

MODE bezeichnet ein Signal zum Umschalten einer Untermenge A auf eine Untermenge B, was nachstehend noch genauer beschrieben wird.

Die Fig. 2 und 3 sind Betriebsablaufzeitdiagramme entsprechend jedem der Funktionsblockdiagramme gemäß Fig. 1A und 1B (in den Fig. 2 und 3 sind dieselben Bezugszeichen in den Zeitablaufdiagrammen entsprechend jedem der Funktionsblockdiagramme verwendet).

In den Fig. 2 und 3 bezeichnet CLK ein Basistaktsignal, und XRST ein Empfangsstartsignal, welches im Empfangsstatus einen hohen Pegel annimmt.

Um die nachstehende Erläuterung einer Ausführungsform der vorliegenden Erfindung zu verstehen, wird zunächst der Aufbau eines Codemusters und die Zuordnung (nachstehend als Abbildung bezeichnet) von Signalpunkten entsprechend der Struktur erläutert.

Fig. 4 zeigt ein Beispiel für ein kodiertes Signalmuster. Das kodierte Signalmuster enthält ein kodiertes Bit des Pegels 1 (C1-Kodierung) sowie ein Paritätsbit. Das C1- kodierte Bit wird mittels Durchführung einer Faltungskodierung mit der Kodierrate von 2/3 erhalten. Das Paritätsbit wird mittels Durchführung einer Kodierung des Pegels 2 (C2-Kodierung) nach der C1-Kodierung erhalten.

In dem kodierten Signal, welches das in Fig. 4 gezeigte, kodierte Muster aufweist, ist ein erstes Bit, also ein höchstwertiges Bit oder MSB, ein C1-kodiertes Bit, und ein zweites Bit ist ein C2-kodiertes Bit. Weiterhin bezeichnen das zweite Bit bis zum niedrigstwertigen Bit oder LSB Codes, deren Größen gleich 0 bis 63 sind. Das in Fig. 4 dargestellte Beispiel bezeichnet daher ein Signal A₅₆, dessen Codegröße gleich 32+16+8=56 ist. Wie auf der Grundlage der folgenden Zeichnungen erläutert wird, wird das Signal A₅₆ auf die Koordinate mit 1=1011 und Q=0111 abgebildet.

Fig. 5 zeigt die Zuordnung (Abbildung) von Signalpunkten. Signale werden in zwei Untermengen A und b entsprechend dem Wert des ersten Bits aufgeteilt, welches eine Kodierung mit dem Pegel 1 (C1-Kodierung) erfährt. Wenn das erste Bit gleich "0" ist, so gehört das Signal zur Untermenge A, und sonst zur Untermenge B. In jeder Menge werden mehrere Signalpunkte auf der Ebene zugeordnet, die durch eine Ich- und eine Qch-Achse aufgespannt wird, die sich in rechtem Winkel kreuzen.

In Fig. 5 bezeichnet A einen Signalpunkt der Untermenge A, und B einen Signalpunkt der Untermenge B. Bei dem in Fig. 4 gezeigten Beispiel für das kodierte Signal ist das erste Bit gleich "0", und die Größe ist 56. Dann wird das Signal A₅₆ am Ort von A₅₆ in der in Fig. 5 gezeigten Untermenge A angeordnet, also das Signal auf die Koordinate (I, Q)=(1011, 0111) abgebildet.

Daher wird das empfangene Signal, welches das in Fig. 4 gezeigte, kodierte Muster aufweist, durch einen Demodulator demoduliert, der auf der Eingangsseite eines Dekodierers vorgesehen ist, für mehrwertige, kodierte Signale, welcher ein Viterbi-Dekodierverfahren gemäß der vorliegenden Erfindung verwendet, und nicht in der Zeichnung dargestellt ist. Dann werden von dem Demodulator Signale entsprechend einer Abbildung als Ich- und Qch-Komponenten ausgegeben.

Wenn das 64-wertige QAM-System verwendet wird, so werden jeweils 3 Bits von Ich- und Qch-Komponenten entsprechend der Abbildungsposition ausgegeben. Wenn das 128-wertige QAM- System verwendet wird, werden jeweils 4 Bits von Ich- und Qch-Komponenten ausgegeben.

Die Fig. 6 und 7 zeigen eine Tabelle zur Berechnung der Entfernung, wenn das 64-wertige QAM-System verwendet wird, mit einer Unterteilung in Untermengen A und B. Eine Tabelle zur Berechnung der Entfernung, wenn das 128-wertige QAM- System verwendet wird, ist ebenfalls in Untermengen A und B unterteilt, jedoch ist eine derartige Tabelle nicht in den Zeichnungen dargestellt. In den Fig. 6 und 7 bezeichnen schwarze Punkte vorbestimmte Signalpunkte.

Die Fig. 8A und 8B sind Blockschaltbilder, welche ein detailliertes Konstruktionsbeispiel der C1-Zweigmetrikwert- Berechnungsvorrichtung 1 zeigen. Die C1-Zweigmetrikwert- Berechnungsvorrichtung 1 wird mit Ich- und Qch-Komponenten der empfangenen Signale versorgt und berechnet die euklidische Entfernung eines Codes (C1) des Pegels 1. Im einzelnen berechnet sie die euklidische Entfernung BMA von dem Signalpunkt des empfangenen Signals zum Signalpunkt der Untermenge A (C1=0), und die euklidische Entfernung BMB von dem Signalpunkt des empfangenen Signals zum Signalpunkt der Untermenge B (C1=1), und gibt diese aus.

Der Takt für die Ich- und Qch-Komponenten des empfangenen Signals und eines Ausgangssignals BMA sind bei 1 (C1BMC) der in den Fig. 2 und 3 gezeigten Zeitablaufdiagramme gezeigt. Rahmenbits werden in wiederholte Gruppen von 3 Bits von (012) eingefügt (vgl. Fig. 3).

Das Betriebsartumschaltsignal MODE wird so eingestellt, daß es das Gerät für die Verwendung eines 64-wertigen QAM-Systems oder eines 128-wertigen QAM-Systems umschaltet. Wenn das Gerat als 64-wertiges QAM-System verwendet wird, so wird das Signal MODE auf 0 eingestellt, wogegen dann, wenn es als 128-wertiges QAM-System verwendet wird, das Signal auf 1 eingestellt wird.

Weiterhin werden in Fig. 8A ein Ich-Hauptsignal ID0 und ein Fehlersignal IE in eine erste Entfernungsberechnungstabellen- Bearbeitungsschaltung 100 eingegeben, und die Schaltung 100 führt die Verarbeitung für den Bereich durch, der von einer fettgedruckten Linie in der Untermenge A der Entfernungsberechnungstabelle umschlossen ist (vgl. Fig. 6). Die Schaltung 100 erzeugt Signale SELI und SELQ, welche einen Ausdruck zur Berechnung euklidischer Entfernungen auswählen, die sich in dem Bereich befinden, der von einer fettgedruckten Linie umschlossen ist.

Die Entfernungsberechnungstabellen-Bearbeitungsschaltung 100 erzeugt Signale IQECMP und ADD8, welche dazu verwendet werden, nachstehend beschriebene Bereiche zu bezeichnen, und gibt diese an zweite Entfernungsberechnungstabellen- Bearbeitungsschaltungen 110 bis 113 zusammen mit den Auswahlsignalen SELI und SELQ aus.

Ein Qch-Hauptsignal QD0 und ein Fehlersignal QE werden in eine zweite Entfernungsberechnungstabellen- Bearbeitungsschaltung 101 eingegeben, welche die Bearbeitung für den Bereich durchführt, der von einer fettgedruckten Linie in der Untermenge B der Entfernungsberechnungstabelle umschlossen ist (vgl. Fig. 7).

Die Schaltung 101 gibt Auswahlsignale SELI und SELQ aus, und empfängt Signale IQECMP und ADD8, statt der Fehlersignale IE und QE.

Die Entfernungsberechnungstabellen-Bearbeitungsschaltungen 100 und 101 weisen den in Fig. 9 gezeigten Aufbau auf. Die Schaltungen 100 und 101 sind mit einer Vergleichsschaltung 102 versehen, einer Addierschaltung 103 und einer Dekodierschaltung 104. In Fig. 9 vergleicht die Vergleichsschaltung 102 die Größe der Dezimalzahl der Fehlersignale IE und QE.

Wenn IE größer is als QE, so wird das Signal IQECMP gleich 1. Ist IE kleiner als QE, so wird das Signal IQECMP gleich 0. Das Signal ADD8 wird gleich 1, wenn das Ergebnis der Addition von IE und QE nicht kleiner ist als 8 (ausgedrückt als Dezimalzahl). Ist das Ergebnis kleiner als 8, so wird das Signal gleich 0.

Die Dekodierschaltung 104 empfängt die Ich- und Qch- Hauptsignale ID und QD, das von der Vergleichsschaltung 102 ausgegebene Signal IQECMP, und das von der Addierschaltung 103 ausgegebene Signal ADD8. Die Dekodierschaltung 104 gibt die Auswahlsignale SELI und SELQ zur Auswahl des Ausdrucks zur Berechnung entsprechend der nachstehend beschriebenen Beziehung aus, in Reaktion auf diese Signale.

Die Signale, welche in die Dekodierschaltung 104 eingegeben werden, zeigen den Zustand des Bereichs, der von fettgedruckten Linien in der Entfernungsberechnungstabelle von Fig. 6 und 7 umschlossen ist, und die Auswahlsignale SELI und SELQ, die von der Dekodierschaltung 104 ausgegeben werden, werden zur Auswahl des entsprechenden Ausdrucks für die Berechnung verwendet.

Fig. 10A zeigt einen Abschnitt, der aus dem Bereich ausgeschnitten ist, der von den in den Fig. 6 und 7 gezeigten, fettgedruckten Linien umschlossen ist. Der Bereich weist kleine, dreieckförmige Bereiche 1 bis 4 auf, und quadratische Bereiche 5, die jeweils einen Signalpunkt aufweisen.

Eine gerade Linie (i) weist die Beziehung QE = IE auf. Eine gerade Linie (ii) weist die Beziehung QE + IE = 8 (ausgedrückt als Dezimalzahl) auf. Wenn IQECMP gleich 1 ist, so ist daher IE nicht kleiner als QE. Dann wird der Bereich festgelegt, der in Fig. 10B durch a bezeichnet ist.

Wenn ADD8 gleich 1 ist, so ist das Ergebnis der Addition von IE und QE nicht kleiner als 8 (ausgedrückt als Dezimalzahl) Dann wird in Fig. 10B der durch b bezeichnete Bereich festgelegt.

Daher werden die kleinen, dreieckförmigen Bereiche 1 bis 4 aus der gegenseitigen Beziehung zwischen dem mit a in Fig. 10B bezeichneten Bereich im Falle von IQECMP = 1, welcher im Falle von IQECMP = 0 ein umgekehrter Bereich wird, und dem durch b in Fig. 10B bezeichneten Bereich im Falle von ADD8 = 1 erhalten, der im Falle von ADD8 = 0 ein umgekehrter Bereich wird.

Betrachtet man beispielsweise den Bereich 2, so wird der Bereich 2 dadurch ausgebildet, daß ein umgedrehter Bereich des mit a im Falle von IQECMP = 0 bezeichneten Bereichs und der durch b bezeichnete Bereich überlappt werden.

Fig. 11 zeigt die Beziehung zwischen jedem Bereich I und jeder Bereichsbedingung 11 entsprechend den Auswahlsignalen SELI und SELQ.

Aus Fig. 11 wird deutlich, daß der voranstehend beschriebene Bereich 2 in Form eines kleinen Dreiecks festgelegt wird, wenn die Bereichsbedingung (II) so ist, daß ID nicht gleich QD ist, IQECMP gleich 0 ist und ADD8 gleich 1 ist.

In Fig. 8 führen die zweiten Entfernungsberechnungstabellen- Bearbeitungsschaltungen 110 bis 113 die Bearbeitung für die Bereiche durch, die außerhalb der fettgedruckten Linien in den Entfernungsberechnungstabellen der Untermengen A und B vorgesehen sind, die in den Fig. 6 und 7 dargestellt sind.

Die Ausgangssignale der Entfernungsberechnungstabellen- Bearbeitungsschaltungen 110 und 111 werden gültig, wenn das 128-wertige QAM-System verwendet wird, und die Ausgangssignale der Entfernungsberechnungstabellen- Bearbeitungsschaltungen 112 und 113 werden gültig, wenn das 64-wertige QAM-System verwendet wird, und zwar durch Steuern der Auswahlgates 120 bis 123, die später noch genauer beschrieben werden, mit einem MODE-Signal, als einem Umschaltsignal, welches auf das 128-wertige QAM-System oder das 64-wertige QAM-System umschaltet.

Betrachtet man beispielsweise die Entfernungsberechnungstabellen-Bearbeitungsschaltungen 112 und 113, so führen die Schaltungen 112 und 113 jeweils die Bearbeitung für die Bereiche durch, die außerhalb der fettgedruckten Linien in den Entfernungsberechnungstabellen der Untermengen A und B von Fig. 6 und 7 vorgesehen sind.

Die Signale SELI und SELQ zur Auswahl des Ausdrucks zur Berechnung der euklidischen Entfernung in dem außerhalb fettgedruckter Linien vorgesehenen Bereich werden daher auf der Grundlage der Hauptsignale ID und QD, der Fehlersignale IE und QE, und der Signale IQECMP und ADD8 ausgegeben, die von der ersten Entfernungsberechnungstabellen- Bearbeitungsschaltung 110 ausgegeben werden. Darüber hinaus wählt das Signal SL den Bereich aus, der von fettgedruckten Linien umschlossen ist, sowie den Bereich, der außerhalb der fettgedruckten Linien in der Entfernungsberechnungstabellen Bearbeitungsschaltung vorgesehen ist.

Die zweiten Entfernungsberechnungstabellen- Bearbeitungsschaltungen 110 bis 113 können durch eine Vergleichsschaltung, eine Addierschaltung und einen Dekodierer gebildet werden, ebenso wie bei den ersten Entfernungsberechnungstabellen-Bearbeitungsschaltungen 100 und 101.

Der Betriebsablauf wird beispielhaft anhand einer Entfernungsberechnungstabelle des 128-wertigen QAM-Systems erläutert. Zur Vereinfachung ist nur eine Untermenge A der Entfernungsberechnungstabelle in Fig. 12 gezeigt, wenn das 128-wertige QAM-System verwendet wird. Fig. 13 zeigt einen Teil, der aus der Entfernungsberechnungstabelle für das 128- wertige QAM-System ausgeschnitten ist, ebenso wie bei Fig. 10. Der Bereich umfaßt kleine Bereiche 1 bis 8, die außerhalb der fettgedruckten Linien angeordnet sind, und der Bereich 9 ist ein Abschnitt des Bereiches, der von den fettgedruckten Linien umschlossen ist.

Fig. 14 zeigt die Beziehung zwischen dem Bereich I (den kleinen Bereichen 1 bis 8) und der Bereichsbedingung 11 (Eingänge in die Entfernungsberechnungstabellen- Bearbeitungsschaltungen 110 und 111), sowie die Auswahlsignale SELI und SELQ zur Auswahl des Ausdrucks für die Berechnung.

Wie bezüglich der Fig. 10 und 11 beschrieben, wird aus Fig. 13 deutlich, daß der kleine Bereich 4 entsprechend dem Ich-Hauptsignal ID = 0110, dem Qch-Hauptsignal QD = 1101, dem Signal IQECMP = 1 und dem Signal ADD8 = 0 festgelegt wird. Die Auswahlsignale SELI = 00 und SELQ = 01 entsprechen dem Bereich 4 und werden ausgegeben.

Wie in Fig. 8 gezeigt steuert das MODE-Signal, welches "0" wird, wenn das 64-wertige QAM-System verwendet wird, und welches "1" wird, wenn das 128-wertige QAM-System verwendet wird, die Auswahlgates 120 bis 123.

Wenn das MODE-Signal gleich 0 ist, so wählen die Auswahlgates 120 und 122 die Auswahlsignale SELI und SELQ und machen diese gültig, welche von den zweiten Entfernungsberechnungstabellen-Bearbeitungsschaltungen 112 und 113 für das 64-wertige QAM-System ausgegeben werden. Die Auswahlgates 121 und 123 wählen das Signal SL aus und machen dieses gültig, welches den Bereich auswählt, welches von den fettgedruckten Linien umschlossen ist, und den Bereich, der außerhalb der fettgedruckten Linien vorgesehen ist, in der Entfernungsberechnungstabelle.

Wenn das MODE-Signal gleich 1 ist, so wählen die Auswahlgates 120 und 122 sowie 121 und 123 die Auswahlsignale SELI und SELQ aus und machen diese gültig, sowie das Signal SL zur Auswahl des von den fettgedruckten Linien umschlossenen Bereiches und des außerhalb der fettgedruckten Linien in der Entfernungsberechnungstabelle vorgesehenen Bereiches, wobei diese Signale von den zweiten Entfernungsberechnungstabellen- Bearbeitungsschaltungen 110 und 111 für das 128-wertige QAM- System ausgegeben werden.

Auf diese Weise geben die Auswahlgates 120 und 122 die Auswahlsignale SELI und SELQ für die Bereiche aus, die außerhalb der fettgedruckten Linien in der Entfernungsberechnungstabelle der Untermenge A in dem 128- wertigen QAM-System oder dem 64-wertigen QAM-System vorgesehen sind, welche durch das MODE-Signal und die Auswahlsignale SELI und SELQ ausgewählt wird, für die Bereiche, die außerhalb der fettgedruckten Linien in der Entfernungsberechnungstabelle der Untermenge B vorgesehen sind.

Weiterhin geben die Auswahlgates 121 und 123 das Signal SL zum Festlegen des von den fettgedruckten Linien umschlossenen Bereiches und des außerhalb der fettgedruckten Linien in der Entfernungsberechnungstabelle der Untermenge A vorgesehenen Bereiches für das 64-wertige QAM-System oder das 128-wertige QAM-System aus, welches durch das MODE-Signal ausgewählt wird, sowie das Signal SL zum Festlegen des von den fettgedruckten Linien umschlossenen Bereiches und des außerhalb der fettgedruckten Linien vorgesehenen Bereiches in der Entfernungsberechnungstabelle der Untermenge B.

Daher gibt das Auswahlgate 124 die Auswahlsignale SELI und SELQ aus, die von der ersten Entfernungsberechnungstabellen- Bearbeitungsschaltung 100 der Untermenge A oder dem Auswahlgate 120 ausgegeben werden, oder die Auswahlsignale SELI und SELQ, die von der zweiten Entfernungsberechnungstabellen-Bearbeitungsschaltung 110 für das 64-wertige QAM-System oder 112 für das 128-wertige QAM- System ausgegeben werden, welches durch das Auswahlgate 120 ausgewählt wird, entsprechend dem Signal SL, welches den von den fettgedruckten Linien umschlossenen Bereich und den außerhalb der fettgedruckten Linien in der Entfernungsberechnungstabelle der Untermenge A vorgesehenen Bereich festlegt, der von dem Auswahlgate 121 ausgewählt wird.

Das Auswahlgate 125 gibt die Auswahlsignale SELI und SELQ aus, die von der ersten Entfernungsberechnungstabellen- Bearbeitungsschaltung 101 der Untermenge B ausgegeben werden, oder die Auswahlsignal SELI und SELQ, die von der zweiten Entfernungsberechnungstabellen-Bearbeitungsschaltung 111 für das 64-wertige QAM-System oder der Schaltung 113 für das 128- wertige QAM-System der Untermenge B ausgegeben werden, ausgewählt durch das Auswahlgate 122 entsprechend dem Signal SL, welches den Bereich festlegt, der von fettgedruckten Linien umschlossen ist, und den Bereich, der außerhalb der fettgedruckten Linien vorgesehen ist, in der Entfernungsberechnungstabelle der Untermenge B, die von dem Auswahlgate 123 ausgewählt wird.

In Fig. 8 geben die Kodierschaltungen 130 bis 133 die Ich- oder Qch-Komponente der euklidischen Entfernung aus, die entsprechend den Auswahlsignalen SELI und SELQ berechnet wird, die von den Auswahlgates 124 und 125 ausgegeben werden, und entsprechend den Eingangsfehlersignalen IE und QE.

Die Dekodierschaltungen 130 bis 133 empfangen SL, welches von der zweiten Entfernungsberechnungstabellen- Bearbeitungsschaltung 112 oder 113 ausgegeben wird, wenn das 64-wertige QAM-System eingesetzt wird, das Auswahlsignal SEL, welches durch SL ausgewählt wird, das von der zweiten Entfernungsberechnungstabellen-Bearbeitungsschaltung 110 oder 111 ausgegeben wird, wenn das 128-wertige QAM-System verwendet wird, sowie ein Fehlersignal D, und geben die Ich- oder Qch-Komponente der euklidischen Entfernung als ein Signal BRNT aus.

Weiterhin gibt die Dekodierschaltung 130 die Ich-Komponente der euklidischen Entfernung der Entfernungsberechnungstabelle der Untermenge A aus, die Dekodierschaltung 131 gibt die Qch- Komponente der euklidischen Entfernung der Entfernungsberechnungstabelle der Untermenge A aus, die Dekodierschaltung 132 gibt die Ich-Komponente der euklidischen Entfernung der Entfernungsberechnungstabelle der Untermenge B aus, und der Dekodierer 133 gibt die Qch- Komponente der euklidischen Entfernung der Entfernungsberechnungstabelle der Untermenge B aus.

Fig. 15 zeigt ein Beispiel für die Beziehungen zwischen den Eingangssignalen und Ausgangssignalen der Dekodierschaltungen. In Fig. 15 entspricht das Auswahlsignal SEL dem Ausdruck zur Berechnung der euklidischen Entfernung. Aus der Entfernungsberechnungstabelle wird deutlich, daß das Eingangsfehlersignal D die Maximalgröße 8 aufweist, so daß das Signal D durch 3 Bits ausgedrückt wird.

Der entsprechende berechnete Wert kann dadurch erhalten werden, daß das Eingangsfehlersignal D durch eine Dezimalzahl ausgedrückt wird, und der Dezimalzahlwert an den Ausdruck zur Berechnung der euklidischen Entfernung angelegt wird. Dann werden die oberen 4 Bits des berechneten Wertes als BRNT ausgegeben, welches von der Dekodierschaltung ausgegeben wird. Ist die euklidische Entfernung größer als 64, so gibt BRNT den Maximalwert "1111" aus.

In Fig. 8 addieren die Addierschaltungen 140 und 141 das Auswahlsignal BRNT der euklidischen Entfernungen der Ich- und Qch-Komponenten pro Untermenge A und B. Daher kann jedes Quadrat der Entfernungen von den Signalpunkten erhalten werden.

Ein Beispiel wird auf der Grundlage von Fig. 11 überlegt. Die eulidische Entfernung ist das Auswahlsignal SELI = 0 0 und das Signal SELQ = 0 0 in einem quadratischen Bereich mit einem Signalpunkt. Daher gibt die Dekodierschaltung 130 den Wert entsprechend (4 - D)² an den Addierer 140 aus. Die Dekodierschaltung 131 gibt ebenfalls den Wert entsprechend (4 - D)² an den Addierer 140 aus. Dann addiert der Addierer 140 die von den Dekodierschaltungen 130 und 131 ausgegebenen Werte, und gibt den Wert (4 - D)² + (4 - D)² aus. Weiterhin ist in dem Bereich 3 die euklidische Entfernung die Auswahlsignale SELI = 1 0 und SELQ = 0 0. Daher gibt gleichzeitig die Addierschaltung 141 den Wert von (12 - D)² + 4 - D)² aus.

Die Ausgangssignale der Addierschaltungen 140 und 141 werden über ODER-Schaltungen 150 und 151 als Signale BMA und BMB ausgegeben.

Bei der vorliegenden Erfindung wird ein Verfahren zur Berechnung der euklidischen Entfernung aus drei Arten von Ausdrücken für die Berechnung ausgewählt, die in Fig. 15 gezeigt sind, und die Logik wird nur durch ein Signal SEL aus 2 Bits ausgedrückt, um den Ausdruck für die Berechnung auszuwählen, und durch ein Fehlersignal D von 3 Bits, ohne irgendeine tatsächliche Berechnung. Unter Verwendung eines Dekodierers mit derartigen Funktionen kann die vorliegende Erfindung dieselben Funktionen wie Subtraktion und Multiplikation mit hoher Geschwindigkeit durchführen, und die Anzahl an Basiszellen minimalisieren.

Die Signale BMA und BMB, welche die euklidischen Entfernungen zu den Untermengen A und B zeigen, werden wie in Fig. 1 gezeigt in den C1-Dekodierer 2 eingegeben. Der C1-Dekodierer 2 dekodiert einen Code (C1) des Pegels 1 entsprechend dem Prinzip der Viterbi-Dekodierung. Der Dekodierer 2 findet eine Hamming-Entfernung (einen Zweigmetrikwert) zwischen einem empfangenen Code und dem Zweigcode und erhält einen Pfadmetrikwert in jedem Schaltungsknoten.

Dann wählt der C1-Dekodierer 2 den kleineren Wert aus den Summen des Zweigmetrikwerts und des Pfadmetrikwertes aus, und speichert die Summe als einen Pfadmetrikwert. Weiterhin vergleicht der Dekodierer 2 den Pfadmetrikwert zwischen Bedingungen und findet eine Bedingung mit einem Minimalwert. Dann findet der Dekodierer 2 einen Pfad von dem Inhalt des Pfadspeichers entsprechend der Bedingung oder dem Zustand des Minimalwerts und gibt dies als dekodierten Code aus.

Genauer gesagt führt der Dekodierer 2 eine akzeptierbare Rechnung auf der Grundlage der euklidischen Entfernung zu den Untermengen A (C1 = 0) und B (C1 = 1) durch, um das Dekodierergebnis zu erhalten. Die Dekodierung kann an der Position der Daten angehalten werden, die nicht kodiert ist (Rahmenbit). Daher wird der Steuertakt durch eine Eingabe von C1EN, DLSL, EN, C2EN, FDEN oder dergleichen vorgegeben, wie voranstehend in Bezug auf Fig. 1 erläutert wurde.

Ein Freischaltsignal C1EN zum Dekodieren, ein Taktimpuls DLSL zur Korrektur der Amplitude der Datenlänge entsprechend den Einführungsrahmenbits, und ein Freischaltsignal EN zum seriellen Umwandeln des Ergebnisses der Dekodierung werden in den C1-Dekodierer 2 neben der euklidischen Entfernung BMA zu dem Signalpunkt der Untermenge A und der euklidischen Entfernung BMB zu dem Signalpunkt der Untermenge B eingegeben.

Fig. 16 zeigt ein Blockschaltbild eines Konstruktionsbeispiels für den C1-Dekodierer 2. Der C1- Dekodierer 2 dekodiert C1-kodierte Daten, welche faltungskodierte Daten des Pegels 1 darstellen.

2 (DEC1) der Fig. 2 und 3 zeigt den Takt jedes Signals, welches in den C1-Dekodierer 2 eingegeben bzw. von diesem ausgegeben wird. In den Fig. 2 und 3 bezeichnen von einem Kreis umschlossene Zahlen in DEC1 Dezimalzahlen.

In Fig. 16 akkumuliert eine Zweigmetrik-Akkumulatorschaltung 21 die euklidische Entfernung pro Codelänge von 3 Bits und berechnet einen Zweigmetrikwert pro kodierte Daten, die 8 Wege darstellen.

Die Signale BMA und BMB, welche die euklidische Entfernung angeben, Taktimpulse BMSL0 und BMSLI, die angeben, welcher unter drei Takten für einen Code verwendet wird, und ein Löschsignal XBMCL werden in die Zweigmetrik- Akkumulatorschaltung 21 eingegeben. Die Schaltung 21 erzeugt Größen BM0 bis BM7 und gibt diese aus.

BM0 bedeutet einen Zweigmetrikwert, wenn die Empfangsdaten gleich (0, 0, 0) sind. Gleichzeitig sind BM1 bis BM7 Zweigmetrikwerte, wenn die Empfangsdaten gleich (0, 0, 1) bis (1, 1, 1) sind.

Fig. 17 ist ein Blockschaltbild einer Zweigmetrik- Akkumulatorschaltung 21. Die Zweigmetrik-Akkumulatorschaltung 21 weist Addierer 210 bis 217 auf, Flip-Flops 2100 bis 2107, UND-Gates 2110 bis 2117 entsprechend jedem der Zweigmetrikwerte BM0 bis BM7. Weiterhin weist die Schaltung 21 acht Akkumulatorschaltungen auf, die durch Rückkopplung der Ausgänge der UND-Gates 2110 bis 2117 auf die Eingänge der Addierer 210 bis 217 gebildet werden.

Wenn ein Löschsignal XBMCL in die UND-Gates 2100 bis 2117 eingegeben wird, so wird der akkumulierte Wert gelöscht. Weiterhin werden die Signale BMA und BMB, welche die euklidische Entfernung anzeigen, in die Addierer 210 bis 217 der acht Akkumulatorschaltungen durch Selektoren 2121 bis 2126 zum Zeitpunkt eines vorbestimmten Taktes von drei Takten (0 bis 2) eingegeben, angezeigt in Klammern.

Beispielsweise wird das Signal BMA, welches die euklidische Entfernung angibt, in den Addierer 211 zum Zeitpunkt des Taktes (0, 1) eingegeben. Das Signal BMB, welches die euklidische Entfernung angibt, wird zum Zeitpunkt des Taktes (2) eingegeben. Das Signal BMA, welches die euklidische Entfernung angibt, wird in den Addierer 210 zum Zeitpunkt des Taktes (0, 1, 2) eingegeben, also zu jedem Taktzeitpunkt. Das Signal BMP, welches die euklidische Entfernung angibt, wird in den Addierer 217 zum Zeitpunkt (0, 1, 2) eingegeben, also zu jedem Taktzeitpunkt.

Die auf diese Weise erhaltenen Zweigmetrikwerte BM0 bis BM7 werden in die Additions-, Vergleichs- oder Auswahlschaltung (ACS) 22 eingegeben (vgl. Fig. 16). ACS 22 addiert den Pfadmetrikwert unter der Bedingung, bevor Signale eingegeben werden, zu einem Zweigmetrikwert eines Eingangssignals, um den Pfadmetrikwert unter der Bedingung nach der Eingabe von Signalen aufzufinden. Die Anzahl an Bedingungen ist gleich 8. Vier Übergangswege können für jede Bedingung betrachtet werden.

Daher vergleicht ACS 22 vier Wege von Pfadmetrikwerten und wählt das Minimum unter den vier Wegen aus. Dann gibt ACS 22 sowohl den ausgewählten Pfadmetrikwert als auch die Auswahlbedingung aus. Neben den Zweigmetrikwerten BM0 bis BM7 wird ein Taktimpuls PMEN, der den Freischaltzustand des Pfadmetrikwertes anzeigt, in ACS 22 eingegeben.

Werte PS0 bis PS7, welche die Auswahlbedingungen für jeden Pfad anzeigen, und auf Bedingungen 0 bis 7 übertragen werden, werden von ACS 22 ausgegeben. Die Pfadmetrikwerte PM0 bis PM7, die jeweils die Bedingungen 0 bis 7 zeigen, werden ausgegeben.

Fig. 18 ist ein Konstruktionsbeispiel für ACS 22. ACS 22 weist acht Additions-, Vergleichs- und Auswahlschaltungen 220 bis 227 entsprechend acht Bedingungen 0 bis 7 auf. Die Konstruktion jeder Additions-, Vergleichs- und Auswahlschaltung 220 bis 227 ist jeweils die gleiche. Jede der Additions-, Vergleichs- und Auswahlschaltungen 220 bis 227 weist Eingangsklemmen P0 bis P3 und B0 bis B3 auf, sowie Ausgangsklemmen PM, PS0 und PS1.

Kombinationen der Pfadmetrikwerte PM0 bis PM7, die in die Eingangsklemmen P0 bis P3 und B0 bis B3 eingegeben werden, unterscheiden sich von denen jeder der Additions-, Vergleichs- und Auswahlschaltungen 220 bis 227. Entsprechend den Kombinationen werden die Ausgangssignale an den Ausgangsklemmen PM, PS0 und PS1 unterschiedlich. Fig. 18 zeigt die Eingangs- und Ausgangssignale bei jeder Additions-, Vergleichs- und Auswahlschaltung.

Fig. 19 zeigt im einzelnen den Aufbau der Additions-, Vergleichs- und Auswahlschaltung 220. Die Additions-, Vergleichs- und Auswahlschaltung 220 besteht aus vier Addierschaltungen 2200 bis 2203, drei Vergleichsschaltungen 2210 bis 2212, vier Auswahlschaltungen 2220 bis 2223, und drei Zwischenspeicherschaltungen 2230 bis 2232.

Jede der Addierschaltungen 2200 bis 2203 stellt jeweils die Summe korrespondierender Eingangsklemmen P0 und B0, P1 und B1, P2 und B2, und P3 und B3 fest. Die Vergleichsschaltung 2210 vergleicht die Ausgangssignale der Addierschaltungen 2200 und 2201. Wenn das Ausgangssignal der Addierschaltung 2200 größer ist jenes der Addierschaltung 2201, so gibt die Vergleichsschaltung 2210 eine "0" aus.

Die Auswahlschaltung 2200 wählt das kleinere Ausgangssignal unter den Ausgangssignalen der Addierschaltungen 2200 und 2201 aus und gibt dieses aus, entsprechend dem Ausgangssignal der Vergleichsschaltung 2210.

Die Vergleichsschaltung 2211 vergleicht die Ausgangssignale der Addierschaltungen 2202 und 2203, und gibt eine "0" aus, wenn das Ausgangssignal der Addierschaltung 2202 größer ist als jenes der Addierschaltung 2203. Die Auswahlschaltung 2221 wählt das kleinere unter den Ausgangssignalen der Addierschaltungen 2202 und 2203 aus und gibt dieses aus.

Die Ausgangssignale der Auswahlschaltungen 2220 und 2221 werden in die Auswahlschaltung 2222 eingegeben. Gleichzeitig werden die Ausgangssignale der Auswahlschaltungen 2220 und 2221 in die Vergleichsschaltung 2212 eingegeben. Wenn das Ausgangssignal der Auswahlschaltung 2220 größer ist als jenes der Auswahlschaltung 2221, so gibt die Vergleichsschaltung 2212 eine "0" aus. Daher wählt die Auswahlschaltung 2222 das kleinere Ausgangssignal aus und gibt dieses aus, entsprechend dem Ausgangssignal der Vergleichsschaltung 2212.

Die Ausgangssignale der Vergleichsschaltungen 2210 und 2211 werden darüber hinaus der Auswahlschaltung 2223 zugeführt, um das kleinere Ausgangssignal entsprechend dem Ausgangssignal der Vergleichsschaltung 2212 auszugeben.

Das Ausgangssignal der Auswahlschaltung 2222 wird in die Zwischenspeicherschaltung 2230 gegeben, das Ausgangssignal der Auswahlschaltung 2223 wird der Zwischenspeicherschaltung 2231 zugeführt, und das Ausgangssignal der Vergleichsschaltung 2212 wird an die Zwischenspeicherschaltung 2232 abgegeben, um einen gültigen Wert durch den Taktimpuls PMEN zwischenzuspeichern.

Infolge des voranstehend geschilderten Aufbaus wird der Minimalwert, der aus den Ausgangssignalen der Addierschaltungen 2200 bis 2203 ausgewählt wird, an jede PM- Klemme der ACS-Schaltungen 220 bis 227 ausgegeben, und der aus den Ausgangssignalen der Addierschaltungen 2200 bis 2203 ausgewählte Minimalwert wird durch 2 Bits entsprechend den Klemmen PS0 und PS1 festgelegt.

Fig. 20 ist ein detailliertes Konstruktionsbeispiel für einen in Fig. 16 gezeigten Pfadspeicher 23. Der Pfadspeicher 23 wird durch 24 Speicherstufen gebildet, die auf der Grundlage des ausgewählten Bedingungspfades arbeiten. PS0 bis PS7, die von ASC 22 ausgegeben werden, werden in den Pfadspeicher 23 eingegeben. Weiterhin stellt PMEN einen Taktimpuls dar, welcher den Freischaltzustand der eingegebenen Daten anzeigt. PT0 bis PT7 werden an die Ausgangsklemmen des Pfadspeichers 23 ausgegeben.

PS0 bis PS7 zeigen den Auswahlzustand oder die Auswahlbedingung von Pfaden an, von denen jeder auf die Bedingung 0 übertragen wird. Die Ausgangssignale PT0 bis PT7 bedeuten dekodierte Daten, wenn jedes Ende verbleibender Pfade die Bedingung 0 ist.

Die Fig. 21 und 22 zeigen detaillierte Konstruktionsbeispiele für zwölf Pfadspeichermodule 230 bis 239, 2390 und 2391, welche den Pfadspeicher 23 bilden. Insbesondere zeigt Fig. 21 im einzelnen den Aufbau des ersten Pfadspeichermoduls (PMPF) 230.

In Fig. 21 weist das erste Pfadspeichermodul 230 erste Auswahlgates 2301 bis 2308 auf, zweite Auswahlgates 2321 bis 2328, sowie Zwischenspeicherschaltungen 2311 bis 2318 und 2331 bis 2338.

Das erste Pfadspeichermodul 230 besteht aus acht Auswahlschaltungen. Jede Auswahlschaltung weist ein erstes Auswahlgate 2301 auf, eine Zwischenspeicherschaltung 2311, ein zweites Auswahlgate 2321, und eine Zwischenspeicherschaltung 2331.

Der Betriebsablauf wird auf der Grundlage der ersten Auswahlschaltung beschrieben, welche aus dem ersten Auswahlgate 2301, der Zwischenspeicherschaltung 2311, dem zweiten Auswahlgate 2321 und der Zwischenspeicherschaltung 2331 besteht. Die Pfadnummern "0" und "2", die jeweils durch 2 Bits ausgedrückt werden, werden in das erste Auswahlgate 2301 eingegeben.

Das erste Bit in den 2 Bits von PS0, die von ASC 22 ausgegeben werden, wird darüber hinaus als ein Auswahlsignal in das erste Auswahlgate 2301 eingegeben. Daher wird eine der beiden Pfadnummern, nämlich "0" oder "2", die in das erste Auswahlgate 2301 eingegeben werden, ausgewählt und ausgegeben, entsprechend dem Auswahlsignal PS0.

Das Ausgangssignal des ersten Auswahlgates 2301 wird in der ersten Zwischenspeicherschaltung 2311 zwischengespeichert. Weiterhin wird das Ausgangssignal des ersten Auswahlgates 2301 über die Zwischenspeicherschaltung 2311 in das zweite Auswahlgate 2321 eingegeben. Dann werden andere Ausgangssignale von Auswahlgates, nämlich der ersten Auswahlgates 2302, 2305 und 2306, in das zweite Auswahlgate 2301 eingegeben.

Daher führt das zweite Auswahlgate 2321 eine solche Steuerung durch, daß es einen unter vier Eingängen entsprechend von Ausgangssignalen mit 2 Bit von PS0 von ASC 22 auswählt. Weiterhin wird das in dem zweiten Auswahlgate 2321 ausgewählte Ausgangssignal durch die zweite Zwischenspeicherschaltung 2331 zwischengespeichert, und als PO0 ausgegeben.

Fig. 22 ist ein Blockschaltbild, welches im einzelnen den Aufbau des Pfadspeichermoduls (PMPT) 231 zeigt, stellvertretend für die Pfadspeichermodule (PMPT) 231 bis 239, 2390 und 2391. Das Pfadspeichermodul 231 weist denselben Aufbau auf wie das erste Pfadspeichermodul 230. Allerdings werden PO0, bis PO7, die von dem ersten Pfadspeichermodul (PMPF) 230 ausgegeben werden, in die Eingangsklemmen P10 bis P17 eingegeben, zusätzlich zu den Ausgangssignalen PS0 bis PS7 von ASC 22.

Weiterhin weisen die ersten Auswahlgates 2341 bis 2348 vier Eingangsklemmen auf, in welche vier von den Signalen PO0 bis PO7, die in die entsprechenden Eingangsklemmen P10 bis P17 eingegeben werden, eingegeben werden. Beispielsweise werden PO0, PO1, PO4 und PO5, die von dem ersten Pfadspeichermodul 230 ausgegeben werden, und in die Eingangsklemmen P10, P11, P14 und P15 eingegeben werden, in das erste Auswahlgate 2341 des Pfadspeichermoduls 231 eingegeben.

Eines der Signale PO0, PO1, PO4 und PO5 wird durch 2 Bits von PS0 ausgewählt, das von ASC 22 ausgegeben wird, und ausgegeben. Der übrige Aufbau ist ebenso wie bei dem im Zusammenhang mit Fig. 21 erläuterten ersten Pfadspeichermodul 231.

Die Ausgangssignale PO0 bis PO7 werden von dem Pfadspeichermodul 231 ausgegeben, ebenso wie bei dem ersten Pfadspeichermodul 230. Wie in Fig. 19 dargestellt ist, werden die Ausgangssignale PO0 bis PO7 dann mit den folgenden Pfadspeichermodulen 232 bis 239, 2390 und 2391 verbunden.

Die Ausgangssignale PT0 bis PT7 werden von dem Pfadspeichermodul 2391 an der Endstufe ausgegeben. Jedes der Signale PT0 bis PT7 bedeutet dekodierte Daten, wenn das Ende des verbleibenden Pfades die Bedingung 0 aufweist, oder Daten, die durch Dekodieren der C1-kodierten Daten erhalten werden, wenn das Ende des verbleibenden Pfades die Bedingung 7 aufweist.

Fig. 23 ist ein Blockschaltbild, welches im einzelnen ein Konstruktionsbeispiel für die Auswahlschaltung 27 gemäß Fig. 16 für den wünschenswertesten Pfad zeigt. Die Schaltung 24 vergleicht die von ASC 22 ausgegebenen Pfadmetrikwerte PM0 bis PM7, und wählt die dekodierten Daten PT0 bis PT7, die von dem Pfadspeicher 23 ausgegeben werden, entsprechend dem Minimalwert aus und gibt sie aus.

In Fig. 23 werden acht dekodierte Daten PT0 bis PT7 von dem Pfadspeicher 23 in das Auswahlgate 240 eingegeben. Eines der dekodierten Daten wird entsprechend der Kombination der drei Ausgangssignale ausgewählt, die in den Zwischenspeicherschaltungen 2421 bis 2423 zwischengespeichert sind. Das dekodierte Datum wird über eine Zwischenspeicherschaltung 2424 ausgegeben.

Die Kombination von drei Ausgangssignalen, die in den Zwischenspeicherschaltungen 2421 bis 2423 zwischengespeichert ist, entspricht einem Code zur Festlegung des Minimalwertes unter den Pfadmetrikwerten PM0 bis PM7. Der Code zum Festlegen des Minimalwertes unter den Pfadmetrikwerten PM0 bis PM7 wird entsprechend der Struktur der Komparatoren 2401 bis 2407 und der Auswahlgates 2411 bis 2420 festgelegt, die in Fig. 23 gezeigt sind.

Der Komparator 2401 vergleicht die Größe der Pfadmetrikwerte PM0 und PM1, der Komparator 2402 vergleicht die Größe der Pfadmetrikwerte PM2 und PM3, der Komparator 2403 vergleicht die Größe der Pfadmetrikwerte PM4 und PM5, und der Komparator 2404 vergleicht die Größe der Pfadmetrikwerte PM6 und PM7.

Die Komparatoren geben "1" aus, wenn A größer als B ist, und anderenfalls geben sie "0" aus. Die Auswahlgates 2411 bis 2414 sind so gesteuert, daß sie den kleineren Wert von A und B ausgeben, auf der Grundlage des Vergleichsergebnisses in den Komparatoren 2401 bis 2404.

Die Komparatoren 2405 und 2406 vergleichen jeweils die Ausgangssignale der Auswahlgates 2411 und 2412 bzw. der Auswahlgates 2413 und 2414, und geben "1" aus, wenn A größer als B ist, und geben anderenfalls "0" aus.

Das Auswahlgate 2415 gibt den kleinsten Wert unter den Pfadmetrikwerten PM0 bis PM3 aus, auf der Grundlage des Vergleichsergebnisses in dem Komparator 2405. Das Auswahlgate 2416 wählt das Ausgangssignal der Komparatoren 2401 und 2402 aus und gibt dieses aus, auf der Grundlage des Vergleichsergebnisses in dem Komparator 2405, um den kleinsten Wert unter den Pfadmetrikwerten PM0 bis PM3 festzulegen.

Gleichzeitig gibt das Auswahlgate 2417 den kleinsten Wert aus, der unter den Pfadmetrikwerten PM4 bis PM7 ausgewählt wird, auf der Grundlage des Vergleichsergebnisses in dem Komparator 2406. Das Auswahlgate 2418 wählt die Ausgangssignale der Komparatoren 2403 und 2404 aus und gibt diese aus, auf der Grundlage des Vergleichsergebnisses in dem Komparator 2406, um den kleinsten Wert unter den Pfadmetrikwerten PM4 bis PM7 festzulegen.

Der Komparator 2407 gibt den kleineren Wert aus, der aus den Ausgangssignalen der Auswahlgates 2415 und 2417 ausgewählt wird, also den kleinsten Wert der Pfadmetrikwerte PM0 bis PM7, und führt eine Zwischenspeicherung dieses Wertes in der Zwischenspeicherschaltung 2423 durch, auf der Grundlage des PMEN-Impulses.

Die Auswahlgates 2419 und 2420 legen den kleinsten Wert fest, der aus den Pfadmetrikwerten PM0 bis PM7 ausgewählt wird, auf der Grundlage des Vergleichsergebnisses in dem Komparator 2407, und speichern ihn zwischen in den Zwischenspeicherschaltungen 2421 und 2422.

Dann steuern die Auswahlgates 2419 und 2420 das Auswahlgate 240 so, daß es den kleinsten Pfadmetrikwert ausgibt, der unter den voranstehend geschilderten Pfadmetrikwerten PM0 bis PM7 ausgesucht wird, auf der Grundlage der Zwischenspeicherdaten in den Zwischenspeicherschaltungen 2421 bis 2423.

Wie wiederum aus Fig. 16 hervorgeht, wird ein Ausgangssignal von einer Auswahlschaltung 24 für den akzeptierbarsten Pfad in eine Datenlängenkorrekturschaltung (STUFF) 25 eingegeben. Dann führt die Schaltung 25 die Korrektur der Datenlänge durch, um ein Rahmenbit einzufügen, entsprechend dem Ergebnis der Dekodierung, welches von der Auswahlschaltung 24 für den akzeptierbarsten Pfad ausgegeben wird.

Daher wandelt die Datenlängenkorrekturschaltung 25 Paralleldaten, welche das Dekodierergebnis angeben, in serielle Daten um, und erzeugt darüber hinaus einen Taktimpuls, der in dem Kodierer 3 verwendet wird, der nachstehend beschrieben wird.

Fig. 24 ist ein detailliertes Konstruktionsbeispiel für die Datenlängenkorrekturschaltung 25. Die Datenlängenkorrekturschaltung 25 weist sechst Stufen von Flip-Flops FF 250 auf, sowie ein Auswahlgate 251 zur Auswahl, ob das Dekodierergebnis DEC direkt ausgegeben wird, oder das Ergebnis DEC über sechs Flip-Flop-Stufen FF 250 durch einen Taktimpuls DLSL ausgegeben wird, um eine Datenlänge zu korrigieren, die durch das Einfügen eines Rahmenbits hervorgerufen wurde.

Weiterhin weist die Datenlängenkorrekturschaltung 25 einen ternären Zähler 254 auf, in welchen ein Freischaltsignal EN zum Umwandeln des Dekodierergebnisses in serielle Daten eingegeben wird, ein Auswahlgate 252 zum abwechselnden Schalten und Ausgeben des Ausgangssignals des Auswahlgates 251, und ein AND-Gate 253, welches eine negative Eingangsklemme aufweist.

Dann wird das Dekodierergebnis DTC1, welches durch Umwandlung des Ausgangssignals des C1-Dekodierers 2 (vgl. Fig. 1) in serielle Daten erhalten wird, von dem AND-Gate 253 ausgegeben. Weiterhin werden SL0 und SL1, die von dem ternären Zähler 254 ausgegeben werden, zu Betriebstakten des Kodierers (ENC) 3, der später beschrieben wird.

Wie wiederum aus Fig. 1A hervorgeht, wird das Ausgangssignal von dem C1-Dekodierer 2 in den Kodierer 3 eingegeben. Fig. 25 zeigt ein detailliertes Konstruktionsbeispiel für den Kodierer 3. Der Kodierer 3 führt eine Faltungs-Rückkodierung mit dem Dekodierergebnis des C1-Dekodierers 2 bei der Kodierrate von 2/3 durch. Die Kodierrate von 2/3 bedeutet eine gebundene Länge von 2 Bits, und Codereihen von 3 Bits. Das Dekodieren kann an dem Ort von Daten (Rahmenbit) angehalten werden, die nicht kodiert sind (vgl. 3 (ENC) im Zeitablaufdiagramm von Fig. 3).

In Fig. 25 wird jedes 1 Bit des Dekodierergebnisses, welches als parallele Daten des C1-Dekodierers 2 gezeigt ist, in zwei Klemmen DEC eingegeben. Das Freischaltsignal für den Kodierer 3 wird in die Klemme EN eingegeben. SL0 und SL1 bezeichnen Betriebstakte des Kodierers.

Der Kodierer 3 weist EOR-Gates 30 bis 32 auf. Das EOR-Gate 30 gibt die Bits des Dekodierergebnisses, welches in eine Klemme DEC eingegeben wird, unverändert aus. Weiterhin gibt das EOR- Gate 31 ein EXOR-Ergebnis zwischen dem Bit des Dekodierergebnisses, welches in eine Klemme DEC eingegeben wird, und dem Bit des Dekodierergebnisses aus, welches in eine andere Klemme DEC eingegeben wurde.

Die Flip-Flops FF 33 bis 35 verzögern Bits des Dekodierergebnisses, das in eine Klemme DEC eingegeben wurde, und des Dekodierergebnisses, das in eine andere Klemme DEC eingegeben wurde. Daher gibt das EOR-Gate 32 das Bit des Dekodierergebnisses aus, das in eine Klemme DEC eingegeben wurde, das Bit vor einem Bit des Dekodierergebnisses einer Klemme DEC, das Bit des Dekodierergebnisses, welches in eine andere Klemme DEC eingegeben wurde, und das Ergebnis eines EXOR-Vergleichs zwischen dem Bit vor einem Bit des Dekodierergebnisses, das in die andere Klemme DEC eingegeben wurde, und dem Bit vor zwei Bits.

Das Auswahlgate 36 wählt daraufhin die voranstehend beschriebenen Ausgangssignale von den EOR-Gates 30 bis 32 entsprechend den Betriebstakten SL0 und SL1 des Kodierers aus und gibt sie aus.

Fig. 26 zeigt ein detailliertes Konstruktionsbeispiel für die in Fig. 1 gezeigten C2-Zweigmetrikwert- Berechnungsschaltung 4. Die C2-Zweigmetrikwert- Berechnungsschaltung 4 wird mit einem Hauptsignal ID der Ich- Komponente versorgt, einem Fehlersignal IE und einem Hauptsignal QD der Qch-Komponente, und mit einem Fehlersignal QE, und berechnet die euklidische Entfernung des Codes (C2) des Pegels 2, auf der Grundlage eines Ausgangssignals des Kodierers 3.

Die Zeittakte von Eingangs- und Ausgangssignalen der C2- Zweigmetrikwert-Berechnungsschaltung 4 sind in vier (C2BMC) Zeitdiagrammen in den Fig. 2 und 3 dargestellt.

Die C2-Zweigmetrikwert-Berechnungsschaltung 4 berechnet die euklidische Entfernung zum Signalpunkt der Untermenge A (C2 = 0) und die euklidische Entfernung zum Signalpunkt der Untermenge B (C2 = 1), wenn C1 = 0 ist, und gibt diese aus. Darüber hinaus berechnet die Berechnungsschaltung 4 die euklidische Entfernung zum Signalpunkt der Untermenge A (C2 = 0) und die euklidische Entfernung zum Signalpunkt der Untermenge B (C2 = 1), wenn C1 = 1 ist, und gibt diese aus.

Die Berechnungsschaltung 4 kann den Betrieb auf die Verwendung des 64-wertigen QAM-Systems oder des 128-wertigen QAM-Systems umschalten, entsprechend dem Betriebsartumschaltsignal MODE.

Nunmehr wird eine Entfernungsberechnungstabelle des C2-Pegels für ein Paritätsbit erläutert. Wenn ein Fall mit einem C2- Pegel mit einem Fall eines C1-Pegels verglichen wird, so werden die Entfernungsberechnungstabellen nicht durch Untermengen A und B gebildet, sondern durch vier Untermengen A, B, C und D, die in den Fig. 27 bis 30 gezeigt sind. Die Fig. 27 bis 30 zeigen die Untermengen, wenn das 64-wertige QAM-System verwendet wird. Die Untermengen, die bei einer Verwendung des 128-wertigen QAM-Systems verwendet werden, sind in der Zeichnung nicht dargestellt.

Wie aus Fig. 26 hervorgeht, weist die C2-Zweigmetrikwert- Berechnungsschaltung 4 denselben grundlegenden Aufbau auf wie die in Fig. 8 beschriebene C1-Zweigmetrikwert- Berechnungsschaltung 1. Die Entfernungsberechnungstabellen- Bearbeitungsschaltungen 411 bis 414 weisen denselben Aufbau auf wie die Entfernungsberechnungstabellen- Bearbeitungsschaltungen 101 bis 113 der in Fig. 8 gezeigten C1-Zweigmetrikwert-Berechnungsschaltung 1.

In Fig. 26 weist eine Schaltung (PBSFT) 400 eine solche Funktion auf, daß sie den empfangenen Signalpunkt verschiebt, um dieselbe Entfernungsberechnungstabelle zu verwenden, selbst wenn C1 gleich 0 oder 1 in den Entfernungsberechnungstabellen-Bearbeitungsschaltungen (PFLBM0 und PFLBM1) 411 und 412 ist, unter Nutzung des Prinzips, daß die Entfernungsberechnungstabellen C und D (vgl. Fig. 29 und 30) dieselben Tabellen haben wie die Entfernungsberechnungstabellen A und B (vgl. die Fig. 27 und 28), wenn die Entfernungsberechnungstabellen C und D parallel verschoben werden.

Daher gibt die Schaltung (PBSFT) 400 die Eingabe A an die Klemmen SA (Untermenge A) und SB (Untermenge B) unverändert aus, wenn C1 = 0 ist. Die Schaltung 400 gibt die Zahl minus 1 von Hauptdaten der Qch-Komponente von der Klemme SA aus, um eine Entfernung zwischen den Untermengen C und D zu erhalten, und gibt die Zahl plus 1 an die Hauptdaten der Qch-Komponente von der Klemme SB aus.

Um die Entfernung zur Untermenge C in der Entfernungsberechnungstabelle A zu berechnen, werden die empfangenen Daten parallel um minus 1 in der Qch-Richtung verschoben. Um die Entfernung zur Untermenge B in der Entfernungsberechnungstabelle B zu berechnen, werden die empfangenen Daten parallel um plus 1 in der Qch-Richtung verschoben.

Die Entfernungsberechnungstabellen-Bearbeitungsschaltungen 413 und 414 werden zum Zeitpunkt der Verwendung des 64- wertigen QAM-Systems gültig gemacht. Die Schaltungen 413 und 414 entsprechen den Entfernungsberechnungstabellen- Bearbeitungsschaltungen 411 und 412. Daher werden die Entfernungsberechnungstabellen C und D gemeinsam dadurch bearbeitet, daß die Entfernungsberechnungstabellen A und B wie voranstehend geschildert verschoben werden.

Die Schaltung (PCENTBM) 410 bearbeitet einen Bereich, der durch fettgedruckte Linien in der Entfernungsberechnungstabelle umschlossen wird (vgl. Fig. 27 bis 30). Die Schaltung 410 gibt ISEL0 und QSEL0 für die Tabelle A (oder C) aus (vgl. Fig. 27 und 29), und ISEL1 und QSEL1 für die Tabelle B (oder D) als ein Signal zur Auswahl eines Ausdrucks zur Berechnung eines Zweigmetrikwertes.

Nunmehr wird die Beziehung zwischen einem Bereich und dem Auswahlsignal ISEL erläutert. Fig. 31 zeigt einen Abschnitt, der aus dem Bereich ausgeschnitten ist, der von fettgedruckten Linien in der Entfernungsberechnungstabelle A (vgl. Fig. 27) umschlossen wird, wenn C1 = 0 ist. In Fig. 31 werden nunmehr die Bereiche 1 bis 9 betrachtet. Fig. 32 zeigt die Beziehung zwischen jedem der Bereiche 1 bis 9, den Bereichsbedingungen und den Ausgangssignalen ISEL0, QSEL0.

Weiterhin bearbeitet die Entfernungsberechnungstabellen- Bearbeitungsschaltung 413 (oder 414) bei Verwendung des 64- wertigen QAM-Systems den Bereich außerhalb der fettgedruckten Linien in der Entfernungsberechnungstabelle 64A oder 64C (64B oder 64D) (vgl. die Fig. 27 bis 30).

Gleichzeitig bearbeitet die Entfernungsberechnungstabellen- Bearbeitungsschaltung 411 (oder 412) bei Verwendung des 128- wertigen QAM-Systems den Bereich außerhalb der fettgedruckten Linien in den Entfernungsberechnungstabellen 128A oder 128C (128B oder 128D). Zur Vereinfachung ist nur eine Untermenge A der Entfernungsberechnungstabelle bei Verwendung des 128- wertigen QAM-Systems in Fig. 33 dargestellt.

Jede Schaltung 411, 412, 413 oder 414 gibt Signale ISEL (1, 0) und QSEL (1, 0) aus, um einen Ausdruck zur Berechnung der euklidischen Entfernung auszuwählen, und gibt ein Signal SL aus, um den von fettgedruckten Linien umschlossenen Bereich von dem außerhalb der fettgedruckten Linien liegenden Bereich in der Entfernungsberechnungstabelle zu unterscheiden. Wenn das empfangene Signal in dem Bereich liegt, der in der Entfernungsberechnungstabelle von fettgedruckten Linien umschlossen ist, gibt die Schaltung SL = 0 aus, und anderenfalls SL = 1.

Als Beispiel wird ein Signal zur Auswahl der Bereichsbedingung und des Ausdrucks zur Berechnung des in Fig. 34 gezeigten Bereichs überlegt. Fig. 34 zeigt den Bereich, der aus dem durch B in Fig. 33 bezeichneten Abschnitt ausgeschnitten ist. In diesem Bereich wird der Bereich zwischen ID (0000) und IE (0001) und den Bereichen 1 bis 3 betrachtet. Fig. 35 ist eine Tabelle, welche die Bereiche angibt, jede der Bereichsbedingungen, und entsprechende Auswahlsignale ISEL und QSEL.

Beispielsweise wird die Bereichsbedingung des Bereichs 1 zu ID = 0001, QD = 1001, IE = 0 und QE = 0. Das entsprechende Auswahlsignal wird auf ISEL = 1 0 und QSEL = 0 1 eingestellt.

Die Bereichsbedingung des Bereiches 3 wird zu ID = 0001, QD = 0111, IE = 0 und QE = 1. Das entsprechende Auswahlsignal wird auf ISEL = 1 0, QSEL = 1 0 eingestellt.

In Fig. 26 sind die Dekodierschaltungen 430 und 433 ebenso ausgebildet wie die in Fig. 8 dargestellte Dekodierschaltung 130. Die Dekodierschaltungen 430 bis 433 geben Ich- und Qch- Komponenten der euklidischen Entfernung als BRNT aus, auf der Grundlage der Auswahlsignale SELI und SELQ, die von den Auswahlgates 424 und 425 ausgegeben werden, und der Eingangsfehlersignale IE und QE.

Fig. 36 zeigt die Entsprechung zwischen dem Auswahlsignal SEL und dem Ausdruck zur Berechnung des Zweigmetrikwertes. Ein berechneter Wert kann dadurch erhalten werden, daß ein Wert des Hauptsignals, ausgedrückt als Dezimalzahl, in D eingesetzt wird, welches in dem Ausdruck zur Berechnung des Zweigmetrikwertes angegeben ist.

Es wird der in Fig. 35 gezeigte Bereich 1 betrachtet. Das Auswahlsignal SEL ist gleich ISEL = 1 0 und QSEL = 0 1. Daher ist (12 - D)² + (4 + D)² als Ausdruck zur Berechnung des Zweigmetrikwertes angegeben. (12 - D)² wird von dem Dekodierer 430 ausgegeben, und (4 + D)² wird von der Dekodierschaltung 431 ausgegeben, und (12 - D)² und (4 + D)² werden in der Addierschaltung 440 addiert und werden zu (12 + D)² + (4 + D)².

In dem Bereich 3 sind die Auswahlsignale ISEL = 1 0 und QSEL = 1 0. Daher wird (12 - D)² + (12 - D)² von der Addierschaltung 440 ausgegeben.

Wenn die euklidische Entfernung größer als 128 wird, so gibt der Ausgang BRNT den Maximalwert 11111 aus.

Fig. 37A und 37B sind Konstruktionsbeispiele für den C1- Dekodierer (DEC2) 5 (vgl. Fig. 1). Der C1-Dekodierer 5 erhält die euklidische Entfernung zum Signalpunkt der Untermenge C (C2 = 0) und die euklidische Entfernung von der Untermenge D (C2 = 1), wenn C1 = 0 ist, entsprechend dem Ergebnis der C1-Dekodierung. Der C2-Dekodierer 5 dekodiert den C2-Code, der das Ergebnis der Paritätsarithmetik ist, auf der Grundlage der Eingabe von Entfernungen.

Die Fig. 38 und 39 zeigen Betriebsablaufzeitdiagramme, in welchen ein Signaltakt jedes Abschnitts in dem C2-Dekodierer (DEC2) 5 gemäß Fig. 36 einem Bezugszeichen entspricht. In den Fig. 38 und 39 werden die Zahlen in den Daten von SEL durch Hexadezimalzahlen angegeben.

In den Fig. 2 und 3 sind die Zeittakte für ein Freischalt- Eingangssignal C2EN zum Dekodieren in dem C2-Dekodierer 5 und ein Ausgangssignal DTC2 in den Fig. 2 und 3 in Beziehung auf die Signale gezeigt, die in anderen schematischen Blockschaltbildern gezeigt sind.

Weiterhin kann die Dekodierung an der Position von Daten (Rahmenbit: vgl. die Fig. 3 und 39) gestoppt werden, die nicht dekodiert werden.

In den Fig. 37A und 37B bezeichnen die Eingangssignale PBMA und PBMB jeweils die euklidische Entfernung zum Signalpunkt der Untermenge A (oder C) bzw. die euklidische Entfernung zum Signalpunkt der Untermenge B (oder D).

C2EN bezeichnet ein Freischaltsignal für die Dekodierung. Weiterhin bezeichnet das Ausgangssignal DTC2 das Dekodierergebnis. In den Fig. 37A und 37B weist der Dekodierer 5 ein Paar von Flip-Flops FF 50 auf, Addierschaltungen 500 und 501, Flip-Flops FF 510 und 511, Vergleichsschaltungen 51, OR-Gates 52 und Auswahlgates 53 für die Eingangssignale PBMA und PBMB.

Das Ausgangssignal des Auswahlgates 53 auf der Seite des eingegebenen PBMA-Signals wird in AND-Gates 54 und 55 eingegeben, die jeweils eine Eingangsklemme mit NOT-Logik aufweisen. Die Ausgangssignale der AND-Gates 54 und 55 sind auf die Addierschaltungen 500 und 501 an den Seiten der Eingangssignale PBMA bzw. PBMB zurückgekoppelt.

Das Ausgangssignal des Auswahlgates 53 auf der Seite des eingegebenen Signals PBMB wird in das AND-Gate 57 eingegeben, welches eine Eingangsklemme mit NOT-Logik aufweist. Das Ausgangssignal des AND-Gates 57 ist auf die Addierschaltung 501 an der Eingangs-PBMA-Seite und die Addierschaltung 500 an der Eingangs-PBMB-Seite zurückgekoppelt.

Das Ausgangssignal OG der Vergleichsschaltung 51 an der Eingangs-PBMA-Seite wird in die PTA-Klemmen der ersten Stufe des Pfadspeichers 520 und der Pfadspeicher 521 bis 530 eingegeben. Das Ergebnis einer OR-Logikoperation der OE- und OS-Ausgangssignale der Vergleichsschaltung 51 an der Eingangs-PBMA-Seite wird in die PTB-Klemmen einer ersten Stufe des Pfadspeichers 520 und der Pfadspeicher 521 bis 530 eingegeben.

Die Vergleichsschaltung 51 vergleicht zwei Pfadmetrikwerte (7 Bits × 2), die in die Klemmen PMA und PMB eingegeben werden, und gibt das Pfadauswahlsignal und das Pfadmetrikwertauswahlsignal an die Pfadspeicher 520 bis 530 aus. In Fig. 37 wird das Pfadmetrikwerteingangssignal A der Klemme PMA zugeführt, und das Pfadmetrikwerteingangssignal B der Klemme PMB zugeführt.

"1" wird an die Ausgangsklemme OG ausgegeben, wenn das Pfadmetrikwerteingangssignal A größer ist als das Pfadmetrikwerteingangssignal B. "1" wird an die andere Ausgangsklemme OE ausgegeben, wenn das Pfadmetrikwerteingangssignal A gleich dem Pfadmetrikwerteingangssignal B ist. Weiterhin wird "1" an die Ausgangsklemme OS ausgegeben, wenn das Pfadmetrikwerteingangssignal A kleiner ist als das Pfadmetrikwerteingangssignal B.

Fig. 40 zeigt ein Blockschaltbild eines detaillierten Konstruktionsbeispiels für den in Fig. 37 dargestellten Taktgenerator 58. Der Taktgenerator 58 erzeugt Takte für Schreibpfade zu den Pfadspeichern 520 bis 530, und zur seriellen Ausgabe der Ausgangssignale der Pfadspeicher 520 bis 530, und gibt diese Takte aus.

In Fig. 40 weist der Taktgenerator 58 einen Duodezimalzähler 580 auf, einen Dekodierer 581, und einen Duodezimalzähler 582. Das Eingangssignal C2EN für den Duodezimalzähler 570 ist ein C2-Dekodier-Freischaltsignal.

Mit diesem Aufbau erzeugt der Generator 58 das Signal PTSL, welches ein Taktimpulsausgangssignal zum Schreiben eines Pfades zu dem Pfadspeicher darstellt, ein Signal PTEN, welches ein Taktsignalausgangssignal zur seriellen Ausgabe des Ausgangssignals des Pfadspeichers ist, sowie SGL (0 bis 3), welches ein Taktsignalausgangssignal zur seriellen Ausgabe des Ausgangssignals des Pfadspeichers ist, als Ausgangstakte.

Das Taktimpulsausgangssignal PTSL zum Schreiben eines Pfades zum Pfadspeicher wird in das OR-Gate 52 und die AND-Gates 54, 55 und 57 des C2-Dekodierers 5 eingegeben. Weiterhin wird PTSL in die PTSL-Klemmen der Pfadspeicher 520 bis 530 eingegeben.

In den Fig. 37A und 37B wird das Taktimpulsausgangssignal PTEN zur seriellen Ausgabe der Ausgangssignale der Pfadspeicher 520 bis 530 in das Flip-Flop FF 532 eingegeben. Weiterhin wird das Taktimpulsausgangssignal SEL zur seriellen Ausgabe der Ausgangssignale der Pfadspeicher 520 bis 530 in die Auswahlgates 531 und 533 eingegeben.

Fig. 41 ist ein Blockschaltbild, welches ein Konstruktionsbeispiel für den ersten Pfadspeicher 520 zeigt. Der Pfadspeicher 520 weist Auswahlgates 5200 und 5201 auf, AND-Gates 5210 und 5211, sowie Flip-Flops FF 5220 und 5221.

Die Ausgangssignale der Flip-Flops FF 5220 und 5221 werden jeweils auf die Auswahlgates 5200 und 5201 rückgekoppelt. Ein Auswahlsignal PTA für den Pfad, der in den Zustand 0 überführt wird, also das Ausgangssignal der Vergleichsschaltung 51 in dem C2-Dekodierer 5, und ein Auswahlsignal PTB für den Pfad, der in den Zustand 1 versetzt wird, kann die Auswahlgates 5200 und 5201 auswählen und umschalten.

Die Ausgangssignale der Auswahlgates 5200 und 5201 werden jeweils in das AND-Gate 5210 bzw. das OR-Gate 5211 eingegeben. Das Taktsignal PTSL zum Schreiben zum Pfadspeicher in dem Taktgenerator 58 wird in das AND-Gate 5210 über eine NOT-Logikschaltung eingegeben, und wird direkt in das OR-Gate 5211 eingegeben.

Dann gibt das Flip-Flop FF 5220 das Ausgangssignal BSEA des Pfadspeichers in dem Zustand 0 aus, und das Flip-Flop FF 5221 gibt das Ausgangssignal BSEB des Pfadspeichers in dem Zustand 1 aus.

Fig. 42 ist ein Blockschaltbild eines gemeinsamen Konstruktionsbeispiels für Pfadspeicher (PTX) 521 bis 530. Die Pfadspeicher 521 bis 530 weisen NAND-Gates 5230 bis 5237 sowie Flip-Flops FF 5238 und 5239 auf.

Das Pfadauswahlsignal PTA, welches an den Zustand 0 übertragen wird, wird in das NAND-Gate 5230 über eine NOT- Logikschaltung eingegeben. Weiterhin wird das Pfadauswahlsignal PTA direkt in die NAND-Gates 5231 und 5233 eingegeben. Gleichzeitig wird das Pfadauswahlsignal PTB, welches an den Zustand 1 übertragen wird, in das NAND-Gate 5233 über eine NOT-Logikschaltung eingegeben. Darüber hinaus wird das Pfadauswahlsignal PTB direkt in die NAND-Gates 5234 und 5235 eingegeben.

Die Ausgangssignale der NAND-Gates 5230 bis 5232 werden in das NAND-Gate 5236 eingegeben, die Ausgangssignale der NAND- Gates 5233 bis 5235 werden in das NAND-Gate 5237 eingegeben, und die Ausgangssignale der NAND-Gates 5236 und 5237 werden in das Flip-Flop FF 5238 bzw. 5239 eingegeben.

Das Ausgangssignals des Flip-Flops FF 5238 wird rückgekoppelt an das NAND-Gate 5230 und 5234, und das Ausgangssignal des Flip-Flops FF 5238 wird auf die NAND-Gates 5231 und 5233 rückgekoppelt.

Weiterhin wird der Taktimpuls PTSL zum Schreiben der Pfadspeicher in die NAND-Gates 5230, 5231, 5233 und 5234 über eine NOT-Logikschaltung eingegeben. Der Taktimpuls PTSL wird direkt in die NAND-Gates 5232 und 5235 eingegeben.

Infolge der voranstehend geschilderten Anordnung gibt das Flip-Flop FF 5238 das Signal BSEA des Pfadspeichers bei der Bedingung 0 aus, und gibt das Flip-Flop FF 5239 das Signal BSEB des Pfadspeichers bei der Bedingung 1 aus.

Die voranstehend beschriebenen Signale BSEA und BSEB der Pfadspeicher 520 bis 530 werden seriell umgewandelt und als das Dekodierergebnis DTC2 ausgegeben, über das Auswahlgate 531, das Flip-Flop FF 532, das Auswahlgate 533 und das Flip- Flop FF 534, entsprechend den Taktsignalen PTEN und SEL, die von dem C2-Taktgenerator 58 ausgegeben werden.

Fig. 43 ist ein Blockschaltbild eines detaillierten Konstruktionsbeispiels für den Signalentscheidungsabschnitt 7 (vgl. Fig. 1). Der Abschnitt 7 führt eine Abbildung der Untermenge A der empfangenen Eingangsdaten ID und QD durch, auf der Grundlage von DTC1, welches das Dekodierergebnis des C1-Codes des Pegels 1 ist, und von DTC2, welches das Dekodierergebnis des C2-Codes des Pegels 2 ist.

Der Signalentscheidungsabschnitt 7 führt gleichzeitig eine Abbildung der Untermengen B, C und D durch, durch Drehen der empfangenen Eingangsdaten bei 0° in rechtem Winkel, oder um 1800, durch Einstellung der C1- und C2-Codes als Auswahlsignale.

Das Ich-Hauptsignal ID, und das Ich-Fehlersignal IE, sowie das Qch-Hauptsignal QD, und das Qch-Fehlersignal QE werden in den Signalentscheidungsabschnitt 7 eingegeben. Dann werden gleichzeitig in den Abschnitt 7 der Code DTC1 des Pegels 1, der Code DTC2 des Pegels 2, und ein Umschaltsignal MODE der Umschaltung auf das 64-wertige QAM-System und das 128-wertige QAM-System ("0" bei Verwendung des 64-wertigen QAM-Systems bzw. "1" bei der Verwendung des 128-wertigen QAM-Systems) eingegeben. Daraufhin erzeugt der Abschnitt 7 Abbildungsdaten DEC0, die entsprechend dem Dekodierergebnis erhalten werden, und gibt diese aus.

Die Abbildungsdaten DEC0 sind bei 7 (DECISION) der Betriebsablaufzeitdiagramme gemäß Fig. 2 und 3 gezeigt.

Der in Fig. 43 dargestellte Signalentscheidungsabschnitt 7 wird durch Auswahlgates 70 bis 73 mit vier Eingangsklemmen gebildet, eine Entscheidungsschaltung 74, Inverter 700 bis 703, sowie Flip-Flops FF 710 bis 713, 720 und 721.

Vier Signale ID, /ID, QD, /QD werden in das Auswahlgate 70 eingegeben, um ein Signal "1" auszuwählen und auszugeben, entsprechend DTC1, welches das Dekodierergebnis des Codes C1 des Pegels 1 darstellt, und DTC2, welches das Dekodierergebnis des Codes C2 des Pegels 2 darstellt.

Das Ausgangssignal des Auswahlgates 70 wird in die Entscheidungsschaltung 74 über die Flip-Flops FF 710 bis 713 eingegeben. Darüber hinaus wird ein Betriebsartsignal MODE in die Entscheidungsschaltung 74 eingegeben.

DTC2, welches das Dekodierergebnis des Codes C2 des Pegels 2 darstellt, wird über die Flip-Flops FF 720 und 721 zur Takteinstellung ausgegeben.

Fig. 44 ist ein detailliertes Konstruktionsblockschaltbild der Entscheidungsschaltung 74. Die Fehlersignale IE und QE werden in Fig. 44 als Dezimalzahlen angesehen. Eine Vergleichsschaltung 741 vergleicht die Größe der Signale IE und QE. Wenn IE nicht kleiner als QE ist, wird das Ausgangssignal IECOMP gleich 1.

Weiterhin zeigt eine Addierschaltung (ADD) 742 ADD = 1 an, wenn das Ergebnis der Addition der Fehlersignale IE und QE größer als 8 ist (ausgedrückt als Dezimalzahl) . Ist das Ergebnis kleiner als 8, so gibt die Schaltung 742 ADD = 0 an.

Eine Korrekturschaltung (IQADD) 740 korrigiert ein Hauptsignal zum Speichern des empfangenen Signalpunkts in A und gibt das korrigierte Hauptsignal aus. Dann wird die Untermenge A als Tabelle korrigiert, wenn ein 256-wertiges QAM-System verwendet wird. Fig. 43 zeigt ein detailliertes Konstruktionsbeispiel für die Korrekturschaltung (IQADD) 740.

In Fig. 45 wird die Korrekturschaltung (IQADD) 740 durch ein NAND-Gate 7401, ein AND-Gate 7402 und eine Addierschaltung 7403 gebildet. Die oberen Pegel von 3 Bits der Signale ID und QD werden in das NAND-Gate 7401 angegeben, und das Ausgangssignal des NAND-Gates 7401, der unterste Pegel eines Bits der Signale ID und QD, und die Signale IE und QE werden in das AND-Gate 7402 eingegeben.

Die Signale ID und QD, das Ausgangssignal des AND-Gates 7402, und Null-Einstellungsdaten 7404 werden in die Addierschaltung 7403 eingegeben. Daraufhin werden die Ausgangssignale ID0 und QD0 von der Korrekturschaltung (IQADD) 740 ausgegeben.

Fig. 46 zeigt eine Abbildungstabelle der Untermenge A, wenn das 64-wertige QAM-System verwendet wird. Die Funktionen der Korrekturschaltung (IQADD) 740 werden im Zusammenhang mit Fig. 46 erläutert. Fig. 47 zeigt einen Teil, welcher aus einem Bereich ausgeschnitten ist, der von fettgedruckten Linien in der Abbildungstabelle von Fig. 46 umschlossen ist, welche kleine Bereiche 1 bis 9 aufweist. Die Fig. 48 und 49 zeigen die kleinen Bereiche 1 bis 9, die Bereichsbedingungen, und die entsprechenden Ausgangssignale ID0 und QD0 in einer Tabelle.

Aus Fig. 48 wird deutlich, daß beispielsweise der Bereich 2 unter den Bedingungen von ID = 1, QD = 1 und IE = 1 festgelegt wird. Das zugehörige Ausgangssignal ID0 wird zu ID + 1, und das Ausgangssignal QD0 bleibt gleich QD, welches unverändert ausgegeben wird.

Weiterhin wird aus Fig. 49 deutlich, daß der Bereich 9 unter der Bedingung festgelegt wird, daß ID = 0 und QD = 0 ist. Dann wird das zugehörige Ausgangssignal ID0 gleich ID und QD, die unverändert ausgegeben werden.

Fig. 50 zeigt einen Teil, welcher aus dem Bereich außerhalb der fettgedruckten Linien in der Abbildungstabelle von Fig. 46 ausgeschnitten ist. Fig. 51 zeigt einen Teil, welcher aus dem Bereich außerhalb der fettgedruckten Linien in der 128- wertigen QAM-Abbildungstabelle ausgeschnitten ist (nicht in der Zeichnung dargestellt), ebenso wie jenes der 64-wertigen QAM-Abbildungstabelle.

Fig. 52 ist eine Tabelle, welche die Beziehung zwischen den Bereichen I, der Bereichsbedingung 11, und Ausgangssignalen ID0 und QD0 zeigt, entsprechend den Fig. 50 und 51. Beispielsweise wird der Bereich 2 festgelegt durch ID = 1, QD = 111 und IE = 1. Das Aus 09862 00070 552 001000280000000200012000285910975100040 0002019526555 00004 09743gangssignal ID0 ist gleich ID plus 1. Das Ausgangssignal QD0 wird gleich QD, welches unverändert ausgegeben wird.

Weiterhin wird der Bereich 5 festgelegt durch ID = 111, QD = 1 und IE = 0. Die Ausgangssignale ID0 und QD0 bleiben unverändert gleich ID und QD.

In Fig. 44 wählt die Schaltung 743 der Entscheidungsschaltung 74 die Untermenge A aus, die am nächsten in der Abbildungstabelle A liegt, wenn das 64- wertige QAM-System verwendet wird. Weiterhin wählt die Schaltung 744 die nächste Untermenge A in der Abbildungstabelle A aus, wenn das 128-wertige QAM-System verwendet wird.

Die Ausgangssignale der Schaltungen 743 und 744 werden in das Auswahlgate 745 eingegeben. Die nächste Untermenge A wird in der Abbildungstabelle A ausgewählt, wenn das 64-wertige QAM- System oder das 128-wertige QAM-System verwendet wird, entsprechend dem Betriebsartauswahlsignal MODE, und als D0 ausgegeben. Darüber hinaus kann das Ausgangssignal DEC0 durch Zusammensetzen von D0 mit dem Code C2 erhalten werden (vgl. Fig. 43).

In Fig. 43 steuern die Flip-Flops Ff 720 und 721 den Steuertakt zum Zusammensetzen des Ausgangssignals der Entscheidungsschaltung 74 und des Codes C2.

Fig. 53 zeigt ein detailliertes Blockschaltbild eines Konstruktionsbeispiels für den Abbildungsabschnitt 6. In Fig. 53 vergleicht eine Vergleichsschaltung 60 die Größen von Fehlersignalen unter Verwendung von Dezimalzahlen der Fehlersignale als Signal IE und QE. Wenn IE nicht kleiner als QE ist, erzeugt die Vergleichsschaltung 60 das Ausgangssignal IECMP = 1.

Eine Addierschaltung 61 erzeugt ADD8 = 1 und gibt dieses aus, wenn das Ergebnis der Addition von IE und QE größer als 8 ist (ausgedrückt als Dezimalzahl). Die Schaltung 61 erzeugt darüber hinaus ADD8 = 0, und gibt dieses aus, wenn das Ergebnis kleiner als 8 ist. ROMs 62 und 63 speichern Abbildungsdaten für das 64-wertige QAM-System bzw. das 128- wertige QAM-System.

Das ROM 62 für das 64-wertige QAM-System wählt die nächste Untermenge in der Abbildungstabelle entsprechend den empfangenen Signalen ID und QD als Adressen aus. Das ROM 63 für das 128-wertige QAM-System wählt die nächste Untermenge in der Abbildungstabelle aus, auf der Grundlage von IECMP, welches von der Vergleichsschaltung 60 ausgegeben wird, und von ADD8, das von der Addierschaltung 61 ausgegeben wird.

Abbildungsdaten, die von dem ROM 62 für das 64-wertige QAM- System und dem ROM 63 für das 128-wertige QAM-System ausgegeben werden, werden dem Auswahlgate 64 zugeführt. Die Abbildungsdaten, die von dem ROM 62 für das 64-wertige QAM- System und dem ROM 63 für das 128-wertige QAM-System ausgegeben werden, werden ausgewählt und ausgegeben auf der Grundlage des Betriebsartumschaltsignals MODE, um abwechselnd zwischen dem 64-wertigen QAM-System und dem 128-wertigen QAM- System umzuschalten.

Das Ausgangssignal des Auswahlgates 64 wird in dem Flip-Flop 65 zwischengespeichert, und als ein Abbildungsergebnis DDMP ausgegeben. Der Taktablauf für das Ausgangssignal DDMP ist bei 6 (DEMP) in den Fig. 2 und 3 gezeigt.

Fig. 54 zeigt eine Abbildungstabelle, wenn das 64-wertige QAM-System verwendet wird. Bei A, B, C und D, die in Fig. 54 gezeigt sind, erfüllen 2 Bits des MSB (höchstwertigen Bits) der Abbildungsdaten DDMP, die von dem Abbildungsabschnitt 6 ausgegeben werden, folgende Bedingungen, nämlich A: {0 0}, B : {0 1}, C {1, 0} und D: {1 1}.

Fig. 55 ist ein Blockdiagramm eines detaillierten Konstruktionsbeispiels für die in Fig. 1 gezeigte Fehlerbitzahlberechnungsvorrichtung 8. Die Fehlerbitzahlberechnungsvorrichtung 8 vergleicht das Dekodierergebnis, welches von der Entscheidungsschaltung 7 ausgegeben wird, und das Ergebnis zum Rückkodieren der C1- Daten mit dem Ergebnis des Abbildens der empfangenen Daten, und berechnet die Fehlerkorrekturbitzahl und gibt sie aus. Allerdings arbeitet die Berechnungsvorrichtung 8 nicht an der Position eines Rahmenbits.

Der Takt des Freischaltsignals FDEN und eines Ausgangssignals S (2 bis 0) in der Fehlerbitzahlberechnungsvorrichtung 8 sind bei 8 (FINDE) in den Fig. 2 und 3 gezeigt.

Daten DMPDT des Ergebnisses der Abbildung der empfangenen Daten, die von dem Abbildungsabschnitt 6 ausgegeben werden, und Daten DECDT des Dekodierergebnisses, die von dem C2- Dekodierer 5 ausgegeben werden, werden in die Berechnungsvorrichtung 8 eingegeben. EXOR-Gates 800 bis 806 führen logische EXOR-Operationen mit den Daten DMPDT des Abbildungsergebnisses und den Daten DECDT des Dekodierergebnisses durch.

Addierschaltungen 810 bis 813 addieren die Eingangssignale A und B und geben das Ergebnis als C0 und den Träger als S aus. CL bedeutet eine Löschklemme. Beispielsweise werden die Ausgangssignale der EXOR-Gates 800 bis 801 in die Addierschaltungen 810 als Eingangssignale A und B eingegeben. Das Ausgangssignal des EXOR-Gates 801 wird der Löschklemme CL in der Addierschaltung 810 zugeführt.

Weiterhin werden C0, welches von der Addierschaltung 810 ausgegeben wird, sowie C0, welches von der Addierschaltung 811 ausgegeben wird, jeweils in die A- bzw. B-Eingangsklemme der Addierschaltung 812 eingegeben. C0, welches von der Addierschaltung 813 ausgegeben wird, wird an eine Löschklemme CL der Addierschaltung 812 ausgegeben.

C0, welches von der Addierschaltung 812 ausgegeben wird, wird einer Eingangsklemme des AND-Gates 820 zugeführt, und die Träger S, die von den Addierschaltungen 812 und 813 ausgegeben werden, werden einer Eingangsklemme jedes der AND- Gates 821 und 822 zugeführt.

Ein Freischaltsignal FDEN wird in eine weitere Eingangsklemme jedes der AND-Gates 820 bis 822 eingegeben. Die Ausgangssignale der AND-Gates 820 und 821 werden in das Flip- Flop FF 830 eingegeben, und das Ausgangssignal des AND-Gates 822 wird in das Flip-Flop FF 831 eingegeben. Die ersten und zweiten Bits von 3 Bits, welche die Anzahl an Fehlerkorrekturbits angeben, werden von jedem der Flip-Flops FF 830 ausgegeben. Das dritte bit von diesen 3 Bits wird von dem Flip-Flop FF 831 ausgegeben.

Die Fig. 56 und 57 zeigen detaillierte Konstruktionsbeispiele für den Empfangssignalverzögerungsabschnitt 11 für DEC1 und den Empfangssignalverzögerungsabschnitt 12 für DEC2 (vgl. Fig. 1). Jeder Abschnitt sorgt für eine Verzögerung des empfangenen Signals zur Anpassung des Taktes des Dekodiercodes des Pegels 1 und des Dekodiercodes des Pegels 2 an den Takt der Startbearbeitung in dem Abbildungsabschnitt 6.

Der Empfangssignalverzögerungsabschnitt für DEC1 11, der in Fig. 56 gezeigt ist, besteht aus 91 Flip-Flops FF, und der Empfangssignalverzögerungsabschnitt für DEC2, der in Fig. 57 dargestellt ist, wird durch 16 Flip-Flops FF gebildet.

Wie auf der Grundlage der voranstehend geschilderten Ausführungsformen beschrieben wurde, kann durch die vorliegende Erfindung ein Dekodierer zum Dekodieren eines kodierten mehrwertigen Signals unter Verwendung eines Viterbi-Kodierverfahrens zur Verfügung gestellt werden, wodurch eine Arithmetikschaltung, die eine kleinere Anzahl an Basiszellen aufweist, und mit höherer Geschwindigkeit arbeiten kann, verwendet werden kann.

Weiterhin kann in einer Arithmetikschaltung für euklidische Entfernungen, die sich ergeben, wenn das Viterbi- Dekodierverfahren verwendet wird, ein Ausdruck zur Berechnung der euklidischen Entfernung unter festen Arten von Ausdrücken für die Berechnung ausgewählt werden, und kann nur eine Logik mit einem Auswahlsignal und einem Fehlersignal verwendet werden, ohne tatsächliche Berechnungen. Die Logik hat dieselben Wirkungen wie Subtraktion und Addition. Daher kann ein Dekodierer für mehrwertige, kodierte Signale, der ein Viterbi-Dekodierverfahren verwendet, mit miniaturisierten Basiszellen verwirklicht werden.

Die Erfindung läßt sich in anderen bestimmten Ausführungsformen verwirklichen, ohne von ihrem Wesen oder ihren wesentlichen Eigenschaften abzuweichen. Die vorliegende Erfindung ist daher in dieser Hinsicht in sämtlichen Aspekten als beispielhaft zu verstehen, jedoch nicht eingeschränkt. Insbesondere wurden ein 64-wertiges QAM-System und ein 128- wertiges QAM-System als Ausführungsformen beschrieben, jedoch kann die vorliegende Erfindung bei jedem QAM-Signal verwendet werden, welches ein oberes oder unteres Niveau von aufweist.

Der Umfang der vorliegenden Erfindung ergibt sich aus der Gesamtheit der vorliegende Anmeldeunterlagen und soll von den beigefügten Patentansprüchen umfaßt sein. Sämtliche Änderungen, die in den Bereich der Äquivalenz der in den Patentansprüchen angegebenen Lehre liegen, sollen daher von der Erfindung umfaßt sein.

Claims

1. Viterbi-Dekodierer zum Dekodieren eines empfangenen Signals, welches Ich- und Qch-Komponenten aufweist, die durch Demodulieren eines gefalteten, kodierten, mehrwertigen quadratur- amplitudenmodulierten Signals erhalten werden, wobei der Viterbi-Dekodierer umfaßt:
eine erste Einrichtung zum Eingeben des empfangenen Signals, welches die Ich- und Qch-Komponenten aufweist;
eine zweite Einrichtung, die betriebsmäßig an die erste Einrichtung angeschlossen ist, um die euklidische Entfernung zwischen einem vorbestimmten Signalpunkt, welcher einer unter mehreren vorbestimmten Signalpunkten ist, die in einer Ebene liegen, die durch sich orthogonal kreuzende Ich- und Qch-Achsen aufgespannt wird, und einem Signalpunkt des empfangenen Signals aufzufinden; und
eine dritte Einrichtung, die betriebsmäßig an die zweite Einrichtung angeschlossen ist, um eine Viterbi- Dekodierung auf der Grundlage der euklidischen Entfernung durchzuführen, die von der zweiten Einrichtung erhalten wird.

2. Viterbi-Dekodierer nach Anspruch 1, dadurch gekennzeichnet, daß die Ebene mehrere Bereiche aufweist, die vorher abgeteilt werden, und daß die zweite Einrichtung eine Speichereinrichtung zum Speichern berechneter Werte entsprechend Ausdrücken aufweist, welche die euklidische Entfernung für jeden der Bereiche berechnen, und zum Auffinden eines der gespeicherten, berechneten Werte entsprechend dem empfangenen Signal, so daß die euklidische Entfernung auf der Grundlage des aufgefundenen, gespeicherten, berechneten Wertes erhalten wird.

3. Viterbi-Dekodierer nach Anspruch 1, dadurch gekennzeichnet, daß die mehreren Signalpunkte, die in der Ebene liegen, in Tabellen von Untermengen A und B unterteilt sind, von denen jede abwechselnd benachbarte Signalpunkte enthält.

4. Viterbi-Dekodierer nach Anspruch 3, dadurch gekennzeichnet, daß die zweite Einrichtung die euklidische Entfernung für die Untermenge A entsprechend Haupt- und Fehlersignalen der Ich-Komponente des empfangenen Signals und die euklidische Entfernung für die Untermenge B entsprechend Haupt- und Fehlersignalen der Qch-Komponente des empfangenen Signals erhält.

5. Viterbi-Dekodierer nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Einrichtung weiterhin eine Addiereinrichtung zum Addieren der euklidischen Entfernung entsprechend der Untermenge A und der euklidischen Entfernung entsprechend der Untermenge B aufweist, so daß die euklidische Entfernung zwischen dem vorbestimmten Punkt und dem Signalpunkt des empfangenen Signals erhalten wird.

6. Viterbi-Dekodierer nach Anspruch 1, dadurch gekennzeichnet, daß mehrere vorbestimmte Signalpunkte entsprechend Paritätsbits empfangener Signale auf der Ebene zugeordnet sind, und daß weiterhin vorgesehen sind:
eine vierte Einrichtung, die im Betrieb an die erste Einrichtung angeschlossen ist, um eine zweite euklidische Entfernung zwischen einem vorbestimmten Signalpunkt, welcher einer der mehreren Signalpunkte entsprechend den Paritätsbits ist, und einem Signalpunkt des empfangenen Signals aufzufinden,
eine fünfte Einrichtung, die im Betrieb an die dritte Einrichtung angeschlossen ist, um eine zweite Viterbi- Dekodierung auf der Grundlage der zweiten euklidischen Entfernung durchzuführen, die von der dritten Einrichtung erhalten wird, und
eine sechste Einrichtung, die im Betrieb an die dritte Einrichtung und die fünfte Einrichtung angeschlossen ist, zur Ausgabe eines dekodierten Signals des empfangenen Signals auf der Grundlage Viterbi dekodierter Ausgangssignale von der dritten und sechsten Einrichtung.

7. Viterbi-Dekodierer nach Anspruch 1, dadurch gekennzeichnet, daß die Ebene mehrere Bereiche aufweist, die im voraus abgeteilt werden, und das die vierte Einrichtung eine Speichereinrichtung zum Speichern berechneter Werte entsprechend Ausdrücken aufweist, welche die zweite euklidische Entfernung für jeden der Bereiche berechnen, und gespeicherte, berechnete Werte entsprechend dem empfangenen Signal auffinden, so daß die zweite euklidische Entfernung auf der Grundlage der aufgefundenen, gespeicherten, berechneten Werte erhalten wird.

8. Viterbi-Dekodierer nach Anspruch 6, dadurch gekennzeichnet, daß die sechste Einrichtung eine Abbildungseinrichtung aufweist, die im Betrieb an die erste Einrichtung angeschlossen ist, um Signalpunkte auf der Ebene festzulegen, die durch sich orthogonal kreuzende Ich- und Qch-Achsen aufgespannt wird, auf der Grundlage des empfangenen Signals,
eine Entscheidungseinrichtung zum Auffinden eines Signalpunktes auf der Ebene auf der Grundlage der Ausgangssignale von der dritten Einrichtung und der fünften Einrichtung, und
eine Fehlerbitzahl-Erfassungseinrichtung zur Erfassung der Anzahl von Fehlerbits aus Differenzen zwischen den Ausgangssignalen der Abbildungseinrichtung und der Entscheidungseinrichtung.

9. Viterbi-Dekodierer nach Anspruch 8, dadurch gekennzeichnet, daß weiterhin eine Verzögerungsschaltung vorgesehen ist, die an der Eingangsseite der Abbildungseinrichtung angeordnet ist, zum Einstellen des Taktes von Eingangssignalen zur Abbildungseinrichtung so, daß diese mit dem Takt von Eingangssignalen der fünften Einrichtung zusammenfallen.

10. Viterbi-Dekodierer nach Anspruch 5, dadurch gekennzeichnet, daß die euklidische Entfernung zwischen dem vorbestimmten Punkt und dem Signalpunkt des empfangenen Signals ausgedrückt wird durch (X - D)² + (Y - D)², wobei (X, Y) den vorbestimmten Signalpunkt bezeichnet, und D durch Dezimalzahlen eines Fehlersignals ausgedrückt wird.

11. Viterbi-Dekodierer nach Anspruch 6, dadurch gekennzeichnet, daß die mehreren vorbestimmten Signalpunkte, die auf der Ebene zugeordnet sind, eine vierfach unterteilte Untermenge A bis D aufweisen, wobei jede von diesen abwechselnd benachbarte Signalpunkte enthält, und daß die Untermenge C jener Untermenge entspricht, die dadurch erhalten wird, daß die Untermenge A + 1 in der Qch-Richtung verschoben wird, und die Untermenge D jener Untermenge entspricht, die durch Verschiebung der Untermenge D - 1 in der Ich-Richtung erhalten wird.

12. Viterbi-Dekodierer nach Anspruch 11, dadurch gekennzeichnet, daß das faltungs-kodierte, mehrwertige, quadratur amplitudenmodulierte Signal ein kodiertes Signal mit 2_n Werten ist.

13. Viterbi-Dekodierer nach Anspruch 12, dadurch gekennzeichnet, daß der Wert von 2_n gleich 64 ist.

14. Viterbi-Dekodierer nach Anspruch 12, dadurch gekennzeichnet, daß der Wert von 2_n gleich 128 ist.

15. Viterbi-Dekodierer nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Einrichtung eine Entfernungsberechnungstabellen- Bearbeitungsschaltung aufweist, zum Empfangen von Haupt- und Fehlersignalen der Ich- oder Qch-Komponente, und zur Ausgabe eines Auswahlsignals, welches eine der mehreren Bereiche festlegt, und eine Dekodierschaltung zum Auslesen eines der berechneten Werte entsprechend den Ausdrücken, auf der Grundlage des Auswahlsignals.

16. Viterbi-Dekodierer nach Anspruch 15, dadurch gekennzeichnet, daß die Entfernungsberechnungstabellen-Bearbeitungsschaltung und die Dekodierschaltung für jede der Untermengen A und B vorgesehen sind.

17. Viterbi-Dekodierer nach Anspruch 16, dadurch gekennzeichnet, daß ein Paar der Entfernungsberechnungstabellen-Bearbeitungsschaltungen jeweils für zwei Arten unterschiedlicher faltungs kodierter, mehrwertiger, quadratur-amplitudenmodulierter Signale vorgesehen ist, und daß ein Gate zur Auswahl von Ausgangssignalen von dem Paar der Entfernungsberechnungstabellen-Bearbeitungsschaltungen vorgesehen ist, wobei das Auswahlgate entsprechend einem Schaltsteuersignal geschaltet wird.

18. Viterbi-Dekodierer nach Anspruch 16, dadurch gekennzeichnet, daß die beiden Arten unterschiedlicher faltungs-kodierter, mehrwertiger, quadratur-amplitudenmodulierter Signale 64-wertig und 128-wertig sind, und daß das Schaltsteuersignal den Wert 64 oder 128 auswählt.