DE4230521A1

DE4230521A1 - Viterbi-decodiereinrichtung

Info

Publication number: DE4230521A1
Application number: DE4230521A
Authority: DE
Inventors: Eisaburo Itakura; Yuichi Kojima
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-09-13
Filing date: 1992-09-11
Publication date: 1993-04-22
Also published as: US5418795A; FR2681486B1; FR2681486A1

Description

Die vorliegende Erfindung bezieht sich auf eine Viterbi- Decodiereinrichtung für den Einsatz bei der Satelliten- Übertragung, etc.

Als eines der Decodierverfahren für einen Faltungscode ist das Viterbi-Decodierverfahren bekannt.

Das Viterbi-Decodierverfahren ist ein Decodierverfahren für einen Faltungscode nach der Methode der größten Wahr scheinlichkeit. Eine Fehlerkorrektur wird durch Auswahl der Sequenz erzielt, die der empfangenen Codesequenz am nächsten ist (was als Weg der höchsten Wahrscheinlichkeit bezeichnet wird) und zwar aus den Codesequenzen, die durch einen Codierer auf der Sende- bzw. Übertragungsseite erzeugt werden können.

Das Verfahren bzw. die Methode zur Auswahl des Weges höchster Wahrscheinlichkeit ist nicht ein solches Verfahren, bei dem dies durch Vergleich aller Wege bestätigt wird, sondern das betreffende Verfahren läuft im Prinzip darauf hinaus, daß die Hamming-Distanzen zwischen sämtlichen auf der Sendeseite erzeugten Codesequenzen und der empfangenen Codesequenz erhalten werden und daß die kleinste Distanz ausgewählt wird (diese hat die höchste Wahrscheinlichkeit), woraufhin lediglich die Wege überprüft werden, die zur Decodierung notwendig sind (Überlebenswege). Falls der Weg von hinreichender Länge herangezogen wird, treffen die Enden (Basen) der Überlebenswege beim selben Wert auf einander, womit bekannt ist, daß derselbe Wert, welch Über lebensweg auch genommen wird, decodiert wird, falls darauf zurückgelaufen wird.

Durch Bestimmen einer Weglänge, die keine höhere Fehlerrate produziert, können somit die Daten zu dem Zeitpunkt, zu dem auf dem Weg der betreffenden Länge zurückgelaufen wird, als decodierte Daten herangezogen werden.

Fig. 5 veranschaulicht in einem Blockdiagramm ein Beispiel einer Viterbi-Decodiereinrichtung unter Anwendung eines derartigen, oben beschriebenen Viterbi-Decodierverfahrens.

Die in Fig. 5 dargestellte Viterbi-Decodiereinrichtung umfaßt eine Verzweigungsmaß-Rechenschaltung 101, eine ACS- Schaltung 102, eine Normierungsschaltung 103, eine Zustands maß-Speicherschaltung 104, eine Wegspeicherschaltung 105 und eine Entscheidungsschaltung 106 für die Entscheidung bezüglich der Sequenz höchster Wahrscheinlichkeit. Wenn ein Datenausgangssignal von der Sende- bzw. Übertragungs seite her (Eingangsdaten) dieser Schaltungsanordnung ein gangsseitig zugeführt wird, wird die der empfangenen Code sequenz am nächsten liegende Sequenz aus den Codesequenzen ausgewählt, die durch den Codierer auf der Sende- bzw. Übertragungsseite erzeugt werden können, und die decodierten Daten werden entsprechend dem ausgewählten Inhalt erzeugt.

Die Verzweigungsmaß-Rechenschaltung 101 berechnet in dem Fall, daß die Eingangsdaten ihr eingangsseitig zugeführt werden, das Verzweigungsmaß der Eingangsdaten (die Hamming- Distanz zwischen dem empfangenen Code und dem Weg) und gibt das Rechenergebnis (Verzweigungsmaß) an die ACS-Schal tung 102 ab.

Die ACS-Schaltung 102 addiert entsprechend dem von der Verzweigungsmaß-Rechenschaltung 101 abgegebenen Verzwei gungsmaß und einem Zustandsmaß (Akkumulation), das von der Zustandsmaß-Speicherschaltung 104 abgegeben wird, in bezug auf jeden von zwei Wegen, die zueinander in einem Zustand passen, das Verzweigungsmaß für den Weg und die Akkumulation für das Verzweigungsmaß bis zum vorhergehenden Zustand (Zustandsmaß) zusammen, vergleicht die Summen mit einander und wählt entsprechend den Vergleichsergebnissen den Wert aus, der die höhere Wahrscheinlichkeit hat. Sodann wird der Auswahlinhalt der Wegspeicherschaltung 105 abge geben, und außerdem wird die Summe mit der höheren Wahr scheinlichkeit an die Normierungsschaltung 103 als neu erzielte Akkumulation (Zustandsmaß) abgegeben.

Wenn in diesem Falle die Zwangslänge "7" beträgt und wenn die Anzahl der Zustände "64" beträgt, werden die Hamming- Distanz zwischen dem empfangenen Code und dem Weg (Verzwei gungsmaß) und die Akkumulation des Verzweigungsmaßes bis zum vorhergehenden Zustand (Zustandsmaß) in bezug auf jeden der beiden Wege, die zueinander in einem Zustand passen, für den jeweiligen Zeitschlitz addiert, wie dies in dem in Fig. 6 gezeigten Übergangsdiagramm veranschaulicht ist, und die Ergebnisse der Addition werden miteinander ver glichen; entsprechend den Vergleichsergebnissen wird der Wert mit der höheren Wahrscheinlichkeit ausgewählt.

Die Normierungsschaltung 103 normiert das Zustandsmaß- Ausgangssignal von der ACS-Schaltung 102 auf einen Wert innerhalb eines vorgegebenen Bereiches und gibt dieses normierte Zustandsmaß an die Zustandsmaß-Speicherschal tung 104 ab. Die Zustandsmaß-Speicherschaltung 104 speichert das von der Normierungsschaltung 103 zugeführte Zustandsmaß und koppelt zur gleichen Zeit das in ihr jeweils gespeicher te Zustandsmaß an die ACS-Schaltung 102 zurück.

Die Wegspeicherschaltung 105 speichert das ausgewählte Inhalts-Ausgangssignal von der ACS-Schaltung 102 und gibt diesen ausgewählten Inhalt an die Entscheidungsschaltung 106 für die Entscheidung der Sequenz mit der höchsten Wahr scheinlichkeit ab.

Die Entscheidungsschaltung 106, mit der die Sequenz höchster Wahrscheinlichkeit entsprechend dem in der Wegspeicherschal tung 105 gespeicherten ausgewählten Inhalt und dem in der Zustandsmaß-Speicherschaltung 104 gespeicherten Inhalt bestimmt wird, bestimmt den Weg der maximalen Wahrschein lichkeit, um decodierte Daten zu erzeugen und die decodier ten Daten abzugeben.

Da bei der Viterbi-Decodiereinrichtung, wie sie oben be schrieben worden ist, der Wert des Zustandsmaßes in der vorhergehenden Decodierstufe der gerade vorliegenden Deco dierstufe hinzuaddiert wird, sind Schaltungen aus der Zu standsmaß-Speicherschaltung 104 bis zum Addierer (nicht dargestellt) in der ACS-Schaltung 102 unter Bildung einer Schleife miteinander verbunden.

Da die Berechnung in der Schleife innerhalb der Informa tionsrate durchgeführt werden muß, ist es zur Steigerung der Informationsrate notwendig, den Maximalwert der in dem Schleifenteil benötigten Zeit zu senken.

In diesem Falle haben den größten Einfluß auf die Arbeits geschwindigkeit von den in der Schleife vorhandenen Ein richtungen die ACS-Schaltung 102 und die Normierungsschal tung 103. Die Schaltung 102 addiert die Hamming-Distanz zwischen dem empfangenen Code und dem Weg (Verzweigungs maß) und die Akkumulation des Verzweigungsmaßes bis zur vorhergehenden Stufe (Zustandsmaß) für jeden der beiden Wege, die in einem Zustand zueinander passen, vergleicht die Summen miteinander und wählt die eine aus, die die höhere Wahrscheinlichkeit aufweist. Die Normierungsschal tung 103 normiert das Zustandsmaß-Ausgangssignal von der ACS-Schaltung 102 her.

Die ACS-Schaltung 102 des konventionellen Typs, wie er bei der oben beschriebenen Viterbi-Decodiereinrichtung verwendet wird, benötigt jedoch in dem Fall, daß Wegaus wahlsignale S_(t), S_(t+1), . . . abgegeben werden, die der Übergangsinformation der Wege entsprechen, für jeden Zeit schlitz, wie in Fig. 7 veranschaulicht, die Zeit T_T als Rechenzeit, die wie folgt ausgedrückt wird:

T_T=T_A+T_C+T_S (1)

Hierin bedeuten
T_A: die für die Addition erforderliche Zeit,
T_C: die für einen Vergleich erforderliche Zeit,
T_S: die für eine Auswahl erforderliche Zeit.

Durch Erhöhen der Informationsrate zu diesem Zeitpunkt ist es ferner erforderlich, daß eine sehr genaue Synchron taktsteuerung erzielt wird.

Falls die Informationsrate bei bzw. mit der verwendeten konventionellen Schaltungskonfiguration gesteigert wird, tritt somit ein Problem im Schaltungsbetrieb insofern auf, als die Übergangszeit sich leicht verschiebt und die Takt steuerung schwierig wird.

Ferner ist für die Normierung eine Verarbeitungszeitdauer in der Normierungsschaltung 103 erforderlich, da verschie dene Prozesse in dieser Schaltung auszuführen sind, wie die Durchführung einer Entscheidung auf eine Normierung hin, das Festlegen der Normierungszeit und die Ausführung des Normierungsprozesses.

Deshalb kann die Informationsrate nicht gesteigert werden, wenn nicht die Verarbeitungsgeschwindigkeit in der Schleife durch Verkürzen der oben beschriebenen Verarbeitungszeit vermindert wird.

Bei der konventionellen Viterbi-Decodiereinrichtung, die insbesondere einen Durchschlag-Code mit einer großen Zwangslänge behandelt und einen großen Schaltungsmaßstab aufweist, ist es erforderlich, daß die Anzahl der Bits des Zustandsmaßes so weit wie möglich reduziert wird und daß der Schaltungsmaßstab klein gemacht wird.

Bei einer derartigen Viterbi-Decodiereinrichtung nimmt der Wert des durch die ACS-Schaltung 102 ausgewählten Zu standsmaßes kontinuierlich im Laufe der Zeit zu, da er die Gesamtsumme der Verzweigungsmaße der Überlebenswege ist. Damit ist die Anordnung so getroffen, daß der Wert des durch die ACS-Schaltung 102 ausgewählten Zustandsmaßes unter einer vorbestimmten Bedingung durch die Normierungs schaltung 103 normiert wird, die in der Stufe vorgesehen ist, welche der ACS-Schaltung 102 nachfolgt.

Das zu diesem Zeitpunkt bevorzugteste Normierungsverfahren besteht darin, von sämtlichen Zustandsmaßen deren Minimal wert zu subtrahieren; falls die Werte der Zustandsmaß- Ausgangssignale von der ACS-Schaltung 102 durch ein derar tiges Verfahren normiert werden, wird jedoch die Verarbei tungsgeschwindigkeit in der gesamten Schleife niedrig.

Bei der konventionellen Schaltungskonfiguration ist demgemäß die maximale Betriebsgeschwindigkeit durch die Rechenge schwindigkeit der Schleife innerhalb eines Zeitschlitzes bestimmt, weshalb in dem Fall, daß die Zwangslänge mit "7" und die Codierrate mit "7/8" gegeben ist, ein Wert von 25 Mbps die durch die derzeitige Technologieebene erziel bare obere Grenze darstellt.

Damit liegt ein Problem insofern vor, als ein Informations volumen von 30 Mbps oder darüber, wie es zur Decodierung eines Faltungscodes erforderlich ist, der bei der HDTV-Über tragung oder dergleichen erforderlich ist, nicht verarbeitet werden kann.

Die Erfindung ist in Anbetracht der oben beschriebenen verschiedenen Probleme geschaffen worden. Demgemäß liegt der Erfindung die Aufgabe zugrunde, eine Viterbi-Decodier einrichtung bereitzustellen, die imstande ist, einen Fal tungscode mit einem Informationsvolumen über 30 Mbps zu decodieren, wie er bei der HDTV-Übertragung oder derglei chen verwendet wird.

Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine Viterbi-Decodiereinrichtung zum Decodieren von Ein gangsdaten mittels eines Viterbi-Decodierverfahrens geschaf fen, umfassend eine Verzweigungsmaß-Rechenschaltung zur Berechnung eines Verzweigungsmaßes für eine Vielzahl von Zeitschlitzen zu einem Zeitpunkt, eine ACS-Rechenschaltung zur Durchführung einer ACS-Berechnung entsprechend einem Verzweigungsmaß für eine Vielzahl von Zeitschlitzen, die durch die Verzweigungsmaß-Rechenschaltung und ein Zustands maß in der vorhergehenden Stufe erhalten werden, und eine Entscheidungsschaltung für die Sequenz höchster Wahrschein lichkeit zur Decodierung der Eingangsdaten entsprechend dem Inhalt des Weges, der durch die ACS-Rechenschaltung erhalten wird.

Während bei der oben beschriebenen Anordnung ein Verzwei gungsmaß für eine Vielzahl von Zeitschlitzen zu einem Zeitpunkt durch die Verzweigungsmaß-Rechenschaltung be rechnet wird, wird eine ACS-Berechnung mit Hilfe der ACS- Rechenschaltung entsprechend einem Verzweigungsmaß für eine Vielzahl von Zeitschlitzen durchgeführt, die durch die Verzweigungsmaß-Rechenschaltung und ein Zustandsmaß in der vorhergehenden Stufe in Intervallen einer Vielzahl von Zeitschlitzen erhalten werden, und die Eingangsdaten werden durch die Entscheidungsschaltung für eine Sequenz maximaler Wahrscheinlichkeit entsprechend dem Inhalt des durch die ACS-Berechnung erhaltenen Weges decodiert.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist eine Viterbi-Decodiereinrichtung zum Decodieren von Ein gangsdaten nach einem Viterbi-Decodierverfahren geschaffen, umfassend eine Verzweigungsmaß-Rechenschaltung zur Berech nung eines Verzweigungsmaßes für die Eingangsdaten, eine Zustandsmaß-Speicherschaltung zur Speicherung eines Zu standsmaßes in der vorhergehenden Stufe, eine Berechnungs- bzw. Rechenschaltung zur Berechnung eines neuen Zustands maßes entsprechend einer durch die Verzweigungsmaß-Rechen schaltung berechneten Verzweigung und entsprechend dem Zustandsmaß in der vorhergehenden Stufe, der in der Zu standsmaß-Speicherschaltung gespeichert ist. Ferner ist eine Normierungsbefehlsschaltung vorgesehen für die Ent scheidung des Normierungszeitpunktes durch Feststellen, daß das höchstwertige Bit des jeweiligen Zustandsmaßes, das durch die Rechenschaltung erhalten wird, zu "1" wird, wobei eine in die Zukunft weisende Berechnung des Zeitin tervalls vorgenommen wird, in welchem das jeweilige Zu standsmaß nicht überläuft. Außerdem wird ein Normierungs befehl entsprechend der Entscheidung abgegeben, wobei ein Auswahl-Normierungsanteil zur Erzeugung eines normierten Zustandsmaßes dadurch erzielt wird, daß ein neu erhaltenes Zustandsmaß durch die Rechenschaltung zur Seite des nieder wertigsten Bits hin verschoben wird. Außerdem wird ein Zustandsmaß vor der Normierung erzeugt. Im übrigen wird dann, wenn ein Normierungsbefehlssignal von der Normierungs befehlsschaltung abgegeben wird, das Zustandsmaß ausgewählt, und die Zustandsmaß-Speicherschaltung wird veranlaßt, den betreffenden Zustand als neues Zustandsmaß zu speichern, während in dem Fall, daß kein Normierungsbefehlsausgangs signal von der Normierungsbefehlsschaltung vorhanden ist, ein Zustandsmaß vor der Normierung ausgewählt wird und die Zustandsmaß-Speicherschaltung veranlaßt wird, das nicht normierte Zustandsmaß als neues Zustandsmaß zu speichern. Schließlich ist eine Entscheidungsschaltung für die Sequenz höchster Wahrscheinlichkeit vorgesehen, um die Eingangsda ten entsprechend dem Inhalt des Weges zu decodieren, der im Zustandsmaß-Rechenprozeß erhalten wird, welcher durch die Rechenschaltung ausgeführt wird.

Mit Hilfe der oben beschriebenen Anordnung wird durch die Rechenschaltung ein neues Zustandsmaß in Übereinstimmung mit dem Verzweigungsmaß für die Eingangsdaten und dem Zu standsmaß in der vorhergehenden Stufe berechnet; wenn das höchstwertige Bit zumindest irgendeines der Zustandsmaße, die durch die Rechenschaltung erhalten werden, mit "1" gegeben ist, wird dies durch die Normierungsbefehlsschal tung ermittelt, und das Zeitintervall, innerhalb dessen irgendeines der Zustandsmaße nicht überläuft, wird durch eine in die Zukunft gerichtete Berechnung erhalten. Auf diese Weise wird der Normierungszeitpunkt bestimmt, und der Normierungsbefehl wird entsprechend der Entscheidung abgegeben.

Parallel zu den oben beschriebenen Vorgängen wird das durch die Rechenschaltung erhaltene neue Zustandsmaß zur Seite des niederwertigsten Bits durch den Auswahl-Normierungs anteil verschoben, wodurch ein normiertes Zustandsmaß er zeugt wird und wodurch außerdem ein Zustandsmaß vor der Normierung erzeugt wird. Wenn ein Normierungsbefehlsaus gangssignal von der Normierungsbefehlsschaltung her vorhan den ist, wird das normierte Zustandsmaß ausgewählt und in der Zustandsmaß-Speicherschaltung als neues Zustandsmaß gespeichert. Wenn kein Normierungsbefehlsausgangssignal von der Normierungsbefehlsschaltung vorhanden ist, wird das nicht normierte Zustandsmaß ausgewählt und in der Zu standsmaß-Speicherschaltung als neues Zustandsmaß ge speichert. Somit werden die Eingangsdaten entsprechend dem Inhalt des Weges decodiert, der durch den Zustands maß-Rechenprozeß erhalten wird, welcher durch die Rechen schaltung ausgeführt wird.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert. In den Zeichnungen zeigen:

Fig. 1 ein Blockdiagramm einer Ausführungsform einer Viterbi-Decodiereinrichtung gemäß der vorliegenden Erfindung,

Fig. 2 ein Blockdiagramm eines Beispiels der Struktur einer in Fig. 1 gezeigten ACS-SM-Normierungsschal tung im einzelnen,

Fig. 3 ein Schaltungsdiagramm eines Beispiels für die Struktur eines in Fig. 2 dargestellten Auswahl- Normierungsbereiches im einzelnen,

Fig. 4 ein Schaltungsdiagramm zur Veranschaulichung eines Beispiels der Struktur einer in Fig. 1 gezeigten Normierungsbefehlsschaltung im einzelnen,

Fig. 5 ein Blockdiagramm zur Veranschaulichung eines Beispiels einer Viterbi-Decodiereinrichtung, die bisher bekannt gewesen ist,

Fig. 6 ein Übergangsdiagramm für zwei Zeitschlitze zur Veranschaulichung eines Beispiels der Arbeitsweise einer in Fig. 5 gezeigten ACS-Schaltung,

Fig. 7 ein schematisches Diagramm zur Veranschaulichung der für die Berechnung in der in Fig. 5 gezeigten ACS-Schaltung benötigten Zeitspanne,

Fig. 8 ein Übergangsdiagramm für zwei Zeitschlitze zur Veranschaulichung des Grundprinzips der Viterbi- Decodiereinrichtung gemäß der vorliegenden Er findung und

Fig. 9 ein schematisches Diagramm zur Veranschaulichung der für eine ACS-Berechnung bei der vorliegenden Erfindung erforderlichen Zeitspanne.

Nunmehr werden die bevorzugten Ausführungsformen näher beschrieben.

Bevor eine detaillierte Beschreibung der vorliegenden Er findung erfolgt, wird unter Bezugnahme auf Fig. 8 das Grund prinzip der vorliegenden Erfindung beschrieben.

Es sei nunmehr angenommen, daß die Zwangslänge der Eingangs daten mit "7" gegeben ist und daß die Anzahl der Zustände mit "64" gegeben ist. Es sind Berechnungen mit dem konven tionellen Verfahren durchgeführt worden, um aus den zu jedem Zustandsknoten hinführenden Wegen den Weg auszuwählen, dessen Distanz vom empfangenen Code in Intervallen eines Zeitschlitzes minimiert ist, wie dies Fig. 6 veranschau licht. Bei der vorliegenden Erfindung ist die Anordnung jedoch so getroffen, daß Berechnungen durchgeführt werden, um aus den zum jeweiligen Zustandsknoten bin gelangenden Wegen den Weg aufzuwählen, dessen Distanz vom empfangenen Code in Intervallen von zwei Zeitschlitzen minimiert ist, wie dies in Fig. 8 gezeigt ist, so daß die Zeitspanne, die für den jeweiligen Zeitschlitz erforderlich ist zur Prozeß-Addition des Zustandsmaßes und des Verzweigungs maßes sowie für den Prozeß des Vergleichs zwischen den Additionsergebnissen und für den Prozeß zur Auswahl des jeweiligen Weges, lediglich einmal für jeweils zwei Zeit schlitze benötigt wird. Demgemäß wird die für den Prozeß für zwei Zeitschlitze benötigte Zeit wie folgt angegeben:

T_T′=T_A′+T_C′+T_S′ (2)

Hierin bedeuten
T_A′: die für die Addition erforderliche Zeit,
T_C′: die für einen Vergleich erforderliche Zeit,
T_S′: die für eine Auswahl erforderliche Zeit.

Sogar dann, wenn das Verfahren so ausgelegt ist, wie dies oben erläutert worden ist, ist der Zustand des Übergangs von vier Zuständen auf vier Zustände nicht verändert. Sogar dann, wenn der Zustand in der Mitte eliminiert ist, ist die erforderliche Information lediglich das decodierte Wort des ausgewählten Weges und die Übergangsinformation. Sogar dann, wenn die ACS-Berechnung in Intervallen von zwei Zeitschlitzen durchgeführt wird, können somit voll ständig dieselben Ergebnisse erzielt werden wie bei der konventionellen Berechnung in Intervallen von einem Zeit schlitz, indem veranlaßt wird, daß das decodierte Wort von der Wegspeicherschaltung her einen Übergang ent sprechend einem Übergangsdiagramm für zwei Zeitschlitze in Einheiten von zwei Bits ausführt.

Ferner nehmen die Additionszeit T_A′, die Vergleichszeit T_C′ und die Auswahlzeit T_S′ scheinbar dieselben Werte an wie die Additionszeit T_A, die Vergleichszeit T_C bzw. die Auswahlzeit T_S, die für den jeweiligen Zeitschlitz nach dem konventionellen Verfahren erforderlich sind, wie dies durch folgende Beziehungen gegeben ist:

T_A′≒T_A
T_C′≒T_C (3)
T_S′≒T_S

Während die Zeitspanne "2 T_T" erforderlich ist für die Durchführung von Prozessen während zweier Zeitschlitze beim konventionellen Verfahren, wie dies in Fig. 7 veran schaulicht ist, können somit die Prozesse für zwei Zeit schlitze innerhalb der Zeitspanne "T_T′" ausgeführt werden (wobei T_T′≒T_T gilt); durch das Verfahren gemäß der Er findung wird, wie in Fig. 9 veranschaulicht, scheinbar die Hälfte der Zeit aufgewandt, die bei dem konventionellen Verfahren benötigt wird.

Ferner werden bei der vorliegenden Erfindung für die Normie rung erforderliche Prozesse, wie ein Normierungsentschei dungsprozeß und ein Normierungszeitsteuerprozeß, außerhalb der durch die ACS-Schaltung bis zur Zustandsmaß-Speicher schaltung gebildeten Schleife ausgeführt. Darüber hinaus sind die ACS-Schaltung und die Normierungsschaltung zusam menhängend gebildet, und das durch die ACS-Verarbeitung erhaltene Zustandsmaß wird zur Seite des niederwertigsten Bits hin verschoben, wodurch das Zustandsmaß normiert wird. Wenn danach durch den Normierungsentscheidungsprozeß ent schieden wird, daß eine Normierung notwendig ist, wird das normierte Zustandsmaß oder das Zustandsmaß vor der Normierung ausgewählt, so daß die Verarbeitungsgeschwindig keit der Schleife gesteigert ist.

Fig. 1 veranschaulicht in einem Blockdiagramm eine Ausfüh rungsform der Viterbi-Decodiereinrichtung gemäß der vorlie genden Erfindung nach dem oben beschriebenen Grundprinzip.

Die in Fig. 1 dargestellte Viterbi-Decodiereinrichtung umfaßt eine Wechsel-Inverterschaltung 1, eine Durchschlag-Schal tung 2, eine Verzweigungsmaß-Rechenschaltung 3, eine ACS- SM-Normierungsschaltung 4, eine Normierungsbefehlsschal tung 5, eine Zustandsmaß-Speicherschaltung 6, eine Weg speicherschaltung 7, eine Majoritätsdecodierentscheidungs schaltung 8, eine Differenzdecodierschaltung 9 und eine Synchronismus-Entscheidungssteuerschaltung 10. Wenn Daten (Eingangsdaten) von der Sende- bzw. Übertragungsseite her eingegeben werden, wird die der empfangenen Codesequenz am nächsten liegende Sequenz aus den Codesequenzen ausge wählt, die durch den Codierer auf der Übertragungs- bzw. Sendeseite erzeugt werden können, und die decodierten Daten werden entsprechend dem ausgewählten Inhalt erzeugt.

Die Wechsel-Inverterschaltung 1 akzeptiert die Eingangs daten unter dem Steuerbefehl von der Synchronismus-Entschei dungssteuerschaltung 10 und wendet einen Wechselprozeß so wie einen Inversionsprozeß auf die Eingangsdaten an und gibt danach die verarbeiteten Eingangsdaten an die Durch schlag-Verarbeitungsschaltung 2 ab.

Die Durchschlag-Verarbeitungsschaltung 2 akzeptiert das Eingangsdaten-Ausgangssignal von der Wechsel-Inverterschal tung 1 unter dem Steuerbefehl von der Synchronismus-Ent scheidungssteuerschaltung 10 her, wendet einen Durchschlag prozeß auf die Eingangsdaten an und liefert danach die verarbeiteten Eingangsdaten an die Verzweigungsmaß-Rechen schaltung 3.

Die Verzweigungsmaß-Rechenschaltung 3 akzeptiert das Ein gangsdaten-Ausgangssignal von der Durchschlag-Prozeßschal tung 2 her und berechnet das Verzweigungsmaß der Eingangs daten, woraufhin das Ergebnis der Berechnung (Verzweigungs maß) an die ACS-SM-Normierungsschaltung 4 abgegeben wird.

Die ACS-SM-Normierungsschaltung 4 umfaßt 64 Einheits-Ver arbeitungsschaltungen 11 ₁ bis 11 ₆₄. Diese Schaltung addiert entsprechend dem von der Verzweigungsmaß-Rechenschaltung 3 abgegebenen Verzweigungsmaß und dem von der Zustandsmaß- Speicherschaltung 6 abgegebenen Zustandsmaß (Akkumulation) bezüglich jedes der vier in einen Zustand gelangenden Wege die Hamming-Distanz (Verzweigungsmaß) zwischen dem empfange nen Code und dem Weg sowie die Akkumulation (Zustandsmaß) des Verzweigungsmaßes bis zur vorhergehenden Stufe, um die Summe zu erhalten, um die Summen bezüglich der vier Wege zu vergleichen und um entsprechend den Vergleichsergebnissen die Summe mit der höchsten Wahrscheinlichkeit auszuwählen und den ausgewählten Inhalt an die Wegespeicherschaltung 7 abzugeben. Demgegenüber wird in dem Fall, daß kein Normie rungsbefehlssignal ("0"-Signal) von der Normierungsbefehls schaltung 5 abgegeben wird, die oben erhaltene Summe, sowie sie ist, an die Normierungsbefehlsschaltung 5 und die Zu standsmaß-Speicherschaltung 6 als neu erhaltener Akkumu lationswert (Zustandsmaß) abgegeben. Wenn indessen ein Normierungsbefehlssignal von der Normierungsbefehlsschal tung 5 abgegeben wird, wird die oben erhaltene Summe derart normiert, daß ein Wert innerhalb eines vorher festgelegten Bereiches erhalten und an die Normierungs-Befehlsschaltung 5 sowie die Zustandsmaß-Speicherschaltung 6 als neu erhaltener Akkumulationswert (Zustandsmaß) abgegeben wird.

Jede der Einheitsverarbeitungsschaltungen 11 ₁ bis 11 ₆₄ umfaßt, wie in Fig. 2 gezeigt, einen Additionsteil 12, einen Vergleichsteil 13, einen Codierteil 14 und einen Auswahl-Normierungsteil 15. Jede Einheitsverarbeitungs schaltung addiert entsprechend dem von der Verzweigungs maß-Rechenschaltung 3 zugeführten Verzweigungsmaß und dem von der Zustandsmaß-Speicherschaltung 6 abgegebenen Zu standsmaß bezüglich jedes des vier in einen Zustand ge langenden Wege die Hamming-Distanz (Verzweigungsmaß) zwischen dem empfangenen Code und dem Weg sowie die Akku mulation (Zustandsmaß) der Verzweigungsmaße bis zur vor hergehenden Stufe, vergleicht die Summen bezüglich der vier Wege, wählt entsprechend den Ergebnissen des Vergleichs diejenige mit der höchsten Wahrscheinlichkeit aus und gibt den ausgewählten Inhalt an die Wegespeicherschaltung 7 ab. Darüber hinaus wird in dem Fall, daß kein Normierungsbe fehlssignal von der Normierungsbefehlsschaltung 5 abgegeben wird, der neu erzielte Akkumulationswert (Zustandsmaß), sowie er ist, an die Normierungsbefehlsschaltung 5 und die Zustandsmaß-Speicherschaltung 6 abgegeben. Wenn ein Normierungsbefehlssignal von der Normierungsbefehlsschal tung 5 abgegeben wird, wird ein Normierungsprozeß auf das neu erhaltene Zustandsmaß angewandt, um einen Wert innerhalb eines zuvor festgelegten Bereiches zu erhalten, der an die Normierungsbefehlsschaltung 5 und an die Zustandsmaß- Speicherschaltung 6 abgegeben wird.

Der Additionsteil bzw. -bereich 12 umfaßt vier Addierer 16 ₁ bis 16 ₄ zum Addieren der von der Verzweigungsmaß-Re chenschaltung 3 gelieferten Verzweigungsmaße für zwei Zeit schlitze und der von der Zustandsmaß-Speicherschaltung 6 gelieferten Zustandsmaße, um dadurch deren Summen zu er zeugen und um die vier Summen AS₁ bis AS₄, die durch die Addition erhalten worden sind, an den Vergleichsteil bzw. -bereich 13 und den Auswahlnormierungsteil 15 abzugeben.

Wenn in diesem Falle die Objekte der Berechnung durch die Einheitsverarbeitungsschaltungen 11 ₁ bis 11 ₆₄, nämlich die Zustandsknoten, die Zustandsmaße SM₀₀, SM₁₆, SM₃₂ und SM₆₄ sind und wenn die Verzweigungsmaße gegeben sind mit BMX₁, BMX₂, BMX₃ und BMX₄, dann werden die Summen (neue Zustandsmaße) AS₁, AS₂, AS₃ und AS₄ der nachstehend ange gebenen Werte durch den Additionsteil 12 erzeugt und an den Vergleichsteil 13 sowie an den Auswahl-Normierungs teil 15 abgegeben:

AS₁=SM₀₀+BMX₁
AS₂=SM₁₆+BMX₂
AS₃=SM₃₂+BMX₃ (4)
AS₄=SM₄₈+BMX₄

Der Vergleichsteil 13 umfaßt sechs Komparatoren 17 ₁ bis 17 ₆₉ deren jeder aus einer Kombination von zwei Summen aus vier Summen AS₁, AS₂, AS₃ und AS₄, die von den Addierern 16 ₁ bis 16 ₄ abgegeben werden, diejenige Summe auswählt, die die höhere Wahrscheinlichkeit als die andere hat. Der Ver gleichsteil 13, der Kombinationen der beiden Summen aus den vier Summen AS₁, AS₂, AS₃ und AS₄ bildet, die von den Addierern 16 ₁ bis 16 ₄ abgegeben worden sind, vergleicht Werte der beiden Summen miteinander, um dadurch Signale zu erzeugen, deren jedes kennzeichnend ist für die Summe mit einer höheren Wahrscheinlichkeit als die der anderen, und gibt diese an den Codierteil 14 ab.

Der Codierteil 14 umfaßt einen ersten Codierer 18 zum Codieren der Signale, die von den Komparatoren 17 ₁ bis 17 ₆ abgegeben worden sind, die den Vergleichsteil 13 bilden, um ein 4-Bit-Auswahlsignal zu erzeugen, welches notwendig ist für die Spezifizierung einer der Summen AS₁, AS₂, AS₃ und AS₄, die vom Additionsteil 12 abgegeben worden sind. Ferner ist ein zweiter Codierer 19 vorgesehen zum Codieren des 4-Bit-Auswahlsignals, welches von dem ersten Codierer 18 abgegeben worden ist, um ein 2-Bit-Auswahlsignal zu erzeu gen. Der betreffende Codierer codiert die von den Kompara toren 17 ₁ bis 17 ₆ abgegebenen Signale und erzeugt ein 4-Bit- Auswahlsignal zur Spezifizierung einer der Summen AS₁, AS₂, AS₃ und AS₄, die von dem Additionsteil 12 abgegeben worden sind, und gibt dieses Signal an den Auswahlnormierungs teil 15 ab. Ferner werden das Auswahlsignal codiert und ein 2-Bit-Auswahlsignal erzeugt, das an die Wegspeicher schaltung 7 abgegeben wird.

Der Auswahl-Normierungsteil 15 umfaßt, wie in Fig. 3 ge zeigt, vier Teiler 20 ₁ bis 20 ₄ zum Verschieben der Summen AS₁, AS₂, AS₃ und AS₄, die von dem Additionsteil 12 abge geben worden sind, zur Seite des niederwertigsten Bits hin, um dadurch ihre Werte zu halbieren. Ferner umfaßt der betreffende Schaltungsteil einen ersten Auswahlteil 24 mit vier UND-Gliedern 21 ₁ bis 21 ₄, durch die in dem Fall, daß kein Normierungsbefehlsausgangssignal von der Normie rungsbefehlsschaltung 5 vorliegt, die durch das 4-Bit- Auswahlsignal vom Codiererteil 14 her spezifizierte Summe aus den Summen AS₁, AS₂, AS₃ und AS₄ spezifiziert wird, die vom Additionsteil 12 abgegeben wird. Ferner ist ein zweiter Auswahlteil 25 mit vier UND-Gliedern 22 ₁ bis 22 ₄ und einem Inverter 23 vorgesehen; durch diesen Schaltungs teil wird in dem Fall, daß ein Normierungsbefehl von der Normierungsbefehlsschaltung 5 abgegeben wird, die durch das 4-Bit-Auswahlsignal vom Ausgang des Codierteils 14 her spezifizierte Summe von den normierten Summen AS₁, AS₂, AS₃ und AS₄, die von den Teilern 20 ₁ bis 20 ₄ abge geben werden, spezifiziert. Im übrigen ist ein ODER-Glied 26 vorgesehen für die Aufnahme der Summe, die entweder durch den ersten Auswahlteil 24 oder den zweiten Auswahl teil 25 ausgewählt worden ist. Dieses ODER-Glied gibt die betreffende Summe als neues Zustandsmaß ab.

Der Auswahl-Normierungsteil 15 erzeugt normierte Summen AS₁, AS₂, AS₃ und AS₄ durch Normieren der Summen AS₁, AS₂, AS₃ und AS₄, die von dem Additionsteil 12 abgegeben worden sind, und nicht-normierte Summen AS₁, AS₂, AS₃ und AS₄. Wenn kein Normierungsbefehl von der Normierungsbefehlsschal tung 5 abgegeben wird, wird die durch das von dem Codier teil 14 abgegebene 4-Bit-Auswahlsignal spezifizierte Summe aus den nichtnormierten Summen AS₁, AS₂, AS₃ und AS₄ mit Hilfe des ersten Auswahlteiles 24 spezifiziert, und die ausgewählte Summe wird an die Normierungsbefehlsschaltung 5 und an die Zustandsmaß-Speicherschaltung 6 abgegeben. Wenn ein Normierungsbefehl von der Normierungsbefehlsschaltung 5 abgegeben wird, wird die durch das von dem Codierteil 14 abgegebene 4-Bit-Auswahlsignal spezifizierte Summe aus den normierten Summen AS₁, AS₂, AS₃ und AS₄ mit Hilfe des zweiten Auswahlteiles 25 spezifiziert, und die ausgewählte Summe wird an die Normierungsbefehlsschaltung 5 und die Zustandsmaß-Speicherschaltung 6 abgegeben.

Die Normierungsbefehlsschaltung 5 umfaßt, wie in Fig. 4 gezeigt, acht ODER-Glieder 30 ₁ bis 30 ₈, welche das neue Zustandsmaß-Ausgangssignal von der ACS-SM-Normierungsschal tung 4 aufnehmen und die logische Summe der acht Einheiten erhalten bzw. liefern. Ferner sind acht D-Flipflops 31 ₁ bis 31 ₈ vorgesehen für die Verzögerung des jeweiligen logi schen Summendaten-Ausgangssignals von den ODER-Gliedern 30 ₁ bis 30 ₈, und zwar um einen Zeitschlitz. Darüber hinaus ist ein ODER-Glied 32 vorgesehen, mit dem die Verknüpfungs summe des Verknüpfungs-Summendatenausgangssignals von den D-Flipflops 31 ₁ bis 31 ₈ erhalten wird. Außerdem ist eine Normierungsbefehlserzeugungsschaltung 33 mit einem Schie beregister vorgesehen, um das Verknüpfungssummendatenaus gangssignal vom ODER-Glied 32 um zuvor festgelegte Zeit schlitze zu verzögern, wenn das höchstwertige Bit eine "1" ist, womit ein Normierungsbefehl ("0"-Signal) erzeugt wird. Die Normierungsbefehlsschaltung 5 erzeugt in dem Fall, daß das höchstwertige Bit irgendeines der neuen Zu standsmaße, die von der ACS-SM-Normierungsschaltung 4 ab gegeben sind, eine "1" ist, den Normierungsbefehl, nachdem bestimmte Zeitschlitze aufgetreten sind, und gibt diesen an die ACS-SM-Normierungsschaltung 4 ab.

Wenn beispielsweise die Anzahl der Bits des Zustandsmaßes mit sieben Bits als Maximum gegeben ist und wenn das Ein gangsdatensignal ein 8-wertiges Eingangssignal für eine weiche Entscheidung ist, dann wird der Wert des Zustands maßes um den Maximalwert "14" erhöht, den das Verzweigungs maß für den jeweiligen Zeitschlitz annehmen kann, und die Zeitspanne von dem Augenblick, zu dem ihr höchstwertiges Bit zu "1" wurde, bis zu dem Augenblick unmittelbar vor Auftreten eines Überlaufs beträgt "3,5" Zeitschlitze. Dem gemäß wird durch die acht ODER-Glieder 30 ₁ bis 30 ₈ und das eine ODER-Glied 32 eine Verzögerung von 0,5 Zeitschlitz bewirkt; ein Zeitschlitz wird durch die acht D-Flipflops 31 ₁ bis 31 ₈ verzögert, und zwei Zeitschlitze werden durch das Schieberegister 33 verzögert. Dadurch wird der Normie rungsbefehl erzeugt, wenn 3,5 Zeitschlitze vorbeigegangen sind, nachdem das höchstwertige Bit irgendeines der neuen Zustandsmaße, die von der ACS-SM-Normierungsschaltung 4 abgegeben sind, zu "1" wird, und der Befehl wird an die ASC-SM-Normierungsschaltung 4 abgegeben.

Die Zustandsmaß-Speicherschaltung 6 speichert das von der ACS-SM-Normierungsschaltung 4 abgegebene Zustandsmaß und gibt das darin gespeicherte Zustandsmaß an die ACS-SM- Normierungsschaltung 4 ab.

Die Wegspeicherschaltung 7 speichert den ausgewählten In halt, der von der ACS-SM-Normierungsschaltung 4 abgegeben worden ist, und gibt den ausgewählten Inhalt an die Majori täts-Decodierentscheidungsschaltung 8 ab.

Die Majoritäts-Decodierentscheidungsschaltung 8 entscheidet entsprechend dem in der Wegspeicherschaltung 7 gespeicher ten ausgewählten Inhalt den Weg, der die höchste Wahrschein lichkeit hat. Ferner erzeugt sie die decodierten Daten und gibt diese an die Differenz-Decodierschaltung 9 sowie an die Synchronismus-Entscheidungssteuerschaltung 10 ab.

Die Differenz-Decodierschaltung 9 akzeptiert die decodier ten Daten, die von der Majoritäts-Decodierentscheidungs schaltung 8 abgegeben worden sind, wendet einen Differenz- Decodierprozeß auf die decodierten Daten an, um decodierte Daten zu erzeugen, und gibt diese an die Schaltungsanord nung in der nachfolgenden Stufe (nicht dargestellt) ab.

Die Synchronismus-Entscheidungssteuerschaltung 10 führt entsprechend den von der Majoritäts-Decodierentscheidungs schaltung 8 abgegebenen decodierten Daten eine Entscheidung bezüglich des Synchronismus aus und steuert entsprechend dem Inhalt der Entscheidung den Synchronismus zwischen der Wechsel-Inverterschaltung 1 und der Durchschlag-Pro zeßschaltung 2.

Bei der vorliegenden Erfindung, wie sie oben beschrieben worden ist, ist die Anordnung so getroffen, daß die ACS- Berechnung in Einheiten von zwei Zeitschlitzen ausgeführt wird. Die für die ACS-Berechnung bezüglich zweier Zeit schlitze erforderliche Zeitspanne kann scheinbar auf die Hälfte der Zeitspanne reduziert werden, die erforderlich ist, wenn die ACS-Berechnung zu einem Zeitpunkt während eines Zeitschlitzes ausgeführt wird. Damit wird es möglich, einen Faltungscode mit einem Informationsvolumen von 30 Mbps oder darüber zu decodieren, wie er bei der HDTV-Übertragung, etc. verwendet wird.

Ferner ist bei der vorliegenden Ausführungsform auf der Ausgangsseite der aus der ACS-SM-Normierungsschaltung 4 und der Zustandsmaß-Speicherschaltung 6 bestehenden Schlei fe die Normierungsbefehlsschaltung 5 vorgesehen, wodurch eine Entscheidung bezüglich der Notwendigkeit nach Normie rung, die Einstellung bezüglich der Normierungszeit und dergleichen vorgenommen werden. Wenn entschieden wird, daß eine Normierung notwendig ist, wird das durch die ACS- SM-Normierungsschaltung 4 ausgewählte Zustandsmaß ausge wählt, bevor zumindest irgendeines der Zustandsmaße über läuft, und das ausgewählte Zustandsmaß wird als neues Zu standsmaß abgegeben. Deshalb kann die Arbeitsweise der gesamten Schleife mit höheren Geschwindigkeiten als bei der konventionellen Schaltungskonfiguration ausgeführt werden, bei der in der ACS-Schaltung vorgesehene Addierer, die Normierungsschaltung und die Zustandsmaß-Speicher schaltung in Form einer Schleife miteinander verbunden sind.

Bei der oben beschriebenen Ausführungsform sind sechs Komparatoren 17 ₁ bis 17 ₆ in der ACS-SM-Normierungsschal tung 4 vorgesehen, so daß die Werte einer Kombination von zwei Summen aus vier Summen AS₁, AS₂, AS₃ und AS₄, die von den Addierern 16 ₁ bis 16 ₄ abgegeben werden, miteinander verglichen werden, wobei eine Summe ausgewählt wird, die wahrscheinlich höher ist als die andere. Deshalb können die Summen AS₁, AS₂, AS₃ und AS₄ für die Entscheidung zu einem Zeitpunkt verglichen werden, und die Summe mit der höchsten Wahrscheinlichkeit kann mit einer minimierten Verzögerungszeit erhalten werden.

Gemäß der vorliegenden Erfindung, wie sie oben beschrieben worden ist, kann ein Faltungssignal mit einem Informations volumen über 30 Mbps, wie es bei der HDTV-Übertragung oder dergleichen verwendet wird, decodiert werden.

Während ein Verzweigungsmaß für eine Vielzahl von Zeit schlitzen zu einem Zeitpunkt durch eine Verzweigungsmaß- Rechenschaltung berechnet wird, wird eine ACS-Berechnung durch eine ACS-SM-Rechenschaltung in Übereinstimmung mit einem Verzweigungsmaß für eine Vielzahl von Zeitschlitzen, das durch die Verzweigungsmaß-Rechenschaltung erhalten wird, und einem Zustandsmaß in der vorhergehenden Stufe in Intervallen einer Vielzahl von Zeitschlitzen durchge führt. Die Eingangsdaten werden durch eine Entscheidungs schaltung für eine Sequenz höchster Wahrscheinlichkeit entsprechend dem Inhalt des Weges decodiert, der durch die ACS-Berechnung erzielt wird.

Auf der Außenseite einer Schleife, bestehend aus der ACS- SM-Normierungsschaltung und einer Zustandsmaß-Speicher schaltung, ist ferner eine Normierungsbefehlsschaltung vorgesehen, wodurch eine Entscheidung bezüglich der Not wendigkeit nach Normierung, bezüglich der Einstellung der Zeit der Normierung und dergleichen vorgenommen wird. Wenn entschieden wird, daß eine Normierung notwendig ist, wird das durch einen Bit-Verschiebeprozeß in der ACS-SM-Normie rungsschaltung normierte Zustandsmaß ausgewählt, bevor zumindest irgendeines der Zustandsmaße überläuft, und das ausgewählte Zustandsmaß wird als neues Zustandsmaß abgegeben.

Claims

1. Viterbi-Decodiereinrichtung, dadurch ge kennzeichnet, daß eine Verzweigungsmaß-Rechen einrichtung (3) vorgesehen ist zur Berechnung eines Ver zweigungsmaßes für Eingangsdaten bezüglich einer Vielzahl von Zeitschlitzen,
daß eine ACS-Recheneinrichtung (102) vorgesehen ist für die parallele Durchführung von ACS-(Additions-Vergleichs- Auswahl-)-Berechnungen bezüglich eines Verzweigungsmaßes für eine Vielzahl von Zeitschlitzen, die durch die Verzwei gungsmaß-Recheneinrichtung (3) berechnet sind, und bezüg lich eines Zustandsmaßes, welches eine Akkumulation von Verzweigungsmaßen bis zur vorangehenden Verarbeitungsstufe in Intervallen einer Vielzahl von Zeitschlitzen ist, derart, daß der Weg erhalten wird, der die höchste Wahrscheinlich keit besitzt,
und daß eine Sequenz-Entscheidungseinrichtung (8) für die Sequenz höchster Wahrscheinlichkeit vorgesehen ist zum Decodieren von Eingangsdaten entsprechend dem Inhalt des Weges, der durch die ACS-Recheneinrichtung in einem Inter vall einer Vielzahl von Zeitschlitzen erhalten ist.

2. Viterbi-Decodiereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Verzweigungsmaß-Recheneinrichtung (3) vorgesehen ist für die Berechnung eines Verzweigungsmaßes bezüglich Eingangs daten für eine Vielzahl von Zeitschlitzen,
daß eine Zustandsmaß-Speichereinrichtung (6) vorgesehen ist für die Speicherung eines Zustandsmaßes, welches eine Akkumulation von durch die Verzweigungsmaß-Recheneinrich tung (3) sequentiell berechneten Verzweigungsmaßen ist,
daß eine ACS-Recheneinrichtung (4) vorgesehen ist für die parallele Durchführung von Additions-Vergleichs-Auswahl- Rechenvorgängen bezüglich eines Verzweigungsmaßes für eine Vielzahl von Zeitschlitzen, das durch die betreffende Ver zweigungsmaß-Recheneinrichtung (3) in der vorliegenden Verarbeitungsstufe berechnet worden ist, und bezüglich eines Verzweigungsmaßes, welches in der Zustandsmaß-Spei chereinrichtung (6) für die Dauer bis zur vorhergehenden Verarbeitungsstufe je Weg einer Vielzahl von Wegen gespei chert ist, die in einen Zustandsknoten hineingelangen, derart, daß der Weg höchster Wahrscheinlichkeit erhalten wird,
und daß eine Sequenz-Entscheidungseinrichtung für die Sequenz höchster Wahrscheinlichkeit vorgesehen ist zum Decodieren von Eingangsdaten entsprechend dem Inhalt des Weges, der durch die ACS-Recheneinrichtung (3) in Inter vallen einer Vielzahl von Zeitschlitzen erhalten wird.

3. Viterbi-Decodiereinrichtung nach Anspruch 2, da durch gekennzeichnet, daß die ACS- Recheneinrichtung folgende Einrichtungen umfaßt:
eine Vielzahl von Addiereinrichtungen zum Addieren des Verzweigungsmaßes für die Vielzahl von Zeitschlitzen, die durch die Verzweigungsmaß-Recheneinrichtung (3) in der vorliegenden Verarbeitungsstufe berechnet sind, und des Zustandsmaßes für die Zeitdauer bis zur vorhergehenden Verarbeitungsstufe, welches in der Zustandsmaß-Speicher einrichtung für die entsprechenden Wege der Vielzahl von Wegen in Intervallen der Vielzahl von Zeitschlitzen ge speichert ist,
eine Vielzahl von Vergleichseinrichtungen zum Vergleichen der Ergebnisse der durch die Vielzahl von Additionsein richtungen vorgenommenen Addition;
eine Auswahleinrichtung für die Auswahl des Weges höchster Wahrscheinlichkeit entsprechend den Ergebnissen des durch die Vielzahl der Vergleichseinrichtungen durchgeführten Vergleichs.

4. Viterbi-Decodiereinrichtung nach Anspruch 2, da durch gekennzeichnet, daß die Ver zweigungsmaß-Recheneinrichtung ein Verzweigungsmaß auf Eingangsdaten hin für zwei Zeitschlitze berechnet,
daß die Zustandsmaß-Speichereinrichtung (6) ein Zustands maß speichert, welches eine Akkumulation von durch die Verzweigungsmaß-Recheneinrichtung sequentiell berechneten Verzweigungsmaßen darstellt,
daß die ACS-Recheneinrichtung in einer parallelen Weise Additions-Vergleichs-Auswahl-Rechenvorgänge bezüglich eines Verzweigungsmaßes für zwei Zeitschlitze durchführt, die durch die Verzweigungsmaß-Recheneinrichtung in der vorlie genden Stufe berechnet sind, und bezüglich eines Zustands maßes, welches in der Zustandsmaß-Speichereinrichtung für die Zeitspanne bis zur vorhergehenden Verarbeitungsstufe für jeden von vier Wegen gespeichert ist, die in einen Zustandsknoten gelangen, und zwar in Intervallen von zwei Zeitschlitzen, derart, daß der Weg mit der höchsten Wahr scheinlichkeit erhalten wird,
und daß eine Sequenz-Entscheidungseinrichtung für die Sequenz höchster Wahrscheinlichkeit vorgesehen ist zum Decodieren der Eingangsdaten entsprechend dem Inhalt des Weges, der durch die ACS-Recheneinrichtung in Intervallen von zwei Zeitschlitzen erzielt ist.

5. Viterbi-Decodiereinrichtung nach Anspruch 4, da durch gekennzeichnet, daß die ACS- Recheneinrichtung folgende Einrichtungen umfaßt:
vier Addiereinrichtungen zum Addieren des Verzweigungs maßes für zwei Zeitschlitze, welches durch die Verzwei gungsmaß-Recheneinrichtung in der gerade vorliegenden Verarbeitungsstufe berechnet sind, und des Zustandsmaßes für die Zeitspanne bis zur vorhergehenden Verarbeitungs stufe, welches in der Zustandsmaß-Speichereinrichtung für die betreffenden Wege der vier Wege in Intervallen von zwei Zeitschlitzen gespeichert sind;
sechs Vergleichseinrichtungen zum Vergleichen der Kombina tionen von zwei Ergebnissen aus den Ergebnissen der durch die vier Additionseinrichtungen durchgeführten Additionen; eine Auswahleinrichtung für die Auswahl des Weges höchster Wahrscheinlichkeit entsprechend den Ergebnissen des durch die sechs Vergleichseinrichtungen durchgeführten Vergleichs.

6. Viterbi-Decodiereinrichtung, insbesondere nach An spruch 1, dadurch gekennzeichnet,
daß eine Verzweigungsmaß-Recheneinrichtung (3) vorgesehen ist für die Berechnung eines Verzweigungsmaßes bezüglich Eingangsdaten,
daß eine Zustandsmaß-Speichereinrichtung (6) vorgesehen ist für die Speicherung eines Zustandsmaßes, welches eine Akkumulation von durch die Verzweigungsmaß-Recheneinrich tung (3) sequentiell berechneten Verzweigungsmaßen dar stellt,
daß eine Recheneinrichtung vorgesehen ist für die Berech nung eines neuen Zustandsmaßes entsprechend einem durch die Verzweigungsmaß-Recheneinrichtung (3) im vorliegenden Verarbeitungszustand berechneten Verzweigungsmaßes und entsprechend dem Zustandsmaß für die Zeitspanne bis zur vorhergehenden Verarbeitungsstufe, welches in der Zustandsmaß-Speichereinrichtung (6) gespeichert ist, daß eine Normierungs-Befehlseinrichtung (5) vorgesehen ist zur Bestimmung des Normierungszeitpunkts durch eine Vorhersage-Berechnung des maximalen Zeitintervalls von dem Zeitpunkt aus, zu dem zumindest irgendeines der höchst wertigen Bits der durch die betreffende Recheneinrichtung berechneten Zustandsmaße zu "1" an dem Punkt unmittelbar vor Auftreten eines Überlaufs der Zustandsmaße wird, und zur Abgabe eines Normierungs-Befehls entsprechend der Ent scheidung,
daß ein Auswahl-Normierungsbereich ein normiertes Zustands maß auswählt, welches durch Verschieben eines neuen Zu standsmaßes erzielt ist, das durch die Recheneinrichtung zur Seite des niederwertigsten Bits hin erhalten wird, wobei die Zustandsmaß-Speichereinrichtung veranlaßt wird, das normierte Zustandsmaß als neues Zustandsmaß zu spei chern, wenn ein Normierungsbefehl von der Normierungsbe fehlseinrichtung abgegeben wird,
wobei ein Zustandsmaß vor der Normierung ausgewählt wird und wobei die Zustandsmaß-Speichereinrichtung veranlaßt wird, das nichtnormierte Zustandsmaß als neues Zustandsmaß in dem Fall zu speichern, daß ein Normierungsbefehl von der Normierungsbefehlseinrichtung nicht abgegeben wird,
und daß eine Sequenz-Entscheidungseinrichtung für die Sequenz höchster Wahrscheinlichkeit vorgesehen ist zum Decodieren der Eingangsdaten entsprechend dem Inhalt des Weges, der durch den Zustandsmaß-Rechenvorgang erhalten worden ist, welcher durch die betreffende Recheneinrich tung (3) ausgeführt worden ist.