DE60110194T2

DE60110194T2 - Verfahren zur Bestimmung eines Reihenfolges von Verzögerungszellen in einer N-Zellenkette

Info

Publication number: DE60110194T2
Application number: DE60110194T
Authority: DE
Inventors: Jean-Marie Boudry
Original assignee: Bull SA
Current assignee: Bull SA
Priority date: 2000-12-07
Filing date: 2001-11-29
Publication date: 2006-03-09
Anticipated expiration: 2021-11-30
Also published as: DE60110194D1; US6636088B2; JP2002208846A; US20020113630A1; EP1213839A1; FR2817981B1; JP3676730B2; FR2817981A1; ATE293851T1; EP1213839B1

Description

Die Erfindung bezieht sich auf eine flankengetriggerte Vervielfacherschaltung. Eine solche Schaltung ist beispielsweise von Nutzen, um aus ein und demselben Referenztaktsignal mehrere phasenverschobene Taktsignale zu erhalten. Außerdem ist eine solche Schaltung von Nutzen, um ein Taktsignal mit einer Frequenz zu erhalten, die höher als jene eines Referenztaktsignals ist.
Das Patent FR 2 658 015 ( US 5 260 608 , US 5 548 235 und US 5 838 178 in den Vereinigten Staaten) beschreibt eine phasenstarre Schaltung, die ermöglicht, einen Frequenzvervielfacher zu verwirklichen. Verglichen mit bekannten Schaltungen vom VCO-Typ, die spannungsgesteuert sind, weist diese Schaltung den Vorteil einer kurzen Antwortzeit und einer guten Rausch-Unempfindlichkeit auf. Eine Verzögerungsschaltung wird dabei durch das Ausgangssignal eines Phasenkomparators zwischen dem Eingangssignal und dem Ausgangssignal der Verzögerungsschaltung gesteuert. Die Verzögerungsschaltung ist dabei aus einer Anzahl N von in Kaskade geschalteten Zellen gebildet, derart, dass das Steuersignal ein Inkrementieren der Elementarverzögerung T_e jeder Zelle steuert. Da das Steuersignal die N Zellen gleichzeitig ansteuert, ist das minimale Inkrement der Verzögerung der Verzögerungsschaltung gleich N mal dem Inkrement der Elementarverzögerung T_e jeder Zelle. Die Verzögerungsschaltung des Standes der Technik ermöglicht, einen Phasenfehler zwischen ihrem Eingang und ihrem Ausgang im günstigsten Falle mit einer Genauigkeit von N mal T_e zu korrigieren.
Eine ähnliche Schaltung ist auch in dem Patent US 5 422 835 beschrieben. Ein Ziel der vorliegenden Erfindung ist, einen Phasenfehler zwischen dem Eingang und dem Ausgang einer Verzögerungsschaltung mit einer höheren Genauigkeit als N mal T_e zu korrigieren. Dies stellt einen Vorteil bei der Erzielung höherer Frequenzen dar, während der minimale Wert eines Inkrements der Elementarverzögerung T_e zwangsläufig durch das Herstellverfahren der Schaltung begrenzt ist. Gemäß einer Lösung der vorliegenden Erfindung steuert das Ausgangssignal des Phasenkomparators die N Zellen nicht gleichzeitig, sondern jede Zelle einzeln.
Die vorgeschlagene Lösung ist nicht offensichtlich, denn ein gleichzeitiger Befehl an alle Zellen gewährleistet ein Beibehalten des Tastverhältnisses (duty cycle in Englisch) des Signals. Bei einer Verzögerungsschaltung des Standes der Technik lässt sich nämlich feststellen, dass das Inkrementieren der Verzögerung nur einer einzigen Zelle Probleme bereitet. Bei einem Phasenfehler T_e vor der Korrektur weist das Ausgangssignal jeder Zelle einen Phasenfehler von n mal T_e/N in Bezug auf die ideale Phase auf, wobei n von 1, für die erste Zelle am Eingang der Verzögerungsschaltung, bis N, für die letzte Zelle am Ausgang der Verzögerungsschaltung, läuft.
Ein Befehl zum aufeinander folgenden Inkrementieren jeder Zelle in der Reihenfolge einer Kaskade ist nicht zufrieden stellend. Eine Korrektur von T_e über der ersten Zelle führt einen Phasenfehler herbei, der gleich (N-1)T_e/N in Bezug auf die ideale Phase ist, und dann einen Phasenfehler von (N-n)T_e/N über jeder Zelle bis zur letzten, für die der Phasenfehler von (N-N)T_e/N dann null ist. Bei einem Frequenzvervielfacher, bei dem die Ausgangssignale aller Zellen oder eines Teils der Zellen kombiniert werden, kann dies zur Folge haben, dass das Tastverhältnis von (N-1)T_e/N modifiziert wird. Der Phasenfehler wird bei der Erlangung eines phasenverschobenen Taktsignals von einer n-ten Zelle angetroffen. Das Phänomen ist noch stärker bei einem Phasenfehler über der Gesamtheit der Verzögerungsschaltung, der größer als T_e ist.
Ein Befehl zum aufeinander folgenden Inkrementieren jeder Zelle in der umgekehrten Reihenfolge der Kaskade ist nicht zufriedener stellend. Ein Beginnen bei der mittleren Zelle der Verzögerungsschaltung verschiebt das Problem auf die Gruppe der vorangehenden Zellen und die Gruppe der nachfolgenden Zellen, wobei es außerdem ein Problem einer Auswahl der für eine spätere Korrektur zurückzubehaltenden Gruppe von Zellen hinzufügt.
Das Ziel der Erfindung ist die Schaffung einer flankengetriggerten Vervielfacherschaltung mittels einer Verzögerungsschaltung, die aus in Kaskade ge schalteten Zellen mit auf den Eingang zurückgeschleifter Phase besteht, wobei die zuvor erwähnten Nachteile des Standes der Technik vermieden werden.
Der Gegenstand der Erfindung ist ein Verfahren zum Bestimmen einer Reihenfolge von zu verzögernden Zellen in einer Kette aus N Verzögerungszellen mit zurückgeschleifter Phase. Das Verfahren umfasst:

– eine erste Schleife von Aktionen für Werte j, die von 1 bis N laufen, wobei jede einer Gesamtverzögerung entspricht, die gleich einer j-fachen Elementarverzögerung einer Zelle ist und an die Kette aus N Verzögerungszellen anzulegen ist, wobei eine Aktion der ersten Schleife umfasst:
– eine zweite Schleife von Aktionen für Werte i, die von 1 bis N laufen, wobei jede einem Zellenrang der Kette entspricht, wobei eine Aktion der zweiten Schleife einen Verzögerungsfehler am Ausgang der Zelle mit Rang i in Bezug auf eine ideale Verzögerung, die die Gesamtverzögerung der Kette auf jede Zelle gleichmäßig verteilt, berechnet, derart, dass:
– ein erster Wert des Fehlers berechnet wird, bevor eine zusätzliche Elementarverzögerung der Zelle mit Rang i befohlen wird;
– ein zweiter Wert des Fehlers berechnet wird, falls der erste Wert größer als ein vorgegebener Schwellenwert ist, nachdem eine zusätzliche Elementarverzögerung der Zelle mit Rang i befohlen worden ist, wobei der Rang i dann die zu bestimmende Reihenfolge vervollständigt.

Die durch das Verfahren gemäß der Erfindung bestimmte Reihenfolge ermöglicht, eine flankengetriggerte Vervielfacherschaltung zu verwirklichen, bei der eine zusätzliche Elementarverzögerung entsprechend der bestimmten Reihenfolge nach und nach an eine neue Zelle angelegt wird, derart, dass der Fehler am Ausgang jeder Zelle in Bezug auf eine ideale Verzögerung, die auf alle Zellen gleichmäßig verteilt ist, minimiert wird. Die Durchführung des Verfahrens für Werte von N, die von 3 bis 20 und darüber hinaus laufen, hat ermöglicht, einen maximalen Fehler zu beobachten, der einer Elementarverzögerung äquivalent ist.
Die Merkmale und Vorteile der Erfindung gehen aus der folgenden Beschreibung hervor, die zur Veranschaulichung gegeben ist und auf die beigefügten Zeichnungen Bezug nimmt.
In den Zeichnungen zeigen:
1 schematisch eine PLL-Schaltung gemäß der Erfindung;
2 schematisch eine Verzögerungszelle gemäß der Erfindung;
3 eine weitere Einzelheit der Verzögerungszelle gemäß der Erfindung;
4 ein Ausführungsbeispiel des Verfahrens gemäß der Erfindung;
5 und 6 Feinheiten des Verfahrens gemäß der Erfindung;
7 eine Verknüpfungsschaltung für einen besonderen Wert der Anzahl der Zellen.
In 1 ist eine Anzahl N von Verzögerungszellen 130, 131, 132, 133, 134 derart in Kaskade geschaltet, dass die Zelle 130 am Eingang ein oszillierendes Signal CL empfängt, um am Ausgang ein oszillierendes Signal CL0 zu erzeugen, die Zelle 131 am Eingang das oszillierende Signal CL0 empfängt, um am Ausgang ein oszillierendes Signal CL1 zu erzeugen, die Zelle 132 am Eingang das oszillierende Signal CL1 empfängt, um am Ausgang ein oszillierendes Signal CL2 zu erzeugen, die Zelle 133 am Eingang das oszillierende Signal CL2 empfängt, um am Ausgang ein oszillierendes Signal CL3 zu erzeugen, die Zelle 134 am Eingang das oszillierende Signal CL3 empfängt, um am Ausgang ein oszillierendes Signal CL4 zu erzeugen. Jedes Signal wird am Ausgang der Zelle mit einer Frequenz erzeugt, die jener des am Eingang empfangenen Signals gleich ist, und mit einer Verzögerung, die jeder Zelle eigen ist. Die auf diese Weise kumulierte Verzögerung der Zellen 130,..., 134 hat eine Phasenverschiebung des Signals CL4 gegenüber dem Signal CL zur Folge.
In einem bekannten Phasenkomparator 11 wird die Phase des Signals CL4 mit der Phase des Signals CL verglichen, wobei das binäre Ergebnis eine Phasenvoreilung oder eine Phasenverzögerung angibt. Wenn die Phase des Signals CL4 kleiner als die Phase des Signals CL ist, erzeugt der Phasenkomparator 11 ein Signal INC. Wenn die Phase des Signals CL4 größer als die Phase des Signals CL ist, erzeugt der Phasenkomparator 11 ein Signal DEC.
Das Signal INC inkrementiert einen nicht zyklischen, binären Vorwärts-Rückwärtszähler 12. In der weiteren Beschreibung wird dieser Vorwärts-Rückwärts-Zähler einfach als Zähler 12 bezeichnet. Das Signal DEC dekrementiert den Binärzähler 12. Der Wert des Zählers 12 wird in die zwei Signale REG und CTL zerlegt. Die niedrigstwertigen Bits bilden entsprechend einer geeigneten Codierung das erste Signal REG. Die höchstwertigen Bits bilden entsprechend der geeigneten Codierung das zweite Signal CTL. Die Anzahl der niedrigstwertigen Bits ist derart gewählt, dass die Anzahl der Zellen 130, ..., 134 codiert wird. Da in dem Beispiel von 1 die Anzahl der Zellen fünf ist, beträgt die Anzahl der niedrigstwertigen Bits drei, so dass fünf Binärwerte, beispielsweise in der natürlichen Reihenfolge 000, 001, 010, 011, 100, codiert werden. Diese Binärwerte sind die internen Zustände des Zählers. Die übrigen Bits bilden die höchstwertigen Bits.
Der Zähler 12 ist so beschaffen, dass jedes Erreichen der Anzahl N über den niedrigstwertigen Bits ein Nullen dieser Bits zur Folge hat und einen Übertrag erzeugt, der den von den höchstwertigen Bits repräsentierten Wert inkrementiert. Wenn die Anzahl N an Zellen eine Zweierpotenz ist, ist der Zähler 12 ein herkömmlicher Zähler. Wenn die Anzahl N der Zellen keine Zweierpotenz ist, wie das beispielsweise in 1 der Fall ist, ist der Zähler 12 in einer für den Fachmann klar erkennbaren Art und Weise abgewandelt. Wenn die Anzahl der Zellen fünf beträgt, ist die Verknüpfungsschaltung des Zählers 12 so beschaffen, dass mit dem gewählten Code ein Inkrementieren des Wertes 100 statt eines Aufeinssetzens des niedrigstwertigen Bits ein Nullen des höchstwertigen Bits zur Folge hat und einen Übertrag erzeugt, der sich in Richtung der höchstwertigen Bits fort pflanzt. Im umgekehrten Fall, wenn der Zähler dekrementiert, folgt auf den Zustand 000 der Zustand 100.
Das Signal CTL steuert direkt jede der Zellen 130 bis 134, wie in der Beschreibung zu 2 ausführlicher erläutert ist. Jedes Bit des Signals CTL wird über einen anderen Leiter transportiert. In dem Beispiel von 1 ermöglichen drei höchstwertige Bits die Codierung von acht Werten. Um die Figur nicht zu überladen ist die Gesamtheit der Leiter durch einen einzigen Strich dargestellt, der von drei schrägen Strichen gekreuzt wird, die angeben, dass dieser Strich drei parallele Leiter umfasst.
Das Signal REG steuert indirekt jede der Zellen 130 bis 134, wie in der Beschreibung zu 2 ausführlicher erläutert ist. Die Bits des Signals REG werden von einer Verknüpfungsschaltung 14 decodiert. Die Verknüpfungsschaltung 14 erzeugt genau so viele Signale mit einem Bit, wie es Verzögerungszellen gibt: ein für die Zelle 130 bestimmtes Binärsignal 30, ein für die Zelle 131 bestimmtes Binärsignal 31, ein für die Zelle 132 bestimmtes Binärsignal 32, ein für die Zelle 133 bestimmtes Binärsignal 33, ein für die Zelle 134 bestimmtes Binärsignal 34.
In dem Fall von N = 5 erzeugt die Verknüpfungsschaltung 14 in Abhängigkeit von den internen Zuständen der drei niedrigstwertigen Bits die fünf Signale REG1, REG2, REG3, REG4, REG5, die entsprechend der folgenden Wahrheitstabelle codiert sind.
Im Grunde genommen sind nur N-1 Signale bedeutsam, ein Nullen des Signals REG durch Inkrementieren führt nämlich über die Fortpflanzung des Übertrags, der, wie im Folgenden zu sehen sein wird, die gleiche Wirkung wie die Gesamtheit der Signale REG1 bis REG5 auf 1 ohne Inkrementieren des Signals CTL hervorruft, zu einem Inkrementieren des Signals CTL. Das Signal REG5 wird folglich nicht unbedingt erzeugt.
Wie in der weiteren Beschreibung erläutert ist, ermöglicht das Verfahren gemäß der Erfindung, die Leiterbahnen der Verknüpfungsschaltung 14 so zu ätzen, dass jedem der Signale REG1, REG2, REG3, REG4 und gegebenenfalls REG5 eines der Signale 30, 31, 32, 33, 34 zugeordnet ist.
Beim Anlaufen der in 1 gezeigten Schaltung ist der Wert des Zählers 12 auf null. Wie später anhand 2 erläutert wird, steuern dann das Signal CTL und das Signal REG einen minimalen Verzögerungswert für jede der N Zellen in Kaskaden 130 bis 134. Die minimale Verzögerung jeder Zelle ist derart gewählt, dass eine Phasenverzögerung des letzteren Signals CL4 in Bezug auf das Referenzsignal CL herbeigeführt wird, die deutlich kleiner als eine Periode von 2π ist. Die negative Phasenverschiebung, die sich daraus am Eingang des Phasenkomparators 11 ergibt, bewirkt ein Inkrementieren des Zählers 12, bis sein Wert über die Zellen 130 bis 134 eine Verzögerung steuert, die eine Phasenverschiebung größer oder gleich null am Eingang des Komparators 11 zur Folge hat. Eine positive Phasenverschiebung am Eingang des Komparators 11 sorgt für ein Dekrementieren des Zählers 12.
Wenn das letzte Signal CL4 mit dem Referenzsignal CL in Phase ist, ist jedes der Signale CL1 bis CL4 um einen nahezu völlig gleichen Anteil der Periode in Bezug auf das entsprechende vorhergehende Signal CL0 bis CL3 gleichmäßig phasenverschoben. Indem das Signal CL0 an einem Anschluss 110, das Signal CL1 an einem Anschluss 210, das Signal CL2 an einem Anschluss 310, das Signal CL3 an einem Anschluss 410, das Signal CL4 an einem Anschluss 510 abgegriffen wird, entsteht ein flankengetriggerter Frequenzvervielfacher, der genau die Frequenz der Flanken des Signals CL vervielfacht.
Es wird nun die Zelle 130 anhand 2 genauer erläutert.
Die Zelle 130 umfasst eine bestimmte Anzahl M von Verzögerungselementen 113, 213, 313, 413, 513, 613, 713, 813. Das Verzögerungselement 113 empfängt am Eingang das Signal CL. Das Verzögerungselement 213 empfängt am Eingang das Ausgangssignal des Verzögerungselements 113. Das Verzögerungselement 313 empfängt am Eingang das Ausgangssignal des Verzögerungselements 213. Das Verzögerungselement 413 empfängt am Eingang das Ausgangssignal des Elements 313. Das Verzögerungselement 513 empfängt am Eingang das Ausgangssignal des Verzögerungselements 413. Das Verzögerungselement 613 empfängt am Eingang das Ausgangssignal des Verzögerungselements 513. Das Verzögerungselement 713 empfängt am Eingang das Ausgangssignal des Verzögerungselements 613. Das Verzögerungselement 813 empfängt am Eingang das Ausgangssignal des Verzögerungselements 713. Das Signal CL0 wird über einen Knoten 3 der Zelle 130 erhalten. Ein Unterbrecher 15 ist zwischen dem Ausgang des Verzögerungselements 113 und dem Knoten 3 angeschlossen. Ein Unterbrecher 25 ist zwischen dem Ausgang des Verzögerungselements 213 und dem Knoten 3 angeschlossen. Ein Unterbrecher 35 ist zwischen dem Ausgang des Verzögerungselements 313 und dem Knoten 3 angeschlossen. Ein Unterbrecher 45 ist zwischen dem Ausgang des Verzögerungselements 413 und dem Knoten 3 angeschlossen. Ein Unterbrecher 55 ist zwischen dem Ausgang des Verzögerungselements 513 und dem Knoten 3 angeschlossen. Ein Unterbrecher 65 ist zwischen dem Ausgang des Verzögerungselements 613 und dem Knoten 3 angeschlossen. Ein Unterbrecher 75 ist zwischen dem Ausgang des Verzögerungselements 713 und dem Knoten 3 angeschlossen. Ein Unterbrecher 85 ist zwischen dem Ausgang des Verzögerungselements 813 und dem Knoten 3 angeschlossen.
Ein Schalter 2 macht einen und nur einen der Unterbrecher 15, 25, 35, 45, 55, 65, 75, 85 leitend. Folglich ist, je nachdem, welcher der Unterbrecher 15, 25, 35, 45, 55, 65, 75, 85 leitend ist, das über den Knoten 3 erhaltene Signal CL0 entweder gleich dem Signal am Ausgang des Verzögerungselements 113, am Ausgang des Verzögerungselements 213, am Ausgang des Verzögerungselements 313, am Ausgang des Verzögerungselements 413, am Ausgang des Verzögerungselements 513, am Ausgang des Verzögerungselements 613, am Ausgang des Verzögeqrungselements 713 oder am Ausgang des Verzögerungselements 813.
Der Schalter 2 wird durch das Signal 30 gesteuert, wie nun mit Bezug auf 3 ausführlicher erläutert wird. Am Ausgang des Schalters 2 ist ein Leiter 19 für die Steuerung des Unterbrechers 15 vorgesehen, ein Leiter 29 ist für die Steuerung des Unterbrechers 25 vorgesehen, ein Leiter 39 ist für die Steuerung des Unterbrechers 35 vorgesehen, ein Leiter 49 ist für die Steuerung des Unterbrechers 45 vorgesehen, ein Leiter 59 ist für die Steuerung des Unterbrechers 55 vorgesehen, ein Leiter 69 ist für die Steuerung des Unterbrechers 65 vorgesehen, ein Leiter 79 ist für die Steuerung des Unterbrechers 75 vorgesehen, ein Leiter 89 ist für die Steuerung des Unterbrechers 85 vorgesehen. Der Leiter 19 ist hinter zwei Unterbrechern 16 und 17 angeschlossen. Der Leiter 29 ist hinter zwei Unterbrechern 26 und 27 angeschlossen. Der Leiter 39 ist hinter zwei Unterbrechern 36 und 37 angeschlossen. Der Leiter 49 ist hinter zwei Unterbrechern 46 und 47 angeschlossen. Der Leiter 59 ist hinter zwei Unterbrechern 56 und 57 angeschlossen. Der Leiter 69 ist hinter zwei Unterbrechern 66 und 67 angeschlossen. Der Leiter 79 ist hinter zwei Unterbrechern 76 und 77 angeschlossen. Der Leiter 89 ist hinter zwei Unterbrechern 86 und 87 angeschlossen. Das Signal 30 steuert direkt den leitfähigen Zustand der Unterbrecher 17, 27, 37, 47, 57, 67, 77, 87. Ein invertierter Zustand des Signals 30, der mittels eines Inverters 4 erhalten wird, steuert den leitfähigen Zustand der Unterbrecher 16, 26, 36, 46, 56, 66, 76, 86. Ein einerseits an Masse angeschlossener Leiter 8 ist andererseits vor dem Unterbrecher 17 angeschlossen. Ein Leiter 18 ist vor dem Unterbrecher 16 und dem Unterbrecher 27 angeschlossen. Ein Leiter 28 ist vor dem Unterbrecher 37 und dem Unterbrecher 26 angeschlossen. Ein Unterbrecher 38 ist vor dem Unterbrecher 36 und dem Unterbrecher 47 angeschlossen. Ein Leiter 48 ist vor den Unterbrechern 57 und 46 angeschlossen. Ein Leiter 58 ist vor den Unterbrechern 56 und 67 angeschlossen. Ein Leiter 68 ist vor den Unterbrechern 77 und 66 angeschlossen. Ein Leiter 78 ist vor den Unterbrechern 76 und 87 angeschlossen. Ein Leiter 88 ist vor dem Unterbrecher 86 angeschlossen. Folglich ist, wenn das Signal 30 auf null ist, der Lei tungszustand jedes dieser Leiter 19, 29, 39, 49, 59, 69, 79, 89 gleich dem Leitungszustand des jeweils entsprechenden Leiters 18, 28, 38, 48, 58, 68, 78, 88. Wenn das Signal 30 auf 1 ist, ist der Leitungszustand jedes der Leiter 19, 29, 39, 49, 59, 69, 79, 89 gleich dem Leitungszustand des jeweils entsprechenden Leiters 8, 18, 28, 38, 48, 58, 68, 78.
Wie aus 2 ersichtlich ist, empfängt ein Decodierer 1 am Eingang das Signal CTL. Jeder der Leiter 18, 28, 38, 48, 58, 68, 78, 88 ist an den Ausgang des Decodierers 1 angeschlossen. In bekannter Weise ist der Decodierer 1 so beschaffen, dass er jedem Wert des Signals CTL einen hohen Wert auf einem und nur einem der Leiter 18, 28, 38, 48, 58, 68, 78, 88 entsprechen lässt. So entspricht der Wert null des Signals CTL dem hohen Wert auf dem Leiter 18 und dem niedrigen Wert auf den anderen Leitern. Der Maximalwert des Steuersignals CTL entspricht dem hohen Pegel auf dem Leiter 88 und dem niedrigen Pegel auf allen anderen Leitern. Wenn das Signal 30 auf null ist, ist jener der Unterbrecher 15, 25, 35, 45, 55, 65, 75, 85, der leitend ist, derjenige, dessen Rang dem Wert des Signals CTL entspricht. Wenn das Signal 30 auf eins ist, ist jener der Unterbrecher 15, 25, 35, 45, 55, 65, 75, 85, der leitend ist, derjenige, dessen Rang nächstgrößer als der Wert des Signals CTL ist. Auf diese Weise ist für jeden Wert des Signals CTL das über den Knoten 3 erhaltene Signal CL0 gleich dem Signal am Ausgang jenes der Verzögerungselemente 113, 213, 313, 413, 513, 613, 713, 813, dessen Rang gleich dem Wert des Signals CTL ist, wenn das Signal 30 auf null ist, und vom nächsthöheren Rang ist, wenn das Signal 30 auf eins ist.
Jede der Verzögerungszellen 131, 132, 133, 134 ist der Verzögerungszelle 130 völlig gleich. Die vorangehende Erläuterung mit Bezug auf 2 findet auf die Zelle 131 Anwendung, indem das Signal 30 durch das Signal 31, das Signal CL0 durch das Signal CL1 und das Signal CL durch das Signal CL0 ersetzt wird, findet auf die Zelle 132 Anwendung, indem das Signal 30 durch das Signal 32, das Signal CL0 durch das Signal CL2, das Signal CL durch das Signal CL1 ersetzt wird, findet auf die Zelle 133 Anwendung, indem das Signal 30 durch das Signal 33, das Signal CL0 durch das Signal CL3, das Signal CL durch das Signal CL2 ersetzt wird, findet auf die Zelle 134 Anwendung, indem das Signal 30 durch das Signal 34, das Signal CL0 durch das Signal CL4 und das Signal CL durch das Signal CL3 ersetzt wird.
Wenn all die Signale 30, 31, 32, 33, 34 auf null sind, ist die Verzögerung für all die Zellen 130, 131, 132, 133, 134 völlig gleich. Diese Verzögerung ergibt sich direkt aus dem Signal CTL, das einen leitfähigen Zustand für denselben der Unterbrecher 15, 25, ... 85 in jeder der Zellen 130, ... 134 befiehlt. Jedes Signal CL0, CL1, ..., CL4 wird folglich nach der gleichen Anzahl von Verzögerungselementen 113, 213,... 813 in jeder Zelle erhalten. Die Gesamtverzögerung am Ausgang der letzten Zelle 134 in Bezug auf den Eingang der ersten Zelle 130 ist folglich gleichmäßig auf die Ausgänge der einzelnen Zellen verteilt.
Die Erfindung ermöglicht, dass die Gesamtverzögerung der Zellenkette 130, ... 134 durch Inkremente verändert werden kann, die jeweils einer Elementarverzögerung gleich sind, zu der ein Verzögerungselement 113, ... 813 verhilft.
Eine Zunahme der Verzögerung wird erhalten, indem nacheinander ein Signal 30, 31, ... 34 in einer Reihenfolge, die durch das mit Bezug auf 4 erläuterte Verfahren bestimmt ist, auf eins gesetzt wird. Eine Verminderung der Verzögerung wird erhalten, indem nacheinander, in der umgekehrten Reihenfolge ein Signal 30, ... 34 auf null zurückgesetzt wird.
In 4 umfasst das Verfahren eine erste Schleife von Aktionen, durch die Schritte 116 bis 128 repräsentiert, bei denen ein Wert j von 1 bis N läuft. Der Wert j entspricht einer zusätzlichen Verzögerung am Ausgang der Kette aus Verzögerungszellen 130, ... 134, die gleich j mal der Elementarverzögerung ist. Der Wert j wird in einem Schritt 115 außerhalb der ersten Schleife auf 1 initialisiert. Eine Aktion der ersten Schleife umfasst eine zweite Aktionsschleife, repräsentiert durch die Schritte 118 bis 127. Die zweite Schleife wird nacheinander für Werte i, i von 1 bis N, durchlaufen. Der Wert i entspricht einem Rang der Zelle 130, ... 134 in der Verzögerungszellenkette. Der Wert i wird in einem Schritt 117 außerhalb der zweiten Schleife auf 1 initialisiert. In dem Schema von 1 repräsentiert der Wert i = 1 den Rang der Zelle 130. Für jede Zelle vom Rang i wird in einem Schritt 118 ein erster Fehler a(j,i) berechnet.
Der Wert a(j,i) wird im Schritt 117 für einen Wert von i = 1 auf j initialisiert. Die Zelle vom Rang i = 1 ist die Zelle 130 von 1. Um eine Verzögerung zu erhalten, die gleich j mal der Elementarverzögerung am Ausgang der letzten Zelle 134 der Kette ist, die diese Verzögerung auf identische Weise auf die N Zellen der Kette verteilt, ist eine ideale Verzögerung am Ausgang der ersten Zelle 130 gleich j/N-mal die Elementarverzögerung T_e. Vor dem Befehl einer zusätzlichen Elementarverzögerung der Zelle 130 ist der Wert a(j,1) jener eines Fehlers in Bezug auf die ideale Verzögerung, deren Einheit die Elementarverzögerung geteilt durch die Gesamtzahl N der Zellen 130, ..., 134 ist. Die hier getroffene Vereinbarung hat zur Folge, dass ein positiver Fehlerwert einem Voreilen in Bezug auf das passende Signal entspricht.
Vor dem Befehlen einer zusätzlichen Elementarverzögerung jeder folgenden Zelle vom Rang i, die am Eingang ein Signal von der vorhergehenden Zelle mit einer Verzögerung von (i-1)-mal der idealen Verzögerung empfängt, ist der Fehlerwert a(j,i) gleich j mal die gleiche Einheit wie für die Zelle 130, d. h. gleich der Elementarverzögerung geteilt durch die Anzahl N. Wenn die Verzögerung des Ausgangssignals der vorhergehenden Zelle mit einem Fehlerwert a(j,i-1) empfangen wird, ist folglich der Fehlerwert a(j,i) gleich a(j,i-1)+j.
In der zweiten Schleife berechnet ein Schritt 118 für jede folgende Zelle vom Rang i = i + 1 einen ersten Fehlerwert nach den Überlegungen des vorhergehenden Abschnitts.
Im Anschluss an eine Aktivierung des Schrittes 117 beginnt die zweite Schleife mit einem Schritt 119, der testet, ob ein Wert L(i) null ist. Für jeden Zellenrang i der Kette von Zellen 130, ..., 134 wird der Wert L(i) in einem Schritt 115 zur Initialisierung der ersten Schleife auf null initialisiert. Für jede Zelle vom Rang i gibt ein Wert L(i) gleich null an, dass für diese Zelle keine zusätzliche Elementarverzögerung befohlen ist.
Wenn der Test des Schrittes 119 positiv ist, testet ein Schritt 120, ob der erste Fehlerwert, der vor dem Schritt 119 berechnet worden ist, größer als ein im Voraus festgelegter Schwellenwert ist. In der folgenden Beschreibung wird eine Möglichkeit, um einen Schwellenwert zu bestimmen, deutlich werden.
Wenn der Test des Schrittes 120 positiv ist, übergibt ein Schritt 121 i als Wert an eine Variable r(j). Die Variable r(j) gibt den Rang der Zelle an, für die eine Anwendung einer zusätzlichen Elementarverzögerung befohlen ist, derart, dass am Ausgang der Kette von Verzögerungszellen 130, ..., 134 j mal die Elementarverzögerung erhalten wird. Der Wert i der Variable r(j) hat auf diese Weise eine Reihenfolge vervollständigt, in der eine Anwendung von Elementarverzögerungen auf die Zellen der Verzögerungszellenkette 130, ..., 134 befohlen wird. Um anzugeben, dass die Zelle vom Rang i für die Anwendung der zusätzlichen Elementarverzögerung festgehalten wird, wird der Wert L(i) auf 1 gesetzt.
Ein Schritt 122 berechnet einen zweiten Fehlerwert a(i,j), indem er N von dem ersten Fehlerwert a(j,i) abzieht. Wie zuvor deutlich geworden ist, ist nämlich die ideale Verzögerungseinheit über jeder Zelle gleich der Elementarverzögerung geteilt durch N. Das Anwenden einer Elementarverzögerung auf die Zelle vom Rang i läuft folglich darauf hinaus, N mal die ideale Verzögerung von dem Fehler a(j,i) abzuziehen.
Wenn der Test des Schrittes 119 negativ ist, bedeutet dies, dass für die vorhergehenden Werte von j schon eine Anwendung einer Elementarverzögerung auf die Zelle vom Rang i befohlen worden ist. Der Schritt 122 wird dann direkt aktiviert, um die vorhergehende Anwendung einer Elementarverzögerung auf diese Zelle zu berücksichtigen.
Wenn der Test des Schrittes 120 negativ ist, bleibt der Fehler a(j,i) auf dem ersten Wert, der zuvor im Schritt 118 berechnet worden ist. Die Schritte 121 und 122 werden überbrückt, so dass ein Schritt 123 direkt aktiviert wird.
Die Gruppe der Schritte 123 bis 126 hat zum Ziel, den größten Fehlerwert, hier "maxi" genannt, und den kleinsten Fehlerwert, hier "mini" genannt, anzu geben. Eine Ausgabe des Schwellenwertes, der mit dem minimalen und dem maximalen Fehlerwert verwendet wird, in einem Schritt 129 am Ausgang der Schleifen ermöglicht, einen Einfluss des Schwellenwertes auf den Fehlerbereich [mini, maxi] abzuschätzen. Die Werte mini und maxi werden im Schritt 115 initialisiert.
Der Schritt 123 testet, ob der laufende Fehlerwert a(j,i) kleiner als der laufende Wert "mini" ist. Wenn der Test positiv ist, wird der Wert "mini" im Schritt 124 auf den laufenden Fehlerwert gesetzt. Wenn der Test negativ ist, testet der Schritt 125, ob der laufende Fehlerwert a(j,i) größer als der laufende Wert "maxi" ist. Wenn der Test des Schrittes 125 positiv ist, wird der Wert "maxi" im Schritt 126 auf den laufenden Fehlerwert gesetzt. Wenn der Test negativ ist, wird der Schritt 126 überbrückt, um direkt hinter dem Schritt 124 einzuspringen.
Der Schritt 127 testet, ob der Rang i kleiner als N ist, d. h. ob der Rang i nicht jener der letzten Zelle ist. Wenn der Test positiv ist, wird die zweite Schleife über dem Schritt 118 wieder geschlossen, so dass die Schritte 118 bis 127 für einen nachfolgenden Wert i = i+1 ausgeführt werden. Wenn der Test negativ ist, dann ist der Rang i jener der letzten Zelle 134 der Kette aus N Zellen. Bei Anwendung einer Elementarverzögerung auf eine Zelle vom Rang r(j) ist der Fehler a(j,N) null. Der negative Test des Schrittes 127 lässt das Verfahren die zweite Schleife verlassen, um den Schritt 128 der ersten Schleife auszuführen.
Der Schritt 128 testet, ob der Wert j kleiner als N ist. Wenn der Test positiv ist, wird die erste Schleife über dem Schritt 116 wieder geschlossen, so dass die Schritte 116 bis 128 für einen nachfolgenden Wert j = j+1 ausgeführt werden. Bei einem negativen Test ist j = N. Die zusätzliche Verzögerung am Ausgang der Kette ist gleich N mal der Elementarverzögerung T_e, wobei jede der Zellen so angesteuert wird, dass eine zusätzliche Verzögerung erzeugt wird, die gleich der Elementarverzögerung T_e ist. Der negative Test im Schritt 128 lässt das Verfahren die erste Schleife verlassen, um den Schritt 129 auszuführen.
Der Schritt 129 gibt für jeden Wert von j den Rang r(j) der Kette von Zellen 130, ..., 134 aus. Die Folge der Werte r(j) für j gleich 1 bis N bestimmt eine Reihenfolge der mit der Elementarverzögerung T_e zu verzögernden Zellen, wenn sich die zusätzliche Verzögerung am Ausgang der Kette aus der Elementarverzögerung T_e in N-mal die Elementarverzögerung T_e ändert. Eine fortschreitende Ausführung des Schrittes 129 vor dem Schritt 128 führt zum gleichen Ergebnis. Wie in der Folge erläutert wird, wird die Reihenfolge der zu verzögernden Zellen benutzt, um die Verknüpfungsschaltung 14 zu verwirklichen.
Der Schwellenwert, der in der im Schritt 120 bestimmten Weise verwendet wird, wird vorteilhaft automatisch mittels einer dritten Schleife außerhalb der ersten Schleife bestimmt. Die dritte Schleife lässt den Schwellenwert eines im Schritt 114 auf null initialisierten Wertes sich auf einen Wert N-1 ändern, der in einem Schritt 135 gesteuert wird und das Verfahren im Schritt 137 beendet, wenn der Schwellenwert den Wert N-1 erreicht. Wie in Erinnerung gebracht wird, ist nämlich die Verzögerungseinheit in der ersten Schleife gleich T_e/N. Ein maximaler Wert der Schwelle von N-1 Verzögerungseinheiten der ersten Schleife ermöglicht, eine Korrektur über eine Zelle vom Rang i vorzunehmen, sobald der Fehler größer als T_e·(N-1)/N ist, d. h. sobald der Fehler den Wert der Elementarverzögerung T_e erreicht.
In der dritten Schleife gibt dann der Schritt 129 die aufgestellte Reihenfolge der Ränge r(j), wobei j von 1 bis N läuft, für den laufenden Schwellenwert aus. Nach dem Schritt 129 testet der Schritt 135, ob der Schwellenwert kleiner als N-1 ist. Ein positiver Test löst einen Schritt 136 aus, der den Schwellenwert inkrementiert, bevor er den Schritt 115 auslöst, der dann die erste Schleife mit dem neuen Schwellenwert aktiviert. Das erste Auslösen des Schrittes 115 folgt auf den Schritt 114. Ein negativer Test löst den abschließenden Schritt 137 aus.
Die Schwellenwerte, die Fehlerwerte "mini" und "maxi" sowie die Ordnung r(j)₁N, die bei jedem Durchgang durch den Schritt 129 ausgegeben werden, ermöglichen, für die Verwirklichung der Verknüpfungsschaltung 14 die Ordnung r(j)₁N zu wählen, die akzeptable minimale und maximale Fehler ergibt. Zusätzliche Informationen werden erhalten, wenn im Schritt 129 die Fehler a(j,i), die sich aus der ersten Schleife ergeben, in Tabellenform ausgegeben werden. Diese zusätzlichen Informationen können gegebenenfalls dazu dienen, die Auswahl zu lenken, wenn von der dritten Schleife mehrere gleichwertige Auswahlmöglichkeiten unterbreitet werden.
5 zeigt die zusätzlichen Schritte 138 bis 143, die eingeschoben zwischen den Schritten 120 und 121 ermöglichen zu vermeiden, dass der Fehler infolge einer Korrektur über der Zelle vom Rang i unter einen zu niedrigen negativen Pegel abfällt.
Die von dem Verfahren definierte Reihenfolge ist nämlich keine Aufeinanderfolge von der ersten zur letzten Zelle. Wenn die Elementarverzögerung auf die Zelle vom Rang i angewendet wird, kann es folglich sein, dass zuvor eine Elementarverzögerung auf eine oder mehrere Zellen vom Rang k größer als i angewendet worden ist.
Die Schritte 139 bis 143 bilden eine vierte Schleife, die einen dritten Fehlerwert b(k) für die Ränge k der Zellen schätzt, die dem Rang i der in der zweiten Schleife betrachteten Zelle folgen.
Der Schritt 138 initialisiert die vierte Schleife mit einem Wert von k gleich dem laufenden Wert i und den dritten Fehlerwert b(k) mit dem zweiten Fehlerwert, der für die Zelle vom Rang i resultiert, wenn der Schritt 122 ausgeführt wird.
Der Schritt 139 inkrementiert anschließend den Wert von k und berechnet auf die gleiche Weise wie im Schritt 118 für jeden Rang k der Zelle den resultierenden Fehler b(k).
Der Schritt 140 verifiziert, ob nicht schon eine Elementarverzögerung auf die Zelle vom Rang k angewendet worden ist. Keine Elementarverzögerung ist auf die Zelle vom Rang k für Werte von j kleiner als der laufende Wert von j, wenn L(k) = 0, angewendet worden. Ein negatives Ergebnis des Tests des Schrittes 140 löst den Schritt 141 aus, um die Elementarverzögerung T_e zu berücksichtigen, die zuvor auf die Zelle vom Rang k angewendet wurde. Auf völlig gleiche Weise wie im Schritt 122 zieht der Schritt 141 von dem Fehler b(k) den Wert N ab, d. h. N-mal die N-te Elementarverzögerung T_e, gleichmäßig über die N Zellen verteilt.
Ein positives Ergebnis auf den Test des Schrittes 140 überbrückt den Schritt 141 derart, dass der Fehler über dem ersten Wert b(k), der im Schritt 139 berechnet wurde, belassen wird.
Der Schritt 142 testet dann, ob der Fehlerwert b(k) kleiner als ein im Voraus festgelegter Wert ist, der "bas" genannt wird.
Ein positives Ergebnis auf den Test des Schrittes 142 lässt das Verfahren die vierte Schleife nach dem Schritt 122 direkt verlassen. Dies hat die gleiche Wirkung wie ein negatives Ergebnis auf den Test des Schrittes 120. Das heißt, dass die Elementarverzögerung nicht auf die Zelle vom Rang i angewendet wird. Der Fehler am Ausgang der Zelle vom Rang i bleibt auf dem ersten Wert, der im Schritt 118 berechnet wurde.
Der Wert "bas" kann beispielsweise im Voraus auf den Wert 1-N festgelegt worden sein. Die vierte Schleife vermeidet dann, dass der Fehler am Ausgang der Zellen vom Rang k größer als vom Rang i unter einen negativen Wert fällt, der gleich 1-N ist. Da die zweite Schleife für die folgenden Werte von i fortgesetzt wird, wird die zusätzliche Verzögerung auf eine andere Zelle angewendet. Für große Werte von N können niedrigere Werte als "bas" gewählt werden.
Ein negatives Ergebnis auf den Test des Schrittes 142 aktiviert den Schritt 139, solange k kleiner als N ist. Wenn k den Wert N erreicht, verlässt das Verfahren die vierte Schleife, um auf völlig gleiche Weise, wie mit Bezug auf 4 beschrieben ist, den Schritt 121 zu aktivieren.
Die vierte Schleife ist nicht unbedingt notwendig, sie stellt jedoch sicher, dass der Fehler am Ausgang einer beliebigen Zelle der Kette nicht unter einen im Vor aus festgelegten negativen Wert absinkt, wenn die Elementarverzögerung T_e auf die Zelle vom Rang i angewendet wird.
Wie zuvor erläutert worden ist, ermöglicht das Verfahren, mehrere Reihenfolgen r(j) auszugeben, wobei j von 1 bis N läuft, jeweils eine für einen im Voraus festgelegten Schwellenwert. Eine Ausgabe des minimalen und maximalen Fehlers für jede Schwelle ermöglicht dann, die Reihenfolge zu wählen, die diese Fehler minimiert.
Das Verfahren wird durch das Einfügen der Schritte 144 und 145 weiter verbessert, wie nun mit Bezug auf 6 beschrieben wird.
Der Schritt 144 wird zwischen den Schritt 126 und den Schritt 127 eingefügt. Der Schritt 144 testet, ob der im Schritt 126 bestimmte Wert "maxi" kleiner als ein Wert G ist. Ein positives Ergebnis aktiviert den Schritt 127, wie in dem mit Bezug auf 4 erläuterten Grundverfahren.
Ein negatives Ergebnis auf den Test des Schrittes 144 lässt das Verfahren die erste Schleife direkt verlassen, wobei der Schritt 135 aktiviert wird. Folglich werden, wenn der Fehlerwert "maxi" größer als G ist, die Reihenfolge r(j) und der entsprechende Schwellenwert nicht im Schritt 129 ausgegeben.
Der Wert G wird beispielsweise als gleich N-1 angenommen. Dies gewährleistet, dass der Fehler am Ausgang einer Zelle nicht das (N-1)-fache der Elementarverzögerung T_e/N übersteigt, d. h. dass der Fehler kleiner als die Elementarverzögerung T_e ist.
Der Schritt 145 wird zwischen den Schritt 124 und den Schritt 127 eingefügt. Der Schritt 145 testet, ob der im Schritt 124 bestimmte Wert "mini" größer als ein Wert E ist. Ein positives Ergebnis aktiviert den Schritt 127 wie in dem mit Bezug auf 4 erläuterten Grundverfahren.
Ein negatives Ergebnis auf den Test des Schrittes 145 lässt das Verfahren die erste Schleife direkt verlassen, wobei der Schritt 135 aktiviert wird. Folglich wer den, wenn der Fehlerwert "mini" kleiner als E ist, die Reihenfolge r(j) und die entsprechende Schwelle nicht im Schritt 129 ausgegeben.
Der Wert von E wird beispielsweise als gleich 1-N angenommen. Dies gewährleistet, dass der Fehler am Ausgang einer Zelle nicht einen negativen Wert, der gleich dem (N-1)-fachen der Elementarverzögerung T_e/N ist, unterschreitet, d. h. dass der Absolutwert des negativen Fehlers kleiner als die Elementarverzögerung T_e ist.
Dies ist für große Werte von N besonders vorteilhaft, denn die Nichtausgabe von Reihenfolgen, die Fehler ergeben, die von vornherein verworfen werden, vereinfacht die Untersuchung der Ergebnisse.
Wenn für bestimmte Werte von N die Fehlergrenze zwischen –T_e und +T_e zu streng ist, so dass sie zu keiner Ergebnisausgabe führt, ist es möglich, den Wert von G zu erhöhen und/oder den Wert von E zu verringern, beispielsweise auf +N bzw. auf –N. Jedes Erhöhen von G und jedes Verringern von E um eine Einheit erhöht den Absolutwert des Fehlers nur um die Elementarverzögerung T_e geteilt durch N.
Der Anhang 1 gibt ein Beispiel für das im Schritt 129 für N = 5 ausgegebene Ergebnis. Dabei ist festzustellen, dass für eine Schwelle gleich null der positive maximale Fehler "maxi" gleich 1 ist und der negative maximale Fehler "mini" gleich –4 ist. Die kleinsten Fehlerbereiche werden für einen Schwellenwert = 0 und für einen Schwellenwert = 4 erhalten.
Die Wahl einer Reihenfolge aus den erzielten Ergebnissen ermöglicht, die Schaltung 14 zu verwirklichen. Angenommen, die gewählte Reihenfolge sei jene, die einem Schwellenwert = 0 entspricht. 7 zeigt dann die Schaltung, die verwirklicht wird, um die Elementarverzögerung T_e in der gefundenen Reihenfolge 1, 3, 4, 2, 5 anzuwenden.
Die Verknüpfungsschaltung 14 empfängt am Eingang das Signal REG, dessen niedrigstwertiges Bit hier links dargestellt ist. Die Verknüpfungsschaltung 14 umfasst ein kombinatorisches Bauelement 24, das in bekannter Weise mittels Logikgatter die Signale REG1, REG2, REG3, REG4, REG5 gemäß der zuvor erläuterten Wahrheitstabelle für N = 5 gewinnt.
Indem die Elementarverzögerung T_e in der Reihenfolge, die sich aus dem Verfahren für einen Schwellenwert gleich null ergibt, auf die Zellen 130, 131, 132, 133, 134 angewendet wird, wird das Signal REG1 über einen Ausgang der Schaltung 14 geschickt, der dem Signal 30 entspricht, das Signal REG2 wird über einen Ausgang der Schaltung 14 geschickt, der dem Signal 32 entspricht, das Signal REG3 wird über einen Ausgang der Schaltung 14 geschickt, der dem Signal 33 entspricht, das Signal REG4 wird über einen Ausgang der Schaltung 14 geschickt, der dem Signal 31 entspricht. Das Signal REG5 wird über einen Ausgang der Schaltung 14 geschickt, der dem Signal 34 entspricht. Da das Signal REG5 immer auf null ist, ist es nicht unbedingt über diesen letzteren Ausgang angeschlossen.
So haben, wenn das Signal REG auf null ist, die Zellen 130 bis 134 alle eine gleiche Anfangsverzögerung, die durch das Signal CTL gesteuert ist. Wenn das Signal REG auf eins ist, wird auf die Zelle 130 eine zusätzliche Elementarverzögerung angewendet. Wenn das Signal REG auf zwei ist, wird die zusätzliche Elementarverzögerung auf die Zellen 130 und 132 angewendet. Wenn das Signal REG auf drei ist, wird die zusätzliche Elementarverzögerung auf die Zellen 130, 132 und 133 angewendet. Wenn das Signal REG auf vier ist, wird die zusätzliche Elementarverzögerung auf die Zellen 130, 132, 133 und 131 angewendet. Wenn das Signal REG den Wert vier überschreitet, wird es auf null zurückgesetzt, und das Signal CTL wird um eine Einheit inkrementiert, wodurch bewirkt wird, dass zu der Anfangsverzögerung die Elementarverzögerung hinzukommt, die auf jede der Zellen 130, 132, 133, 131 und 134 angewendet wird. Der Zyklus wird weitergeführt, bis das Signal CL4 mit dem Signal CL in Phase ist.
Der Fehler, der am Ausgang jeder Zelle in Bezug auf eine ideale Verzögerung, die gleichmäßig auf alle Zellen verteilt ist, begangen wird, ist immer kleiner als der Wert der Elementarverzögerung T_e.
Anhang 1
ANZAHL DER VERZÖGERUNGEN = 5
Tabelle der Abweichungen vor einer Korrektur über einen Regelungszyklus (in T_e/5)
Für eine Schwelle von = 0 ergibt sich:

Positiver maximaler Fehler = 1
Negativer maximaler Fehler = –4
Die aufgefundene Reihenfolge: ⇒1 3 4 2 5⇐

Tabelle der Restfehler:
Für eine Schwelle von = 1 ergibt sich:

Positiver maximaler Fehler = 2
Negativer maximaler Fehler = –4
Die aufgefundene Reihenfolge: ⇒2 4 1 3 5⇐

Tabelle der Restfehler:
Für eine Schwelle von = 2 ergibt sich:

Positiver maximaler Fehler = 3
Negativer maximaler Fehler = –4
Die aufgefundene Reihenfolge: ⇒3 2 5 1 4⇐

Tabelle der Restfehler:
Für eine Schwelle von = 3 ergibt sich:

Positiver maximaler Fehler = 3
Negativer maximaler Fehler = –4
Die aufgefundene Reihenfolge: ⇒4 2 3 1 5⇐

Tabelle der Restfehler:
Für eine Schwelle von = 4 ergibt sich:

Positiver maximaler Fehler = 4
Negativer maximaler Fehler = –1
Die aufgefundene Reihenfolge: ⇒5 3 2 4 1⇐

Tabelle der Restfehler:

Claims

Verfahren zum Bestimmen einer Reihenfolge von zu verzögernden Zellen in einer Kette aus N Verzögerungszellen (130, 131, 132, 133, 134) mit zurückgeschleifter Phase, dadurch gekennzeichnet, dass es umfasst: – eine erste Schleife von Aktionen (116, ..., 128) für Werte j, die von 1 bis N laufen, wobei jede einer Gesamtverzögerung entspricht, die gleich einer j-fachen Elementarverzögerung (Te) einer Zelle ist und an die Kette aus N Verzögerungszellen anzulegen ist, wobei eine Aktion der ersten Schleife umfasst: – eine zweite Schleife von Aktionen (118, ..., 127) für Werte i, die von 1 bis N laufen, wobei jede einem Zellenrang der Kette entspricht, wobei eine Aktion der zweiten Schleife einen Verzögerungsfehler (a(j, i)) am Ausgang der Zelle mit Rang i in Bezug auf eine ideale Verzögerung, die die Gesamtverzögerung der Kette auf jede Zelle gleichmäßig verteilt, berechnet, derart, dass: – ein erster Wert des Fehlers berechnet wird, bevor eine zusätzliche Elementarverzögerung (T_e) der Zelle mit Rang i befohlen wird; – ein zweiter Wert des Fehlers berechnet wird, falls der erste Wert größer als ein vorgegebener Schwellenwert ist, nachdem eine zusätzliche Elementarverzögerung der Zelle mit Rang i befohlen worden ist, wobei der Rang i dann die zu bestimmende Reihenfolge vervollständigt.
Verfahren zum Bestimmen einer Reihenfolge von zu verzögernden Zellen nach Anspruch 1, dadurch gekennzeichnet, dass es eine dritte Schleife von Aktionen umfasst, die die erste Schleife von Aktionen für jeden vorgegebenen Schwellenwert, wobei der Wert von null bis N-1 läuft, aktiviert.
Verfahren zum Bestimmen einer Reihenfolge von zu verzögernden Zellen nach Anspruch 2, dadurch gekennzeichnet, dass die zweite Schleife von Aktionen eine vierte Schleife von Aktionen umfasst, die verifiziert, dass kein erster Fehlerwert für Zellenränge k, die größer als der Rang i sind, unter einen Wert (bas) abfällt, bevor die zu bestimmende Reihenfolge durch den Rang i vervollständigt worden ist.
Verfahren zum Bestimmen einer Reihenfolge von zu verzögernden Zellen nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass es die Schritte (123-126) umfasst, die einen minimalen Fehlerwert (mini) und einen maximalen Fehlerwert (maxi) für einen vorgegebenen Schwellenwert berechnen.
Verfahren zum Bestimmen einer Reihenfolge von zu verzögernden Zellen nach Anspruch 4, dadurch gekennzeichnet, dass es einen Schritt (129) umfasst, der den Schwellenwert, den minimalen und den maximalen Fehlerwert sowie die am Ausgang der ersten Schleife bestimmte Reihenfolge bearbeitet.
Verfahren zum Bestimmen einer Reihenfolge von zu verzögernden Zellen nach Anspruch 5, dadurch gekennzeichnet, dass der Schritt (129) auch die Fehlerwerte a(j, i) bearbeitet.