DE2621071A1

DE2621071A1 - Pendelschutzrelais

Info

Publication number: DE2621071A1
Application number: DE19762621071
Authority: DE
Inventors: Walter A Elmore
Original assignee: Westinghouse Electric Corp
Current assignee: CBS Corp
Priority date: 1975-05-14
Filing date: 1976-05-12
Publication date: 1976-11-25
Also published as: IN143431B; MX143924A; FR2311437B1; SE426637B; ES447978A1; IT1068978B; GB1552852A; FR2311437A1; AU1371276A; AR209960A1; AU504516B2; SE7605349L; US4079434A; BR7602957A; JPS51140148A

Description

Dipl.-ing. Pefer-t. Srofca Dr.-Ing. Ernst Stratmann ο r ~> <» η <? 4 Patentanwälte £ D £ I U / 1

4 Düsseldorf 1 · Schadowplatz 9

•Düsseldorf, 11. Mai 1976 44,781
7647

Westinghouse Electric Corporation
Pittsburgh, Pay, Vv St. A.

Pendelschutzreläis

Die Erfindung betrifft ein Pendelschutzrelais für ein Wechselstromnetz mit von örtlichen und fernen Leistungsquellen versorgten örtlichen und fernen Teilnetzen, bei dem insbesondere die Entscheidung zur Auslösung des Relais durch die Änderungsrate der Phasenbeziehung zwischen den Spannungen am fernen und am örtlichen Ende der Übertragungsleitung wie auch von der Größe der Phasendifferenz dieser Spannungen bestimmt wird.

Die Stabilität eines Übertragungsnetzes, das von einer Anzahl unterschiedlicher Energiequellen mit Energie versorgt wird, ist zumindest teilweise von der Phasendifferenz der Spannungen an jedem Ende der übertragungsleitung sowie auch von der Änderungsrate der Phasendifferenz abhängig. Gemäß dem Stand der Technik wurde dieser Pendelzustand durch ein Gerät überwacht, das Schutz gegenüber Fehlströmen liefern sollte, wobei das Gerät die scheinbare Impedanz der Leitung feststellte. Gemäß dem Stand der Technik wurde ein erstes Pehlermeß-Impedanzrelais mit einer gewünschten Entfernungskennlinie, die von der Leitungsimpedanz bis zum Ausgleichspunkt abhing, für den Fehlerschutz benutzt.

609848/0287

Telefon (0211) 32 O8 58 Telegramme Custopat

Zusätzlich wurde für den Pendelschutz ein zweites Impedanzrelais verwendet, das eine Entfernungskennlinie besaß, die über den Ausgleichpunkt des ersten Relais hinausreichte, außerdem wurde eine Zeitsteuereinrichtung hinzugefügt. Im Falle einer Spannungsfrequenz-Schwankung würde der Ort der scheinbaren Impedanz der Leitung die charakteristische Impedanzlinie des zweiten Relais kreuzen. Wenn die Schwingung groß genug war, kreuzte der Ort die charakteristische Impedanzlinie des ersten Relais (Fehlererkennungs-Relais) innerhalb eines vorbestimmten Zeitintervalls, wie es von dem Zeitsteuergerät festgelegt wurde. Trat dies auf, wurde der die Leitung verbindende Trenner betätigt, um die Leitung von ihrer Leistungsversorgungsschiene abzutrennen.

In den Fällen, wo tatsächlich ein unstabiler Zustand vorhanden war, war diese Trennung erwünscht. In vielen Fällen jedoch bedeutete die Schwingung keinen unstabilen Zustand und der Ort der scheinbaren Impedanz würde durch die Impedanz-Kennlinie der Relais außerhalb hindurchlaufen und das System normal funktionieren, wenn der Trenner nicht ausgelöst würde. Unter diesen Umständen führt das bekannte System zu einem ungewünschten Auslösen des Trenners.

Aufgabe der Erfindung ist es, ein Pendelschutzrelais zu schaffen, dessen Betrieb ausschließlich auf den Schwingungszuständen basiert und das nicht abhängig ist von irgendeinem Fehlerzustand oder Lastzustand der Leitung.

Erfindungsgemäß wird die Aufgabe durch die im Hauptanspruch genannten Merkmale gelöst, d. h. es wird ein Pendelschutzrelais der eingangs genannten Art geschaffen, das erste und zweite Schaltkreiseinrichtungen umfaßt, die von dem Netz mit Energie versorgt werden, wobei die erste Schaltkreiseinrichtung im wesentlichen eine Steuergröße mit Rechteckwellenform liefert, die hinsichtlich der Phase mit der Phase der Spannung des örtlichen Teilnetzes in Übereinstimmung steht, während die zweite Schaltkreiseinrichtung eine Steuergröße von im wesentlichen

609848/0287

rechteckiger Wellenform liefert, die hinsichtlich ihrer Phase mit der Phase der Spannung des fernen Teilnetzes in Übereinstimmung ist. Weiterhin sind erste und zweite Phasenvergleichs-Netzwerke vorhanden, die von den Steuergrößen erregt werden und zur ersten und zweiten, im Abstand zueinander befindlichen Teilen dieser Steuergrößen wirksam werden, um die Phasenverschiebung der einen Steuergröße hinsichtlich der anderen Steuergröße an jedem dieser im Abstand befindlichen Teile festzustellen. Weiterhin ist ein Phasenverschiebungs-Meßschaltkreis vorgesehen, der die Größe der Phasenverschiebung im ersten und im zweiten Teil des Zyklus der Spannungswelle dieser Spannungen mißt.

Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels näher erläutert, das in den Zeichnungen dargestellt ist.

Es zeigt:

Fig. 1 in einem Blockdiagramm eine Ausführungsform des erfindungsgemäßen Pendelschutzrelais;

Fig. 2 bestimmte Betriebszusammenhänge bei Auftreten einer nacheilenden Pendelschwingung; und

Fig. 3 die gleichen Betriebsverhältnisse wie Fig. 2, jedoch bei Vorauseilen der Pendelschwingung.

Die Beschreibung richtet sich auf ein Pendelschutzrelais, das von einem Übertragungsnetz mit ersten und zweiten Eingangssignalen versorgt wird. Die Länge der Signale hängt von der Phasenbeziehung zwischen den örtlichen und fernen Spannungen ab. Die Differenz in der Zeitlänge dieser zwei Signale ist ein Maß für die Änderungsrate der Frequenz oder Phase, während die Summe der zwei Signale ein Maß für die durchschnittliche Phasendifferenz zwischen örtlichen und fernen Spannungen und die Zeitlänge des letztgenannten der zwei Signale ein Maß für die Phasendifferenz am Ende des Zyklus ist.

609848/0287 .

In der Fig. 1 stellt die Bezugszahl 1 eine übertragungsleitung für elektrische Energie dar, die eine örtliche Schiene 2 mit einer fernen Schiene 4 über Schaltkreistrenner 6 und 8 verbindet. Die Schiene 2 wird von einer Quelle 10 mit Energie versorgt, während die Schiene 4 von einer Quelle 12 beliefert wird. Die Leitung 1 wie auch die Schienen 2 und 4 sind schematisch als Einzelleitung dargestellt, da aber derartige Übertragungsleitungen üblicherweise drei Phasenleitungen besitzen, wird die Leitung 1 normalerweise drei getrennte leitende Glieder besitzen, die hinsichtlic]
verschoben sind, wie bekannt.

der besitzen, die hinsichtlich ihrer Phase um 120° zueinander

Da ein Pendelschwxngungszustand stets ein ausgeglichener Zustand ist, kann er auf einem einzelnen der drei Phasenversorgungsleitungen festgestellt werden. Ein Einzelpendel-Schutzrelais, allgemein mit 14 bezeichnet und dargestellt für eine Einzelleitung, wird mit einer ersten Eingangsgröße E_ beliefert, die proportional zur örtlichen Schienenspannung ist, und zwar durch einen Potentialtransformator 16, während über einen Stromtransformator 18 eine zweite Eingangsgröße I geliefert wird, die proportional zum Strom in einer der Phasenleitungen der Leitung ist.

Größe und Phase der Spannung an der Schiene 4 relativ zu den Werten der Schiene 2 kann in irgendeiner gewünschten Weise festgestellt werden. Ein besonders günstiger Weg stellt die Benutzung eines Kompensators 20 von der Art dar, wie sie üblicherweise bei Impedanzrelais verwendet wird. Der Kompensator umfaßt eine nicht dargestellte Impedanzeinrichtung, durch die der Strom I fließt. Die Impedanz der Impedanzeinrichtung ist so gewählt, daß sie gleich der Impedanz der Leitung 1 ist, wodurch die Spannungsgröße E_R, die von der Impedanzeinrichtung aufgrund eines Stromes I gebildet wird, gleich der Spannungsdifferenz ist, die zwischen den Schienen 2 und 4 vorhanden ist. Wenn die von der Impedanzeinrichtung erzeugte Spannung mit der Spannung E₀ kombiniert wird, wird sich diese addieren oder subtrahieren, abhängig von dem Zustand des Leistungsflusses

609848/0287

durch die Leitung 1. Die Ausgangsspannung E_n dieser Leitung wird in Größe und Phase gleich der Spannung auf der Schiene 4 sein.

Die wechselnden Spannungen E_R und Ε_ς werden abgeschnitten oder quadriert durch die Quadrierer 22 und 24, wodurch sich im wesentlichen rechteckförmige Wellen E₁,-, und E_CD (Fig. 2 und 3) für die Schienen 26 bzw. 28 ergeben. Während der einen Zyklushälfte der Wechselgrößen E_R und E_g werden die entsprechenden Schienen 26 und 28 mit eine logische Eins darstellenden Signalen beaufschlagt, während während der anderen Zyklushalbwelle der Größen E_n und E„ die entsprechenden Schienen 26 und 28 mit eine logische Null darstellenden Signalen versorgt werden. Es ist zu erkennen, daß entweder eine negative oder eine positive Verknüpfungslogik benutzt werden kann.

Die Ausgangsschiene 26 des Quadrierers 22 ist mit einem normalen Eingangsanschluß 29 eines ÜND-Verknüpfungsgliedes 30, einem negierten Eingangsanschluß 31 eines UND-Verknüpfungsgliedes 32 und einem negierten Eingangsanschluß 33 eines UND-Verknüpfungsgliedes 34 und einem normalen Eingangsanschluß 35 eines ÜND-Verknüpfungsgliedes 36 verbunden. In ähnlicher Weise ist die Ausgangsschiene 28 des Quadrierers 24 mit einem negierten Eingangsanschluß 37 des UND-Verknüpfungsgliedes 30, einem normalen Eingangsanschluß 38 des UND-Verknüpfungsgliedes 32, einem negierten Eingangsanschluß 39 des UND-Verknüpfungsgliedes 34 und einem normalen Eingangsanschluß 40 des UND-Verknüpfungsgliedes 36 verbunden.

Die Ausgangsanschlüsse der UND-Verknüpfungsglieder 30 und 32 sind einzeln mit einem Paar Eingangsanschlüssen 42 und 43 eines ODER-Verknüpfungsgliedes 44 verbunden und liefern an diese Eingangsanschlüsse logische Verknüpfungssignale, wie durch die Fig. 2 und 3 angedeutet wird, siehe die dortige Bezeichnung UND 30 und UND 32. Ein Zeitglied T1 ist mit seinem Eingangsanschluß über einen Schalter SW1 selektiv entweder mit dem Ausgang des ODER-Verknüpfungsgliedes 44 oder dem Ausgang des

609848/0287

UND-Verknüpfungsnetzwerkes 52 verbunden. Wenn das Zeitglied T1 mit dem ODER-Verknüpfungsglied 44 verbunden ist/ wird es (beginnend von einem Anfangszustand) die Zeitintervalle aufsummieren, wobei ein eine logische Eins darstellendes Signal entweder von dem UND-Netzwerk 30 oder von dem ÜND-Netzwerk 32 geliefert wird, um den Durchschnitt der Phasenverschiebung von E_R und E_g Über einen vollständigen Zyklus von E_R zu ermitteln. Wie noch weiter unten genauer erläutert wird, mißt das Zeitglied T1, wenn es mit dem UND-Netzwerk 52 verbunden ist, die Phasenverschiebung von E_D und E„ im Endteil des E -Zyklus. Das Zeitglied wird die Zeitintervalle der die logische Eins darstellenden Signale, die an dieses Zeitglied geliefert werden, aufsummieren, bis das Zeitglied durch ein Rückstellsignal zurückgestellt wird, das über seinen Rückstellanschluß 46 zugeführt wird. Wenn die Summe dieser Intervalle einen vorbestimmten minimalen Wert erreichen, erscheint eine logische Eins als Ausgangssignal an der Ausgangsschiene 48 des Zeitgliedes.

Die logischen Ausgangssignale des ODER-Netzwerkes 44 werden den normalen Eingangsanschlüssen 50 und 51 der ÜND-Verknüpfungsglieder 52 und 53 zugeführt, um die Signale "UND 52" und "UND 53" zu liefern, wie in den Fig. 2 und 3 dargestellt ist. Die Ausgangsanschlüsse der UND-Verknüpfungsglieder 52 und 53 sind durch Schienen 54 und 55 mit den Auf- und Ab-Anschlüssen und 57 eines zwanzig Digitalstellen umfassenden Binärzählers verbunden. Durch diese Anordnung zählt der Zähler 58 in der einen Richtung, wenn eine logische Eins durch die Schiene 54 dem Anschluß 56 zugeführt wird, und in entgegengesetzter Richtung, wenn eine logische Eins durch die Schiene 55 dem Anschluß 57 zugeführt wird. Die Zählrate wird durch einen Taktgeber 59 gesteuert, der z. B. einen Ausgang von 100 kHz haben kann.

Die Auf-Ab-Richtung wird durch einen Flip-Flop 60 festgelegt, der das Ausgangssignal FF60 der Fig. 2 und 3 liefert. Wenn der Flip-Flop 60 sich in seinem "gesetzten" Zustand befindet, wird ein eine logische Eins darstellendes Signal dem Eingangsanschluß 62 des UND-Verknüpfungsgliedes 52 zugeführt, wohingegen

609848/0287

— *7 —

im Zustand "gelöscht" ein eine logische Eins darstellendes Signal dem Eingangsanschluß 63 des UND-Verknüpfungsgliedes 53 zugeführt wird, der "Setz"-Anschluß s des Flip-Flops 60 (FF1) ist über eine Leitung oder Schiene 64 mit dem Ausgangsanschluß des UND-Verknüpfungsgliedes 36 verbunden, und der Flip-Flop wird jedesmal in seinen "gesetzten" Zustand gebracht, wenn eine logische Eins dem Flip-Flop durch den Leiter 64 zugeführt wird. In ähnlicher Weise ist der Löschanschluß C mit der Rückstellschiene 66 verbunden, die mit logischen Signalen erregt wird, wie sie von dem UND-Verknüpfungsglied 34 festgelegt werden. Die Rückstellschiene 66 ist mit dem Rückstellanschluß 46 des Zeitgliedes T1 und einem Rückstellanschluß 67 des Zählers verbunden. Der Anfangszustand, zu dem der Zähler 58 zurückgestellt wird, ist vorzugsweise ein Zustand, bei dem alle Stellen Nullen aufweisen.

Die aufwärtszählenden Ausgangsanschlüsse des Bit-Zählers CD4O4O sind einzeln über individuell gesteuerte Schalter und individuelle Dioden sowie über einen Leistungsverstärker 71 mit einem Eingangsanschluß 68 eines UND-Verknüpfungsgliedes 69 verbunden, das mit seinem anderen Eingangsanschluß 70 über eine Schiene mit dem Ausgangsanschluß des Zeitgliedes T1 verbunden ist. Wenn die Aufwärtszählung die Einstellung erreicht oder überschreitet, die von den einzeln gesteuerten Schaltern des Einst el 1-Netzwerkes 72 festgelegt wird, wird dem Eingangsanschluß 68 des UND-Verknüpfungsgliedes 69 ein eine logische Eins darstellendes Signal zugeführt.

Wenn diese logische Eins gleichzeitig dem Eingangsanschluß 70 zugeführt wird, liefert das UND-Verknüpfungsglied 69 eine logische Eins an das bis drei zählende Netzwerk 74. Dieses Netzwerk 74 kann viele Formen annehmen. Es muß dahingehend wirksam werden, daß es einen eine logische Eins darstellenden Ausgang an seinen Ausgangsanschluß 75 liefert, wenn drei unterschiedliche und getrennte, logische Einsen darstellende Signale von dem UND-Netzwerk 69 an dieses Netzwerk 74 geliefert werden, und zwar bevor das Rückstell-Zeitglied 76 zurückklappt,

609848/02 8 7

woraufhin diesem Zeitglied 76 ein eine logische Eins darstellendes Rückstellsignal über den Rückstell-Anschluß 77 des 3-Zähl-Netzwerkes 74 zugeführt wird.

Wenn das erste eine logische Eins darstellende Signal einer Signalfolge dem 3-Zähl-Netzwerk 74 zugeführt wird, wird auch ein eine logische Eins darstellendes Signal dem "Setz"-Eingangsanschluß S eines Flip-Flops 78 zugeführt. Dies veranlaßt den Flip-Flop, ein eine logische Eins darstellendes Signal an das Zeitglied 76 zu liefern, das sein Zeitintervall beginnt, das in dem vorliegenden Beispiel 50 ms beträgt, wie in der Figur angedeutet. Der Ausgang des Zeitgliedes 76 ist mit dem Rückstell-Anschluß 77 des 3-Zähl-Netzwerks 74 und mit dem Lösch-Anschluß C des Flip-Flops 78 verbunden. Wenn drei eine logische Eins darstellende Signale dem 3-Zähl-Netzwerk zugeführt werden, bevor das Zeitglied 76 abgelaufen ist, wird ein eine logische Eins darstellendes Signal dem Setz-Anschluß s des Flip-Flops zugeführt, der daraufhin umklappt, um ein eine logische Eins darstellendes Eingangssignal dem Anschluß 82 des UND-Verknüpfungsgliedes 83 zuzuführen. Wenn das Zeitglied 76 ausläuft, bevor dem 3-Zähl-Netzwerk die drei eine logische Eins darstellende Signale zugeführt werden, stellt das sich ergebende eine ■ logische Eins darstellende Ausgangssignal des Zeitgliedes 76 das 3-Zähl-Netzwerk zurück und es sind wiederum drei nachfolgende eine logische Eins darstellende Signale für dieses Netzwerk erforderlich, um dem Flip-Flop 80 eine logische Eins zu liefern. Das Zeitglied 76 liefert auch eine logische Eins an den "Lösch^w-Anschluß c des Flip-Flops 78, der dann in seinen Lösch-Zustand schaltet, um von dem Zeitglied 76 das eine logische Eins darstellende Signal zu entfernen, woraufhin das Zeitglied 76 sich in seinen Ausgangszustand zurückstellt, ohne daß eine beabsichtigte Verzögerung in der Bereitschaft für einen nachfolgenden Zeitverζögerungsvorgang auftreten würde.

Wenn der Flip-Flop 80 in seinen Setz-Zustand gebracht wird, liefert er ein eine logische Eins darstellendes Signal an einen Eingangsanschluß 82 des UND-Verknüpfungsgliedes 83. Wenn zu

609848/0287

dieser Zeit der zweite Eingangsanschluß 84 dieses Netzwerkes 83 auch ein eine logische Eins darstellendes Signal aufnimmt, liefert die Ausgangsschiene 85 des UND-Verknüpfungsgliedes 83 ein Erregungssignal an den Auslöse-Schaltkreis 86, so daß der Trenner 6 (über herkömmliche nicht dargestellte Schaltkreiseinrichtungen) veranlaßt wird, auszulösen und die Leitung 1 von der Schiene 2 zu trennen. Die Ausgangsschiene 85 ist auch mit einem 50/O-Zeitglied 88 verbunden, das am Ende der 50 ms währenden Zeitverzögerung ein eine logische Eins darstellendes Signal an den Löschanschluß c des Flip-Flops 80 liefert, das dann sich in seinen Lösch-Zustand zurückstellt und das Erregungssignal von dem Auslöse-Schaltkreis 86 entfernt.

Das ÜND-Verknüpfungsglied 83 kann weggelassen werden, so daß das Umklappen des Flip-Flops 80 in seinen Setz-Zustand zu einer Erregung des Auslöse-Schaltkreises 86 führt. Wenn das UND-Verknüpfungsglied 83 benutzt wird, wird der Auslöse-Schaltkreis 86 gegen Erregung geschützt, bis das UND-Verknüpfungsglied 36 sein eine logische Eins darstellendes Ausgangssignal liefert und das Zeitglied 90 abgelaufen ist. Das Zeitglied 90 kann so eingestellt werden, daß es eine Zeitverzögerung zwischen 0 und 8,3 ms liefert, um einen günstigeren Phasenwinkel zwischen den Spannungen E_ und E_n zu ermöglichen und so die Belastung des Trenners aufgrund der Unterbrechung möglichst klein zu machen. Ein ODER-Verknüpfungsglied 92 wird in dem Schaltkreis zwischen dem Zeitglied 90 und dem Anschluß 84 benutzt. Mit seinem zweiten Eingang ist dieser Schaltkreis mit dem Ausgangsanschluß des UND-Verknüpfungsgliedes 83 verbunden. Dies stellt sicher, daß, nachdem einmal das UND-Verknüpfungsglied 83 seinen eine logische Eins darstellenden Ausgang liefert, aufgrund des Auslaufens des Zeitgliedes 90, das UND-Verknüpfungsglied 83, wenn sich der Flip-Flop 80 in seinem gesetzten Zustand befindet, weiterhin sein eine logische Eins darstellendes Signal liefert, bis das Zeitglied 88 ausgelaufen ist.

Der Auf-Ab-Zähler 58 kann irgendeine beliebige Form annehmen, bei dem der Überschuß gezählt wird, der von dem größeren

609848/0287

Zeitintervall, das abläuft, während von dem UND-Verknüpfungsglied 52 ein eine logische Eins darstellendes Signal geliefert wird, bezüglich dem Zeitintervall verursacht wird, das abläuft, während von dem UND-Verknüpfungsglied 53 ein eine logische Eins darstellendes Signal geliefert wird. Wie noch im einzelnen weiter unten erläutert wird, ist das Zeitintervall, während dem das UND-Verknüpfungsglied 52 seine logische Eins liefert, niemals kleiner als das Zeitintervall, während dem das UND-Verknüpfungsglied 53 seine logische Eins liefert, und das erstgenannte Zeitintervall überschreitet das letztgenannte sogar bei Schwingzuständen. Ein geeigneter Zähler 58 kann drei Auf-Ab-Zähler mit vier Bit-Stellen umfassen, z. B. die von der Firma Texas Instruments unter der Bezeichnung SN54193 oder die von der Firma Fairchild unter der Bezeichnung 9366 verkauften Zähler. Diese drei Auf-Ab-Zähler sind miteinander in Serie verbunden, um einen Binärzähler mit 12 Bitstellen zu liefern. Die elfte und zwölfte Bitstelle dieser Zähler sind nicht notwendige Bitstellen, aber sie sind dargestellt, da die Standardeinheit ein 4-Bit-Zähler ist. Ebenso würde die Anzahl der erforderlichen Bits unterschiedlich sein, wenn ein Taktgenerator von größerer Frequenz benutzt würde. Erforderlich ist lediglich ein binärer Bit-Zähler, der keinen überlauf zeigt, wenn er während einer Zeitdauer von 180° der Frequenz der Spannung E_R betrieben wird, wobei diese Zeit im Falle einer Frequenz von 60 Hz 8,33 ms betragen würde.

Die Auf-Ab-Zähler SN54193 besitzen jeweils einen aufwärts zählenden Eingangsanschluß CPU, einen abwärts zählenden Eingangsanschluß CPD, einen Rückstell-Anschluß R und vier Ausgangs-Anschlüsse Qj., Q_ß, Q-, und Q . Um sicherzustellen, daß der aufwärts zählende Anschluß und der abwärts zählende Anschluß (CPU bzw. CPD) nicht gleichzeitig mit logische Einsen darstellenden Signalen beaufschlagt werden, werden die Taktgeber-Zählungen und die logischen Aufwärts-Signale von dem Taktgeber 59 und von dem UND-Verknüpfungsglied 52 über ein UND-Verknüpfungsglied 94 und ein ODER-Verknüpfungsglied 95 geliefert. In ähnlicher Weise werden die Taktgeber-Zählungen und die logischen

609848/0287

Abwärts-Signale von dem Taktgeber 59 und von dem ÜND-Verknüpfungsglied 53 über ein UND-Netzwerk 96 und ein ODER-Netzwerk geliefert.

In der dargestellten besonderen Anordnung zählen die SN54193-Zähler zuerst unter der Steuerung des abwärts zeitsteuernden UND-Verknüpfungsgliedes 53 "abwärts", und dann unter der Steuerung des aufwärts zeitsteuernden UND-Verknüpfungsgliedes 52 "aufwärts". Dies ist natürlich eine frei wählbare Anordnung. Es ist lediglich erforderlich, daß die SN54193-Zähler während des gesamten Intervalls, während dem das UND-Verknüpfungsglied 53 ein eine logische Eins darstellendes Ausgangssignal liefert, in der einen Richtung zählen·, und während des Teils des Intervalls, während dem das UND-Verknüpfungsglied 52 seih eine logische Eins darstellendes Signal liefert, in der anderen Richtung zählt, bis die SN54193-Zähler zu ihrem Anfangszustand oder Rückstellzustand zurückkehren, in dem alle ihre logischen Ausgangssignale Null sind.

Wenn die SN54193-Zähler alle in ihren zurückgestellten Zustand oder Ausgangszustand zurückkehren, wird von dem negierenden Verknüpfungsglied 98 dem UND-Verknüpfungsglied 99 ein eine logische Eins darstellendes Signal zugeführt. Wenn das UND-Verkntipfungsglied 52 immer noch ein eine logische Eins darstellendes Signal dem UND-Verknüpfungsglied 94 liefert, liefert das UND-Verknüpfungsglied 99 ein eine logische Eins darstellendes Signal an den S-Anschluß des Flip-Flops 100, wodurch dessen Ausgangsanschluß 1 eine logische Eins an den Anschluß 102 des NAND-Verknüpfungsgliedes 104 liefert. Der andere Anschluß erhält Taktsteuerimpulse von dem ÜND-Verknüpfungsglied 94 über den Leiter 108 und der Zähler CD4O4O wird mit dem Zählen beginnen.

Das Schalt-Netzwerk oder Decodier-Netzwerk 72 ist so gesetzt, daß dann, wenn die gewünschte Zählung von dem Zähler CD4O4O erreicht ist, über den Verstärker 71 an den Eingangsanschluß des ÜND-Verknüpfungsgliedes 69 eine logische Eins geliefert

609848/0287

wird. Wenn das Zeitglied T1 abgelaufen ist und ein eine logische Eins darstellendes Signal an den Anschluß 70 liefert, wird dem 3-Zähl-Netzwerk 74 und dem Flip-Flop 78 eine logische Eins zugeführt, wobei der Flip-Flop 78 umklappt und das Laufen des Zeitgliedes 76 auslöst.

Die Zähler SN54193 und CD4O4O werden in jedem Zyklus der nacheilenden Spannung der Spannungen E_R und E_g durch ein eine logische Eins darstellendes Signal von dem UND-Verknüpfungsglied in ihren Ausgangszustand zurückgebracht. Dieses Signal folgt unmittelbar dem Intervall, in dem das ÜND-Verknüpfungsglied sein eine logische Eins darstellendes Ausgangssignal liefert, wie in den Fig. 2 und 3 dargestellt ist. Wenn drei derartige eine logische Eins darstellende Signale von dem Zähler CD4O4O und dem 3-Zähl-Netzwerk 74 innerhalb des Zeitintervalls von 50 ms des Zeitgliedes 76 geliefert werden, liefert das 3-Zähl-Netzwerk 74 ein eine logische Eins darstellendes Signal an den Anschluß S des Flip-Flops 80 und verursacht, daß eine logische Eins von diesem Flip-Flop 80 zum Anschluß 82 des ÜND-Verknüpfungsgliedes 83 geliefert wird. Dieses eine logische Eins darstellende Signal bleibt aufrechterhalten, bis das Zeitglied 90 ausläuft und ein eine logische Eins darstellendes Signal an den Anschluß 84 liefert, wodurch das UND-Verknüpfungsglied den Auslöse-Schaltkreis 86 veranlaßt, zu schalten und den Trenner 6 auszulösen.

Die genauere Arbeitsweise des Relais 14 läßt sich am besten mit Bezug zu den Fig. 2 und 3 verstehen, die die Zeitsteuerfunktionen des Relais mit einer 30 -Schwingungsrate pro Zyklus in der nacheilenden und voreilenden Richtung erläutern (basierend auf der fernen Spannung relativ zu der örtlichen Spannung), beginnend bei einem Phasenwinkel von 0° am O°-Punkt der Spannung E„ und E__R. Es ist zu erkennen, daß für eine nacheilende Phasenbeziehung das UND-Verknüpfungsglied 32 ein Ausgangssignal "UND 32" liefert, das ein eine logische Eins darstellendes Ausgangssignal einmal in jedem Zyklus und für eine Dauer besitzt, die gleich dem Wert der Phasenverschiebung der fernen

609848/0287

Spannung E_R am O°-Punkt in dem Zyklus der örtlichen und fernen Spannung (E_g und E_R) und deren quadrierter Form E_gR und E_RR besitzt. Das UND-Verknüpfungsglied 30 liefert ein Ausgangssignal "UND 30", das einen eine logische Eins darstellenden Ausgangswert einmal pro Zyklus und für eine Dauer besitzt, die gleich der Größe der Phasenverschiebung der fernen Spannung am O°-Punkt im Zyklus der örtlichen und fernen Spannung E_ und E_R ist, plus einer halben Schwingungsrate in pro Zyklus.

Die Kurve "UND 34" repräsentiert den Ausgang des UND-Verknüpfungsgliedes 34 und besitzt einen eine logische Eins darstellenden Wert während des Intervalls, wenn beide Kurven E_gR und E_RR in einem eine logische Null darstellenden Zustand sich befinden. Ein eine logische Eins darstellender Zustand von "UND 34" liefert ein eine logische Eins darstellendes Signal an die Rückstellschiene 66 und ein Lösch-Signal an den Flip-Flop 60 und außerdem ein Rückstellsignal, um alle einzelnen Zähler (SN54193 und CD4O4O) in ihren O-Ausgangszustand zurückzubringen.

Die Ausgangskurve "UND 53" des UND-Verknüpfungsgliedes 53 wird während des Intervalls, während dem "UND 32" sein eine logische Eins darstellendes Ausgangssignal liefert, ein eine logische Eins darstellendes Ausgangssignal zur Verfügung stellen. Dieses wird durch den Leiter oder die Schiene 55 dem Aufwärts-Zähl-Eingangs-Anschluß 56 geliefert. Solange, wie das eine logische Eins darstellende Signal vorhanden ist, werden die Zähler SN54193 mit einer Rate aufwärtszählen, die von dem Taktgenerator 59 bestimmt wird, beginnend mit dem Null-Ausgang der Zählersegmente SN54193, an die in jedem Zyklus durch das UND-Verknüpfungs-Netzwerk 34 ein Rückstellsignal geliefert wurde. Einmal in jedem Zyklus der Spannungen E__R und E_RR und wenn diese Spannungen beide von einer eine logische Eins darstellenden. Größe sind, liefert das Ausgangssignal "UND 36" des UND-Verknüpfungsgliedes 36 einen eine logische Eins darstellenden Ausgang. Dieser eine logische Eins darstellende Teil der Kurve "UND 36" wird dem "Setz"-Anschluß s des Flip-Flops 60 zugeführt,

609848/0287

der daraufhin umklappt, um das eine logische Eins darstellende Signal für das UND-Verknüpfungsglied 53 zu beenden und ein eine logische Eins darstellendes Signal an den Eingangsanschluß 62 des UND-Verknüpfungsgliedes 52 zu liefern. Danach wird, wenn ein eine logische Eins darstellendes Signal der Ausgangsschiene 45 des ODER-Verknüpfungsg-iedes 44 zur Verfügung gestellt wird, das UND-Verknüpfungsglied 52 ein eine logische Eins darstellendes Signal dem Abwärts-Zähl-Eingangs-Anschluß 57 des Zählers 58 zuführen und die Zähler SN54193 werden abwärtszählen. Da das Signal "UND 52" geliefert wird, wenn der Flip-Flop 60 sich in seinem gesetzten Zustand befindet, und wenn man annimmt, daß die Länge des eine logische Eins darstellenden Teils der Kurve "UND 52" größer ist als der eine logische Eins darstellende Teil der Kurve "UND 53", werden die Zählersegmente SN54193 in ihren eine logische Null darstellenden Ausgangs-Zustand zurückkehren. Wenn dies auftritt, wird die Zeitsteuerung von den Zählern SN54193 zum Zähler CD4O4O übertragen wie oben schon erläutert wurde.

Es wird nun deutlich werden, daß dann, wenn eine 30 -Schwingung pro Zyklus in nacheilender Richtung auftritt, die Netto-Zählung von einer Größe ist, die gleich 1/2 der Schwingungsrate ist, oder in diesem Falle 15°, basierend auf einer 60 Hz-Frequenz. Der Schalter 72 kann so eingestellt werden, wie es gewünscht wird, so daß ein eine logische Eins darstellendes Signal dem Anschluß 68 nur dann zugeführt wird, wenn die Schwingrate gleich oder größer ist als eine vorbestimmte minimal zulässige Rate.

Das Zeitglied T1 summiert in jedem Zyklus entweder die gesamten Zeitintervalle der eine logische Eins darstellenden Signale der Kurven "UND 30" und "UND 32", oder lediglich das Zeitintervall des eine logische Eins darstellenden Signals der Kurve "UND 30", abhängig von der Position des Schalters SW1.

In Fig. 2 stellt die Länge des eine logische Eins darstellenden Teils der Kurve "UND 32" die Summe der nacheilenden Phasenverschiebungswirikel zwischen Eg und Er nahe dem 0°-Punkt der

609848/0287

Kurve E_0n dar, während der eine logische Eins darstellende Teil der Kurve "UND 30" die Summe dieser nacheilenden Phasenwinkel plus einer Hälfte der "Schwing"-Rate nahe dem 180°-Punkt der Welle E__, wiedergibt. Die Gesamtzeit dieser eine logische Eins darstellenden Signale der Welle "UND 30" und der Welle "UND 32" ist ein Maß für die Größe des Durchschnittswertes der nacheilenden Phasenverschiebung der Spannung E_ bezüglich der Spannung E_g. Das Zeitglied T1 ist so gesetzt, daß es nur nach einer Phasendifferenz zwischen E„ und E_g ausläuft, die gleich oder größer als der gewünschte minimale Wert ist.

Fig. 3 erläutert die Beziehungen der Größen E_gR, E^, UND 30, UND 32, UND 34, UND 36, UND 52, UND 53 und den Ausgang FF6O des Flip-Flops 60 mit einer Schwingungsrate von 30° pro Zyklus in voreilender Richtung bezüglich E_R. Bei näherer Untersuchung ist zu erkennen, daß das Ausgangssignal FF6O des Flip-Flops umgekehrt angeordnet ist, wodurch das "Aufwärts"-Signal "UND 52" und das "Abwärts"-Signal "UND 53" umgekehrt angeordnet sind hinsichtlich den Signalen "UND 30" und "UND 32" gegenüber Fig. 2. Es sei ferner darauf hingewiesen, daß die Dauer des Aufwärts-Zähl-Signals die Dauer des Abwärts-Zähl-Signals überschreitet als eine Funktion der Schwingungsrate, und die Einstellung des Schalters SW1 wird wiederum die minimale Schwingungsrate festlegen, die erreicht und überschritten werden muß, um ein eine logische Eins darstellendes Signal an den Anschluß 68 des UND-Verknüpfungsgliedes 69 zu liefern.

Die Summe der eine logische Eins darstellenden Intervalle der Signale "UND 30" und "UND 32" sind wiederum ein Maß für die Größe des vorauseilenden Phasenwinkels der Spannung E_R bezüglich der Spannung E_c und die Einstellung des Zeitgliedes T1 bestimmt den minimalen Phasenwinkel, der erreicht und übere schritten werden muß, damit ein eine logische Eins darstellendes Signal an den Eingangs-Anschluß 70 des UND-Verknüpfungsgliedes 69 geliefert wird.

Patentansprüche; 609848/0287 .

Claims

P a t β" η t a η s ρ r ü c h e :

Pendelschutzrelais für ein Wechselstromnetz mit von örtlichen und fernen Leistungsquellen versorgten örtlichen und fernen Teilnetzen, gekennzeichnet durch erste (16, Fig. 1) und zweite (18) Schaltkreiseinrichtungen, die von dem Netz erregt werden, wobei die ersten Schaltkreiseinrichtungen im wesentlichen eine rechteckwellenförmige Steuergröße (E_gR) liefern, die hinsichtlich ihrer Phase mit der Phase der Spannung an dem örtlichen Teilnetz in Übereinstimmung steht, und die zweiten Schaltkreiseinrichtungen (18) eine im wesentlichen rechteckförmige zweite Steuergröße (E^) liefern, die hinsichtlich ihrer Phase mit der Phase der Spannung an dem entfernten Teilnetz in Übereinstimmung steht, durch erste (30) und zweite (32) Phasenvergleichsnetzwerke, die durch die Steuergrößen (E_gR, E_RR) erregt werden und wirksam werden während eines ersten und eines zweiten, im Abstand angeordneten Teils des einen der gesteuerten Größen, um die Phasenverschiebung der anderen Steuergröße hinsichtlich der ersten Steuergröße an jedem der im Abstand angeordneten Teile festzustellen, durch einen Phasenverschiebungs-Meßschaltkreis (58), der wirksam wird, um die Größe der Phasenverschiebung der Steuergrößen an ersten und zweiten Teilen des Zyklus der Spannungswelle von einer der Spannungen herzustellen.
2. Pendelschutzrelais nach Anspruch 1, gekennzeichnet durch dritte Schaltkreiseinrichtungen (22), die einzeln ein erstes der Phasenvergleichs-Netzwerke mit der ersten bzw. zweiten Schaltkreiseinrichtung verbindet, durch vierte Schaltkreiseinrichtungen (24), die einzeln ein zweites der Phasenvergleichs-Netzwerke mit der ersten bzw. der zweiten Schaltkreiseinrichtung verbindet, wobei das erste Phasenvergleichs-Netzwerk wirksam ist, um ein eine logische Eins darstellendes Ausgangssignal bei einer ersten relativen Polarität der Spannungsgröße zu liefern, und

609848/0287

das zweite Phasenvergleichs-Netzwerk wirksam ist, um ein eine logische Eins darstellendes Ausgangssignal bei einer zweiten relativen Polarität der Spannungsgrößen zu liefern, wobei die Phasenverschiebungs-Meßschaltkreise eine Zeit-Integrationseinrichtung (58) umfassen, die wirksam ist, um erste und zweite zugeführte Eingangssignale zu integrieren und Eingangseinrichtungen (95, 97) und Ausgangseinrichtungen (72) besitzt, durch fünfte Schaltkreiseinrichtungen (52, 53), die die Eingangseinrichtungen der zeitinterierenden Einrichtung mit den ersten und zweiten Phasenvergleichs-Netzwerken verbindet, wobei die ersten Schaltkreiseinrichtungen wirksam werden, um die ersten und zweiten Eingangssignale an die Integrationseinrichtung in Übereinstimmung mit den logischen Ausgangssignalen der ersten und zweiten Phasenvergleichs-Netzwerke zu liefern, wobei die Zeit-Integrationseinrichtung wirksam wird, um die zugeführten ersten und zweiten Eingangssignale in entgegengesetztem Sinne zu integrieren, wobei diese Integrationseinrichtung einen Anfangszustand besitzt, und durch sechste Schaltkreiseinrichtungen (71), die mit der Ausgangseinrichtung der Zeit-Integrationseinrichtung verbunden sind, wobei die Zeit-Integrationseinrichtung wirksam wird, ein logisches Signal an die erste Schaltkreiseinrichtung zu liefern, wenn die Größe der Differenzen der integrierten Werte des ersten und zweiten Eingangssignals größer sind als ein vorbestimmter minimaler Wert in einem vorbestimmten Sinne, und durch siebte Schaltkreiseinrichtungen (34), die wirksam sind, die Zeit-Intergrationseinrichtung in ihren Anfangszustand zurückzustellen nachfolgend nach Integration eines der Eingangssignale, gefolgt von der Integration des anderen der Eingangssignale.
3. Pendelschutzrelais nach Anspruch 1, dadurch gekennzeichnet, daß erste und zweite Phasenvergleichs-Netzwerke erste und zweite ÜND-Verknüpfungsglieder sind, daß ein erster Eingang (37) für das erste ÜND-Verknüpfungs-Netzwerk und ein zweiter Eingang (31) für das zweite UND-Verknüpfungs-

609848/0287

Netzwerk negierende Eingangs-Schaltkreise umfassen, und daß erste und zweite UND-Verknüpfungsglieder eine logische Eins darstellende Ausgangssignale liefern, wenn die Polaritäten der Rechteckwellen-Steuergrößen entgegengersetzt sind.
4. Pendelschutzrelais nach einem der vorhergehenden Ansprüche 1 bis 3, gekennzeichnet durch ein erstes Zeitglied (T1) mit einem Eingangs-Schaltkreis, der von eine logische Eins darstellenden Signalen des ersten oder des zweiten Phasenvergleichs-Netzwerkes erregt wird, wobei das erste Zeitglied einen Ausgangs-Schaltkreis aufweist, durch eine UND-Einrichtung (69) mit ersten und zweiten Eingangs-Schaltkreisen und einem Ausgangs-Schaltkreis, wobei erste und zweite Eingangs-Schaltkreise der UND-Einrichtung einzeln mit der sechsten Schaltkreiseinrichtung und dem Ausgangs-Schaltkreis des Zeitgliedes verbunden sind und von diesen erregt werden, wobei die UND-Einrichtung so angeordnet ist, daß sie ein Trenner-Auslösesignal liefert, wenn beide Eingangs-Schaltkreise logische Einsen darstellende Signale empfangen.
5. Pendelschutzrelais nach Anspruch 4, dadurch gekennzeichnet, daß der Eingangs-Schaltkreis des ersten Zeitgliedes schaltbar angeschlossen ist, um durch eine logische Eins darstellende Signale von sowohl dem ersten als auch dem zweiten Phasenvergleichs-Netzwerk erregt zu werden, und auch so angeordnet ist, daß die Zeit der eine logische Eins darstellenden Ausgänge des ersten und des zweiten Phasenvergleichs-Netzwerkes aufsummiert, wobei das erste Zeitglied einen Rückstell-Schaltkreis-Eingang umfaßt, der von den siebten Schaltkreiseinrichtungen betätigt wird, wobei der Rückstell-Schaltkreis-Eingang bei Betätigung wirksam wird, um das Zeitglied auf den Anfangszustand zurückzustellen.

609848/0287

Relais nach Anspruch 3, 4 oder 5, dadurch gekennzeichnet, daß erste und zweite Schaltkreiseinrichtungen ein Kompensations-Netzwerk (20) umfassen, das einen Spannungs-Eingangs-Schaltkreis besitzt, das wirksam mit der Spannung an dem örtlichen Teilnetz verbunden ist, sowie einen Strom-Eingangs-Schaltkreis, der mit der Spannung an dem fernen Teilnetz verbunden ist, wobei das Kompensations-Netzwerk ein Impedanz-Netzwerk umfaßt, das von dem Stromeingang erregt wird, wobei das Kompensations-Netzwerk einen Ausgangs-Schaltkreis besitzt, der erregt wird durch eine wechselnde Ausgangsgröße proportional zur Größendifferenz des Spannungs-Eingangs-Schaltkreises und eine wechselnde Spannungsgröße, die von dem Fluß des Strom-Eingangs-Schaltkreises durch das Impedanz-Netzwerk erzeugt wird, wobei erste und zweite UND-Netzwerke jeweils einen normalen Eingangs-Anschluß (29, 38) und einen negierten Eingangs-Anschluß (31, 37) und einen Ausgangs-Anschluß (42, 43) besitzen, wobei die dritten Schaltkreiseinrichtungen den normalen Anschluß des ersten ÜND-Verknüpfungs-Netzwerkes und den negierten Eingangs-Schaltkreis-Anschluß des zweiten UND-Verknüpfungs-Netzwerkes mit dem Ausgangs-Schaltkreis des Kompensations-Netzwerkes verbindet, wobei die dritten Schaltkreiseinrichtungen wirksam werden, um eine logische Eins darstellende Signale während eines Halbzyklus und logische Nullen darstellende Signale während des anderen Halbzyklus der alternierenden Größen des Ausgangs-Schaltkreises des Kompensations-Netzwerkes zu liefern, wobei die vierten Schaltkreiseinrichtungen den negierten Eingangs-Schaltkreis-Anschluß des ersten UND-Verknüpfungs-Netzwerkes und den normalen Anschluß des zweiten UND-Verkntipfungs-Netzwerkes in der ersten Schaltkreiseinrichtung verbinden, wobei die vierten Schaltkreiseinrichtungen wirksam sind, um eine logische Eins darstellende Signale während dieser einen Halbwelle der Spannungs-Ausgangsgröße und logische Nullen darstellende Signale während der anderen Zyklushälfte zu liefern, die von der alternierenden Potentialleistung abgeleitet wird.

609848/0287

Pendelschutzrelais nach Anspruch 4 oder 5 oder nach Anspruch 6, wenn dieser von Anspruch 4 oder 5 abhängig ist, gekennzeichnet durch ein zweites Zeitglied (76), das einen Eingangs-Schaltkreis besitzt, das, wenn es erregt wird, das zweite Zeitglied veranlaßt, Zeitintervalle in einem ersten Sinne zu erzeugen, wenn es mit einem eine logische Eins darstellenden Signal versorgt wird, wobei das zweite Zeitglied einen Ausgang besitzt, der ein eine logische Eins darstellendes Signal führt, wenn die Summe der Zeitintervalle während des eine logische Eins darstellenden zugeführten Signals eine vorbestimmte minimale Zeitperiode überschreitet, wobei das zweite Zeitglied einen Rückstell-Schaltkreis (74) umfaßt, der so ausgeführt ist, daß er bei Erregung das zweite Zeitglied in einen Anfangszustand zurückstellt, durch achte Schaltkreiseinrichtungen (78), die den Eingangs-Schaltkreis des zweiten Zeitgliedes mit den Ausgangs-Schaltkreisen der UND-Einrichtung verbinden, wobei die eine logische Eins darstellenden Ausgangssignale davon das zweite Zeitglied veranlassen, die Gesamt-Zeitintervalle der logische Einsen darstellenden Signale auszumessen, durch Einrichtungen (48), die Rückstell-Schalt- . kreisedes zweiten Zeitgliedes mit der siebten Schaltkreiseinrichtung verbinden, wobei erstes und zweites Zeitglied im wesentlichen gleichzeitig zurückgestellt werden, durch ein drittes UND-Verknüpfungs-Netzwerk (83) mit einem ersten Eingangs-Schaltkreis (82), das wirksam mit dem Ausgang des Ausgangs-Schaltkreises des zweiten Zeitgliedes verbunden ist, und einem zweiten Eingangs-Schaltkreis (84), durch einstellbare Zeitverzögerungseinrichtungen zum Glätten der Trenner-Arbeitsweise, die in Wirkverbindung mit dem zweiten Eingangs-Schaltkreis des dritten UND-Verknüpfungs-Netzwerkes stehen, wobei das dritte UND-Verknüpfungs-Netzwerk einen Ausgang besitzt und wirksam ist, wenn logische Einsen darstellende Signale an seinen beiden Eingangs-Schaltkreisen auftreten, um ein eine logische Eins darstellendes Signal an seinem Ausgang zu erzeugen.

ES/hs 3

609848/0287

Leerseite