-
Die vorliegende Erfindung betrifft
Fehlerkorrekturschaltungen und -Verfahren und insbesondere eine
Fehlerkorrekturschaltung und ein Verfahren für ein Pfadmetrik-Berechnungssystem,
das ein Viterbi-Decodierungssystem übernimmt.
-
Pfadmetrik-Berechnungssysteme sind
wohlbekannt, wie zum Beispiel in „Metric Berechnung System" in JP-A-62-77717
und „Viterbi
decoder" in JP-A-6-164423
offenbart.
-
In solchen Pfadmetrik-Berechnungssystemen
des Stands der Technik berechnet üblicherweise entweder eine
ACS- (Addiere-Vergleiche-Wähle-aus-)
Schaltung oder ein Zweigmetrikwert-Berechnungsschaltung jeden Pfadmetrikwert,
indem der Minimal-Pfadmetrikwert
vom vorhergehenden Pfadmetrikwert abgezogen wird, um den Überlauf
des Pfadmetrikspeichers zu verhindern.
-
8 ist
ein Blockdiagramm, das eine Fehlerkorrekturschaltung des Stands
der Technik zeigt. In dieser Schaltung empfängt eine ACS-Schaltung 103 die
Ausgaben einer Zweigmetrikwert-Berechnungsschaltung 101 und
einer Minimal-Pfadmetrikwert-Subtraktionsschaltung 102,
und gibt seine Ausgabe an einen Pfadspeicher aus. Die Ausgabe der ACS-Schaltung 103 wird
auch über
einen Pfadmetrikspeicher 105 an die Minimal-Pfadmetrikwert-Subtraktionsschaltung 102 zurückgeführt und
auch über eine
Minimal-Pfadmetrikwert-Detektionsschaltung 104 an die Schaltung 102 zurückgeführt.
-
Die obige Fehlerkorrekturschaltung
des Stands der Technik weist einige Punkte auf, die zu verbessern
sind. Ein erster Punkt ist es, daß die Pfadmetrikspeicherbits
aus dem fol genden Grund nicht effektiv genutzt werden. Üblicherweise
ist die Bitlänge
des Pfadmetrikspeichers, der verwendet wird, gleich der Summe der
Eingangsdaten-Bitlänge und
einer Anzahl von Bits, die dem maximalen Zwischencodeabstand entsprechen.
Tatsächlich
wird jedoch, wo der Träger/Rauschabstand
schlecht ist, die Bitlänge
nicht effektiv verwendet. Wo der Träger/Rauschabstand gut ist,
wird die Pfadmetrikspeicher-Bitlänge effektiv
verwendet, so lange sie einen adäquaten
Wert aufweist, obwohl abhängig
von der Grenzlänge
einige Unterschiede auftreten. Wo der Träger/Rauschabstand gut ist,
nimmt die Pfadmetrik in ihrem Bereich mit einem effektiven Pfad
einen maximalen Wert an, während
sie mit einem uneffektiven Pfad einen minimalen Wert annimmt. Dies
bedeutet, daß eine
effektive Verwendung der Bitlänge
in diesem Fall zu erhalten ist, indem als eine Maßnahme gegen
einen Überlauf
nur eine Pfadmetrikwertberechnung „vorhergehender Pfadmetrikwert – Minimal-Pfadmetrikwert
= neuer Pfadmetrikwert" ausgeführt wird.
Wo der Träger/Rauschabstand
jedoch schlecht ist, liegen die effektiven. und uneffektiven Pfadmetrikwerte
eng beieinander, und daher ist der berechnete neue Pfadmetrikwert
klein. Aus diesem Grund kann die Pfadmetrikspeicher-Bitlänge nicht mehr
effektiv verwendet werden.
-
Der zweite Punkt in der Schaltung
des Stands der Technik ist, daß eine
Erhöhung
der Anzahl der Eingangsdaten-Entscheidungsbits
in einer Fehlerkorrekturschaltung, die auf dem Viterbi-Algorithmus
beruht, die Größe des Speichers
extrem erhöht,
der notwendig ist, um versuchsweise Pfadmetrikwerte zu speichern.
Dies ist so, da es notwendig ist, (ZN–1)
Pfadmetrikwerte zu speichern, wobei Z die Anzahl möglicher
Zustände
ist, und N die Grenzlänge ist.
Um ein spezifisches Beispiel zu geben, wo die Grenzlänge 9 ist,
hat die Zustandszahl Z den Wert 29–1 =
256. Dies bedeutet, daß eine
Erhöhung der
effektiven Genauigkeit um ein Bit eine zusätzliche Speicherkapazität von 256
Bit benötigt.
-
US
5,418,795 offenbart eine Viterbi-Decodierungsvorrichtung,
die eine Zweigmetrikberechnungsschaltung zur Berechnung einer Zweigmetrik
für mehrere
Zeitschlitze auf einmal, eine ACS-Berechnungsschaltung zur Durchführung einer
ACS-Berechnung gemäß einer
Zweigmetrik für
mehrere Zeitschlitze, die durch die Zweigmetrik-Berechnungsschaltung
erhalten werden, und einer Zustandsmetrik in der vorhergehenden
Stufe, und eine Entscheidungsschaltung der maximale Mutmaßlichkeitsabfolge
zur Decodierung der Eingangsdaten gemäß dem Inhaltspfad aufweist,
der durch die ACS-Berechnungsschaltung erhalten wird.
-
US
5,295,142 beschreibt einen Viterbi-Decoder zur Decodierung
eines Faltungscodes. Der Decoder weist eine Zweigmetrik-Berechnungseinrichtung, eine
ACS-Berechnungseinrichtung, eine Zweigmetrikpaar-Detektionseinrichtung,
eine Zustandsmetrikpaar-Detektionseinrichtung und Detektionseinrichtung
für einen
maximalen Mutmaßlichkeitswert
auf, wobei die Metriken normiert werden, indem ein maximaler Mutmaßlichkeitswert
verwendet wird, der durch die Detektionseinrichtung für einen
maximalen Mutmaßlichkeitswert
erhalten wird.
-
Die JP-A-10-145242 betrifft ebenfalls
ein Verfahren und eine Vorrichtung zur Viterbi-Decodierung.
-
Es ist daher eine Aufgabe der vorliegenden Erfindung,
eine Fehlerkorrekturschaltung und ein Verfahren bereitzustellen,
das in der Lage ist, seinen Maßstab
zu reduzieren und seinen Aufbau zu vereinfachen, indem die Kapazität des Speichers
reduziert wird, der notwendig ist, versuchsweise Pfadmetrikwerte
zu speichern.
-
Gemäß einem Aspekt der vorliegenden
Erfindung wird eine Fehlerkorrekturschaltung bereitgestellt, die
auf einem Viterbi-Decodierungssystem beruht, die eine Zweigmetrik-Berechnungsschaltung, eine
ACS-Schaltung und einen Pfadmetrikspeicher aufweist, wobei: die
Fehlerkorrekturschaltung eine Subtraktionsschaltung mit einer Bereichsverschiebung
aufweist, die zwischen der Zweigmetrik-Berechnungsschaltung und
der ACS- Schaltung angeordnet ist; wobei die Ausgabe der ACS-Schaltung über einen
Detektor an die Subtraktionsschaltung mit einer Bereichsverschiebung
ausgegeben wird.
-
Die Subtraktionsschaltung mit einer
Bereichsverschiebung weist eine Subtraktionsschaltung eines minimalen
Pfadmetrikwerts von Pfadmetrikwert und einen ersten und einen zweiten
Bereichsverschieber auf.
-
Der Detektor weist eine Maximal-/Minimal-Pfadmetrik-Detektionsschaltung,
die ein Maximal- und ein Minimal-Pfadmetrikwertregister
aufweist, eine Bereichsvergleichsschaltung, ein Schiebesignalregister
und einen Vor-Rückwärts-Zähler auf.
-
Die Zweigmetrik-Berechnungsschaltung weist
mehrere Addierer auf, und die ACS-Schaltung weist ACS-Teilschaltungen
auf, die jeweils den Addierern entsprechen, wodurch eine Parallelverarbeitung
mehrerer Durchgänge
ausgeführt
wird.
-
Gemäß einem weiteren Aspekt der
vorliegenden Erfindung wird eine Fehlerkorrekturschaltung bereitgestellt,
die ein Viterbi- Decodierungssystem übernimmt, wobei vor einer Berechnungseinrichtung zur
Addition von Zweigmetrikwerten und Pfadmetrikwerten eine Einrichtung
zur Aktualisierung der dynamischen Bereiche der Zweig- und Pfadmetrikwerte vorgesehen
ist, und eine Einrichtung zur Ausführung einer Prüfung, von
allen neuen Pfadmetrikwerten, ob es notwendig ist, die dyna mischen
Bereiche im nächsten
ACS-Prozeß zu
aktualisieren, und zum Halten des Ergebnisses während dem nächsten ACS-Prozeß.
-
Gemäß einem anderen- Aspekt der
vorliegenden Erfindung wird eine Fehlerkorrekturschaltung bereitgestellt,
die aufweist:
eine Zweigmetrikwert-Berechnungsschaltung zur
Berechnung eines Zweigmetrikwertes aus empfangenen Daten; eine Subtraktionsschaltung
mit einer Bereichsverschiebung, die ein Bereichsverschiebungssignal
empfängt
und eine Bereichsverschiebung der Pfad- und Zweigmetrikwertbereiche
ausführt,
in denen der Minimal-Pfadmetrikwert subtrahiert worden ist, zur
Subtraktion des vorher detektierten Minimal-Pfadmetrikwerts vom
unmittelbar vorhergehenden Pfadmetrikwert; eine ACS-Schaltung zur
Ausführung
einer Addition und eines Vergleichs der vorhergehenden Pfadmetrikwerte
und Zweigmetrikwerte, und Auswählen
des Maximal-Pfadmetrikwerts, um den ausgewählten neuen Pfadmetrikwert
und ein Pfadauswahlsignal bereitzustellen;
einen Detektor zur
Detektion der Maximal- und Minimal-Pfadmetrikwerte in einem ACS-Prozeß für Einbit-Daten,
und auch zur Detektion des Bereichsverschiebungswerts, um ein Bereichsverschiebungssignal
an die Subtraktionsschaltung mit einer Bereichsverschiebung zu liefern;
und einen Pfadmetrikspeicher (Speichereinrichtung) zum Halten der
berechneten Pfadmetrikwerte.
-
Die Subtraktionsschaltung mit einer
Bereichsverschiebung weist auf: eine Subtraktionsschaltung zur Subtraktion
des vorhergehenden minimalen Pfadmetrikwerts vom vorhergehenden
Pfadmetrikwert; einen Bereichsverschieber zur Schrumpfung der Eingangsdaten
auf die Hälfte
als Reaktion auf den Empfang des Aufwärtssignals, während die Eingangsdaten
als Reaktion auf den Empfang des Abwärtsverschiebungssignals auf
deren Doppeltes expandiert werden, um die sich ergebenden Daten an
die ACS-Schaltung auszugeben; und einen Bereichsverschieber zur
Multiplikation des Zweigmetrikwerts mit 2S oder (1/2)S, wobei S
eine Verschiebungskonstante ist, und zum Ausgeben des sich ergebenden
Produktwerts an die ACS-Schaltung.
-
Die Subtraktionsschaltung mit einer
Bereichsverschiebung weist auf:
einen Detektor zur Detektion
der Maximal- und Minimal-Pfadmetrikwerte
unter den neuen Pfadmetrikwerte, die in einem ACS- Prozeß für ein Bit
decodierter Daten erhalten worden sind; eine Bereichsvergleichsschaltung
zur Erzeugung eines Bereichsverschiebung-Aufwärtssignals, wenn ((vorhergehender Maximal-Pfadmetrikwert – vorhergehender
Minimal-Pfadmetrikwert) + Maximal- Zweigmetrikwert) größer als
der Maximalwert wird, der im Speicher gespeichert werden kann, und
eines Bereichsabwärtsverschiebungssignals,
wenn ((vorhergehender Maximal-Pfadmetrikwert – vorhergehender Minimal-Pfadmetrikwert) × 2 + Maximal-
Zweigmetrikwert) kleiner als der Maximalwert wird, der im Speicher
gespeichert werden kann; ein Schiebesignalregister zum Zwischenspeichern
des Aufwärtsverschiebungs- oder Abwärtsverschiebungssignals,
und Halten des zwischengespeicherten Signals während des nächsten Prozesses für ein decodiertes
Datenbit, wenn der ACS-Prozeß für ein decodiertes
Datenbit beendet ist; und einen Vor-Rückwärts-Zähler zur Detektion des Aufwärtsverschiebungs-
oder Abwärtsverschiebungssignals,
und Ausführung
einer Aufwärtszählung (+1)
oder Abwärtszählung (–1), und
während des
nächsten
ACS-Prozesses für
ein decodiertes Datenbit, wenn der ACS-Prozeß für ein decodiertes Datenbit
beendet ist.
-
Gemäß einem weiteren Aspekt der
vorliegenden Erfindung wird ein Fehlerkorrekturverfahren bereitgestellt,
das die Schritte aufweist: Berechnen eines Zweigmetrikwerts aus
empfangenen Daten; Empfangen eines Bereichsaufwärtsverschie bungs- (oder -abwärtsverschiebungs)-Signals,
und Ausführung
einer Bereichsaufwärtsverschiebung
(oder -abwärtsverschiebung)
der Pfad- und Zweigmetrikwertbereiche, in denen der Minimalpfadmetrik-Bereich subtrahiert
worden ist, zur Subtraktion des vorher detektierten minimalen Pfadmetrikwerts
vom unmittelbar vorhergehenden Pfadmetrikwert; Ausführung einer
Addition und eines Vergleichs der vorhergehenden Pfadmetrikwerte
und Zweigmetrikwerte, und Auswählen
des Maximal-Pfadmetrikwerts,
um den ausgewählten
neuen Pfadmetrikwert und ein Pfadauswahlsignal bereitzustellen;
Detektion der Maximal- und
Minimal-Pfadmetrikwerte in einem ACS-Prozeß für Einbit-Daten, und auch Ausführung einer Bereichsaufwärtsverschiebungs-
(oder -abwärtsverschiebungs)-Entscheidung,
um ein Bereichsaufwärtsverschiebungs
(-abwärtsverschiebungs)-Signal
und den Minimal-Pfadmetrikwert an die Subtraktionsschaltung mit
einer Bereichsverschiebung zu liefern; und Halten der berechneten Pfadmetrikwerte.
-
Andere Aufgaben und Merkmale werden
aus der folgenden Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen
klar werden.
-
1 ist
ein Blockdiagrammm, das eine bevorzugte Ausführungsform der erfindungsgemäßen Fehlerkorrekturschaltung
zeigt;
-
2 ist
ein detailliertes Blockdiagramm, das die Subtraktionsschaltung mit
einer Bereichsverschiebung 202 in der in 1 gezeigten Fehlerkorrekturschaltung
zeigt;
-
3 ist
ein Blockdiagramm, das den Detektor 204 in der in 1 gezeigten Fehlerkorrekturschaltung 200 zeigt;
-
4 ist
ein Diagramm, das die Bereichsaufwärtsverschiebungs/-abwärtsverschiebungsoperation
der erfindungsgemäßen Fehlerkorrekturschaltung zeigt;
-
5 ist
ein Diagramm, das die Prozesse im Trellis-Diagramm zeigt;
-
6 und 7 sind Blockdiagramme, die eine Zweigmetrikwert-
Berechnungsschaltung 201',
und eine ACS-Schaltung 203' in
einer 4-Fachdurchgang-Parallelverarbeitung; und
-
8 ist
ein Blockdiagramm, das eine Fehlerkorrekturschaltung des Stands
der Technik zeigt.
-
Bevorzugte Ausführungsformen der vorliegenden
Erfindung werden nun unter Bezugnahme auf die Zeichnungen beschrieben.
-
1 ist
ein Blockdiagramm, das eine bevorzugte Ausführungsform der erfindungsgemäßen Fehlerkorrekturschaltung
zeigt. Die Fehlerkorrekturschaltung 200 weist eine Zweigmetrikwert-Berechnungsschaltung 201,
eine Subtrakionsschaltung mit einer Bereichsverschiebung 202,
eine ACS-Schaltung 203; einen Detektor 204 und
einen Pfadmetrikspeicher 205 auf.
-
Die Zweigmetrikwert-Berechnungsschaltung 201 berechnet
die Zweigmetrik aus empfangenen Daten. Die Subtraktionsschaltung
mit einer Bereichsverschiebung 202 subtrahiert den vorher
detektierten Minimal-Pfadmetrikwert vom unmittelbar vorhergehenden
Pfadmetrikwert. Auch empfängt
die Schaltung 202 ein Bereichsaufwärtsverschiebungs- (oder -abwärtsverschiebungs)-Signal
und führt
eine Bereichsaufwärtsverschiebung
(oder -abwärtsverschiebung)
der Pfad- und Zweigmetrikwert-Bereiche durch,
in denen der Minimal-Pfadmetrikwert subtrahiert worden ist. Die
ACS-Schaltung 203 führt
eine Addition und einen Vergleich der vorhergehenden Pfadmetrikwerte
und Zweigmetrikwerte durch und wählt
den Maximal-Pfadmetrikwert. Die Schaltung 203 gibt so den
ausgewählten
neuen Pfadmetrikwert und ein Pfadauswahlsignal aus.
-
Der Detektor 204 detektiert
die Maximal- und Minimal-Pfadmetrikwerte
in einem ACS-Prozeß für Einbit-Daten,
und führt
auch eine Bereichsaufwärtsverschiebungs-
(oder -abwärtsverschiebungs)-Entscheidung
aus. Die Schaltung 204 gibt so ein Bereichsaufwärtsverschiebungs
(-abwärtsverschiebungs)-Signal und die Verschiebungskonstante
an die Subtrakionsschaltung mit einer Bereichsverschiebung 202 aus.
Der Pfadmetrikspeicher (Speichereinrichtung) 205 hält die berechneten
Pfadmetrikwerte.
-
Ein Merkmal der erfindungsgemäßen Fehlerkorrekturschaltung 200,
wie in 1 gezeigt, beruht darin,
daß anstelle
der Subtraktionsschaltung des Stands der Technik, die eine einzige
Funktion der Minimal-Pfadmetrikwertsubtraktion aufweist, die Subtraktionsschaltung
mit einer Bereichsverschiebung 202 verwendet wird, die
die zusätzliche
Funktion der Bereichsaufwärtsverschiebung-/abwärtsverschiebung
aufweist.
-
Ein weiteres Merkmal der erfindungsgemäßen Fehlerkorrekturschaltung 200 liegt
darin, daß der Detektor 204,
der die zusätzliche
Funktion der Ausgabe eines Bereichsaufwärtsverschiebungs/-Abwärtsverschiebungssignals
aufweist, indem er sowohl die Bereichsaufwärtsverschiebung/-abwärtsverschiebung
als auch den Maximal-Pfadmetrikwert detektiert, anstelle der Minimal-
Pfadmetrikwert-Detektionsschaltung im Stand der Technik vorgesehen ist,
der die einzige Funktion der Detektion des neuen Minimal-Pfadmetrikwert
aufweist.
-
2 ist
ein detailliertes Blockdiagramm, das die Subtraktionsschaltung mit
einer Bereichsverschiebung 202 in der in 1 gezeigten Fehlerkorrekturschaltung
zeigt. Die Schaltung 202 weist eine Subtraktionsschaltung 301 und
Aufwärts-/Abwärts- Bereichsverschieber 302 und 303 auf.
Die Subtraktionsschaltung 301 subtrahiert den vorhergehenden Minimal-Pfadmetrikwert
vom vorhergehenden Pfadmetrikwert. Der Bereichsverschieber 302 schrumpft als
Reaktion auf den Empfang eines Aufwärtssignals die Eingangsdaten
auf die Hälfte, während er
die Eingangsdaten als Reaktion auf den Empfang eines Abwärtsverschiebungssignals
auf deren Doppeltes expandiert, und gibt die sich ergebenden Daten
an die ACS-Schaltung 203 aus.
Der Bereichsverschieber 303 multipliziert den Zweigmetrikwert
mit 2S oder (1/2)S, wobei S eine Verschiebungskonstante ist, und
gibt den sich ergebenden Produktwert an die ACS-Schaltung 203 aus.
-
3 ist
ein Blockdiagramm, das den Detektor 204 in der in 1 gezeigten Fehlerkorrekturschaltung 200 zeigt.
Die Schaltung 204 weist eine Maximal-/Minimal-Pfadmetrikwert-Detektionsschaltung 401,
eine Bereichsvergleichsschaltung 402, ein Schiebesignalregister 403 und
einen Vor-Rückwärts-Zähler 404 auf. Die
Maximal-/Minimal-Pfadmetrikwert-Detektionsschaltung 401 detektiert
die Maximal- und Minimal-Pfadmetrikwerte
unter den neuen Pfadmetrikwerte, die in einem ACS-Prozeß für ein Bit decodierter
Daten erhalten worden sind. Die detektierten Maximal- und Minimal-Pfadmetrikwerte
werden in einem Maximal- bzw. einem Minimal-Pfadmetrikwertregister
gespeichert. Die Maximal- und Minimal-Pfadmetrikwerte, die in der Maximal-/
Minimal-Pfadmetrikwert-Detektionsschaltung 401 detektiert
werden, werden beide an die Bereichsvergleichsschaltung 402 zur
Bereichsaufwärtsverschiebungs/-Abwärtsverschiebungssdetektion
darin ausgegeben.
-
Wenn ((vorhergehender Maximal-Pfadmetrikwert – vorhergehender
Minimal-Pfadmetrikwert) + Maximal-Zweigmetrikwert) größer als
der Maximalwert wird, der im Speicher gespeichert werden kann, gibt
die Bereichsvergleichsschaltung 402 ein Bereichsaufwärtsverschiebungssignal
an das Schiebesignalregister 403 und auch an den Vor-Rückwärts-Zähler 404 aus.
-
Wenn ((vorhergehender Maximal-Pfadmetrikwert – vorhergehender
Minimal-Pfadmetrikwert) × 2
+ Maximal-Zweigmetrikwert)kleiner als der Maximalwert wird, der
im Speicher gespeichert werden kann, gibt die Schaltung 402 ein
Bereichsabwärtsverschiebungssignal
an das Schiebesignalregister 403 und auch an den Vor-Rückwärts-Zähler 404 aus.
Der Maximal-Zweigmetrikwert wird als ein Ergebnis der Aufwärtsverschiebung/Abwärtsverschiebung
des maximalen der Zweigmetrikwerte erhalten, die aus der Zweigmetrikwert-Berechnungsschaltung 201 gemäß der Verschiebungskonstante
S ausgegeben werden.
-
Wenn der ACS-Prozeß für ein decodiertes Datenbit
beendet ist, zwischenspeichert das Schiebesignalregister 403 das
Aufwärtsverschiebung
oder Abwärtsverschiebungssignal,
und hält
das zwischengespeicherte Signal während des nächsten Prozesses für ein decodiertes
Datenbit. Ebenfalls detektiert, wenn der ACS-Prozeß für ein decodiertes
Datenbit beendet ist, der Vor- Rückwärts-Zähler 404 das
Aufwärtsverschiebung
oder Abwärtsverschiebungssignal
und führt
eine Aufwärtszählung (+1)
oder Abwärtszählung (–1) aus,
und gibt während
des nächsten
ACS-Prozesses für
ein decodiertes Datenbit das Produkt des Zählwerts und der Verschiebungskonstante
S aus.
-
Nun wird die Operation der erfindungsgemäßen Fehlerkorrekturschaltung 200 unter
Bezugnahme auf die 1 bis 3. beschrieben. Wenn die
Empfangsdaten eingegeben werden, berechnet die Zweigmetrik-Berechnungsschaltung 201 Zweigmetrikwerte
gemäß einer
Erzeugungspolynomformel. Die in der Zweigmetrikwert- Berechnungsschaltung 201 berechneten
Zweigmetrikwerte werden jeweils zusammen mit dem vorhergehenden
Pfadmetrikwert an die Subtraktionsschaltung mit einer Bereichsverschiebung 202 ausgegeben.
Die Subtraktionsschaltung mit einer Bereichsverschiebung 202 berechnet (vorhergehenden
Pfadmetrikwert – vorhergehender Minimal-Pfadmetrikwert)
in jedem ACS-Prozeß.
-
Die Schaltung 202. führt auch
eine Bereichsaufwärtsverschiebung
(oder -abwärtsverschiebung) der
Pfadmetrikwerte gemäß dem Aufwärtsverschiebungs-
(oder Abwärtsverschiebungs)-Signal aus dem Detektor 204 aus,
und verschiebt die Zweigmetrikwerte gemäß der Verschiebungskonstante
S. So werden die neuen Pfadmetrikwerte, die in der ACS-Schaltung 203 berechnet
werden, aufwärts oder
abwärts
angeordnet.
-
Es wird nun die Bereichsaufwärtsverschiebungsoperation
beschrieben. Wenn ((vorhergehender Maximal-Pfadmetrikwert – vorhergehender
Minimal-Pfadmetrikwert) + Zweigmetrikwert) größer als der Maximalwert wird,
der im Pfadmetrikspeicher 205 gespeichert werden kann,
gibt der Detektor 204 ein Aufwärtssignal und (Verschiebungskonstante
+ 1) aus.
-
Als Ergebnis wird eine Bereichsaufwärtsverschiebungsoperation
ausgeführt.
Insbesondere werden, wie in 4 gezeigt,
nach der Subtraktion die Pfadmetrikwerte um ein Bit verschoben,
und ihr Bereich wird auf dessen Doppeltes expandiert. Andererseits
werden die Zweigmetrikwerte auf die Hälfte geschrumpft, und ihre
effektiven Bits werden um ein Bit reduziert. In diesem Zustand werden
nachfolgende ACS-Prozesse ausgeführt.
Wenn wieder ein Aufwärtssignal
ausgegeben wird, werden die Pfadmetrikwerte weiter um ein Bit verschoben,
und ihr Bereich wird weiter auf dessen Doppeltes expandiert, während die
effektiven Bits der Zweigmetrikwerte weiter um ein Bit reduziert
werden. Es ist zu beachten, daß die
Zweigmetrikwerte gemäß der Verschiebungskonstante
S verschoben werden, selbst wenn kein Aufwärts- (oder Abwärts)-Signal
ausgeausgegeben wird.
-
Es wird nun die Bereichsabwärtsverschiebungsoperation
beschrieben wenn ((vorhergehender Maximal-Pfadmetrikwert – vorhergehender
Minimal-Pfadmetrikwert) × 2
+ Maximal-Zweigmetrikwert) kleiner
wird als der Maximalwert, der im Pfadmetrikspeicher 205 gespeichert
werden kann, gibt der De tektor 204 ein Abwärtsverschiebungssignal
aus, und stellt auch (Verschiebungskonstante S – 1) bereit.
-
Als Ergebnis wird eine Bereichsabwärtsverschiebungsoperation
ausgeführt.
Insbesondere werden, wie in 4 gezeigt,
nach der Subtraktion die Pfadmetrikwerte um ein Bit in die Richtung
entgegengesetzt zur Richtung in die Bereichsaufwärtsverschiebungsrichtung verschoben,
und ihr Bereich wird auf die Hälfte
geschrumpft. Andererseits werden die Zweigmetrikwerte auf deren
Doppeltes expandiert, und deren effektive Bits werden um ein Bit
erhöht.
In diesem Zustand werden nachfolgende ACS- Prozesse ausgeführt. Wenn
wieder ein Abwärtsverschiebungssignal
ausgegeben wird, werden die Pfadmetrikwerte weiter um ein Bit verschoben,
und ihr Bereich wird weiter auf die Hälfte geschrumpft, während die
effektiven Bits der Zweigmetrikwerte weiter um ein Bit erhöht werden.
-
Nach der Subtraktionsverschiebung
werden die Pfad- und Zweigmetrikwerte von der Subtraktionsschaltung
mit einer Bereichsverschiebung 202 in die ACS-Schaltung 203 eingegeben,
und die ACS-Schaltung 203 addiert die eingegebenen Pfad- und
Zweigmetrikwerte, und jeder Zustand wird zwischen neuen Pfadmetrikwerten
verglichen, die von Durchläufen
in vorhergehenden zwei Zuständen
abgeleitet werden, die hintereinander einen Übergang durchmachen.
-
Der neue Pfadmetrikwert, der als
Ergebnis des Vergleichs als der maximale Pfad ausgewählt wird,
wird in diesem Zustand als ein neuer Pfadmetrikwert an den Pfadmetrikspeicher 205 ausgegeben. Das
ausgewählte
Signal, d. h. das Ergebnis des Vergleichs, wird ebenfalls an den
(nicht gezeigten) Pfadspeicher ausgegeben.
-
Das Aufwärts- (oder Abwärts)-Signal
und die Verschiebungskonstante S, die vom Detektor 204 ausgegeben
werden, werden während
des ACS-Prozesses für
ein decodiertes Datenbit gehalten.
-
Es wird nun der Aufbau und die Arbeitsweise der
erfindungsgemäßen Fehlerkorrekturschaltung
in Verbindung mit dem Fall beschrieben, wenn die Schaltung auf einen
Viterbi-Codierer
mit einer Grenzlänge
von 7 und einem Codierungsfaktor von 1/2 angewendet wird. In diesem
Fall führt
die Zweigmetrikwert-Berechnungsschaltung 201 eine Zweigmetrik-Berechnung aus 7-Bit-Empfangsdaten
aus und gibt einen 8-bit-Zweigmetrik-Berechnungswert
aus. Die Schaltung 202 subtrahiert den vorhergehenden Minimal-Pfadmetrikwert
vom vorhergehenden Pfadmetrikwert. Auch führt die Schaltung 202 beim
Empfang eines Bereichsaufwärtsverschiebungs-
(oder -abwärtsverschiebungs)-Signals
und der Verschiebungskonstante S eine Bereichsaufwärtsverschiebung
(oder -abwärtsverschiebung)
der Pfad- und Zweigmetrikwerte durch, von denen der vorhergehender
Minimal-Pfadmetrikwert subtrahiert wurde.
-
Die ACS-Schaltung 203 addiert
die vorhergehenden Pfadmetrikwerte und den Zweigmetrikwert, vergleicht
die jeweiligen addierten Werte, wählt die maximale Pfadmetrik
aus und gibt die ausgewählte
neue Pfadmetrik (12 Bits) und ein Ein-Bit-Pfadauswahlsignal an den Pfadspeicher
aus.
-
Der Detektor 204 detektiert
die Maximal- und Minimal-Pfadmetrikwerte
in einem Ein-Bit-ACS-Prozeß und
führt eine
Bereichsaufwärtsverschiebungs- (oder
-abwärtsverschiebungs)-Entscheidung aus. Die
Schaltung 204 gibt folglich ein Bereichsaufwärtsverschiebungs-
(oder -abwärtsverschiebungs)-Signal und den Minimal-Pfadmetrikwert
an die Subtraktionsschaltung mit einer Bereichsverschiebung 202 aus.
Ein 12-Bit-Pfadmetrikwert,
der in der Schaltung 203 berechnet wird, wird im Pfadmetrikspeicher 205 gehalten.
-
Im Betrieb, wenn die empfangenen
Daten als Entscheidungs-7-Bit-Daten
eingegeben werden, gibt die Zweigmetrikwert-Berechnungsschaltung 201 gemäß einer
Polynomformel einen 8-Bit-
Zweigmetrikwert aus. Es wird angenommen, daß der Pfadmetrikwert durch
12-Bit-Daten bereitgestellt wird. Der in der Zweigmetrik- Berechnungsschaltung 201 berechnete Zweigmetrikwert
wird zusammen mit dem vorhergehenden Pfadmetrikwert an die Subtraktionsschaltung mit
einer Bereichsverschiebung 202 ausgegeben. In jedem ACS-Prozeß berechnet
die Subtraktionsschaltung mit einer Bereichsverschiebung 202 (vorhergehender
Pfadmetrikwert – vorhergehender
Minimal-Pfadmetrikwert).
-
Die Schaltung 202 ordnet
ferner die Pfadmetrikwerte gemäß dem Aufwärts- (oder
Abwärts)-Signal
vom Detektor 204 aufwärts
(oder abwärts)
an, und verschiebt die Zweigmetrikwerte gemäß der Verschiebungskonstante
S. Folglich werden die in der ACS-Schaltung 203 berechneten neuen
Pfadmetrikwerte aufwärts
(oder abwärts)
angeordnet.
-
Die Bereichsaufwärtsverschiebungs und -abwärtsverschiebungsoperationen
wurden vorher beschrieben, und werden nicht mehr beschrieben. Die
Subtraktionsschaltung mit einer Bereichsverschiebung 202 gibt
die subtraktionsverschobenen Pfad- und Zweigmetrikwerte an die ACS-Schaltung 203 für Additions-,
Vergleichs- und Auswahlprozesse aus, wie vorher beschrieben. Diese
Prozesse werden ausgeführt,
wie im Trellis-Diagramm
der 5 gezeigt.
-
Das Aufwärts- (oder Abwärts)-Signal
und die Verschiebungskonstante S, die vom Detektor 204 ausgegeben
werden, werden in einem ACS-Prozeß für ein decodiertes Datenbit,
d. h. einem ACS- Prozeß für insgesamt 64 Zustände gehalten.
-
Während
die obige Ausführungsform
sich mit einer ACS mit einer Zeitaufteilungsgrundlage durch eine
ACS beschäftigt
hat, ist dieses spezifische Beispiel natürlich in keiner Wei se einschränkend. Ebenso
kann in einem Viterbi-Decoder, der auf einer Parallelverarbeitung
beruht, derselbe Prozeß ausgeführt werden,
indem eine Subtraktionsschaltung mit einer Bereichsverschiebung
und ein Detektor vorgesehen werden.
-
Das Blockdiagramm im Fall der Parallelverarbeitung
ist im Grunde dasselbe wie das in 1 gezeigte
Blockdiagramm. Die 6 und 7 sind Blockdiagramme, die
eine Zweigmetrikwert- Berechnungsschaltung 201' und eine ACS-Schaltung 203' in einer 4-Fachdurchgang-Parallelverarbeitung
zeigen. Wie aus diesen Figuren zu entnehmen ist, sind in diesem
Fall vier Schaltungen, die denselben Aufbau aufweisen, für die 4-Fachdurchgang-Parallelverarbeitung
in einer parallelen Anordnung vorgesehen.
-
Die Zweigmetrikwert-Berechnungsschaltung 201' weist vier
Addierer 1 bis 4 auf. Vorhergehende Zustandsdaten
G(0) werden direkt in die Addierer 1 und 2 eingegeben
und werden über
ein NICHT-Glied (oder Inverter) NOT 1 an die Addierer 3 und 4 ausgegeben.
Ebenso werden vorhergehende Zustandsdaten G(1) direkt an die Addierer 1 und 3 ausgegeben
und werden über
ein NICHT- Glied NOT 2 an die Addierer 2 und 4 ausgegeben.
Die Addierer 1 bis 4 geben jeweils Zweigmetrikwerte
BM1 bis BM4 aus. Die ACS- Schaltung 203' weist vier ACS-Teilschaltungen 1 bis 4 auf.
-
Die Zweigmetrikwerte BM1 und BM4
werden jeweils an die ACS- Teilschaltungen 1 bis 2 ausgegeben,
und die anderen Zweigmetrikwerte BM12 und BM3 werden an die ACS-Teilschaltungen 3 und 4 ausgegeben.
Die ACS-Teilschaltungen 1 bis 4 geben die berechnetem
Pfadmetrikwerte an Paar-Pfadspeicher und auch an Pfadmetrikspeicher 1 bis 4 aus.
-
Die Ausgabe des Pfadmetrikspeichers 1 wird zu
den ACS-Teilschaltungen 1 und 2 zurückgeführt, die
Ausgabe des Pfadmetrikspeichers 2 wird zu den ACS-Teilschaltungen 3 und 4 zurückgeführt, die
Ausgabe der Pfadmetrikspeicher 3 wird zu den ACS- Teilschaltungen 1 und 2 zurückgeführt, und
die Ausgabe der Pfadmetrikspeicher 4 wird zu den ACS-Teilschaltungen 3 und 4 zurückgeführt.
-
Wie im vorhergehenden beschrieben,
arbeitet die erfindungsgemäße Fehlerkorrekturschaltung und
Verfahren so, daß wenn
ein Überlauf
stattfindet, sie den dynamischen Bereich expandiert und die effektiven
Bits der Zweigmetrik-Berechnungswerte
relativ abwärtsverschiebt,
während
beim Fehlen irgendeines Überlaufs
sie den dynamischen Bereich schrumpft und die effektiven Bits relativ
aufwärtsverschiebt.
Die Speicherbits können
folglich unabhängig davon
effektiv verwendet werden, ob der Träger/ Rauschabstand gut oder
schlecht ist. Es ist folglich möglich,
auf einen Speicherabschnitt zu verzichten, der bisher nicht wesentlich
verwendet worden ist. Es ist auch möglich, einen praktisch ausgeprägten Effekt zu
erhalten, daß es
möglich
ist, eine verglichen mit dem Stand der Technik hochgenaue Codierung
in dem Fall sicherzustellen, daß ein
Speicher mit derselben Kapazität
eingebaut wird.
-
Der in der vorhergehenden Beschreibung und
den beigefügten
Zeichnungen dargelegte Gegenstand wird nur zu Veranschauungszwecken
angeboten. Es wird daher beabsichtigt, daß die vorhergehenden Beschreibung
vielmehr als veranschaulichend als beschränkend betrachtet wird. Die
vorliegende Erfindung wird durch die Merkmale der Ansprüche offenbart.