CN1264868A - 纠错电路和方法 - Google Patents

纠错电路和方法 Download PDF

Info

Publication number
CN1264868A
CN1264868A CN00104551.2A CN00104551A CN1264868A CN 1264868 A CN1264868 A CN 1264868A CN 00104551 A CN00104551 A CN 00104551A CN 1264868 A CN1264868 A CN 1264868A
Authority
CN
China
Prior art keywords
measurement value
circuit
scope
acs
minimum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00104551.2A
Other languages
English (en)
Other versions
CN1146789C (zh
Inventor
水野隆德
今枝义辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1264868A publication Critical patent/CN1264868A/zh
Application granted granted Critical
Publication of CN1146789C publication Critical patent/CN1146789C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/658—Scaling by multiplication or division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6583—Normalization other than scaling, e.g. by subtraction

Abstract

作为附加电路,在用于转移量度计算值和在前通过量度值的相加和比较并选择最高似然通过的一个ACS电路203之前设置了一个用于执行通过量度值的范围上移/下移的电路202。因此,当须要扩展所述通过量度值的有效位时,通过执行范围上移和输入数据有效位的精度、同时当所述通过量度值的有效位没有被完全使用时,执行范围下移和增加所述输入数据的精度,可以允许有效地使用RAM位。

Description

纠错电路和方法
本发明涉及一种纠错电路和方法，特别是涉及一种用于采用维特比(Viterbi)译码系统的通过量程计算系统的纠错电路和方法。
在例如日本待审专利申请No.62-77717、发明名称为“量程计算系统”和No.6-164423、发明名称为“维特比译码器”中已经披露了所述通过量程计算系统。
在这种现有技术的通过量程计算系统中，通常使用ACS(加比较选择)电路或转移量度值计算电路通过从在前的通过量度值中减去最小通过量度值来计算每一通过量度值，以避免通过量度存储器的溢出。
图8的框图示出了一种现有技术的纠错电路。在这个电路中，ACS电路103接收转移量度值计算电路101和最小通过量度值减法电路102的输出，并将其输出馈送给一个通过存储器。ACS电路103的输出还经过通过量度存储器105被反馈给最小通过量度值减法电路102和经过最小通过量度值检测电路104反馈给电路102。
上述现有技术的纠错电路有某些点需要改善。第一点是由于下述的理由使所述通过量度存储器位没有得到有效的利用。通常，所使用的通过量度存储器的位长度是输入数据位长度和与最小码间距离对应的位数量的和。但是实际上，在不良C/N的情况下，所述位长度不能被有效地使用。在具有良好C/N的情况下，虽然根据限制长度会出现某些差别，但是，只要它具有足够的值，所述通过量度存储器位长度就能够被有效地使用。在具有良好C/N的情况下，所述通过量程假设在其范围内的最大值是有效通过，而其最小值为无效通过。这意味着在这种情况下，作为针对溢出进行的测量，通过执行通过量度值计算“在前通过量度值-最小通过量度值＝新通过量度值”而获得所述位长度的有效使用。但是，在具有不良C/N的情况下，有效和无效通过量度值彼此非常接近，因此，计算出的新通过量度值很小。为此，所述通过量度存储器位长度不再能够得到有效的利用。
上述现有技术电路需要改善的第二点是如果要在维特比算法的基础上增加在一个纠错电路中输入数据判断位的数量，必须极大地增加所述存储器的尺寸，这是暂存所述通过量度值所需要的。这也是由于必须存储(ZN-1)个通过量度值所需要的，其中，Z是可能状态的数量和N是所述限制长度。借助于一个特殊的例子，其中，所述限制长度是9，所述状态数量Z是29-1＝256。这意味着，增加一位的有效精度需要256位的附加存储器容量。
因此，本发明的目的是提供一种纠错电路和通过减少用于暂存通过量度值所需存储器的容量能够减少其规模并能够简化其结构的方法。
根据本发明的一个方面，所提供的在维特比译码系统基础上的纠错电路包括一个转移量度计算电路、一个ACS电路和一个通过量度存储器，其中，所述纠错电路包括设置在所述转移量度计算电路和所述ACS电路之间的范围移动减法电路；所述ACS电路的输出经过一个检测器馈送给所述范围移动减法电路。
所述范围移动减法电路包括从通过量度值中减去最小通过量度值的一个减法电路以及第一和第二范围移动器。
所述检测器包括一个具有最大和最小通过量度值寄存器的最大/最小通过量度值检测电路、一个范围比较电路、一个移位信号寄存器和一个可逆计数器。
所述转移量度计算电路包括多个加法器，所述ACS电路包括多个分别与所述加法器对应的ACS子电路，借此执行多个通过的并行处理。
根据本发明的另一个方面，提供了一种采用维特比译码系统的纠错电路，其中，在用于对转移量度值和通过量度值相加的计算装置之前设置了一个用于更新所述转移量度值和通过量度值动态范围的装置和一个用于根据所有新的通过量度值执行检查以确定在下一个ACS处理中是否须要更新所述动态范围以及在下一个ACS处理期间是否须要保持所述检查结果的装置。
根据本发明的再一个方面，提供了一种纠错电路，包括：
一个用于根据所接收的数据计算转移量度值的转移量度值计算电路；一个接收范围移动信号并执行所述通过和转移量度值范围的范围移动的范围移动减法电路，其中所述最小通过量度值被减掉，用于从直接在前的通过量度值中减去在前检测的最小通过量度值；一个ACS电路，用于执行所述在前通过量度值和转移量度值的相加和比较，并选择最大通过量度值以提供所选择的新通过量度值和一个通过选择信号；一个检测器，用于检测在与一位数据相关的ACS处理中的最大和最小通过量度值，并用于检测所述范围移动值以向所述范围移动减法电路提供一个范围移动信号；和一个通过量度值存储器(存储装置)，用于保持所计算的通过量度值。
所述范围移动减法电路包括一个减法电路，用于从所述在前通过量度值中减去所述在前最小通过量度值；一个范围移动器，用于响应上移信号的接收将输入数据压缩为它的一半，同时响应下移信号的接收将输入数据扩展为它的两倍并将所生成的数据馈送给所述ACS电路；和一个范围移动器，用于将所述转移量度值乘以2S或(1/2)S，其中S是一个移位常数，并用于将所生成的乘积值馈送给所述ACS电路。
所述范围移动减法电路包括：一个检测器，用于检测在与一位译码数据相关的ACS处理中已经获得的多个新通过量度值当中的最大和最小通过量度值；一个范围比较电路，用于当((在前最大通过量度值-在前最小通过量度值)+最大转移量度值)变得大于能够存储在所述存储器中的最大值时产生一个范围上移信号，和当((在前最大通过量度值-在前最小通过量度值)×2+最大转移量度值)变得小于能够存储在所述存储器中的所述最大值时产生一个范围下移信号；一个移位信号寄存器，用于锁存所述上移或下移信号，并用于当与一个译码数据相关的ACS处理结束时在与一个译码数据相关的下一个处理期间保持被锁存的信号；和一个可逆计数器，用于检测所述上移或下移信号，并执行向上计数(+1)或向下计数(-1)，且用于检测在下一个与一个译码数据位相关的ACS处理期间与一个译码数据位相关的ACS处理结束的时间。
根据本发明的再一个方面，提供了一种纠错方法，包括如下步骤：根据所接收的数据计算转移量度值；接收范围上移(或下移)信号，执行所述通过和转移量度值的范围上移(或下移)，其中所述最小通过量度范围被减掉，以便从直接在前的通过量度值中减去在前检测的最小通过量度值；执行在前通过量度值和转移量度值的相加和比较，选择最小通过量度值以提供所选择的新通过量度值和一个通过选择信号；检测在与一位数据相关的ACS处理中的最大和最小通过量度值，执行范围上移(或下移)判断以向所述范围移动减法电路提供范围上移(或下移)信号及最小通过量度值；和保持所计算的通过量度值。
通过下面结合附图的描述，本发明的其它目的和特性将变得很清楚。
图1的框图示出了根据本发明的纠错电路的一个实施例；
图2的框图详细地示出了图1所示纠错电路中的范围移动减法电路202；
图3的框图示出了图1所示纠错电路200中的检测器204；
图4示出了根据本发明所述纠错电路的范围上/下移操作；
图5以格子图方式示出了所述处理；
图6和7的框图示出了在4-通过并行处理中的一个转移量度值计算电路201’和ACS电路203’；和
图8的框图示出了现有技术的纠错电路。
下面参照附图描述本发明的最佳实施例。
图1的框图示出了根据本发明纠错电路的一个最佳实施例。纠错电路200包括转移量度值计算电路201、范围移动减法电路202、ACS电路203、检测器204和通过量度存储器205。
转移量度值计算电路201根据所接收的数据计算转移量度。范围移动减法电路202从所述直接在前的通过量度值中减去在前检测的最小通过量度值。另外，电路202接收范围上(或下)移信号并执行所述通过或转移量度值范围的范围上(或下)移，其中，所述最小通过量度值被减掉。ACS电路203执行在前通过量度值和转移量度值的加法和比较，并选择最大通过量度值。电路203然后输出所选择的新通过量度值和一个通过选择信号。
检测器204在与一位数据相关的ACS处理中检测最大和最小通过量度值，并执行范围上(或下)移判断。电路204然后向范围移动减法电路202馈送范围上(或下)移信号和移位常数。通过量度存储器(存储装置)保持所计算的通过量度值。
根据图1所示本发明纠错电路的一个特性是取消现有技术的具有最小通过量度值减法的单一功能的减法电路，代之以具有范围上/下移附加功能的范围移动减法电路202。
根据本发明的纠错电路200的另一个特性是取消了具有新最小量度值检测单一功能的现有技术的最小提供量度值检测电路，代之以检测器204，它具有通过检测范围上/下移以及所述最小通过量度值而提供一个范围上移/下移信号的附加功能。
图2示出了图1所示纠错电路中所述范围移动减法电路202的详细框图。电路202包括减法电路301、上/下范围移动器302和303。减法电路301从在前的通过量度值中减去在前的最小通过量度值。范围移动器302响应上移信号的接收将所输入的数据压缩成一半，同时响应下移信号的接收将所述输入数据扩展两倍，并将生成的数据馈送给所述ACS电路203。范围移动器303将所述转移量度值乘以2S或(1/2)S，其中，S是移位常数，并将所生成的数据提供给所述ACS电路203。
图3的框图示出了图1所示纠错电路200中的检测器204。电路204包括最大/最小通过量度值检测电路401、范围比较电路402、移位信号寄存器403和可逆计数器404。最大/最小通过量度值检测电路401检测在与一位检测数据相关的ACS处理中已经获得的新通过量度值中的最大和最小通过量度值。所检测的最大和最小通过量度值被分别存储在最大和最小量度值寄存器中。在最大/最小通过量度值检测电路401中检测的最大和最小通过量度值被双双馈送给用于范围上移/下移检测的范围比较电路402。
当((在前最大通过量度值-在前最小通过量度值)+最大转移量度值)变得大于能够存储在所述存储器中的最大值时，所述范围比较电路402向移位信号寄存器403和可逆计数器404馈送一个范围上移信号。
当((在前最大通过量度值-在前最小通过量度值)×2+最大转移量度值)变得小于能够存储在所述存储器中的最大值时，电路402向移位信号寄存器403和可逆计数器404馈送一个范围下移信号。所述最大转移量度值是作为根据移位常数S从所述转移量度值计算电路201馈出的多个转移量度值中一个最大值的上移/下移的结果而获得的。
当与一个译码数据相关的ACS处理结束时，移位信号寄存器403锁存所述上移或下移信号，并在下一个与一个译码数据位相关的处理期间保持被锁存的信号。另外，当与一个译码数据位相关的ACSA处理结束时，可逆计数器404检测所述上移或下移信号，执行一个向上计数(+1)或向下计数(-1)，并在下一个与一个译码数据位相关的ACS处理期间输出所述计数值和所述移位常数S的乘积。
现在，参考图1-3描述根据本发明的纠错电路200。当输入所述接收数据时，转移量度计算电路201根据生成多项式公式计算转移量度值。在所述转移量度值计算电路201中计算的转移量度值中的每一个与所述在前通过量度值一起被传送给范围移动减法电路202。范围移动减法电路202在每次ACS处理中计算(在前通过量度值-在前最小通过量度值)。
电路202还根据来自检测器204的上移(或下移)信号执行所述通过量度值的范围上移(或下移)，并根据所述移位常数S移位所述转移量度值。由此，在ACS电路202中计算的新通过量度值被上移或下移。
下面将描述所述范围上移操作。当((在前最大通过量度值-在前最小量度值)+转移量度值)变得大于能够存储在所述通过量度值存储器205中的最大值时，检测器204输出一个上移信号和(移位常数+1)。
结果是范围上移操作被执行。具体地说，如图4所示，在所述减法之后，所述通过量度值被移动一位，它们的范围被扩展为它们的两倍。相反，所述转移量度值被压缩为它们的一半，和它们的有效位被减少一位。在这个状态下，执行后续的ACS处理。当再次输出一个上移信号时，所述通过量度值被进一步移动一位，它们的范围被进一步扩展成它们的两倍，同时，所述转移量度值的有效位被进一步减少一位。应当注意，即使是当没有输出所述上移(或下移)信号时，所述转移量度值也被根据移位常数S移位。
下面描述范围下移操作。当((在前最大通过量度值-在前最小通过量度值)×2+最大转移量度值)变得小于在所述通过量度值存储器205中能够存储的最大值时，检测器204输出一个下移信号，并提供(移位常数S-1)。
结果是下移操作被执行。具体地说，如图4所示，在所述减法之后，所述通过量度值在与范围上移方向相反的方向上被移动一位，它们的范围被压缩为它们的一半。相反，转移量度值被扩展为它们的两倍，它们的有效位被增加1位。在这个状态下，执行后续ACS处理。当再次输出下移信号时，所述通过量度值被进一步移动一位，它们的范围被压缩成它们的一半，同时，转移量度值的有效位被进一步增加一位。
在减法移位之后，所述通过量度值和转移量度值被从检测器202提供给ACS电路203，ACS电路203将所输入的通过和转移量度值相加，和从通过在前的相继转变的两个状态中的多个通过中的新通过量度值之间的每一个状态进行比较。
作为所述比较结果被选择为最大通过的新量度值被作为在这个状态下的一个新通过量度值提供给所述通过量度值存储器203。所选择的信号、即所述比较的结果被提供给所述通过存储器(未示出)。
在与一个译码数据位相关的ACS处理期间，从检测器204输出的所述上移(或下移)信号和所述移位常数S被保持。
下面结合在所述电路被提供给限制长度为7、编码因数为1/2的维特比译码器的情况下说明根据本发明的纠错电路的结构和操作。在这种情况下，转移量度值计算电路201根据7位接收数据执行转移量度计算，并输出8位转移量度计算值。译码器202从在前的通过量度值中减去在前的最小通过量度值。另外，由于接收了范围上移(或下移)信号和所述移位常数S，所以，电路202执行所述通过和转移量度值的上移(或下移)，从而从中减掉了所述在前的最小通过量度值。
ACS电路203将所述在前的通过量度值与所述转移量度值相加、比较各相加后的值，选择最大通过量度并向所述通过存储器输出所选择的新通过量度(12位)和一位通过选择信号。
检测器204在一位ACS处理中检测所述最大和最小通过量度值并执行范围上移(或下移)判断。然后电路204向范围移动减法电路202输出范围上移(或下移)信号和最小通过量度值。在电路203中计算的12位通过量度值被保持在通过量度存储器205中。
在操作过程中，当作为判断7位数据而输入所接收的数据时，转移量度值计算电路201根据多项式公式给出8位转移量度值。假设所述通过量度值被提供有12位数据。在转移量度计算电路201中计算的转移量度值与在前的通过量度值一起被提供给范围移动减法电路202。在每个ACS处理中，范围移动减法电路202计算(在前通过量度值-在前最小通过量度值)。
电路202还根据来自检测器204的上移(下移)信号上移(或下移)所述通过量度值的范围，并根据移位常数S移位所述转移量度值。因此，在ACS电路203中计算的新通过量度值的范围可以上移或下移。
所述范围上移和下移操作如上所述，这里不再赘述。范围移动减法电路202向ACS电路203馈送减法移动通过和转移量度值以用于相加、比较和选择处理，如上所述。这个处理以图5所示之格式进行。
所述上移(或下移)信号和所述移位常数S被从检测器204送出并保持在与一个译码数据位相关的ACS处理、即与总的64个状态相关的ACS处理中。
在上述实施例涉及由一个ACS执行的以分时位基础的ACS的同时，这个特定的实施例当然不作为限制。类似的，在以并行处理为基础的维特比译码器中，通过提供范围移动减法电路和译码器能够执行相同的处理。
在并行处理情况下的框图与图1所示的框图基本相似。图6和7的框图示出了在4通过并行处理中的转移量度值计算电路201’和ACS电路203’。如从这些图所看出的，在这种情况下，在用于4-通过并行处理的配置中，提供了4个具有相同结构的电路。
转移量度值计算电路201’具有4个加法器1到4。在前状态数据G(0)被直接馈送给加法器1和2，并经过一个NOT电路(或反向器)NOT1馈送给加法器3和4。另外，在前状态数据G(1)被直接馈送给加法器1和3，并经过一个NOT电路NOT2馈送给加法器2和4。加法器1到4分别输出转移量度值BM1到BM4。ACS电路203’具有4个ACS子电路1到4。
转移量度值BM1和BM4被分别馈送给ACS子电路1和2，其它的转移量度值BM2和BM3被分别馈送给ACS子电路3和4。ACS子电路1到4向一对通过存储器和通过量度存储器1到4输出所计算的量度值。
通过量度存储器1的输出被反馈给ACS子电路1和2，通过量度存储器2的输出被反馈给ACS子电路3和4，通过量度存储器3的输出被反馈给ACS子电路1和2，通过量度存储器4的输出被反馈给ACS子电路3和4。
如上所述，根据本发明的电路和方法具有如下功能，即当发生溢出时，它扩展所述动态范围，并将转移量度值计算值的有效位相对下移，同时在不存在任何溢出的情况下，它限制所述动态范围并有效地上移所述有效位。因此，可以在不考虑C/N是好还是坏的情况下有效使用所述存储器位。由此，可以省去到目前为止还没有使用的存储器部分。它还可以获得如下实际显著的效果，即与现有计数相比较在安装相同容量存储器的情况下能够保证高精度的编码。
在不脱离本发明精神的前提下，本领域的普通技术人员可以做出各种不同的修改和实施例。前面的描述和附图仅仅是作为说明。因此，前面的描述仅仅作为说明而不是限制。

Claims (9)

1.一种以维特比译码系统为基础的纠错电路，包括一个转移量度计算电路、一个ACS电路和一个通过量度存储器，其中：
所述纠错电路包括一个设置在所述转移量度计算电路和所述ACS电路之间的范围移动减法电路；
所述ACS电路的输出经过一个检测器被馈送给所述范围移动减法电路。
2.根据权利要求1所述的纠错电路，其特征是所述范围移动减法电路包括一个用于从通过量度值中减去最小通过量度值的减法电路以及第一和第二范围移动器。
3.根据权利要求1或2所述的纠错电路，其特征是所述检测器包括一个具有最大和最小通过量度值寄存器的最大/最小通过量度值检测电路、一个范围比较电路、一个移位信号寄存器和一个可逆计数器。
4.根据权利要求1到3中任何一个的纠错电路，其特征是所述转移量度计算电路包括多个加法器，所述ACS电路包括分别与所述各加法器对应的多个ACS子电路，以执行多个通过的并行处理。
5.一种采用维特比译码系统的纠错电路，其中在用于对转移量度值和通过量度值相加的计算装置之前设置了一个用于更新所述转移量度值和通过量度值动态范围的装置和一个用于根据所有新的通过量度值执行检查以确定在下一个ACS处理中是否须要更新所述动态范围以及在下一个ACS处理期间是否须要保持所述检查结果的装置。
6.一种纠错电路，包括：
一个转移量度值计算电路，用于根据所接收的数据计算转移量度值；
一个范围移动减法电路，该电路接收范围移动信号，执行所述通过和转移量度值范围的范围移动，其中所述最小通过量度值被减掉，用于从直接在前的通过量度值中减去在前检测的最小通过量度值；
一个ACS电路，用于执行所述在前通过量度值和转移量度值的相加和比较，并选择所述最大通过量度值以提供所选择的新通过量度值和一个通过选择信号；
一个检测器，用于在与一位数据相关的ACS处理中检测所述最大和最小通过量度值，并用于检测所述范围移动值以向所述范围移动减法电路提供一个范围移动信号；和
一个通过量度值存储器(存储装置)，用于保持所计算的通过量度值。
7.根据权利要求6所述的纠错电路，其特征是所述范围移动减法电路包括一个用于从所述在前通过量度值中减去所述在前最小通过量度值的减法电路；
一个范围移动器，用于响应上移信号的接收将输入数据压缩一半，同时响应下移信号的接收将所述输入数据扩展为两倍以向所述ACS电路提供所生成的数据；和
一个向上/向下移动器，用于将所述转移量度值乘以2S或(1/2)S，其中S是一个移位常数，并用于将所生成的乘积值提供给所述ACS电路。
8.根据权利要求6所述的纠错电路，其特征是所述检测器包括：
一个最大/最小通过量度值检测电路，用于检测在与一位译码数据相关的ACS处理中已经获得的新通过量度值当中的最大和最小通过量度值；
一个范围比较电路，用于当((在前最大通过量度值-在前最小通过量度值)+最大转移量度值)变得大于在所述存储器中能够存储的最大值时产生一个范围上移信号，和当((在前最大通过量度值-在前最小通过量度值)×2+最大转移量度值)变得小于在所述存储器中能够存储的最大值时产生一个范围下移信号；
一个移位信号寄存器，用于锁存所述上移或下移信号，并且当与一个译码数据相关的ACS处理结束时在下一个与一个译码数据相关的处理期间保持锁存的信号；和
一个可逆计数器404，用于检测所述上移或下移信号，执行计数加1(+1)或减1(-1)，和在下一个与一个译码数据位相关的ACS处理期间检测与一个译码数据位相关的所述ACS处理结束的时间。
9.一种纠错方法，包括如下步骤：
根据所接收的数据计算转移量度值；
接收范围上移(或下移)信号，执行所述通过和转移量度值范围的范围上移(或下移)，其中最小通过量度范围被减掉，用于从直接在前的通过量度值中减去在前检测的最小通过量度值；
执行在前通过量度值和转移量度值的相加和比较，并选择所述最大通过量度值以提供所选择的新通过量度值和一个通过选择信号；
检测在与一位数据相关的ACS处理中的最大和最小通过量度值，执行范围上移(或下移)判断以向所述范围移动减法电路提供一个范围上移(或下移)信号和最小通过量度值；和
保持所计算的通过量度值。
CNB001045512A 1999-01-21 2000-01-21 纠错电路和方法 Expired - Fee Related CN1146789C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01277199A JP3700818B2 (ja) 1999-01-21 1999-01-21 誤り訂正回路
JP12771/1999 1999-01-21

Publications (2)

Publication Number Publication Date
CN1264868A true CN1264868A (zh) 2000-08-30
CN1146789C CN1146789C (zh) 2004-04-21

Family

ID=11814678

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001045512A Expired - Fee Related CN1146789C (zh) 1999-01-21 2000-01-21 纠错电路和方法

Country Status (6)

Country Link
US (1) US6637004B1 (zh)
EP (1) EP1024602B1 (zh)
JP (1) JP3700818B2 (zh)
CN (1) CN1146789C (zh)
AU (1) AU1348800A (zh)
DE (1) DE60003858T2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527573B (zh) * 2009-04-29 2012-01-11 威盛电子股份有限公司 维特比解码器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3497399B2 (ja) 1999-01-29 2004-02-16 シャープ株式会社 ビタビ復号器
US6904105B1 (en) * 2000-10-27 2005-06-07 Intel Corporation Method and implemention of a traceback-free parallel viterbi decoder
US6934343B2 (en) * 2000-11-15 2005-08-23 Texas Instruments Incorporated Computing the full path metric in viterbi decoding
JP2002158590A (ja) * 2000-11-17 2002-05-31 Sony Corp 復号装置及び方法、並びにデータ受信装置及び方法
CN1306514C (zh) * 2001-07-19 2007-03-21 松下电器产业株式会社 再现信号质量的评价方法和信息再现装置
US20030073416A1 (en) * 2001-10-17 2003-04-17 Shinichiro Ohmi Diversity apparatus and method therefor
CN100414510C (zh) * 2003-12-30 2008-08-27 中国科学院空间科学与应用研究中心 实时差错检测与纠错芯片
JP4709119B2 (ja) * 2006-10-13 2011-06-22 ルネサスエレクトロニクス株式会社 復号装置及び復号方法
FI20070423L (fi) * 2007-05-29 2008-11-30 Ari Paasio Differentiaalinen, paikallisesti päivittyvä Viterbi-dekooderi
US8312359B2 (en) * 2009-09-18 2012-11-13 Lsi Corporation Branch-metric calibration using varying bandwidth values
CN103427850B (zh) * 2012-05-24 2017-04-05 深圳市中兴微电子技术有限公司 多模维特比解码装置及其解码方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4802174A (en) * 1986-02-19 1989-01-31 Sony Corporation Viterbi decoder with detection of synchronous or asynchronous states
US5295142A (en) * 1989-07-18 1994-03-15 Sony Corporation Viterbi decoder
JP2876497B2 (ja) * 1991-08-23 1999-03-31 松下電器産業株式会社 誤り訂正符復号化方法およびその装置
US5418795A (en) * 1991-09-13 1995-05-23 Sony Corporation Viterbi decoder with path metric comparisons for increased decoding rate and with normalization timing calculation
JPH05335972A (ja) * 1992-05-27 1993-12-17 Nec Corp ビタビ復号器
JP2522142B2 (ja) * 1992-12-25 1996-08-07 日本電気株式会社 ビタビ復号器の同期検出方式
US5602858A (en) * 1993-09-20 1997-02-11 Kabushiki Kaisha Toshiba Digital signal decoding apparatus having a plurality of correlation tables and a method thereof
JP3237974B2 (ja) * 1993-09-20 2001-12-10 株式会社東芝 ディジタル信号復号装置
US5414738A (en) * 1993-11-09 1995-05-09 Motorola, Inc. Maximum likelihood paths comparison decoder
JP3674111B2 (ja) * 1995-10-25 2005-07-20 三菱電機株式会社 データ伝送装置
US5838697A (en) * 1995-12-15 1998-11-17 Oki Electric Industry Co., Ltd. Bit error counting method and counting technical field
KR100212836B1 (ko) * 1996-06-14 1999-08-02 전주범 비터비 디코더의 트레이스백 진행 구조
JP3218368B2 (ja) * 1996-09-17 2001-10-15 富士通株式会社 データ再生装置
JPH10145242A (ja) * 1996-11-11 1998-05-29 Toshiba Corp ビタビ復号方法および装置
US6148431A (en) * 1998-03-26 2000-11-14 Lucent Technologies Inc. Add compare select circuit and method implementing a viterbi algorithm

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527573B (zh) * 2009-04-29 2012-01-11 威盛电子股份有限公司 维特比解码器

Also Published As

Publication number Publication date
JP3700818B2 (ja) 2005-09-28
DE60003858D1 (de) 2003-08-21
EP1024602A1 (en) 2000-08-02
US6637004B1 (en) 2003-10-21
JP2000216688A (ja) 2000-08-04
EP1024602B1 (en) 2003-07-16
DE60003858T2 (de) 2004-04-15
CN1146789C (zh) 2004-04-21
AU1348800A (en) 2000-07-27

Similar Documents

Publication Publication Date Title
CN1146789C (zh) 纠错电路和方法
CN1101997C (zh) 在通信系统中确定速率的方法和设备
CN1140131C (zh) 网格译码器中的代码序列检测系统和方法
CN1049778C (zh) 用于实现误码纠错用卷积码的维特比译码的运算装置
FI106416B (fi) Menetelmä ja laite dekoodatun symbolisarjan luotettavuuden määrittämiseksi
CN101635611B (zh) 一种信道译码方法和装置
US6757865B1 (en) Turbo-code error correcting decoder, turbo-code error correction decoding method, turbo-code decoding apparatus, and turbo-code decoding system
CN1941637A (zh) 最大后验概率(map)解码器的管线架构
CN1183681A (zh) 韦特比解码器中的相加－比较－选择处理器
US8230308B2 (en) Decoding apparatus and decoding method using an additional add-compare-select operation on decoded data in the event of an error in the decoded data
CN1168224C (zh) 维特比译码器的高速相加-比较-选择
JP3736741B2 (ja) データ演算処理装置
CN1369140A (zh) 用于维特比译码器的相加比较选择单元
CN1130836C (zh) 维特比解码器
CN1081860C (zh) 用于数字通信的同步装置
WO2014061380A1 (ja) 位置検出装置
EP0608848B1 (en) Cyclic coding and cyclic redundancy code check processor
CN114647532A (zh) 一种自纠错绝对值编码器数据传输方法
US6163291A (en) Successive approximation analog to digital converter with bit error correction
CN1856015A (zh) 信号处理设备、信号处理方法以及噪声降低设备
CN112783469A (zh) 一种用于执行浮点指数运算的方法及装置
CN1175581C (zh) 相加-比较选择电路
US6647530B1 (en) Apparatus and method for viterbi decoding
JP2010154043A (ja) 誤り訂正復号装置および誤り訂正復号方法
KR0154801B1 (ko) 경로 메트릭 증가율 측정기

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040421

Termination date: 20130121