DE3687401T2 - Integrierter viterbi-dekoder und verfahren zur pruefung desselben. - Google Patents

Description

• Die vorliegende Erfindung betrifft einen integrierten Viterbi-Dekoder und ein Verfahren zur Untersuchung des integrierten Viterbi-Dekoders. Insbesondere betrifft die vorliegende Erfindung die Untersuchung der internen Betriebsabläufe des integrierten Viterbi-Dekoders.
• Ein Viterbi-Dekoder wird zum Dekodieren eines kodierten Faltungskodes unter Verwendung eines Verfahrens maximaler Wahrscheinlichkeit verwendet. Der Dekodierer wählt einen Pfad einer Kodesequenz aus, die am wahrscheinlichsten die empfangene Kodesequenz ist, aus mehreren bekannten Kodesequenzen. Daher erhält der Dekodierer die dekodierten Daten, die dem ausgewählten Pfad entsprechen. Viterbi- Dekoder werden beispielsweise zur Fehlerkorrektur in Satelitenkommunikationssystemen eingesetzt.
• Wie in Fig. 1 gezeigt ist, weist ein Viterbi-Dekoder einen Verteiler 1 auf, eine Addierer-, Komparator- und Selektor- Schaltung (ACS) 2, und einen Pfadspeicher 3. Im allgemeinen berechnet der Verteiler 1 eine Verzweigungsmetrik auf der Grundlage des demodulierten Ausgangssignals eines (nicht dargestellten) Empfängers. Die ACS-Schaltung berechnet eine Pfadmetrik und sucht einen Pfad mit maximaler Wahrscheinlichkeit aus. Der Pfadspeicher 3 speichert die ausgesuchten Pfade maximaler Wahrscheinlichkeit. Ein Viterbi-Dekoder ist in der EP-A-0 152 947 beschrieben und wird durch Bezugnahme eingeschlossen.
• Die Vergrößerung der Einschränkungslänge eines Faltungskodes verbessert die Fehlerkorrekturfähigkeiten des Viterbi-Dekoders. Allerdings erhöht eine Erhöhung der Einschränkungslänge exponentiell die körperliche Größe des Dekoders. Daher werden Einschränkungslängen typischerweise so ausgewählt, daß sie in den Bereich von drei bis vier liegen. Auch bei derartigen Einschränkungslängen sind allerdings Viterbi-Dekoder-Schaltungen sehr groß, und können normalerweise nur unter Verwendung von LSI- Schaltungen implementiert werden.
• Wenn beispielsweise eine Kodierrate von 1/2 zusammen mit einer Einschränkungslänge von 4 angenommen wird, und ein Wahrscheinlichkeitskodesignal mit acht Pegeln empfangen wird, so weisen die dekodierten Ausgangssignale I und Q (Fig. 1) des orthogonal modulierten Signals beispielsweise drei Bit auf, was dazu führt, daß insgesamt sechs Bit an den Verteiler 1 angelegt werden. Für jedes der Drei-Bit- Signale, die an den Verteiler 1 angelegt werden, existieren acht mögliche Zustände. Die ACS-Schaltung 2 weist acht Addierer, Komparatoren und Selektoren auf, wobei acht Ausgangssignale an den Pfadspeicher 3 angelegt werden.
• Es ist bekannt, daß ein Viterbi-Dekoder einen Faltungskode dekodiert. Daher ändern sich die internen Bedingungen oder Zustände des Viterbi-Dekoders in Abhängigkeit von der Sequenz der Eingangssignale. Daher ist es äußerst schwierig, den Betriebsablauf eines Viterbi-Dekoders zu untersuchen.
• Bislang wurde ein Eingangsabtastungs-/Ausgangsabtastungs- Untersuchungsverfahren zur Untersuchung von Viterbi- Dekodern verwendet. Bei einem derartigen Verfahren ist es erforderlich, daß zusammen mit der Schaltung des Viterbi- Dekoders zahlreiche Flip-Flop-Schaltungen auf dem LCI-Chip ausgebildet werden, um die Eingangs/Ausgangssignale zu erzeugen, die zur Untersuchung der Logikschaltung des Viterbi-Dekoders erforderlich sind. Bei einem derartigen Verfahren werden die Untersuchungsergebnisse in jedem Flip-Flop gespeichert und aus der integrierten Schaltung des Viterbi-Dekoders mit einer externen Untersuchungseinrichtung ausgelesen.
• Wie voranstehend erläutert wurde, ist die Schaltung eines Viterbi-Dekoders kompliziert und benötigt eine große Fläche. Daher gibt es keine freie Fläche zur Anbringung derartiger Flip-Flop-Schaltungen, die zur Untersuchung des Viterbi-Dekoders entsprechend dem Eingangsabtastungs/Ausgangsabtastungs-Untersuchungsverfahren verwendet werden. Aus diesem Grunde ist es äußerst schwierig, LCI- Schaltungs-Viterbi-Dekoder zu untersuchen.
Zusammenfassung der Erfindung
• Eine der vorliegenden Erfindung zugrundeliegende Aufgabe besteht in der Bereitstellung eines Verfahrens zur einfachen Untersuchung eines Viterbi-Dekoders durch Ausführung jedes Funktionsabschnitts eines Viterbi- Dekoders.
• Eine weitere, der vorliegenden Erfindung zugrundeliegende Aufgabe besteht in der Bereitstellung eines IC-Viterbi- Dekoders, der auf externe Untersuchungssignale reagiert und die Ergebnisse der Untersuchung für jedes der Funktionsteile des Viterbi-Dekoders zur Verfügung stellt.
• Das Verfahren zur Untersuchung eines Viterbi-Dekoders gemäß der vorliegenden Erfindung umfaßt eine selektive und direkte Eingabe der Untersuchungssignale an jeden Funktionsabschnitt des Viterbi-Dekoders, um jeden der Einzelteile zu untersuchen.
• Die Merkmale der Erfindung ergeben sich aus den Ansprüchen. Die voranstehenden und weitere Ziele der vorliegenden Erfindung werden Fachleuten auf diesem Gebiet deutlicher anhand der nachstehenden, detaillierten Beschreibung der vorliegenden Erfindung unter Bezug auf die beigefügten Zeichnungen.
Kurzbeschreibung der Zeichnungen
• Fig. 1 ist ein Blockschaltbild eines Viterbi-Dekoders;
• Fig. 2 ist ein Blockschaltbild einer Ausführungsform der vorliegenden Erfindung;
• Fig. 3 ist ein Blockschaltbild einer ACS-Schaltung;
• Fig. 4 erläutert ein Untersuchungsmuster für eine Addierer- und Normierungsschaltung;
• Fig. 5 erläutert ein Untersuchungsmuster für eine Komparator- und Selektorschaltung;
• Fig. 6 ist ein Blockschaltbild einer Pfad- Speicherzelle;
• Fig. 7 erläutert ein Untersuchungsmuster zur Untersuchung der Pfad-Speicherzelle von Fig. 6;
• Fig. 8 ist ein Gitterkonstruktionsdiagramm eines Viterbi-Dekoders;
• Fig. 9 und 10 erläutern die Koppelzustände von Pfad- Speicherzellen;
• Fig. 11 und 12 erläutern Untersuchungsmuster für einen Pfadspeicher; und
• Fig. 13 bis 16 erläutern Pfadspeicher-Bedingungen, die untersucht werden sollen.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
• Fig. 2 ist ein Blockschaltbild eines LSI-Viterbi-Dekoders, welcher die vorliegende Erfindung verwirklicht. Ein Verteiler 1 berechnet Verzweigungsmetriken auf der Grundlage eines Eingangssignals, welches an einer Klemme a empfangen wird. Das an die Klemme a angelegte Signal repräsentiert ein demoduliertes Signal, welches von dem Viterbi-Dekoder empfangen wird. Das Ausgangssignal des Verteilers 1 wird an einen Selektor 4 und an einen Selektor 6 angelegt; dageben wird das ausgewählte Ausgangssignal des Selektors 4 an eine ACS-Schaltung 2 angelegt. Wie voranstehend erwähnt, umfaßt die ACS- Schaltung 2 einen Addierer, einen Komparator und einen Selektor. Die Verzweigungsmetriken und die Pfadmetriken werden in dem Addierer addiert; die Pfadmetriken der addierten Ausgangssignale werden durch den Komparator verglichen; und der Pfad maximaler Wahrscheinlichkeit wird durch Vergleich der Pfadmetriken ermittelt. Das Ergebnis des Vergleichs sucht den Pfad maximaler Wahrscheinlichkeit über den Selektor aus und gibt diesen Pfad von dem Selektor 4 aus. Die ACS-Schaltung 2 wird durch ein Rücksetzsignal zurückgesetzt, welches an eine Quelle c angelegt wird. Weiterhin wird an die ACS-Schaltung ein Normierungssignal angelegt, welches an eine Klemme f angelegt wird. Wie in Fig. 2 gezeigt ist, wird das Ausgangssignal der ACS-Schaltung an die Selektoren 5 und 6 angelegt.
• Ein an eine Klemme e angelegtes Steuersignal steuert die Selektoren 4 und 5; dagegen steuert das an einer Klemme d empfangene Steuersignal den Selektor 6. Ein Pfadspeicher 3 umfaßt zahlreiche Zellen, welche die Geschichte der Pfade maximaler Wahrscheinlichkeit speichern. Der Pfadspeicher 3 wird durch ein an einer Klemme c empfangenes Rücksetzsignal zurückgesetzt. Dieses Rücksetzsignal setzt einen Pfadspeicher 3 in seinen Ursprungszustand zurück. Ein Ausgangssignal des Pfadspeichers 3 wird an den Selektor 6 angelegt.
• Bei der Untersuchung des Viterbi-Dekoders können das Ausgangssignal des Verteilers 1, das Ausgangssignal der ACS-Schaltung 2 und das Ausgangssignal des Pfadspeichers selektiv über einen Selektor 6 an eine Ausgangsklemme g angelegt werden. Während der Untersuchung werden Untersuchungseingangssignale an die Klemmen a und b angelegt. Die Verwendung dieser Klemmen für Untersuchungszwecke und ebenso für normale Eingaben minimalisiert die Anzahl der Klemmen eines LSI-Viterbi- Dekoders. Es ist ebenfalls möglich, individuelle Untersuchungsklemmen für Untersuchungseingänge und Untersuchungsausgänge zur Verfügung zu stellen, anstatt die Funktion von Klemmen auf eine Weise zu teilen, wie sie in Fig. 2 dargestellt ist.
• In einem Kodiersystem wird das Verhältnis der Anzahl der Bits, die an einen Kodierer angelegt werden, zur Anzahl der Bits, die von dem Kodierer ausgegeben werden, als Kodierrate bezeichnet. In einem Kodierer repräsentiert die Einschränkungslänge K die Anzahl k von Bitverschiebungen innerhalb des Kodierers, über welche ein einziges Informationsbit das Kodiererausgangssignal beeinflussen kann. Nachstehend wird ein probabilistischer Viterbi- Dekoder diskutiert, der eine Kodierrate von 1/2 und eine Einschränkungslänge von 4 aufweist.
• Die an den Verteiler 1 angelegten Signale I und Q bestehen jeweils aus drei Bits und repräsentieren modulierte Signale entsprechend dem orthogonal modulierten Signal, welches von dem Viterbi-Dekoder empfangen wird. Der Verteiler 1 berechnet vier unterschiedliche Arten von Verzweigungsmetriken auf der Grundlage der empfangenen Signale I und Q. Unter der Annahme, daß die jeweiligen Verzweigungsmetriken für die Signale I und Q durch VI und VQ gegeben sind, lassen sich die vier Arten der Verzweigungsmetriken wie nachstehend angegeben ausdrücken.
• (i) VI + VQ
• (ii) VI = (7-VQ)
• (iii) (7-VI) + VQ
• (iv) (7-VI) + (7-VQ)
• Da eine maximale Verzweigungsmetrik von 14 in dem Fall (iv) erhalten werden kann, sind insgesamt vier Bits erforderlich, um die mögliche Verzweigungsmetrik zu repräsentieren. Daher umfaßt das Ausgangssignal des Verteilers vier Arten von Verzweigungsmetriken, von denen jede durch vier Bits repräsentiert wird, woraus sich insgesamt sechzehn (16) Bits am Ausgang des Verteilers 1 ergeben. Bei der Untersuchung des Viterbi-Dekoders werden Untersuchungseingangssignale über den Eingang a an den Verteiler 1 angelegt. Dagegen wird ein Steuersignal über eine Eingangsklemme d an den Selektor 6 angelegt. In diesem Zustand kann das Ausgangssignal des Verteilers 1 selektiv an die Ausgangsklemme g ausgegeben werden und untersucht werden, um festzustellen, ob es dem ordnungsgemäßen Ausgangssignal für die angelegten Untersuchungssignale entspricht.
• Die AcS-Schaltung 2 weist einen Addierer auf, der die von dem Verteiler 1 berechnete Verzweigungsmetrik zur Pfadmetrik für das vorher empfangene Symbol addiert; und einen Komparator, der die neu addierten Pfadmetriken vergleicht und einen Selektor steuert, der die Pfadmetrik für maximale Wahrscheinlichkeit (beispielsweise die kleinere Pfadmetrik) auswählt. Weiterhin weist die ACS- Schaltung eine Flip-Flop-Schaltung auf, welche die ausgewählte Pfadmetrik für den Zeitraum eines Symbols festhält, also bis die nächste Pfadmetrik berechnet und der Pfad maximaler Wahrscheinlichkeit ausgewählt ist. Im allgemeinen wird die Anzahl der ACS-Schaltungen annähernd 2K-1 bei Viterbi-Dekodern mit einer Einschränkungslänge von A. Wie voranstehend erläutert wurde, werden insgesamt acht ACS-Schaltungen benötigt, wenn die Einschränkungslänge K=4 beträgt.
• Fig. 3 ist ein Blockschaltbild einer der acht ACS- Schaltungen, die in dem Beispiel von Fig. 2 enthalten sind. Im allgemeinen werden die Verzweigungsmetriken an Klemmen h und i angelegt, wogegen Pfadmetriken an Klemmen j und k angelegt werden. Ein Addierer 11 addiert die Verzweigungsmetrik h zur Pfadmetrik j und stellt ein Ausgangssignal entsprechend dieser Addition zur Verfügung, wogegen ein Addierer 12 eine Verzweigungsmetrik i zur Pfadmetrik k addiert und ein Ausgangssignal zur Verfügung stellt, welche diese Addition repräsentiert. Eine Normierungsschaltung 16 überwacht jede der ACS-Schaltungen und stellt fest, ob einer der Addierer einen Überlauf erzeugt oder nicht. Wird ein Überlauf festgestellt, so wird von dem Ausgangssignal jeder der Addierer in sämtlichen ACS-Schaltungen ein konstanter Wert subtrahiert, und das Ergebnis an die jeweiligen Komparatoren und Selektoren angelegt, beispielsweise 13 und 14, die in Fig. 3 gezeigt sind. Zusätzlich wird, wenn eine Normierung erforderlich ist, ein Normierungssignal an einer Klemme p ausgegeben.
• In Fig. 3 vergleicht der Komparator die Ausgangssignale der Addierer 11 und 12. Wenn beispielsweise das Ausgangssignal des Addierers 11 größer ist als das Ausgangssignal des Addierers 12, so würde der Komparator eine "1" ausgeben, und daher würde das Ausgangssignal des Addierers 12 von dem Selektor 14 an das Flip-Flop 15 angelegt werden. Dies bedeutet, daß an das FliP-Flop 15 der Wert der minimalen Pfadmetrik (der maximalen Wahrscheinlichkeit) angelegt wird. Die Pfadmetrik der maximalen Wahrscheinlichkeit, die an das Flip-Flop 15 von dem Selektor 14 angelegt wird, wird in dem Flip-Flop 15 gehalten, bis das nächste Symbol von dem Viterbi-Dekoder empfangen wird.
• Wenn ein Rücksetzsignal an den Viterbi-Dekoder angelegt wird, so erreicht das Rücksetzsignal das Flip-Flop 15 über eine Klemme 1. Das Rücksetzsignal setzt auch die Normierungsschaltung 16 zurück und veranlaßt die Normierungsschaltung zur Bereitstellung eines Normierungsimpulses an der Klemme p.
• Die Untersuchung der ASC-Schaltungen umfaßt die Untersuchung der Addierer 11 und 12, der Normierungsschaltung 16, des Komparators 13 und des Selektors 14. Während der Untersuchung der Addierer 11 und 12 und der Normierungsschaltung 16 befindet sich das Flip- Flop 15 in dem zurückgesetzten Zustand, in Folge eines an dieses Flip-Flop an der Klemme 1 anliegenden Rücksetzsignals. Das Rücksetzsignal initialisiert darüber hinaus sämtliche Pfadmetriken in dem Pfadspeicher. Während der Untersuchung steuert ein Steuersignal an der Klemme e den Selektor 4, an welchen die Untersuchungseingangssignale von den Klemmen a und b angelegt sind. Diese Untersuchungseingaben werden zur ACS- Schaltung 2 verzweigt. Das Untersuchungseingangssignal versetzt jede der Verzweigungsmetriken, die den vier unterschiedlichen Arten von Verzweigungsmetriken entsprechen, die vom Verteiler 1 berechnet und ausgegeben wurden, in einen Zustand "1". Während die Untersuchung mit unterschiedlichen Versuchseingaben (also empfangenen Symbolen) weiter geht, erhöht sich jede Pfadmetrik um "1". Nimmt man an, daß der Schwellenwert der Normierungsschaltung 16 "64" beträgt, so überschreiten nach Empfang des 64sten Symbols die akkumulierten Pfadmetriken den Schwellenwert der Normierungsschaltung. Wenn die Schaltung ordnungsgemäß arbeitet, so sollte daher von der Normierungsschaltung 16 an der Klemme p zu diesem Zeitpunkt ein Normierungsimpuls ausgegeben werden.
• Unter den Versuchsbedingungen sind die Pfadmetriken gleich, die von dem Komparator, beispielsweise Komparator 13, in den ACS-Schaltungen verglichen werden. Daher tritt, wenn einer der Addierer 11 oder 12 fehlerhaft arbeitet, eine Differenz der Pfadmetriken auf, und das von dem Komparator 13 ausgegebene Pfadauswahlsignal ändert sich. Dies führt dazu, daß ein Fehlerzustand festgestellt werden kann. Wenn die Normierungsschaltung 16 fehlerhaft arbeitet, wird entsprechend nach Empfang des 64sten Symbols kein Normierungsimpuls erzeugt.
• Fig. 4 erläutert ein Untersuchungsmuster für die Untersuchung der Addierer und der Normierungsschaltung einer ACS-Schaltung.
• Fig. 4 erläutert die vier Arten von Verzweigungsmetriken (I + Q), (I + , ( + Q), und ( + ), die alle auf "1" gesetzt werden. Unter dieser Bedingung werden die Pfadauswahlsignale von jeder der acht ACS-Schaltungen auf "1" gesetzt, wie in dem Ausgangsmusterabschnitt von Fig. 4 gezeigt ist. Die von den Addierern 11 und 12 erzeugten Pfadmetriken überschreiten bis nach dem Empfang des 64sten Eingangsmusters nicht den Schwellenwert "64", wie in Fig. 4 gezeigt ist. Wie voranstehend erläutert, würde zu diesem Zeitpunkt an der Klemme p ein Normierungsimpuls auftreten, wenn die Schaltung ordnungsgemäß arbeitet. Die in Fig. 4 dargestellten Muster zeigen die Muster, die erzeugt werden, wenn die Addierer 11 und 12 und die Normierungsschaltung 16 ordnungsgemäß arbeiten.
• Bei der voranstehend diskutierten Untersuchung können der Komparator 13 und der Selektor 14 nicht untersucht werden, und daher wird das Untersuchungseingangssignal an den Komparator 13 und den Selektor 14 angelegt. Beispielsweise kann, wenn an die ACS-Schaltung 2 die Verzweigungsmetrik angelegt wird, die einem fehlerfrei empfangenen Signal entspricht, der Komparator 13 der ACS-Schaltung Pfadmetriken vergleichen, die einen Maximalbereich von 0 : 42 aufweisen. Daher werden Verzweigungsmetriken angelegt, bis der maximale vergleichsbereich von 0 : 42 erreicht und der Vergleich beendet ist.
• Fig. 5 erläutert ein Untersuchungssignal für den Komparator 13 und den Selektor 14. Wie in Fig. 4 erläutert Fig. 5 die vier Arten voranstehend erläuterter Verzweigungsmetriken; also 0, 7, 7 und 14. Die Vergleichsmetriken, beispielsweise 0, 7, 7 und 14 werden über die Klemmen a und b und den Selektor 4 an die ACS- Schaltung 2 (Fig. 2) angelegt. Diese ursprüngliche Untersuchungseingabe macht aus jedem der Pfadauswahlsignale eine "1", entsprechend dem Ausgangssignal des Komparators 13, und erscheint an der Klemme n für jede der ACS-Schaltungen. Während jedes der in Fig. 5 gezeigten Untersuchungsmuster an die ACS- Schaltungen angelegt wird, sollte das in Fig. 5 dargestellte Ausgangsmuster erhalten werden, wenn die Schaltung ordnungsgemäß arbeitet.
• Der Pfadspeicher 3 (Fig. 2) umfaßt zahlreiche Speicherzellen zum Speichern der Geschichte ausgewählter Pfade. Fig. 6 erläutert eine derartige Zelle des Pfadspeichers 3. Die in Fig. 6 gezeigte Zelle umfaßt einen Selektor 21 und eine Flip-Flop-Schaltung 22. Der Selektor 21 wählt eines der Pfadsignale A und B aus, addiert das ausgewählte Ausgangssignal zum Inhalt des Flip-Flops 22, und führt eine Zwischenspeicherung des Ergebnisses dieser Addition in dem Flip-Flop durch, entsprechend dem Signal "Takt", welches von dem Viterbi-Dekoder erzeugt wird.
• Fig. 7 erläutert die Beziehungen zwischen den Pfadauswahlsignal, dem Eingangssignal und dem Ausgangssignal des Flip-Flops 22. Ist das Pfadauswahlsignal "0", so wird das Eingangssignal A ausgewählt, und es kann das entsprechende Ausgangssignal erhalten werden. Wenn das Pfadauswahlsignal "1" ist, so wird das Eingangssignal B ausgewählt, und es kann das korrespondierende Ausgangssignal erhalten werden. Daher existieren acht Kombinationen von Ausgangssignalen zu der Zelle; dies entspricht den acht Zuständen der kombinierten Signale A, B, und des Pfadauswahlsignals, wie in Fig. 7 gezeigt.
• Fig. 8 ist eine Gitterkonstruktion eines Viterbi-Dekoders und repräsentiert die Zustände der Pfadspeicherzellen im Pfadspeicher 3. Im Idealfall wäre die Anzahl der Stufen des Pfadspeichers unendlich, allerdings ist der Pfadspeicher ausreichend, wenn die Anzahl der Stufen so ausgewählt wird, daß sie vier- bis fünfmal größer ist als die Einschränkungslänge. Fig. 8 zeigt fünf Stufen.
• Wenn die Eingangssignale "01010101" oder "10101010" als Pfadauswahlsignale angelegt werden, so sind die Pfadspeicherzellen so gekoppelt, wie dies in Fig. 9 bzw. 10 gezeigt ist. Da jede Speicherzelle einen von acht unterschiedlichen Zuständen annehmen kann, muß die Speicherzelle auf jeden der acht Zustände eingestellt werden, um die Speicherzelle ordnungsgemäß zu untersuchen. Entsprechend muß jede der Zellen in jedem der acht Zustände untersucht werden.
• Die Fig. 11 und 12 stellen die Untersuchungsmuster für den Pfadspeicher 3 dar. Siebzig (70) Untersuchungsperioden sind dargestellt. Die in den Fig. 11 und 12 gezeigten Eingangsmuster umfassen ein Pfadauswahlsignal und ein Eingangssignal zur ersten Stufe des Pfadspeichers. Die in den Fig. 11 und 12 gezeigten Ausgangsmuster zeigen die Muster an der Endstufe eines siebzehnstufigen Aufbaus.
• Vor der Untersuchung des Pfadspeichers 3 wird der Pfadspeicher 3 über das Rücksetzsignal, welches an der in Fig. 2 gezeigten Klemme c empfangen wird, zurückgesetzt oder initialisiert. Daher wird, wie in Fig. 11 gezeigt ist, das Ausgangsmuster insgesamt auf Null gesetzt. Die Untersuchungseingangssignale werden über die Klemme a durch den Selektor 5 und über die Klemme b angelegt, und das Ausgangssignal wird über den Selektor 6 über die Klemme b angelegt, wie in Fig. 2 gezeigt. Die Eingangsmuster der Fig. 11 und 12 werden als Untersuchungseingangssignale angelegt. Für Fig. 9 wird angenommen, daß das Pfadauswahlsignal "01010101" ist; dagegen wird für Fig. 10 angenommen, daß das Pfadauswahlsignal "10101010" ist. Das Eingangssignal zur ersten Stufe des Pfadspeichers ist in den Fig. 11 und 12 dasselbe. Das Ausgangsmuster, welches dem Eingangssignal zur ersten Stufe des Pfadspeichers entspricht (beispielsweise wie in Fig. 9 und 10 gezeigt) scheint an dem Ausgang mit einer Verzögerung entsprechend der Anzahl von Stufen des Pfadspeichers, beispielsweise siebzehn Stufen, wie voranstehend angegeben.
• In Fig. 11, in welcher das Untersuchungseingangssignal der ersten Stufe "10000000" ist, erscheint nach dem Symbol der achtzehnten Stufe das Ausgangssignal "10000000" der Endstufe, entsprechend diesem Eingangssignal. Davor ist das Ausgangssignal der letzten Stufe konstant "00000000". Das Eingangssignal "00000000" zu der ersten Stufe bei dem siebzehnten Symbol wird das Ausgangssignal der Endstufe nach dem Empfang des 34sten Symbols, in Folge der Verzögerung durch siebzehn Stufen. Entsprechende Betriebsabläufe erfolgen auch mit dem in Fig. 12 gezeigten Untersuchungsmuster. Da das Pfadauswahlsignal in Fig. 12 gegenüber dem von Fig. 11 umgekehrt ist, unterscheidet sich allerdings das Ausgangsmuster in Fig. 12 von dem in Fig. 11.
• Die Fig. 13 bis 16 stellen unterschiedliche Zustände zu untersuchender Pfadspeicherzellen dar. Nimmt man an, daß das Pfadauswahlsignal "01010101" ist, und daß das Eingangssignal zur ersten Stufe "00000000" ist, wie in Fig. 13 gezeigt, so wird das Pfadauswahlsignal Null für den in Fig. 13 gezeigten schraffierten Bereich. Dies entspricht der zu untersuchenden Zelle, und die Eingangssignale A und B werden ebenfalls "0". Wenn daher ein Ausgangssignal von der zu untersuchenden Zelle "1" ist, so wird festgestellt, daß das Flip-Flop 22 (Fig. 6) einer derartigen Zelle defekt ist.
• Nimmt man an, daß ein Eingangssignal zur ersten Stufe "11111111" ist, so ist das Pfadauswahlsignal eine "0", und die Eingangssignale A und B sind "1" für die zu untersuchende Zelle. Diese Situation ist in Fig. 14 gezeigt. Wenn das Ausgangssignal einer Zelle "0" ist, so wird daher ermittelt, daß das Flip-Flop 22 der Zelle defekt ist.
• Nimmt man an, daß ein Eingangssignal zu der ersten Stufe "00100000" ist, so ist das Pfadauswahlsignal eine "0", und die Eingangssignale A und B sind "1" bzw. "0" für die zu untersuchende Zelle, wie in Fig. 15 gezeigt. Wenn daher ein Ausgangssignal der zu untersuchenden Zelle "1" wird, so wird festgestellt, daß das Flip-Flop 22 normal ist. Wenn allerdings das Ausgangssignal des Flip-Flop 22 "0" ist, so wird festgestellt, daß der Selektor 21 (Fig. 6) defekt ist, da die Untersuchung des Flip-Flops 22 (wie voranstehend beschrieben) ergeben hatte, daß dies normal ist.
• Wenn man annimmt, daß ein Eingangssignal zu der ersten Stufe "11011111" ist, so ist das Pfadauswahlsignal eine "0", und die Eingangssignale A und B sind "0" bzw. "1" für die zu untersuchende Zelle, wie in Fig. 16 gezeigt. Wenn ein Ausgangssignal der Zelle "0" ist, so wird daher festgestellt, daß das Flip-Flop 22 normal ist. Ist allerdings das Ausgangssignal "1", so wird ermittelt, daß der Selektor 22 defekt ist, da sich bei der Untersuchung des Flip-Flops 22 (wie voranstehend beschrieben) herausgestellt hat, daß dieses normal ist. Insgesamt können acht unterschiedliche Zustände an die Zelle angelegt werden, einschließlich der voranstehenden Zustände, durch Versorgung der Eingangsstufe mit den Untersuchungsmustern "00000000", "11111111", "00000100", und "11111011", zusammen mit dem Pfadauswahlsignal von "10101010". Der Zustand jeder Zelle, die zu dem Pfadspeicher gehört, kann dadurch untersucht werden, daß das Pfadauswahlsignal und -Eingangssignal auf die voranstehend beschriebene Weise ausgesucht werden.
• Mit dem Verfahren und dem Aufbau des Viterbi-Dekoders gemäß der vorliegenden Erfindung können die Betriebsabläufe des Viterbi-Dekoders durch Anlegen jeweiliger Untersuchungseingangssignale an den Verteiler 1, die ACS-Schaltung 2, und den Pfadspeicher 3 des Viterbi-Dekoders untersucht werden, und durch Mischen dieser Eingangssignale mit Ausgangssignalen von dem Dekoder. Die internen Betriebsabläufe und Zustände des Viterbi-Dekoders können daher mit der vorliegenden Erfindung untersucht werden. Es ist ebenfalls möglich, dadurch einen Viterbi-Dekoder automatisch zu untersuchen, daß ein Mikroprozessor zur Verfügung gestellt wird, um die Untersuchungsmuter zu erzeugen und die entsprechenden Ausgangssignalmuster zu erkennen.

Claims (4)

1. Integrierter Viterbi-Dekoder mit:

einer Eingangseinrichtung (a, b) zum Empfang von Kodesequenzen oder Signalen, die entsprechend Untersuchungskode-Sequenzen variieren;

einer Verteilereinrichtung (1), die mit der Eingangseinrichtung verbunden ist, um Verzweigungsmetriken zu berechnen und Signale in Reaktion auf diese Berechnung auszugeben;

einer ersten Selektoreinrichtung (4), die zum Empfang der erster Steuersignale (e) angeschlossen und mit der Eingangseinrichtung und der Verteilereinrichtung (1) verbunden ist, um selektiv die Signale zur Verfügung zu stellen, die von der Verteilereinrichtung (1) und von der Eingangseinrichtung entsprechend den ersten Steuersignalen (e) ausgegeben werden;

einer ACS-Einrichtung (2), die an die erste Selektoreinrichtung (4) angeschlossen ist, um Verzweigungsmetriken zur Erzeugung von Pfadmetriken zu addieren, um die erzeugten Pfadmetriken zu vergleichen, um einen Pfad maximaler Wahrscheinlichkeit entsprechend der Ergebnisse des Vergleichs der Pfadmetriken auszuwählen, und um in Reaktion auf diese Auswahl Signale auszugeben;

einer zweiten Selektoreinrichtung (5), die so angeschlossen ist, daß sie die ersten Steuersignale (e) empfängt, und mit der ACS-Einrichtung (2) und der Eingangseinrichtung verbunden ist, um selektiv die Signale von der ACS-Einrichtung (2) und von der Eingangseinrichtung entsprechend den ersten Steuersignalen (e) zur Verfügung zu stellen;

einer Pfadspeichereinrichtung (3), die an die zweite Selektoreinrichtung (5) und die Eingangseinrichtung angeschlossen ist, um Übergänge in dem Pfad maximaler Wahrscheinlichkeit zu speichern, der von der ACS- Einrichtung (2) ausgewählt wurde; und

einer Ausgangseinrichtung (6), die so angeschlossen ist, daß sie zweite Steuersignale (d) empfängt, und mit der Verteilereinrichtung (l), der ACS-Einrichtung (2) und der Pfadspeichereinrichtung (3) verbunden ist, um selektiv die Signale zur Verfügung zu stellen, die von der Verteilereinrichtung (l), der ACS-Einrichtung (2) und der Pfadspeichereinrichtung (3) ausgegeben werden, entsprechend den zweiten Steuersignalen (d).

2. Integrierter Viterbi-Dekoder nach Anspruch 1, bei welchem die Eingangseinrichtung (a, b) eine Einrichtung zum selektiven Empfang von Kodesequenzen und der Untersuchungskode-Sequenzen aufweist.

3. Integrierter Viterbi-Dekoder nach Anspruch 2, bei welchem die Pfadspeichereinrichtung (3) eine Einrichtung zum Initialisieren der Speichereinrichtung in einen vorbestimmten Zustand aufweist.

4. Verfahren zur Untersuchung des integrierten Viterbi- Dekoders eines der voranstehenden Ansprüche, wobei das Verfahren folgende Schritte aufweist:

Rücksetzen der ACS-Schaltung (2) und des Pfadspeichers (3);

Anlegen jeweiliger vorbestimmter Untersuchungskode- Sequenzen sowohl an den Verteiler (I), als auch an die ACS-Schaltung (2) und den Pfadspeicher (3);

selektives Abtasten der Ausgangssignale des Verteilers (1), der ACS-Schaltung (2) und des Pfadspeichers (3); und

Vergleichen der gelesenen Ausgangssignale und des Verteilers (1), der ACS-Schaltung (2) und des Pfadspeichers (3) mit vorbestimmten Untersuchungskode-Sequenzen.