JPH08102765A

JPH08102765A - ビタビ復号方式を用いた多値符号化信号の復号器

Info

Publication number: JPH08102765A
Application number: JP6237194A
Authority: JP
Inventors: Koji Takahashi; 耕治高橋; Tadashi Nakamura; 正中村; Kenichi Oide; 建一生出
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-09-30
Filing date: 1994-09-30
Publication date: 1996-04-16
Anticipated expiration: 2018-01-14
Also published as: JP3366128B2; GB9518285D0; US5687164A; DE19526555A1; GB2293732A; GB2293732B

Abstract

(57)【要約】【目的】高速且つ、ベーシックセル数の小さい演算回路
を採用可能とした、ビタビ復号方式を用いる多値符号化
信号の復号器を提供する。【構成】畳み込み符号化された多値ＱＡＭ符号化信号を
復調して得られるＩ成分及びＱ成分を有する受信信号を
入力し、Ｉ軸とこれに直交するＱ軸とで構成される平面
上に割りつけられた複数の所定の信号点と受信信号点と
のユークリッド距離を求める手段と、該ユークリッド距
離を求める手段により得られたユークリッド距離に基づ
き、ビタビ復号を行う手段を有し、該ユークリッド距離
を求める手段は、予め該平面を複数の領域に分割し、該
複数の領域毎に、ユークリッド距離計算式に対応する計
算値を記憶し、該受信信号により該計算値をデコード
し、ユークリッド距離を求めるように構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多値符号化信号の復号
器に関する。特に、ディジタル多重無線装置の受信回路
に備えられるビタビ復号方式を用いる多値符号化信号の
復号器に関する。

【０００２】

【従来の技術】複数の回線を多重化し、これを遠隔の地
に伝送する多重無線伝送システムがある。近年、かかる
システムにおいて大量の回線信号を送信すべく、多重化
度を大きくし、したがって、回線信号の伝送速度が高速
化される傾向にある。

【０００３】このため多値ＱＡＭ（Quardrature Amplit
ude Modulation) 符号化等による回線信号の多重伝送方
式が採用されている。

【０００４】一方、誤り訂正能力が高く、通信システム
に適した畳み込み符号化とこれに対応するビタビ復号方
式の採用が注目されている。かかる畳み込み符号化を採
用する多値ＱＡＭによる多値符号化信号を受信側でビタ
ビ復号するためには、Ｉ軸とこれに直交するＱ軸とで構
成される平面上に割り付けられた複数の所定の信号点と
受信信号の信号点との距離（ユークリッド距離）を求め
ることが必要である。

【０００５】ユークリッド距離を求めるには、所定の信
号点と受信信号の信号点間の座標距離の２乗を算出する
ことにより可能である。即ち、受信信号点を（ｘ，ｙ）
と置き、上記Ｉ軸とＱ軸により構成される平面に割り付
けられた複数の所定の信号点のうち、（ｘ，ｙ）に最も
近い所定の信号点を（Ｘ，Ｙ）とすると、ユークリッド
距離の２乗は、（Ｘ−ｘ）²＋（Ｙ−ｙ）²という式で
与えられる。

【０００６】この式を演算器で実現する場合は、減算、
乗算、加算という３段階で構成される。したがって、装
置の構成として高速、且つ装置の小型化のためにベーシ
ックセル数の小さい演算回路が必要となる。

【０００７】この演算回路をＲＯＭで構成することが考
えられるが、ビタビ復号を行う際に算出するユークリッ
ド距離をＩ軸方向（Ｉｃｈ）の主信号４ビット、誤差信
号３ビット、Ｑ軸方向（Ｑｃｈ）の主信号４ビット、誤
差信号３ビットにより求める場合、アドレスが２¹⁴のＲ
ＯＭが必要となる。

【０００８】これを実現することは、ＲＯＭをコンパイ
ルドセルとして使用する場合は、ベーシックセル数が大
きくなり現実的ではない、又ＲＯＭを外付けにする場合
は、コストと実装面積の点で有利でない。

【０００９】

【発明が解決しようとする課題】したがって、本発明の
目的は、高速且つ、ベーシックセル数の小さい演算回路
を採用可能とした、ビタビ復号方式を用いる多値符号化
信号の復号器を提供することにある。

【００１０】本発明の更なる目的は、ビタビ復号の際に
求めるユークリッド距離の演算において、所定種類の計
算式から一の計算式を選び、実際の計算を行わないで当
該計算式の選択信号及び誤差信号のみの論理を用いるこ
とにより減算及び乗算の同じ機能を果たすようにして、
高速化且つ、ベーシックセル数の縮小化を図ったビタビ
復号方式を用いる多値符号化信号の復号器を提供するこ
とにある。

【００１１】また本発明の目的は、ビタビ復号の際に求
めるユークリッド距離の演算において、受信信号の信号
点をコード化し、受信信号と当該コードとの論理をとる
ことにより処理の高速化、及びベーシックセル数の縮小
化を図ったビタビ復号方式を用いる多値符号化信号の復
号器を提供することにある。

【００１２】本発明の更なる目的は、以下の図面を参照
する実施例の説明及び請求項の記載から明らかとなる。

【００１３】

【課題を解決するための手段及び作用】本発明にしたが
うビタビ復号方式を用いる多値符号化信号の復号器は、
基本的構成として、畳み込み符号化された多値ＱＡＭ符
号化信号を復調して得られるＩ成分及びＱ成分を有する
受信信号を入力し、Ｉ軸とこれに直交するＱ軸とで構成
される平面上に割りつけられた複数の所定の信号点と受
信信号点とのユークリッド距離を求める手段と、該ユー
クリッド距離を求める手段により得られたユークリッド
距離に基づき、ビタビ復号を行う手段を有し、該ユーク
リッド距離を求める手段は、予め該平面を複数の領域に
分割し、該複数の領域毎に、ユークリッド距離計算式に
対応する計算値を記憶し、該受信信号により該計算値を
デコードし、ユークリッド距離を求めるように構成され
る。

【００１４】上記のように本発明は、ビタビ復号の際に
求めるユークリッド距離の演算において、所定種類の計
算式から一の計算式を選び、実際の計算を行わないで当
該計算式の選択信号及び誤差信号のみの論理を用いるこ
とにより減算及び乗算の同じ機能を果たすようにして、
高速化且つ、ベーシックセル数の縮小化が可能である。

【００１５】

【実施例】以下図面にしたがって、本発明の実施例を説
明する。以下において、同一又は類似のものには、同一
の参照番号及び記号を付して説明する。

【００１６】図１は、本発明に従うビタビ復号方式を用
いる多値符号化信号の復号器の実施例ブロック図であ
る。図１において、入力Ｉ、Ｑ受信信号は、図示しない
多値ＱＡＭ復調器及び誤差検出回路を通して得られる、
多値ＱＡＭ符号化信号のそれぞれＩ成分即ち、Ｉｃｈ用
の主信号ＩＤと誤差信号ＩＥ及び、Ｑ成分即ち、Ｑｃｈ
用の主信号ＱＤと誤差信号ＱＥである。

【００１７】フリップフロップＦＦ１を通して入力され
るＩ、Ｑ受信信号は、Ｃ１用ブランチメトリック値計算
部１、Ｃ１復号器２、符号器３、Ｃ２用ブランチメトリ
ック値計算部４、Ｃ２復号器５及び決定回路７の系列に
おいて、ビタビ復号とパリティチェック演算が行われ
る。

【００１８】Ｉ、Ｑ受信信号は、一方で遅延回路１１、
１２を通り、デマッピング部６に入力し、受信データの
デマッピングが行われる。デマッピング部６からのデマ
ッピング結果と、決定回路７からの復号結果が訂正ビッ
ト数計数部８に入力される。

【００１９】そして、訂正ビット数計数部８において、
決定回路７からの復号結果及びＣ１再符号結果と、受信
データのデマッピング結果の比較が行われ、誤り訂正し
たビット数が計算される。

【００２０】したがって、遅延回路１１、１２は、デマ
ッピング部６へのＩ、Ｑ受信信号の入力時点とＣ２復号
器５からの復号結果出力のタイミングとを一致させる遅
延量を与えるものである。

【００２１】更に、遅延回路９、１０は、符号器３の出
力とデマッピング部６及び決定回路７の出力が訂正ビッ
ト数計数部８に入力するタイミングを一致させる遅延時
間を与えるものである。

【００２２】又、図１において、Ｃ１ＥＮは、フレーム
ビット位置でのＣ１復号停止パルス、ＤＬＳＬはフレー
ムビット位置のタイミング調整パルス、ＥＮはフレーム
ビット位置でのＣ１再符号停止パルス、Ｃ２ＥＮはフレ
ームビット位置でのＣ２復号停止パルス、ＦＤＥＮはフ
レームビット位置での誤り検出停止パルスである。

【００２３】更に、ＭＯＤＥは、後に説明するサブセッ
トＡ、サブセットＢの切替え信号である。

【００２４】図２、図３は、図１の各機能ブロックの対
応するタイムチャートである（図２、図３において、各
機能ブロックの対応するタイムチャートは、対応する参
照数字で示している）。以下の説明において、適宜参照
して説明する。

【００２５】図２、図３において、ＣＬＫは、基本クロ
ック信号であり、ＸＲＳＴは、受信期間中ハイレベルに
される、受信スタート信号である。

【００２６】ここで、以後の本発明の実施例説明の理解
の為に、符号パターンの構成とこれに対応する信号点の
割りつけ（以降マッピングという）について説明する。

【００２７】図４は、符号化信号パターンの一例であ
る。レベル１の符号化（Ｃ１符号化）として符号化率２
／３の畳み込み符号化を行い、後にレベル２の符号化
（Ｃ２符号化）としてパリティビットが付加されている
符号である。

【００２８】図４の符号化信号において、第１ビットで
あるＭＳＢは、Ｃ１符号化ビットであり、第２ビット
は、Ｃ２符号化ビットである。更に第２ビット〜ＬＳＢ
により、０〜６３の符号の大きさを有する。図４の例で
は、符号の大きさは、３２＋１６＋８＝５６である。

【００２９】図５は、信号点の割りつけを示す図であ
り、レベル１の符号化（Ｃ１符号化）の対象となった第
１ビットの値で、信号を２つのサブセットＡ、Ｂに分
け、Ｉ軸とこれに直交するＱ軸で構成される平面上に複
数の信号点を割りつけている。即ち、第１ビットが
“０”の時サブセットＡ、“１”の時サブセットＢとす
る。

【００３０】図において、Ａは、サブセットＡの信号点
であり、Ｂは、サブセットＢの信号点である。図４の符
号化信号の例に戻ると、第１ビットが“０”であり、大
きさが５６であるので、図５のサブセットＡ中のＡ₅₆の
位置にあり、Ｉ軸＝１０１１、Ｑ軸＝０１１１にマッピ
ングされている。

【００３１】したがって、本発明のビタビ復号方式を用
いた多値符号化信号の復号器の入力側に備えられる、受
信された上記図４に示す如き符号化信号が図示しない復
調器において復調されて、Ｉｃｈ成分、Ｑｃｈ成分とし
てマッピングに対応するパターンが出力される。

【００３２】６４値ＱＡＭの場合は、マッピング位置に
対応してＩｃｈ、Ｑｃｈそれぞれ３ビットずつ、１２８
値ＱＡＭの場合は、４ビットずつが出力される。

【００３３】図６及び図７は、それぞれサブセットＡ、
サブセットＢ毎に分割して示した６４ＱＡＭの場合の距
離計算用テーブルである。図示省略するが、１２８ＱＡ
Ｍの場合の距離計算用テーブルも同様にサブセットＡ、
サブセットＢに分割されている。尚、図６、図７におい
て、黒点が所定の信号点である。

【００３４】図８は、Ｃ１用ブランチメトリック値計算
部１の詳細構成例ブロック図である。Ｃ１用ブランチメ
トリック値計算部１は、受信信号のＩ、Ｑ成分を入力
し、レベル１の符号（Ｃ１）のユークリッド距離を算出
するための回路である。更に具体的には、サブセットＡ
（Ｃ１＝０）の信号点までのユークリッド距離ＢＭＡ、
サブセットＢ（Ｃ１＝１）の信号点までのユークリッド
距離ＢＭＢを算出し、出力する。

【００３５】図２、図３のタイムチャートの１（Ｃ１Ｂ
ＭＣ）に受信信号のＩ、Ｑ成分と、出力ＢＭＡのタイミ
ングが示される。（０１２）の３ビットのセットの繰り
返しで、途中にフレームビット（図３参照）が入れられ
る。

【００３６】モード切替え信号ＭＯＤＥは、装置を６４
ＱＡＭ用とする場合あるいは、１２８ＱＡＭ用として切
り換えるために設定される信号であり、６４ＱＡＭ用の
時はＭＯＤＥ＝０、１２８ＱＡＭ用の時はＭＯＤＥ＝１
に設定される。

【００３７】更に、図８において、第一の距離計算テー
ブル処理回路１００は、Ｉｃｈの主信号ＩＤ０及び、誤
差信号ＩＥを入力し、距離計算テーブルＡ（図６参照）
の太線で囲われた領域についての処理を行う。即ち、太
線で囲われた領域において、ユークリッド計算式を選択
する信号ＳＥＬＩ、ＳＥＬＱを生成出力する。

【００３８】そして、距離計算テーブル処理回路１００
は、選択信号ＳＥＬＩ、ＳＥＬＱとともに第二の距離計
算テーブル処理回路１１０〜１１３に対し、後に説明す
る領域指定に使用される信号ＩＱＥＣＭＰとＡＤＤ８を
生成し、出力する。

【００３９】一方、距離計算テーブル処理回路１０１
は、Ｑｃｈの主信号ＱＤ０及び、誤差信号ＱＥを入力
し、距離計算テーブルＢ（図７参照）の太線内の領域に
ついての処理を行う。

【００４０】選択信号ＳＥＬＩ、ＳＥＬＱを出力し、誤
差入力信号ＩＥ、ＱＥの代わりに、信号ＩＱＥＣＭＰと
ＡＤＤ８を入力する。

【００４１】距離計算テーブル処理回路１００、１０１
は、図９の様に構成される。比較回路１０２、加算回路
１０３及びデコーダー回路１０４を有する。図９におい
て、比較回路１０２は、誤差信号ＩＥ、ＱＥを１０進に
した数の大小を比較する回路である。

【００４２】ＩＥ≧ＱＥの時、信号ＩＱＥＣＭＰを１と
し、ＩＥ＜ＱＥの時、信号ＩＱＥＣＭＰを０とする。信
号ＡＤＤ８は、ＩＥとＱＥの加算結果が、８（１０進
数）以上の時、ＡＤＤ８＝１となり、８未満の時、ＡＤ
Ｄ８＝０となる。

【００４３】１０４は、デコーダー回路であり、Ｉｃ
ｈ、Ｑｃｈの主信号ＩＤ、ＱＤ、比較回路１０２の出力
ＩＱＥＣＭＰ及び加算回路１０３の出力ＡＤＤ８が入力
される。デコーダー回路１０４は、これらの入力条件に
応じ、後に説明する関係にしたがって計算式を選択する
ための選択信号ＳＥＬＩ及びＳＥＬＱを出力する。

【００４４】即ち、デコーダー回路１０４の入力は、図
６、図７の距離計算テーブルの太線内の領域条件を示
し、その時の出力である選択信号ＳＥＬＩ及びＳＥＬＱ
は、対応する計算式を選択するためのものである。

【００４５】図１０は、図６（図７においても同様）の
太線内の一部を切りだした領域を一例として示す図であ
る。切りだした領域は、〜の小三角形の領域と信号
点を有する四角の領域を有する。

【００４６】また、直線（ｉ）は、ＱＥ＝ＩＥの関係に
あり、直線（ii）は、ＱＥ＋ＩＥ＝８（１０進数）の関
係にある。したがって、ＩＱＥＣＭＰ＝１となる場合
は、ＩＥ≧ＱＥであるから、この時の領域は、図１０に
おいて、ａにより示される領域である。

【００４７】更に、ＡＤＤ８＝１となる場合は、ＩＥと
ＱＥの加算結果が、８（１０進数）以上の時であるか
ら、図８において、ｂにより示される領域である。

【００４８】したがって、小三角形の領域〜は、Ｉ
ＱＥＣＭＰ＝１となる場合のａにより示される領域（Ｉ
ＱＥＣＭＰ＝０となる場合は、ａにより示される領域を
反転した領域）とＡＤＤ８＝１となる場合のｂで示され
る領域（ＡＤＤ８＝０となる場合は、ｂで示される領域
を反転した領域）の相互の関係から求められる。

【００４９】即ち、例としての領域を考えると、この
領域は、ａで示す領域を反転した領域（即ちＩＱＥＣＭ
Ｐ＝０の場合）と、ｂで示す領域とが重なった領域であ
る。

【００５０】このようにして得られる、各領域Ｉと領域
条件II及びこれに選択信号ＳＥＬＩ、ＳＥＬＱを対応さ
せて関係をまとめると図１１のようになる。

【００５１】図１１において、先の小三角形の領域
は、領域条件が（ＩＤ≠ＱＤ、ＩＱＥＣＭＰ＝０、ＡＤ
Ｄ８＝１）の時に対応して示されていることが理解出来
る。

【００５２】次に、図８において、１１０〜１１３は、
第二の距離計算テーブル処理回路であり図６、図７のサ
ブセットＡ及びＢの距離計算テーブルの太線枠外の領域
を処理する回路である。

【００５３】６４ＱＡＭ時と１２８ＱＡＭ時の切替え信
号であるＭＯＤＥ信号により、後に説明する選択ゲート
１２０〜１２３を制御して距離計算テーブル処理回路１
１０、１１１は、１２８ＱＡＭ時にその出力が有効とさ
れ、距離計算テーブル処理回路１１２、１１３は、６４
ＱＡＭ時にその出力が有効とされる。

【００５４】距離計算テーブル処理回路１１２、１１３
を例にとると、それぞれ図６、図７のサブセットＡ及び
Ｂの距離計算テーブルの太線枠外の領域を処理する回路
である。

【００５５】即ち、主信号ＩＤ、ＱＤ、誤差信号ＩＥ、
ＱＥ及び、第一の距離計算テーブル処理回路１００から
出力される信号ＩＱＥＣＭＰとＡＤＤ８に基づき、太線
枠外の領域におけるユークリッド距離の計算式を選択す
る信号ＳＥＬＩとＳＥＬＱを出力し、また距離計算テー
ブルの太線内領域と太線枠外領域とを選択するＳＬを出
力する。

【００５６】更に、第二の距離計算テーブル処理回路１
１０〜１１３は、第一の距離計算テーブル処理回路１０
０、１０１と同様に比較回路、加算回路及びデコーダー
により構成可能である。

【００５７】ここで、その動作を１２８ＱＡＭの距離計
算テーブルを例にして説明する。図１２は、図１０と同
様にして、しかし、１２８ＱＡＭの距離計算テーブル
（図示していない）から切り出された領域の一部であ
る。領域は、太線枠外の領域として〜があり、
は、太線内の領域の一部である。

【００５８】図１３は、この時の領域〜と領域条件
（距離計算テーブル処理回路１１０、１１１への入力）
及び出力である計算式選択信号ＳＥＬＩ、ＳＥＬＱの関
係を示す図である。

【００５９】図１０、図１１について説明したと同様に
して、例えば領域は、Ｉｃｈ主信号ＩＤ＝０１１０、
Ｑｃｈ主信号ＱＤ＝１１０１、信号ＩＱＥＣＭＰ＝１及
びＡＤＤ８＝０により特定されることが理解できる。そ
して、この領域に選択信号ＳＥＬＩ＝１０、ＳＥＬＱ＝
００が対応付けられて、出力される。

【００６０】図８に戻ると、１２０〜１２５は、選択ゲ
ートである。選択ゲート１２０〜１２３は、６４ＱＡＭ
用として用いる時に“０”、１２８ＱＡＭ用として用い
る時に“１”とされるＭＯＤＥ信号によって制御され
る。

【００６１】即ち、ＭＯＤＥ信号が０の時、選択ゲート
１２０、１２２は、６４ＱＡＭ用の第二の距離計算テー
ブル処理回路１１２、１１３からの選択信号ＳＥＬＩ、
ＳＥＬＱを有効として選択し、選択ゲート１２１、１２
３は、６４ＱＡＭ用の第二の距離計算テーブル処理回路
１１２、１１３からの、距離計算テーブルの太線内領域
と太線枠外領域とを選択する信号ＳＬを有効とするよう
に制御される。

【００６２】反対に、ＭＯＤＥ信号が１の時、選択ゲー
ト１２０、１２２及び１２１、１２３は、それぞれ１２
８ＱＡＭ用の第二の距離計算テーブル処理回路１１０、
１１１からの選択信号ＳＥＬＩ、ＳＥＬＱ及び、１２８
ＱＡＭ用の第二の距離計算テーブル処理回路１１０、１
１１からの距離計算テーブルの太線内領域と太線枠外領
域とを選択する信号ＳＬを有効とし、出力するように制
御される。

【００６３】このように、選択ゲート１２０、１２２
は、それぞれＭＯＤＥ信号で選択される６４ＱＡＭまた
は、１２８ＱＡＭ用のサブセットＡの距離計算テーブル
の太線枠外領域の選択信号ＳＥＬＩ、ＳＥＬＱ及びサブ
セットＢの距離計算テーブルの太線枠外領域の選択信号
ＳＥＬＩ、ＳＥＬＱを出力する。

【００６４】更に、選択ゲート１２１、１２３も同様
に、それぞれＭＯＤＥ信号で選択される６４ＱＡＭまた
は、１２８ＱＡＭ用のサブセットＡの距離計算テーブル
の太線内と太線枠外領域を区別する信号ＳＬ及びサブセ
ットＢの距離計算テーブルの太線内と太線枠外領域を区
別する信号ＳＬを出力する。

【００６５】したがって、選択ゲート１２４は、選択ゲ
ート１２１からのサブセットＡの距離計算テーブルの太
線内と太線枠外領域を区別する信号ＳＬに基づき、サブ
セットＡについての第一の距離計算テーブル処理回路１
００の選択信号ＳＥＬＩ、ＳＥＬＱまたは、選択ゲート
１２０により選択されたサブセットＡについての６４Ｑ
ＡＭまたは１２８ＱＡＭ用の第二の距離計算テーブル処
理回路１１０または１１２からの選択信号ＳＥＬＩ、Ｓ
ＥＬＱを出力する。

【００６６】これに対し、選択ゲート１２５は、選択ゲ
ート１２３からのサブセットＢの距離計算テーブルの太
線内と太線枠外領域を区別する信号ＳＬに基づき、サブ
セットＢについての第一の距離計算テーブル処理回路１
０１の選択信号ＳＥＬＩ、ＳＥＬＱまたは、選択ゲート
１２２により選択されたサブセットＢについての６４Ｑ
ＡＭまたは１２８ＱＡＭ用の第二の距離計算テーブル処
理回路１１１または１１３からの選択信号ＳＥＬＩ、Ｓ
ＥＬＱを出力する。

【００６７】図８において、更に１３０〜１３３は、一
種のデコーダー回路であり、選択ゲート１２４、１２５
からの選択信号ＳＥＬＩ、ＳＥＬＱ及び入力誤差信号Ｉ
Ｅ、ＱＥに基づき計算されたユークリッド距離のＩ成分
またはＱ成分を出力する回路である。

【００６８】即ち、６４ＱＡＭ時は、第二の距離計算テ
ーブル処理回路１１２または１１３の出力ＳＬ、１２８
ＱＡＭ時は、第二の距離計算テーブル処理回路１１０ま
たは１１１の出力ＳＬにより選択された選択信号ＳＥＬ
と、入力誤差信号Ｄを入力し、ユークリッド距離のＩ成
分またはＱ成分を信号ＢＲＮＴとして出力する。

【００６９】更に、デコーダー回路１３０は、サブセッ
トＡの距離計算テーブルのユークリッド距離のＩ成分を
出力し、デコーダー回路１３１は、サブセットＡの距離
計算テーブルのユークリッド距離のＱ成分を出力し、デ
コーダー回路１３２は、サブセットＢの距離計算テーブ
ルのユークリッド距離のＩ成分を出力し、デコーダー回
路１３３は、サブセットＢの距離計算テーブルのユーク
リッド距離のＱ成分を出力する。

【００７０】かかる回路の入力と出力の関係の一例を図
１４に示す。図１４において、選択信号ＳＥＬにユーグ
リッド距離計算式が対応付けられ、入力誤差信号Ｄは、
距離計算テーブルより理解できるように最大８の大きさ
であるので、３ビットで与えられる。

【００７１】この入力誤差信号Ｄを１０進数にしてユー
クリッド距離計算式に当てはめることにより、対応する
計算値が得られる。そしてデコーダーの出力ＢＲＮＴと
して、計算値の上位４ビットが出力される。更にユーク
リッド距離が６４以上の時、出力ＢＲＮＴは、最大値
“１１１１”を出力する。

【００７２】更に、図８において、１４０、１４１は、
加算回路であり、サブセットＡ及びＢ毎にＩ成分とＱ成
分のユークリッド距離の出力ＢＲＮＴを加算する回路で
ある。これにより信号点からの２乗距離が得られる。

【００７３】ここで、図１１を参照して具体例を考察す
ると、信号点を有する四角形の領域におけるユークリッ
ド距離は、選択信号ＳＥＬ＝００、ＳＥＱ＝００である
から、デューダ１３０から（４−Ｄ）²に相当する値が
出力され、デューダ１３１からも（４−Ｄ）²に相当す
る値が出力される。次いでこれらが加算回路１４０で加
算され、（４−Ｄ）²＋（４−Ｄ）²が出力される。ま
た、の領域におけるユークリッド距離は、選択信号Ｓ
ＥＬ＝１０、ＳＥＱ＝００であるから、同様にして（１
２−Ｄ）²＋（４−Ｄ）²が加算回路１４１から出力さ
れる。

【００７４】このような加算回路１４０、１４１の出力
は、オア回路１５０、１５１を通して信号ＢＭＡ、ＢＭ
Ｂとして出力される。

【００７５】本発明においては、その特徴の一つとして
ユークリッグ距離の計算方法においてとして、図１４で
示す３種の計算式の中から１つを選び、実際の計算をせ
ずに、２ビットの計算式選択信号ＳＥＬと３ビットの誤
差信号Ｄのみで論理をとるようにしている。このような
機能のデコーダーを用いることにより、減算及び乗算と
同じ機能を果たし、高速化、およびベーシックセル数の
縮小化を実現している。

【００７６】サブセットＡ、Ｂの信号点までのユーリッ
ド距離ＢＭＡ、ＢＭＢは、更に図１に戻り、Ｃ１復号器
２に入力する。Ｃ１復号器２は、レベル１の符号（Ｃ
１）をビタビ復号の原理にしたがって、受信符号と枝符
号とのハミング距離（ブランチメトリック値）を求め、
各ノードにおけるパスメトリック値との和を求める。

【００７７】ついで、ブランチメトリック値とパスメト
リック値の和の小さい方を選択し、その和をパスメトリ
ック値として記憶する。更に各状態間のパスメトリック
値を比較し、最小値の状態を求める。この状態に対応す
るパスメモリの内容からパスを求め、これを復号出力と
する。

【００７８】具体的には、サブセットＡ（Ｃ１＝０）、
サブセットＢ（Ｃ１＝１）の信号点までの距離のユーリ
ッド距離の入力を基に尤度計算を行い、復号結果を得
る。符号化されていないデータ（フレームビット）の位
置では、復号を停止することができる。このために先に
図１において説明した、入力Ｃ１ＥＮ、ＤＬＳＬ、Ｅ
Ｎ、Ｃ２ＥＮ、ＦＤＥＮ等により制御タイミングが与え
られる。

【００７９】Ｃ１復号器２は、サブセットＡの信号点ま
でのユーリッド距離ＢＭＡ、サブセットＢの信号点まで
のユーリッド距離ＢＭＢの他に、復号のイネーブル信号
Ｃ１ＥＮ、フレームビット挿入によるデータ長の増幅を
補正するタイミングパルスＤＬＳＬ及び復号結果をシリ
アルに変換するためのイネーブル信号ＥＮが入力され
る。

【００８０】図１５は、Ｃ１復号器２の構成例ブロック
図である。ここで、レベル１の畳み込み符号化であるＣ
１符号化に対する復号が行われる。

【００８１】Ｃ１復号器２の入力及び出力の各信号のタ
イミングは、図２、図３の２（ＤＥＣ１）に示される。
尚、図２、図３において、ＤＥＣ１の内の数字は、１０
進数字で表されている。

【００８２】図１５において、２１は、ブランチメトリ
ック累積回路である。ユークリッド距離を符号長３ビッ
ト毎に累積し、８通り考えられるデータそれぞれについ
ての符号毎のブランチメトリック値を算出する。

【００８３】即ち、ユーリッド距離ＢＭＡ、ＢＭＢとと
もに、１つの符号（３クロック）の何番目のクロックか
を示すタイミングパルスＢＭＳＬ０，１、ブランチメト
リック累積回路１２のクリア信号ＸＢＭＣＬが入力され
る。出力としてＢＭ０〜ＢＭ７を生成し出力する。

【００８４】ＢＭ０は、受信したデータが、（０，０，
０）である場合のブランチメトリック値であり、同様に
ＢＭ１〜ＢＭ７は、それぞれ受信したデータが、（０，
０，１）〜（１，１，１）である場合のブランチメトリ
ック値である。

【００８５】図１６は、ブランチメトリック累積回路２
１の詳細構成ブロックである。ブランチメトリック値Ｂ
Ｍ０〜ＢＭ７の各々に対応して、加算器２１０〜２１
７、フリップフロップ２１００〜２１０７及びアンドゲ
ート２１１０〜２１１７を有し、アンドゲート２１１０
〜２１１７の出力が加算器２１０〜２１７の入力に帰還
されて構成される８つの累積回路を有する。

【００８６】アンドゲート２１１０〜２１１７に、クリ
ア信号ＸＢＭＣＬが入力されると累積値がクリアされ
る。更に、８つの累積回路の加算器２１０〜２１７に
は、セレクタ２１２１〜２１２６により括弧に示す３ク
ロック（０〜２）の指定クロックのタイミング時にユー
リッド距離ＢＭＡ、ＢＭＢが入力される。

【００８７】例えば、加算器２１１には、クロック０と
１の時、ユーリッド距離ＢＭＡが入力され、クロック２
の時にユーリッド距離ＢＭＢが入力される。加算器２１
０には、クロック０〜２の時即ち、各クロック時にユー
リッド距離ＢＭＡが入力される。一方、加算器２１７に
は、クロック０〜２の時即ち、各クロック時にユークリ
ッド距離ＢＭＢが入力される。

【００８８】この様にして得られるブランチメトリック
値ＢＭ０〜ＢＭ７は、加算・比較・選択回路（ＡＣＳ）
２２（図１５参照）に入力される。ＡＣＳ２２は、信号
入力前の状態のパスメトリック値と、入力信号のブラン
チメトリックとを加算し、信号入力後の状態のパスメト
リック値を求める。状態数は８で、それぞれについて４
通りの遷移が考えられる。

【００８９】したがって、４通りのパスメトリック値を
比較し、最小のものを選択する。選択したパスメトリッ
ク値と、選択状態の両方を出力する。ＡＣＳ２２の入力
は、ブランチメトリック値ＢＭ０〜ＢＭ７の他に、パス
メトリック値のイネーブルを示すタイミングパルスＰＭ
ＥＮが入力される。

【００９０】そして、ＡＣＳ２２からは、状態０〜状態
７に遷移する、それぞれのパスの選択状態ＰＳ０〜ＰＳ
７が出力される。更に、状態０〜状態７のそれぞれのパ
スメトリック値ＰＭ０〜ＰＭ７が出力される。

【００９１】図１７は、ＡＣＳ２２の構成例であり、状
態０〜７の８つの状態に対応する８つの個別加算・比較
・選択回路２２０〜２２７を有する。個別加算・比較・
選択回路２２０〜２２７の各々の構成は、同一であり、
Ｐ0 〜Ｐ3 、Ｂ0 〜Ｂ3 の入力端子を有し、ＰＭ、ＰＳ
0 、ＰＳ1 の出力端子を有する。

【００９２】入力端子Ｐ0 〜Ｐ3 、Ｂ0 〜Ｂ3 に入力さ
れるパスメトリック値ＰＭ０〜ＰＭ７の組み合わせが加
算・比較・選択回路２２０〜２２７の各々で異なり、こ
れに対応して出力端子ＰＭ、ＰＳ0 、ＰＳ1 の出力も異
なる。これら各加算・比較・選択回路における入力と出
力は、図１７に示すごとくである。

【００９３】個別加算・比較・選択回路２２０を代表と
してその詳細構成を図１８に示す。４つの加算回路２２
００〜２２０３、３つの比較回路２２１０〜２２１２、
４つの選択回路２２２０〜２２２３及び３つのラッチ回
路２２３０〜２２３２により構成される。

【００９４】加算回路２２００〜２２０３の各々は、対
応する入力端子Ｐ0 とＢ0 、Ｐ1 とＢ1 及び、Ｐ3 とＢ
3 の和を求める。比較回路２２１０は、加算回路２２０
０と２２０１の出力を比較し、加算回路２２００の出力
が加算回路２２０１の出力より大きい時に“０”を出力
する。

【００９５】選択回路２２２０は、比較回路２２１０の
出力に応じて、加算回路２２００の出力と加算回路２２
０１の出力の内、小さい方を出力するように選択制御さ
れる。

【００９６】一方、比較回路２２１１は、加算回路２２
０２と２２０３の出力を比較し、加算回路２２０２の出
力が加算回路２２０３の出力より大きい時に“０”を出
力する。選択回路２２２１は、比較回路２２１１の出力
に応じて、加算回路２２０２の出力と加算回路２２０３
の出力の内、小さい方を出力するように選択制御され
る。

【００９７】更に、選択回路２２２０と選択回路２２２
１の出力は、選択回路２２２２に入力される。同時に選
択回路２２２０と選択回路２２２１の出力は、比較回路
２２１２に入力される。比較回路２２１２は、選択回路
２２２０の出力が選択回路２２２１の出力より大きい時
に“０”を出力する。したがって選択回路２２２２は、
比較回路２２１２の出力に応じて、小さい方を出力する
ように制御される。

【００９８】また選択回路２２２３には、比較回路２２
１０と２２１１の出力が入力され、比較回路２２１２の
出力に応じて、小さい方を出力するように制御される。

【００９９】選択回路２２２２の出力は、ラッチ回路２
２３０に、選択回路２２２３の出力は、ラッチ回路２２
３１に、そして比較回路２２１２の出力は、ラッチ回路
２２３２に入力され、タイミングパルスＰＭＥＮにより
有効値がラッチされる。

【０１００】上記の構成により、個別加算・比較・選択
回路２２０〜２２７の各々のＰＭ端子に加算回路２２０
０〜２２０３の出力の内の最小値を出力し、端子ＰＳ
０、ＰＳ１により、加算回路２２００〜２２０３の出力
の内の最小値のものを２ビットで特定する。

【０１０１】図１９は、図１５におけるパスメモリ２３
の詳細構成例であり、パスの選択状態を基に動作する２
４段のメモリで構成される。ＡＳＣ２２からの出力であ
るＰＳ０〜ＰＳ７が入力される。またＰＭＥＮは、入力
データのイネーブルを示すタイミングパルスである。出
力端子は、ＰＴ０〜ＰＴ７が出力される。

【０１０２】ここで、ＰＳ０〜ＰＳ７は、それぞれ状態
０に遷移するパスの選択状態を示し、出力ＰＴ０〜ＰＴ
７は、それぞれ生き残りパスの最後が状態０であるとき
の復号データである。

【０１０３】パスメモリ２３を構成する１２のパスメモ
リモジュール２３０〜２３９、２３９０、２３９１の詳
細は、図２０、図２１に示される。即ち、第一のパスメ
モリモジュール（ＰＭＰＦ）２３０の詳細構成が図２０
に示される。

【０１０４】図２０において、第一のパスメモリモジュ
ール２３０は、第一の選択ゲート２３０１〜２３０８、
第二の選択ゲート２３２１〜２３２８及び、ラッチ回路
２３１１〜２３１８、２３３１〜２３３８を有して構成
される。

【０１０５】第一の選択ゲート２３０１、ラッチ回路２
３１１、第二の選択ゲート２３２１及びラッチ回路２３
３で一の選択回路を構成し、これと同様に計８つの選択
回路を有して構成される。

【０１０６】今、第一の選択ゲート２３０１、ラッチ回
路２３１１、第二の選択ゲート２３２１及びラッチ回路
２３３で構成される一の選択回路をを代表して、動作を
説明する。第一の選択ゲート２３０１には、各２ビット
で表されるパスの番号“０”と“２”が入力される。

【０１０７】第一の選択ゲート２３０１には、更に選択
信号として、ＡＳＣ２２からのＰＳ０の２ビット出力の
第一ビットが入力される。したがって、この選択信号Ｐ
Ｓ０に応じて、第一の選択ゲート２３０１に入力される
パスの番号“０”と“２”のいずれかが選択され、出力
される。

【０１０８】第一の選択ゲート２３０１の出力は、第一
のラッチ回路２３１１において、ラッチされる。更に、
ラッチ回路２３１１を通し、第一の選択ゲート２３０１
の出力は、第二の選択ゲート２３２１に入力される。こ
の時、第二の選択ゲート２３２１には、更に他の選択ゲ
ート即ち、第一の選択ゲート２３０２、２３０５及び２
３０６の出力が入力される。

【０１０９】したがって、第二の選択ゲート２３２１
は、４つの入力に対し、その内の一を選択するように、
ＡＳＣ２２からのＰＳ０の２ビット出力により選択制御
される。更に第二の選択ゲート２３２１の選択出力は、
第二のラッチ回路２３３１によりラッチされ、ＰＯ０と
して出力される。

【０１１０】図２１は、パスメモリモジュール（ＰＦＰ
Ｔ）２３１〜２３９、２３９０、２３９１を代表して、
パスメモリモジュール（ＰＦＰＴ）２３１の詳細構成を
示すブロック図である。第一のパスメモリモジュール２
３０と同様の構成であるが、ＡＳＣ２２の出力ＰＳ０〜
ＰＳ７の他に、第一のパスメモリモジュール（ＰＦＰ
Ｆ）２３０からの出力であるＰＯ０〜ＰＯ７が入力端子
Ｐ１０〜Ｐ１７に入力される。

【０１１１】更に、第一の選択ゲート２３４１〜２３４
８は、４入力端子を有し、対応する入力端子Ｐ１０〜Ｐ
１７に入力されるＰＯ０〜ＰＯ７の内の４つが入力され
る。例としてパスメモリモジュール２３１の第一の選択
ゲート２３４１には、入力端子Ｐ１０、Ｐ１０、Ｐ１
４、Ｐ１５に入力される第一のパスメモリモジュール２
３０からの出力であるＰＯ０、ＰＯ１、ＰＯ４、ＰＯ５
が入力される。

【０１１２】そして、ＡＳＣ２２からの出力ＰＳ０の２
ビットによりＰＯ０、ＰＯ１、ＰＯ４、ＰＯ５の内の１
つが選択され、出力される。他の構成は、図２０におい
て説明した第一のパスメモリモジュール２３０と同様で
ある。

【０１１３】パスメモリモジュール２３１からは、第一
のパスメモリモジュール２３０と同様にＰＯ０〜ＰＯ７
を出力する。そして、同様に図１９に示すように、順次
に次のパスメモリモジュール２３２〜２３９、２３９
０、２３９１に接続される。

【０１１４】最終段のパスメモリモジュール２３９１か
ら、ＰＴ０〜ＰＴ７が出力され、それぞれ生き残りパス
の最後が状態０である時の復号データ乃至生き残りパス
の最後が状態７である時の、Ｃ１符号化データに対する
復号化されたデータを意味する。

【０１１５】図２２は、図１５における最尤パス選択回
路２４の詳細構成例ブロックである。ＡＳＣ２２が出力
したパスメトリック値ＰＭ０〜ＰＭ７を比較し、最小の
ものに対応するパスメモリ２３からの復号データＰＴ０
〜ＰＴ７を選択して、出力する機能を有する。

【０１１６】図２２において、選択ゲート２４０は、パ
スメモリ２３からの８つの復号データＰＴ０〜ＰＴ７が
入力される。この内一の復号データが、ラッチ回路２４
２１〜２４２３にラッチされる３つの出力の組み合わせ
に対応して、ラッチ回路２４２４に選択して出力され
る。

【０１１７】ラッチ回路２４２１〜２４２３にラッチさ
れる３つの出力は、パスメトリック値ＰＭ０〜ＰＭ７の
最小値を特定するコードに対応する。そしてこのパスメ
トリック値ＰＭ０〜ＰＭ７の最小値を特定するコード
は、比較器２４０１〜２４０７及び選択ゲート２４１１
〜２４２０の図示する構成により特定される。

【０１１８】即ち、比較器２４０１は、パスメトリック
値ＰＭ０とＰＭ１の大小を比較し、比較器２４０２は、
パスメトリック値ＰＭ２とＰＭ３の大小を比較し、比較
器２４０３は、パスメトリック値ＰＭ４とＰＭ５の大小
を比較し、更に比較器２４０４は、パスメトリック値Ｐ
Ｍ６とＰＭ７の大小を比較する。

【０１１９】そして、Ａ＞Ｂである場合に“１”、そう
でない場合に“０”を出力する。選択ゲート２４１１〜
２４１４は，比較器２４０１〜２４０４の比較結果出力
に基づき、Ａ又はＢの小さい方を出力するように制御さ
れる。

【０１２０】比較器２４０５及び２４０６は、それぞれ
選択ゲート２４１１と２４１２、選択ゲート２４１３と
２４１４の出力を比較し、Ａ＞Ｂである場合に“１”、
そうでない場合に“０”を出力する。

【０１２１】選択ゲート２４１５は、比較器２４０５の
比較結果出力に基づき、パスメトリック値ＰＭ０〜ＰＭ
３の内、最も小さい値を出力する。選択ゲート２４１５
は、比較器２４０５の比較結果出力に基づき、比較器２
４０１と２４０２の出力を選択出力して、パスメトリッ
ク値ＰＭ０〜ＰＭ３の内、最も小さい値を特定する。

【０１２２】同様に、選択ゲート２４１６は、比較器２
４０６の比較結果出力に基づき、パスメトリック値ＰＭ
４〜ＰＭ７の内、最も小さい値を出力する。選択ゲート
２４１７は、比較器２４０６の比較結果出力に基づき、
比較器２４０３と２４０４の出力を選択出力して、パス
メトリック値ＰＭ４〜ＰＭ７の内、最も小さい値を特定
する。

【０１２３】比較器２４０７は、更に選択ゲート２４１
５と２４１７の出力の内、小さい値、したがってパスメ
トリック値ＰＭ０〜ＰＭ７の内、最も小さい値を出力
し、ＰＭＥＮパルスに基づき、ラッチ回路２４２３にラ
ッチする。

【０１２４】選択ゲート２４１９と２４２０は、比較器
２４０７の比較結果出力に基づき、パスメトリック値Ｐ
Ｍ０〜ＰＭ７の内、最も小さい値を特定し、ラッチ回路
２４２１、２４２２にラッチする。

【０１２５】ついで、ラッチ回路２４２１〜２４２３の
ラッチデータに基づき、先に説明したようにパスメトリ
ック値ＰＭ０〜ＰＭ７の内、最も小さいパスメトリック
値を選択ゲート２４０から出力するように制御する。

【０１２６】図１５に戻り、最尤パス選択回路２４の出
力は、データ長補正回路（ＳＴＵＦＦ）２５に入力され
る。ここで、最尤パス選択回路２４からの復号結果に対
し、フレームビットを挿入するためにデータ長の増幅の
補正が行われる。

【０１２７】データ長補正回路２５は、このために復号
結果のパラレルデータをシリアルに変換して出力し、更
に後に説明する符号器３で使用するタイミングパルスを
生成出力する。

【０１２８】図２３は、データ長補正回路２５の詳細構
成例である。６段のフリップフロップＦＦ２５０及び、
フレームビット挿入によるデータ長の増幅を補正するタ
イミングパルスＤＬＳＬにより、復号結果ＤＥＣを直接
または、６段のフリップフロップＦＦ２５０を通して出
力するかを選択制御される選択ゲート２５１を有する。

【０１２９】更に、復号結果をシリアルに変換するため
のイネーブル信号ＥＮが入力される３進カウンタ２５４
と、この出力により選択ゲート２５１の出力を交互に切
替え出力する選択ゲート２５２及び否定入力を有するア
ンドゲート２５３を有して構成される。

【０１３０】そして、アンドゲート２５３からＣ1 復号
器２（図１参照）の出力をシリアルに変換した復号結果
ＤＴＣ１が出力される。また、３進カウンタ２５４の出
力ＳＬ０、ＳＬ１は、次に説明する符号器（ＥＮＣ）３
の動作タイミングとなる。

【０１３１】図１に戻り説明すると、Ｃ1 復号器２の出
力は、符号器３に入力される。図２４は、この符号器３
の詳細構成例である。符号器３は、Ｃ１復号器２の復号
結果に対し、符号化率２／３の畳み込み再符号化を行
う。ここで符号化率２／３は２ビットと拘束長で、３ビ
ットの符号系列を意味する。符号化されていないデータ
（フレームビット）の位置〔図３のタイムチャートの３
（ＥＮＣ）参照〕では、復号を停止することができる。

【０１３２】図において、２つの端子ＤＥＣには、Ｃ１
復号器２の並列の復号結果が１ビットずつ入力される。
また、ＥＮは、符号器３に対するイネーブル信号であ
る。ＳＬ０、ＳＬ１は、符号器の動作タイミングであ
る。

【０１３３】ＥＯＲゲート３０〜３２を有し、ＥＯＲゲ
ート３０は、１の端子ＤＥＣの復号結果のビットをその
まま出力する。また、ＥＯＲゲート３１は、１の端子Ｄ
ＥＣの復号結果のビットと他の端子ＤＥＣの復号結果の
ビットとの排他的論理和を出力する。

【０１３４】フリップフロップＦＦ３３〜３５は、端子
ＤＥＣの復号結果及び他の端子ＤＥＣの復号結果をビッ
ト遅延するための回路である。したがって、更に、ＥＯ
Ｒゲート３２は、１の端子ＤＥＣの復号結果のビット
と、当該１の端子ＤＥＣの復号結果の１ビット前のビッ
トと、他の端子ＤＥＣの復号結果のビットと、当該他の
端子ＤＥＣの復号結果の１ビット及び２ビット前のビッ
トとの排他的論理和を出力する。

【０１３５】選択ゲート３６は、符号器の動作タイミン
グＳＬ０、ＳＬ１に対応して、ＥＯＲゲート３０〜３２
の上記出力を順次選択して出力するものである。

【０１３６】図２５は、図１におけるＣ２用ブランチメ
トリック値計算回路４の詳細構成例である。Ｃ２用ブラ
ンチメトリック値計算回路４は、Ｉ成分の主信号ＩＤ、
誤差信号ＩＥ及びＱ成分の主信号ＱＤ、誤差信号ＱＥを
入力し、符号器３の出力に基づきレベル２の符号（Ｃ
２）のユークリッド距離を算出する。

【０１３７】このＣ２用ブランチメトリック値計算回路
４の入力、出力信号のタイミングは、図２、図３のタイ
ムチャートの４（Ｃ２ＢＭＣ）に示される。

【０１３８】即ち、Ｃ１＝０の時、サブセットＡ（Ｃ２
＝０）の信号点までのユークリッド距離と、サブセット
Ｂ（Ｃ２＝１）の信号点までのユークリッド距離を、Ｃ
１＝１の時、サブセットＡ（Ｃ２＝０）の信号点までの
ユークリッド距離と、サブセットＢ（Ｃ２＝１）の信号
点までのユークリッド距離を、算出して出力する。

【０１３９】また、モード切替え信号ＭＯＤＥにより６
４ＱＡＭ時と１２８ＱＡＭ時とに動作が切り換えられ
る。

【０１４０】ここで、パリティビットに対するＣ２レベ
ルの距離計算テーブルについて説明する。Ｃ２レベル場
合、Ｃ１レベルの場合と比較すると、サブセットＡ、Ｂ
ではなく、図２６〜２９のようにサブセットＡ、Ｂ、
Ｃ、Ｄの４つのサブセットで構成される。図２６〜図２
９は、６４ＱＡＭ時のサブセットであり、１２８ＱＡＭ
の場合は、図示省略されている。

【０１４１】図２５に戻ると、Ｃ２用ブランチメトリッ
ク値計算回路４は基本的構成として図８において説明し
たＣ１用ブランチメトリック値計算回路１と同様であ
る。即ち、４１１〜４１４は、距離計算テーブル処理回
路であり、図８におけるＣ１用ブランチメトリック値計
算回路１の距離計算テーブル処理回路１０１〜１１３と
同様に構成される。

【０１４２】図２５において、回路（ＰＢＳＦＴ）４０
０は、距離計算テーブルＣ、Ｄ（図２８、２９参照）が
並行移動すると距離計算テーブルＡ、Ｂ（図２６、２７
参照）と同一のテーブルになることを利用して、距離計
算テーブル処理回路（ＰＦＬＢＭ０、１）４１１、４１
２においてもＣ１が０でも１でも同一の距離計算テーブ
ルを使うことが出来るように、受信信号点をシフトする
機能を有する。

【０１４３】したがって、回路（ＰＢＳＦＴ）４００に
おいて、Ｃ１＝０の時、入力Ａをそのままで端子ＳＡ
（サブセットＡ）、ＳＢ（サブセットＢ）に出力させ
る。Ｃ１＝１の時、サブセットＣとサブセットＤとの距
離を求めるために主データのＱ成分から１を引いた数を
端子ＳＡから出力し、主データのＱ成分に１を加えた数
を端子ＳＢから出力する。

【０１４４】即ち、サブセットＣとの距離を距離計算テ
ーブルＡで計算するには受信データをＱ軸方向に−１並
行移動させる。サブセットＤとの距離を距離計算テーブ
ルＢで計算するには受信データをＱ軸方向に＋１並行移
動させる。

【０１４５】距離計算テーブル処理回路４１３、４１４
は、それぞれ６４ＱＡＭ時に有効とされ、距離計算テー
ブル処理回路４１１、４１２に対応するものである。し
たがって、同様に距離計算テーブルＣ、Ｄに対して、距
離計算テーブルＡ、Ｂを上記のようにシフトすることに
より共通に処理される。

【０１４６】回路（ＰＣＥＮＴＢＭ）４１０は、距離計
算テーブル（図２６〜図２９）の太線内領域について処
理を行う。ブランチメトリック値の計算式を選択する信
号としてテーブルＡ（またはＣ）（図２６、２８参照）
については、ＩＳＥＬ０、ＱＳＥＬ０を出力し、テーブ
ルＢ（またはＤ）については、ＩＳＥＬ１、ＱＳＥＬ１
を出力する。

【０１４７】いま具体的な領域と、選択信号ＩＳＥＬの
関係を考察する。図３０は、Ｃ１＝０として、距離計算
テーブルＡ（図２６参照）の太線内領域から切りだした
一部を示している。図３０において、領域〜を考え
る。この時の、領域〜の各々と領域条件及び出力Ｉ
ＳＥＬ０、ＩＳＥＬ１の関係が図３１に示される。

【０１４８】更に、６４ＱＡＭ時距離計算テーブル処理
回路４１３（４１４）により距離計算テーブル６４Ａ又
は６４Ｃ（６４Ｂ又は６４Ｄ）（図２６〜図２９）の太
線枠該の領域について処理を行う。

【０１４９】同様に、１２８ＱＡＭ時距離計算テーブル
処理回路４１１（４１２）により距離計算テーブル１２
８Ａ又は１２８Ｃ（１２８Ｂ又は１２８Ｄ）（図示は、
省略）の太線枠該の領域について処理を行う。

【０１５０】そして、それぞれの回路からユークリッド
距離の計算式を選択する信号ＩＳＥＬ（１、０）、ＱＳ
ＥＬ（１、０）を出力し、距離計算テーブルの太線枠内
と枠外を区別する信号ＳＬを出力する。受信信号が距離
計算テーブルの太線枠内にある時、ＳＬ＝０、太線枠外
にある時、ＳＬ＝１を出力する。

【０１５１】例として図３２に示すような領域につい
て、領域条件と計算式を選択する信号を考察する。図３
２は、図２６のＡで示す範囲を切り出した領域である。
この領域において、ＩＤ（００００）とＩＤ（０００
１）で挟まれる領域と、〜の領域を考え、それぞれ
の領域条件と、対応する選択信号ＩＳＥＬ、ＱＳＥＬを
まとめると、図３３に示すごとくなる。

【０１５２】例えば、の領域は、領域条件としてＩＤ
＝０００１、ＱＤ＝１００１、ＩＥ＝０、ＱＥ＝０とな
る。対応する選択信号は、ＩＳＥＬ＝１０、ＱＳＥＬ＝
０１に設定される。

【０１５３】また、の領域の場合は、領域条件として
ＩＤ＝０００１、ＱＤ＝０１１１、、Ｅ＝０、ＱＥ＝１
となる。対応する選択信号は、ＩＳＥＬ＝１０、ＱＳＥ
Ｌ＝１０に設定される。

【０１５４】更に、図２５において、４３０〜４３３
は、デコーダー回路であり、図８のデコーダー回路１３
０と同様であり、選択ゲート４２４、４２５からの選択
信号ＳＥＬＩ、ＳＥＬＱ及び入力誤差信号ＩＥ、ＱＥに
基づきユークリッド距離のＩ成分またはＱ成分をＢＲＮ
Ｔとして出力する回路である。

【０１５５】図３４は、選択信号ＳＥＬとブランチメト
リック値計算式の対応を示す図である。ブランチメトリ
ック値計算式内のＤは、１０進数で表される主信号の値
が入れられて計算値が求まる。

【０１５６】今図３３のの領域を考えると、選択信号
ＳＥＬは、ＩＳＥＬ＝１０、ＱＳＥＬ＝０１であるの
で、ブランチメトリック値計算式は、（１２−Ｄ）²＋
（４＋Ｄ）²が与えられる。（１２−Ｄ）²は、デュー
ダ４３０から、（４＋Ｄ）²はデューダ４３１から出力
され、それらが加算回路４４０で加算されて（１２−
Ｄ）²＋（４＋Ｄ）²となる。

【０１５７】また、の領域は、ＩＳＥＬ＝１０であ
り、ＱＳＥＬ＝１０であるので、ブランチメトリック値
計算式は、同様に加算回路４４０から（１２−Ｄ）＋
（１２−Ｄ）²が出力される。

【０１５８】また、ユークリッド距離が１２８以上にな
る時、出力ＢＲＮＴは、最大値１１１１１を出力する。

【０１５９】図３５は、Ｃ２復号器（ＤＥＣ２）５（図
１参照）の構成例である。Ｃ２復号器５は、Ｃ１復号結
果から、Ｃ１＝０の時、サブセットＣ（Ｃ２＝０）の信
号点までのユークリッド距離とサブセットＤ（Ｃ２＝
１）からのユークリッド距離が入力される。それらの距
離の入力を基にパリティ演算結果であるＣ２符号を復号
する。

【０１６０】図３６、図３７は、図３５のＣ２復号器
（ＤＥＣ２）５の各部の信号のタイミングをその参照記
号に対応して示している。図３６、図３７において、Ｓ
ＥＬのデータ中の数字は、１６進で表している。

【０１６１】尚、図２、図３のタイムチャートにおい
て、Ｃ２復号器５の復号のイネーブル入力信号Ｃ２ＥＮ
及び出力信号ＤＴＣ２のタイミングは、他の回路ブロッ
クにおける信号との関係において、そのタイミングが示
されている。

【０１６２】復号化されていないデータ（フレームビッ
ト：図３及び図３７参照）の位置では、復号を停止する
ことが出来る。

【０１６３】図３５において、ＰＢＭＡ、ＰＢＭＢは、
それぞれサブセットＡ（又はＣ）の信号点までのユーク
リッド距離及びサブセットＢ（又はＤ）の信号点までの
ユークリッド距離である。

【０１６４】Ｃ２ＥＮは、復号のイネーブル信号であ
る。また、出力ＤＴＣ２は、復号結果である。図３５に
おいて、フリップフロップＦＦ５０、加算回路５００、
５０１、フリップフロップＦＦ５１０、５１１、比較回
路５１、オアゲート５２、選択ゲート５３を有する構成
は、入力ＰＢＭＡ、ＰＢＭＢに対し、共通に一対備えら
れている。

【０１６５】入力ＰＢＭＡ側の選択ゲート５３の出力
は、一入力に否定論理を有するアンドゲート５４、５５
に入力され、これらのアンドゲート５４、５５の出力
は、入力ＰＢＭＡ側及び入力ＰＢＭＢ側の加算回路５０
０、５０１に帰還される。

【０１６６】入力ＰＢＭＢ側の選択ゲート５３の出力
は、一入力に否定論理を有するアンドゲート５７に入力
され、アンドゲート５７の出力は、入力ＰＢＭＡ側の加
算回路５０１及び入力ＰＢＭＢ側の加算回路５００に帰
還される。

【０１６７】入力ＰＢＭＡ側の比較回路５１のＯＧ出力
は、一段目パスメモリ５２０及びパスメモリ５２１〜５
２９のＰＴＡ端子に入力される。一方、入力ＰＢＭＡ側
の比較回路５１のＯＥ及びＯＳ出力のオア論理は、一段
目パスメモリ５２０及びパスメモリ５２１〜５２９のＰ
ＴＢ端子に入力される。

【０１６８】ここで比較回路５１は、端子ＰＭＡ及びＰ
ＭＢに入力される２つのパスメトリック（７ビット×
２）を比較し、パスメモリック５２０〜５２９へのパス
選択信号とパスメトリック値選択信号を出力する。図３
５において、比較回路５１の端子ＰＭＡには、パスメト
リック値入力Ａが、端子ＰＭＢには、パスメトリック値
入力Ｂが、入力される。

【０１６９】出力端ＯＧには、パスメトリック値入力Ａ
＞パスメトリック値入力Ｂの時、“１”を出力する。ま
た出力端ＯＥには、パスメトリック値入力Ａ＝パスメト
リック値入力Ｂの時、“１”を出力する。更に、出力端
ＯＳには、パスメトリック値入力Ａ＜パスメトリック値
入力Ｂの時、“１”を出力する。

【０１７０】図３８は、図３５におけるタイミング発生
部５８の詳細構成例ブロック図である。タイミング発生
部５８は、パスメモリ５２０〜５２９にパスを書き込む
タイミングとパスメモリ５２０〜５２９の出力をシリア
ルに出力するためのタイミングを生成し出力する。

【０１７１】図３８において、１２進カウンタ５８０、
デコーダ５８１及び１２進カウンタ５８２を有して構成
される。１２進カウンタ５８０の入力Ｃ２ＥＮは、Ｃ２
復号のイネーブル信号である。

【０１７２】このような構成により出力クロックとし
て、パスメモリにパスを書き込むタイミングパルス出力
であるＰＴＳＬ、パスメモリの出力をシリアルに出力す
るためのタイミングパルス出力ＰＴＥＮ及びパスメモリ
の出力をシリアルに出力するためのタイミングパルス出
力ＳＥＬ〔０〜３〕を生成する。

【０１７３】パスメモリにパスを書き込むタイミングパ
ルス出力であるＰＴＳＬは、Ｃ２復号器５のオアゲート
５２及びアンドゲート５４、５５、５７に入力する。更
に、パスメモリ５２０〜５２９のＰＴＳＬ端子に入力さ
れる。

【０１７４】パスメモリ５２０〜５２９の出力をシリア
ルに出力するためのタイミングパルス出力ＰＴＥＮは、
フリップフロップＦＦ５３１に入力され、更にパスメモ
リ５２０〜５２９の出力をシリアルに出力するためのタ
イミングパルス出力ＳＥＬは、選択ゲート５３０、５３
２に入力される。

【０１７５】図３９は、一段目のパスメモリ５２０の構
成例ブロック図である。選択ゲート５２００、５２０
１、アンドゲート５２１０、５２１１及びフリップフロ
ップＦＦ５２２０、５２２１を有する。

【０１７６】フリップフロップＦＦ５２２０、５２２１
の出力は、それぞれ選択ゲート５２００、５２０１に帰
還入力される。選択ゲート５２００、５２０１は、それ
ぞれＣ２復号器５の比較回路５１の出力である状態０に
遷移するパスの選択信号ＰＴＡ、及び状態１に遷移する
パスの選択信号ＰＴＢにより選択切替え制御される。

【０１７７】選択ゲート５２００、５２０１の出力は、
それぞれアンドゲート５２１０、オアゲート５２１１に
入力される。一方、タイミング発生部５８のパスメモリ
への書き込みタイミング信号ＰＴＳＬが、否定論理回路
を通して、アンドゲート５２１０に、又直接オアゲート
５２１１に入力される。

【０１７８】そして、フリップフロップＦＦ５２２０か
ら状態０のパスメモリの出力ＢＳＥＡが出力され、フリ
ップフロップＦＦ５２２１から状態１のパスメモリの出
力ＢＳＥＢが出力される。

【０１７９】図４０は、パスメモリ（ＰＴＸ）５２１〜
５２９に共通の構成例ブロック図である。ナンドゲート
５２３０〜５２３７とフリップフロップＦＦ５２３８、
５２３９を有して構成される。

【０１８０】ナンドゲート５２３０には、否定論理を通
して、ナンドゲート５２３１、５２３２には、直接に状
態０に遷移するパスの選択信号ＰＴＡが入力される。同
様にナンドゲート５２３３には、否定論理を通して、ナ
ンドゲート５２３４、５２３５には、直接に状態１に遷
移するパスの選択信号ＰＴＢが入力される。

【０１８１】ナンドゲート５２３０〜５２３２の出力
は、ナンドゲート５２３６に入力される。また、ナンド
ゲート５２３３〜５２３５の出力は、ナンドゲート５２
３７に入力される。ナンドゲート５２３６、５２３７の
出力は、それぞれフリップフロップＦＦ５２３８、５２
３９に入力される。

【０１８２】フリップフロップＦＦ５２３８の出力は、
ナンドゲート５２３０及び５２３４に帰還され、フリッ
プフロップＦＦ５２３９の出力は、ナンドゲート５２３
１及び５２３３に帰還される。

【０１８３】更に、パスメモリの書き込みタイミングパ
ルスＰＴＳＬは、ナンドゲート５２３０、５２３１、５
２３３及び５２３４には、否定論理を通して、ナンドゲ
ート５２３２、５２３５には、直接に入力される。

【０１８４】上記の構成により、フリップフロップＦＦ
５２３８から状態０のパスメモリの出力ＢＳＥＡが、一
方、フリップフロップＦＦ５２３９から状態１のパスメ
モリの出力ＢＳＥＢが、出力される。

【０１８５】上記のパスメモリ５２０〜５２９の出力Ｂ
ＳＥＡ、ＢＳＥＢは、選択ゲート５３０、フリップフロ
ップＦＦ５３１、選択ゲート５３２及びフリップフロッ
プＦＦ５３４を通して、Ｃ２タイミング発生部５８から
のタイミングＰＴＥＮ、ＳＥＬにしたがって、順次シリ
アルに変換され、復号結果ＤＴＣ２として出力される。

【０１８６】図４１は、信号判定部７（図１参照）の詳
細構成例ブロック図であり、レベル１のＣ１符号の復号
結果であるＤＴＣ１とレベル２の（Ｃ２）の符号の復号
結果であるＤＴＣ２に基づき、受信入力データＩＤ、Ｑ
ＤのサブセットＡのデマッピングを行う。

【０１８７】Ｃ１、Ｃ２を選択信号としてデータを０
度、９０度、１８０度、２７０度回転させることによ
り、サブセットＢ、Ｃ、Ｄについても、サブセットＡに
関してデマッピングを行う。

【０１８８】Ｉｃｈの主信号ＩＤ、誤差信号ＩＥ及びＱ
ｃｈの主信号ＱＤ、誤差信号ＱＥが入力され、その他に
レベル１の符号ＤＴＣ１とレベル２の符号ＤＴＣ２及び
６４ＱＡＭ、１２８ＱＡＭモードの切替え信号ＭＯＤＥ
（６４ＱＡＭ時“０”、１２８ＱＡＭ時“１）が入力さ
れる。これに対し、出力として復号結果から求めたデマ
ッピングデータＤＥＣＯが生成される。

【０１８９】デマッピングデータＤＥＣＯは、図２、図
３のタイムチャートの７（ＤＥＣＩＳＩＯＮ）に示され
ている。

【０１９０】図４１において、信号判定部７は、４入力
の選択ゲート７０〜７３、決定回路７４、インバータ７
００〜７０３、フリップフロップＦＦ７１０〜７１３及
び７２０、７２１を有して構成される。

【０１９１】選択ゲート７０には、ＩＤ、 /ＩＤ、Ｑ
Ｄ、 /ＱＤの４つの信号が入力され、レベル１の符号Ｃ
１の復号結果であるＤＴＣ１、レベル２の符号Ｃ２の復
号結果であるＤＴＣ２により１の信号が選択出力され
る。

【０１９２】選択ゲート７０の出力は、フリップフロッ
プＦＦ７１０〜７１３を通して決定回路７４に入力され
る。更に決定回路７４には、モード信号ＭＯＤＥが入力
される。

【０１９３】レベル２の符号Ｃ２の復号結果であるＤＴ
Ｃ２は、時間調整用に備えられるフリップフロップＦＦ
７２０、７２１を通して出力される。

【０１９４】図４２は、決定回路７４の詳細構成ブロッ
ク図である。図において、誤差信号ＩＥ、ＱＥを１０進
にした数で考えると、比較回路７４１は、ＩＥとＱＥの
大小比較回路であり、ＩＥ≧ＱＥの時、出力ＩＥＣＯＭ
Ｐ＝１となる。

【０１９５】また加算回路（ＡＤＤ）７４２は、誤差信
号ＩＥ、ＱＥの加算結果が８（１０進数）以上の時、Ａ
ＤＤ＝１、８未満の時、ＡＤＤ＝０を示す。

【０１９６】補正回路（ＩＱＡＤＤ）７４０は、受信信
号点がＡに収まるように、補正して主信号を出力する。
この時、サブセットＡは、２５６ＱＡＭのテーブルとみ
なし補正を行う。この補正回路（ＩＱＡＤＤ）７４０の
詳細構成例を図４３に示される。

【０１９７】図４３において、補正回路（ＩＱＡＤＤ）
７４０は、ナンドゲート７４０１、アンドゲート７４０
２及び加算回路７４０３を有して構成される。ナンドゲ
ート７４０１には、ＩＤ、ＱＤの上位３ビットが入力さ
れ、アンドゲート７４０２には、ナンドゲート７４０１
の出力、ＩＤ、ＱＤの下位１ビット及びＩＥ、ＱＥが入
力される。

【０１９８】加算回路７４０３には、ＩＤ、ＱＤ、アン
ドゲート７４０２の出力及び０設定７４０４が入力さ
れ、出力ＩＤ０、ＱＤ０が出力される。

【０１９９】図４４は、６４ＱＡＭ時のサブセットＡの
デマッピングテーブルである。これに基づき、補正回路
（ＩＱＡＤＤ）７４０の機能を説明する。図４５は、図
４４のデマッピングテーブルの太線内領域より切りだし
た部分であり、小領域〜を有する。これら小領域
〜と領域条件及び対応する出力ＩＤ０、ＱＤ０をまと
めた図が図４６、図４７に示される。

【０２００】この図４６から例えば、領域は、ＩＤ＝
１、ＱＤ＝０及びＩＥ＝１の条件で特定される。これに
対応する出力ＩＤ０は、ＩＤに１加算したものであり、
ＱＤ０は、ＱＤをそのまま出力したものである。

【０２０１】また、図４７から領域は、ＩＤ＝０、Ｑ
Ｄ＝０の条件で特定される。この時、対応する出力ＩＤ
０は、ＩＤ及びＱＤがそのまま出力される。

【０２０２】図４８は、図４４の６４ＱＡＭデマッピン
グテーブルの太線外領域より切りだした部分であり、図
４９は、図示しない１２８ＱＡＭデマッピングテーブル
の上記６４ＱＡＭデマッピングテーブルの太線外領域に
対応する領域より切りだした部分である。共通に〜
の小領域を有する。

【０２０３】図５０は、図４８、４９にに対応する領域
Ｉ、領域条件II及び出力ＩＤ０、ＱＤ０の関係を示す図
である。例えば、領域は、ＩＤ＝１、ＱＤ＝１１１、
ＩＥ＝１で特定され、出力ＩＤ０は、ＩＤに１加算した
ものであり、ＱＤ０は、ＱＤをそのまま出力したもので
ある。

【０２０４】また、領域は、ＩＤ＝１１１、ＱＤ＝
１、ＩＥ＝０で特定され、出力ＩＤ０、ＱＤ０は、それ
ぞれＩＤ、ＱＤをそのまま出力したものである。

【０２０５】更に、図４２に戻ると、決定回路７４にお
いて、回路７４３は、デマッピングテーブルＡ（６４Ｑ
ＡＭ時）において、最も近いサブセットＡを選択する。
更に回路７４４は、デマッピングテーブルＡ（１２８Ｑ
ＡＭ時）において、最も近いサブセットＡを選択する。

【０２０６】回路７４３、７４４の出力は、選択ゲート
７４５に入力し、モード選択信号ＭＯＤＥにより、６４
ＱＡＭ時又は、１２８ＱＡＭ時のデマッピングテーブル
Ａにおいて、最も近いサブセットＡが選択され、Ｄ０と
して出力される。更に、これに符号Ｃ２を合成し、出力
ＤＥＣ０が得られる（図４１参照）。

【０２０７】図４１において、フリップフロップＦＦ７
２０、７２１は、決定回路７４の出力と符号Ｃ２を合成
タイミングを調整するものである。

【０２０８】更に図１に戻ると、６は、デマッピング部
であり、図５１は、その詳細構成例ブロック図である。
図において、６０は、比較回路であり、誤差信号の１０
進数にした数をＩＥとＱＥとして、大小を比較する。そ
して、ＩＥ≧ＱＥの時、ＩＥＣＭＰ＝１の出力を生成す
る。

【０２０９】６１は、加算回路であり、ＩＥとＱＥの加
算結果が８（１０進数）以上の時、ＡＤＤ８＝１、８未
満の時、ＡＤＤ８＝０を生成し、出力する。６２、６３
は、それぞれ６４ＱＡＭ時用、１２８ＱＡＭ時用のデマ
ッピングデータを記憶するＲＯＭである。

【０２１０】６４ＱＡＭ時用のＲＯＭ６２は、受信信号
ＩＤ、ＱＤをアドレスとして対応するデマッピングテー
ブルにおいて、最も近いサブセットを選択する。一方、
１２８ＱＡＭ時用のＲＯＭ６３は、受信信号ＩＤ、Ｑ
Ｄ、比較回路６０からのＩＥＣＭＰ及び加算回路６１か
らのＡＤＤ８に基づき、デマッピングテーブルにおい
て、最も近いサブセットを選択する。

【０２１１】これら、６４ＱＡＭ時用のＲＯＭ６２及び
１２８ＱＡＭ時用のＲＯＭ６３からのデマッピングデー
タは、選択ゲート６４に導かれる。そして、６４ＱＡＭ
と１２８ＱＡＭモード切替え信号ＭＯＤＥに基づき６４
ＱＡＭ時用のＲＯＭ６２又は１２８ＱＡＭ時用のＲＯＭ
６３からのデマッピングデータを選択して出力する。

【０２１２】選択ゲート６４の出力は、フリップフロッ
プ６５でラッチされ、デマッピング結果出力ＤＤＭＰと
して出力される。この出力ＤＤＭＰのタイミングは、図
２、図３の６（ＤＥＭＰ）に示される。

【０２１３】図５２は、６４ＱＡＭ時のデマッピングテ
ーブルである。図中のＡ、Ｂ、Ｃ、Ｄは、デマッピング
部６からのデマッピングデータＤＤＭＰのＭＳＢからの
２ビットが次の条件を満たすものである。即ち、Ａ：
｛００｝、Ｂ：｛０１｝、Ｃ：｛１０｝、Ｄ：｛１１｝
である。

【０２１４】図５３は、図１における訂正ビット数計算
部８の詳細構成例のブロック図である。決定回路７から
の復号結果及びＣ１再符号結果と、受信データのデマッ
ピング結果との比較を行い、誤り訂正したビット数を計
算し、出力する。但し、フレームビット位置では、計算
しない。

【０２１５】この訂正ビット数計算部８のイネーブル信
号ＦＤＥＮ及び出力Ｓ（２〜０）のタイミングは、図
２、図３のタイムチャートの８（ＦＩＮＤＥ）に示され
る。

【０２１６】入力として、デマッピング部６からの受信
データのデマッピング結果のデータＤＭＰＤＴと、Ｃ２
復号器５からの復号結果のデータＤＥＣＤＴが入力され
る。これらデマッピング結果データＤＭＰＤＴと復号結
果データＤＥＣＤＴは、ビット対応にＥＸＯＲゲート８
００〜８０６により排他的論理和がとられる。

【０２１７】８１０〜８１３は、アダー回路であり、
Ａ、Ｂ入力を加算し、その結果をＣ０として、キャリア
をＳとして出力する。ＣＬは、クリアー端子である。例
えば、アダー回路８１０には、ＥＸＯＲゲート８００、
８０１の出力がそれぞれＡ、Ｂ入力として入力される。
アダー回路８１０のクリアー端子ＣＬには、ＥＸＯＲゲ
ート８０１の出力が入力される。

【０２１８】更にアダー回路８１２のＡ入力、Ｂ入力に
は、それぞれアダー回路８１０のＣ０出力とアダー回路
８１０のＣ０出力が入力される。また、アダー回路８１
２のクリアー端子ＣＬには、アダー回路８１３のＣ０出
力が入力される。

【０２１９】８２０〜８２２は、アンドゲートであり、
アンドゲート８２０の一の入力端には、アダー回路８１
２のＣ０出力が、アンドゲート８２１及び８２２の一の
入力端には、アダー回路８１２及び８１３のキャリアＳ
が入力される。

【０２２０】更に、アンドゲート８２０〜８２２の他の
入力端には、イネーブル信号ＦＤＥＮが入力される。そ
して、アンドゲート８２０、８２１の出力は、フリップ
フロップＦＦ８３０に、アンドゲート８２２の出力は、
フリップフロップＦＦ８３１に入力され、それぞれか
ら、誤り訂正数ビットを表す、３ビットの内、第一、第
二ビットがフリップフロップＦＦ８３０から出力され、
第三ビットがフリップフロップＦＦ８３１から出力され
る。

【０２２１】図５４及び図５５は、それぞれＤＥＣ１用
受信信号遅延部１１、ＤＥＣ２用受信信号遅延部１２
（図１参照）の詳細構成例である。それぞれレベル１の
符号の復号処理及びレベル２の符号の復号処理時間と、
デマッピング部６の処理開始時刻とのタイミングを合わ
せるために受信信号に遅延を与える回路である。

【０２２２】図５４のＤＥＣ１用受信信号遅延部１１
は、９１段のフリップフロップＦＦで構成され、図５５
のＤＥＣ２用受信信号遅延部１２は、１６段のフリップ
フロップＦＦで構成されている。

【０２２３】

【発明の効果】上記実施例に従い説明したように、本発
明により高速且つ、ベーシックセル数の小さい演算回路
を採用可能とする、ビタビ復号方式を用いた多値符号化
信号の復号器が提供可能である。

【０２２４】更に、ビタビ復号の際に求めるユークリッ
ド距離の演算において、所定種類の計算式から一の計算
式を選び、実際の計算を行わないで当該計算式の選択信
号及び誤差信号のみの論理を用いることにより減算及び
乗算の同じ機能を果たすようにして、高速化且つ、ベー
シックセル数の縮小化を図ったビタビ復号方式を用いる
多値符号化信号の復号器が提供される。

【０２２５】尚、本発明は、上記した実施例以外に他の
態様が可能であり、したがって本発明の範囲は、上記実
施例に限定して解釈されるものではない。特に、実施例
として６４ＱＡＭ、１２８ＱＡＭを例として説明した
が、本発明は、更に上位の、又は下位の２ⁿ値のＱＡＭ
信号の場合にも適用可能である。

【０２２６】また、本発明の思想と共通であり、均等の
範囲にあるものは、本発明の保護の範囲に含まれるもの
である。

【図面の簡単な説明】

【図１】本発明の実施例ブロックを示す図である。

【図２】タイムチャート（その１）を示す図である。

【図３】タイムチャート（その１続き）を示す図であ
る。

【図４】符号パターンの一例を示す図である。

【図５】信号点割り付け（マッピング）の説明を示す図
である。

【図６】６４ＱＡＭ時の距離計算テーブルサブセットＡ
を示す図である。

【図７】６４ＱＡＭ時の距離計算テーブルサブセットＢ
を示す図である。

【図８】Ｃ１用ブランチメトリック値計算部（Ｃ１ＢＭ
Ｃ）の構成例を示す図である。

【図９】距離計算テーブル処理回路を示す図である。

【図１０】図６の太線領域内の一部を示す図である。

【図１１】領域と領域条件および選択信号ＳＥＬＩ、Ｓ
ＥＬＱの関係を示す図である。

【図１２】１２８ＱＡＭの距離計算テーブルから切り出
された領域の一部を示す図である。

【図１３】領域と領域条件及び選択信号の対応を示す図
である。

【図１４】選択信号ＳＥＬとユークリッド距離計算式の
対応を示す図である。

【図１５】Ｃ１復号器（ＤＥＣ１）の構成例を示す図で
ある。

【図１６】ブランチメトリック累積回路（ＢＭＣ）の構
成例を示す図である。

【図１７】加算・比較・選択処理回路（ＡＣＳ）の構成
例を示す図である。

【図１８】個別加算・比較・選択回路の構成例を示す図
である。

【図１９】パスメモリ（ＰＭ）の構成例を示す図であ
る。

【図２０】ＰＭＰＦの構成例を示す図である。

【図２１】ＰＭＰＴの構成例を示す図である。

【図２２】最尤パス選択回路（ＭＩＮ）の構成例を示す
図である。

【図２３】データ長補正回路（ＳＴＵＦＦ）の構成例を
示す図である。

【図２４】符号器（ＥＮＣ）の構成例を示す図である。

【図２５】Ｃ２用ブランチメトリック値計算部（Ｃ２Ｂ
ＭＣ）の構成例を示す図である。

【図２６】６４ＱＡＭ時の距離計算テーブルサブセット
Ａを示す図である。

【図２７】６４ＱＡＭ時の距離計算テーブルサブセット
Ｂを示す図である。

【図２８】６４ＱＡＭ時の距離計算テーブルサブセット
Ｃを示す図である。

【図２９】６４ＱＡＭ時の距離計算テーブルサブセット
Ｄを示す図である。

【図３０】距離計算テーブルＡの太線内領域から切り出
した一部を示す図である。

【図３１】各領域と領域条件及びＩＳＥＬ０、ＱＳＥＬ
出力の関係を示す図である。

【図３２】図２３から切り出された領域を示す図であ
る。

【図３３】領域、領域条件及び選択信号ＩＳＥＬ、ＱＳ
ＥＬの関係を示す図である。

【図３４】選択信号ＳＥＬとブランチメトリック値計算
式の対応を示す図である。

【図３５】Ｃ２復号器（ＤＥＣ２）の構成例を示す図で
ある。

【図３６】タイムチャート（その２）を示す図である。

【図３７】タイムチャート（その２続き）を示す図であ
る。

【図３８】Ｃ２タイミング発生部の構成例を示す図であ
る。

【図３９】１段目パスメモリ（ＰＴＦ）の構成例を示す
図である。

【図４０】パスメモリ（ＰＴＸ）の構成例を示す図であ
る。

【図４１】信号判定部（ＤＥＣＩＳＩＯＮ）の構成例を
示す図である。

【図４２】決定回路（ＤＥＣＳＩＯＮＡ）の構成例を示
す図である。

【図４３】ＩＱＡＤＤの構成例を示す図である。

【図４４】６４ＱＡＭ時のデマッピングテーブルのサブ
セットＡを示す図である。

【図４５】図４４から切り出されたデマッピングテーブ
ルの一部領域（太線内領域）を示す図である。

【図４６】図４５に対応する領域、領域条件及び出力Ｉ
Ｄ０、ＱＤ０の関係（その１）を示す図である。

【図４７】図４５に対応する領域、領域条件及び出力Ｉ
Ｄ０、ＱＤ０の関係（その２）を示す図である。

【図４８】図４４から切り出されたデマッピングテーブ
ルの一部領域（太線外領域）を示す図である。

【図４９】図４８に対応する１２８ＱＡＭの一部領域を
示す図である。

【図５０】図４８、４９に対応する領域、領域条件及び
出力ＩＤ０、ＱＤ０の関係を示す図である。

【図５１】デマッピング部（ＤＥＭＰ）の構成例を示す
図である。

【図５２】６４ＱＡＭ時のデマッピングテーブルを示す
図である。

【図５３】訂正ビット数計算部（ＦＩＮＤＥ）の構成例
を示す図である。

【図５４】ＤＥＣ１用受信信号遅延部（ＤＥＣ１ＤＬ）
の構成例を示す図である。

【図５５】ＤＥＣ２用受信信号遅延部（ＤＥＣ２ＤＬ）
の構成例を示す図である。

【符号の説明】

１Ｃ１用ブランチメトリック値計算部２Ｃ１復号器３符号器４Ｃ２用ブランチメトリック値計算部５Ｃ２復号器６デマッピング部７決定回路８訂正ビット数計算部９、１０、１１、１２遅延回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｌ 27/38

Claims

【特許請求の範囲】

【請求項１】畳み込み符号化された多値ＱＡＭ符号化信
号を復調して得られるＩ成分及びＱ成分を有する受信信
号を入力し、Ｉ軸とこれに直交するＱ軸とで構成される
平面上に割りつけられた複数の所定の信号点と受信信号
点とのユークリッド距離を求める手段と、該ユークリッド距離を求める手段により得られたユーク
リッド距離に基づき、ビタビ復号を行う手段を有し、該ユークリッド距離を求める手段は、予め該平面を複数
の領域に分割し、該複数の領域毎に、ユークリッド距離
計算式に対応する計算値を記憶し、該受信信号により該
計算値をデコードし、ユークリッド距離を求めるように
構成されたことを特徴とするビタビ復号方式を用いた多
値符号化信号の復号器。
【請求項２】請求項１において、前記Ｉ軸とこれに直交するＱ軸とで構成される平面上に
割りつけられた複数の所定の信号点は、交互に隣接する
信号点毎に二つのテーブルに分割されたサブセットＡ及
びサブセットＢを有することを特徴とするビタビ復号方
式を用いた多値符号化信号の復号器。
【請求項３】請求項２において、前記ユークリッド距離を求める手段は、前記Ｉ成分の主
信号及び誤差信号により、前記サブセットＡに対応する
ユークリッド距離を求め、前記Ｑ成分の主信号及び誤差
信号により、前記サブセットＢに対応するユークリッド
距離を求めるように構成されたことを特徴とするビタビ
復号方式を用いた多値符号化信号の復号器。
【請求項４】請求項３において、更に、前記サブセットＡに対応するユークリッド距離と
前記サブセットＢに対応するユークリッド距離とを加算
する加算回路を有し、該加算回路の加算により所定の信
号点と受信信号点とのユークリッド距離を求めるように
構成されたことを特徴とするビタビ復号方式を用いた多
値符号化信号の復号器。
【請求項５】請求項４において、更に、畳み込み符号化された多値ＱＡＭ符号化信号を復
調して得られるＩ成分及びＱ成分を有する受信信号を入
力し、Ｉ軸とこれに直交するＱ軸とで構成される平面上
に割りつけられた、該受信信号のパリティビットに対応
する複数の所定の信号点と受信信号点との第二のユーク
リッド距離を求める手段であって、予め該平面を複数の
領域に分割し、該複数の領域毎に、ユークリッド距離計
算式に対応する計算値を記憶し、該受信信号により該計
算値をデコードし、ユークリッド距離を求めるように構
成され、且つ該第二のユークリッド距離を求める手段に
より得られたユークリッド距離に基づき、第二のビタビ
復号を行う手段と、前記ビタビ復号を行う手段と該第二のビタビ復号を行う
手段の出力から受信信号の復号化出力を得るように構成
されたことを特徴とするビタビ復号方式を用いた多値符
号化信号の復号器。
【請求項６】請求項５において、更に、前記受信信号を入力し、該受信信号から、Ｉ軸及
びＱ軸で構成される平面上の信号点を確定するデマッピ
ング部と、前記受信信号及びビタビ復号を行う手段及び第二のビタ
ビ復号を行う手段の出力からＩ軸及びＱ軸で構成される
平面上の信号点を確定する信号点決定回路と、該デマッピング部の出力及び該信号点を決定する回路の
出力との差から誤り訂正ビット数を求める回路を有する
ことを特徴とするビタビ復号方式を用いた多値符号化信
号の復号器。
【請求項７】請求項６において、前記デマッピング部の入力側に遅延回路を備え、前記第
二のビタビ復号を行う手段までの処理時間と該デマッピ
ング部への受信信号の入力タイミングとが一致するよう
にしたことを特徴とするビタビ復号方式を用いた多値符
号化信号の復号器。
【請求項８】請求項４において、前記所定の信号点と受信信号点とのユークリッド距離
は、（Ｘ−Ｄ）²＋（Ｙ−Ｄ）² 但し、（Ｘ，Ｙ）
は、該所定の信号点、Ｄは誤差信号の１０進数により表
されることを特徴とするビタビ復号方式を用いた多値符
号化信号の復号器。
【請求項９】請求項５において、前記Ｉ軸とこれに直交するＱ軸とで構成される平面上に
割りつけられた複数の所定の信号点は、交互に隣接する
信号点毎に四つのテーブルに分割されたサブセットＡ乃
至サブセットＤを有し、サブセットＣは、サブセットＡ
をＱ軸方向に＋１だけシフトしたものと一致し、サブセ
ットＤは、サブセットＢをＱ軸方向に−１だけシフトし
たものと一致することを特徴とするビタビ復号方式を用
いた多値符号化信号の復号器。
【請求項１０】請求項１において、前記多値ＱＡＭ符号化信号は、２ⁿ値のＱＡＭ符号化信
号であることを特徴とするビタビ復号方式を用いた多値
符号化信号の復号器。
【請求項１１】請求項１０において、前記２ⁿ値は、６４値又は、１２８値であることを特徴
とするビタビ復号方式を用いた多値符号化信号の復号
器。
【請求項１２】請求項２において、前記ユークリッド距離を求める手段は、Ｉ成分またはＱ
成分の主信号及び誤差信号を入力し、前記複数の領域を
特定する選択信号を出力する距離計算テーブル処理回路
と、該選択信号に基づき、予め設定されたユークリッド距離
計算式に対応する計算値を読出すデコーダを有すること
を特徴とするビタビ復号方式を用いた多値符号化信号の
復号器。
【請求項１３】請求項１２において、前記距離計算テーブル処理回路及び、該デコーダは、前
記サブセットＡ及びサブセットＢ対応に、備えられるこ
とを特徴とするビタビ復号方式を用いた多値符号化信号
の復号器。
【請求項１４】請求項１３において、更に、前記距離計算テーブル処理回路は、異なる二種の
多値ＱＡＭ符号化信号用に一対備えられ、且つ該一対の
距離計算テーブル処理回路の出力を選択する選択ゲート
を有し、該二種の多値ＱＡＭ符号化信号に対応する切替え制御信
号により、該選択ゲートの切替えを制御するようにした
ことを特徴とするビタビ復号方式を用いた多値符号化信
号の復号器。
【請求項１５】請求項１４において、前記異なる二種の
多値ＱＡＭ符号化信号は、６４値及び１２８値であり、
前記切替え制御信号は、該６４値又は１２８値を選択す
る信号であることを特徴とするビタビ復号方式を用いた
多値符号化信号の復号器。