DE69910989T2

DE69910989T2 - Ver-und entschachtelungsvorrichtung und verfahren für ein kommunikationssystem

Info

Publication number: DE69910989T2
Application number: DE69910989T
Authority: DE
Inventors: Min-Goo Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1998-12-10
Filing date: 1999-12-10
Publication date: 2004-05-19
Anticipated expiration: 2019-12-11
Also published as: US20040139382A1; US20050071729A1; EP1492240B1; DE29924366U1; EP1376880A1; AU736189B2; BR9907083A; EP1062733B1; JP2004080802A; WO2000035102A1; DE69923723D1; AU1693100A; EP1492240A1; JP3612023B2; BR9917623B1; RU2216099C2; EP1062733A1; CN1287718A; CN1122371C; US6668350B1

Description

Die vorliegende Erfindung betrifft allgemein ein Kommunikationssystem und insbesondere eine Verschachtelungs-/Entschachtelungsvorrichtung und ein Verfahren für ein Funkkommunikationssystem.
Eine Verschachtelung wird typischerweise in der Mobilkommunikation verwendet, um die Leistung eines Fehlerkorrekturcodes in einem schwindenden Kanal zu erhöhen, und ist innig mit der Decodierung eines Zufallsfehlerkorrekturcodes verbunden. Insbesondere eine Sendeschnittstelle für ein 1MT-2000-Kommunikationssystem erfordert ein konkretes Verfahren zur Implementierung verschiedener Verschachtelungstechniken. Zusätzlich haben die Verfahren zur Verschachtelung zu einer Zunahme der Zuverlässigkeit von digitalen Kommunikationssystemen geführt, und haben im gleichem Maße insbesondere zu einer Leistungsverbesserung für existierende und zukünftige digitale Kommunikationssysteme geführt.
Der 1MT-2000-Standard empfiehlt einstweilig die Verwendung einer Bitumkehrungs-Verschachtelungsvorrichtung für eine Kanalverschachtelungsvorrichtung. Jedoch weisen die Vorwärtsverbindung und die Rückwärtsverbindung, die durch den IMT-2000-Standard definiert werden, verschiedene Arten von logischen Kanälen auf, und die Verschachtelungsvorrichtung weist verschiedene Größen auf. Um daher diese vielfältigen Anforderungen zu erfüllen, wird eine erhöhte Speicherkapazität benötigt. Zum Beispiel wird in einer N = 3 Vorwärtsverbindung-Übertragungsbetriebsart eine Verschachtelungsvorrichtung mit verschiedenen Größen von 144 Bits/Rahmen bis 36864 Bits/Rahmen verwendet. Eine kurze Beschreibung der Biturnkehrungs-Verschachtelungsvorrichtung wird unten vorgenommen.
1 zeigt ein Permutationsverfahren der Bitumkehrungs-Verschachtelungsvorrichtung. Bezugnehmend auf 1, ordnet die Bitumkehrungs-Verschachtelungsvorrichtung Rahmenbits durch Austausch ihrer Bitpositionen vom höchstwertigen Bit (MSB) zum niedrigstwertigen Bit (LSB) um, um dadurch eine Verschachtelungsadresse zu erzeugen. Dieses Verschachtelungsverfahren weist den folgenden Vorteil auf. Da die Verschachtelungsvorrichtung unter Verwendung einer Abzählungsfunktion implementiert wird, ist ein einfach, den Speicher zu verwenden, und ist es einfach, Verschachtelungsvorrichtungen verschiedener Größen zu implementieren. Zusätzlich werden die Bitpositionen der permutierten Sequenz zufällig über mehrere Speicherstellen verteilt. Jedoch weist eine Verschachtelungsvorrichtung, die eine Größe aufweist, die nicht in Form einer Potenz von 2 ausgedrückt werden kann, einen reduzierten Speichernutzeffekt auf. Um zum Beispiel die 36864-Bit-Verschachtelungsvorrichtung zu implementieren, wird ein 64 kbit (65536 = 2¹⁶) Speicher benötigt. Da der Wert 36864 größer als 32 kbit (32768 = 2¹⁵) ist, wird ein zusätzliches Bit benötigt, um die Zahl darzustellen. Daher sind 28672 (= 65536 – 36864) Bits im Speicher unbenutzt, wodurch ein Speicherverlust bewirkt wird. Zusätzlich ist es, obwohl der Speicher eine ausreichende Kapazität aufweist, sehr schwierig, ein Verfahren zur Übertragung der Symbole zu implementieren. Ferner ist es auch für den Empfänger schwierig, die genaue Position der empfangenen Symbole zu ermitteln. Da verschiedene Arten von Verschachtelungsvorrichtungen verwendet werden, ist es schließlich notwendig, verschiedene Verschachtelungsregeln im Speicher zu speichern, wodurch es erforderlich ist, dass ein Kontrollen (CPU) ebenfalls eine hohe Speicherkapazität aufweist.
Das herkömmliche Verschachtelungsverfahren hat die folgenden Nachteile. Erstens kann in dem existierenden Verschachtelungsverfahren die Größe der Verschachtelungsvorrichtung nicht in Form einer Potenz von 2 ausgedrückt werden, und die Verschachtelungsvorrichtung, die die größere Größe aufweist, ist weniger speichereffizient. Das heißt, in den meisten Fällen wird die Größe jedes logischen Kanals nicht in der Form von 2^m ausgedrückt, daher weist die Verschachtelungsvorrichtung eine große Größe auf, wenn eine Verschachtelungsvorrichtung für die 1MT-2000-Vorwärtsverbindung entworfen wird. Daher ist es uneffektiv, das Bitumkehrungs-Verschachtelungsverfahren zu verwenden.
Zweitens ist es im existierenden Verschachtelungsverfahren notwendig, verschiedene Verschachtelungsregeln gemäß den Verschachtelungsvorrichtungsgrößen im Kontrollen (CPU oder Wirt) des Transceivers zu speichern. Daher benötigt der Wirtsspeicher zusätzlich zu einem Verschachtelungsvorrichtungspuffer einen getrennten Speicher.
Drittens weist die Verschachtelungsvorrichtung/Entschachtelungsvorrichtung ein komplexes Übertragungsschema auf, da eine ungültige Adresse entfernt werden sollte, wenn die Verschachtelungsvorrichtungsgröße auf 2^m gesetzt wird, um eine Bitumkehrungs-Verschachtelung durchzuführen. Ferner hat die Verschachtelungsvorrichtung/Entschachtelungsvorrichtung Schwierigkeiten, die Symbole zu synchronisieren.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Verschachtelungsvorrichtung und ein Verfahren zur Erzeugung einer Adresse für verschiedene Verschachtelungsvorrichtungsgrößen unter Verwendung eines einzelnen Algorithmus in einem Kommunikationssystem bereitzustellen.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Verschachtelungsvorrichtung und ein Verfahren bereitzustellen, um es zuzulassen, dass ein Verschachtelungsvorrichtungsspeicher nur eine Kapazität nutzt, die einer Rahmengröße N in einem Kommunikationssystem entspricht.
Um die obigen Aufgaben zu lösen, wird eine Vorrichtung zum sequentiellen Speichern von Eingangsbitsymbolen einer gegebenen Verschachtelungsvorrichtungsgröße N in einem Speicher an einer Adresse von 0 bis N-1 und Lesen der gespeichertem Bitsymbole aus dem Speicher bereitgestellt. Die Vorrichtung umfasst eine Nachschlagtabelle zum Bereitstellen einer ersten Variablen m und einer zweiten Variablen J, die die Gleichung N = 2^m× J erfüllen; und einen Adressgenerator zur Erzeugung einer Leseadresse, die von den ersten und zweiten Variablen m und J abhängt, die von der Nachschlagtabelle bereitgestellt werden. Die Leseadresse wird durch 2^m(K mod J) + BRO(K/J) bestimmt, wobei K (0δKδ(N-1)) eine Lesesequenz bezeichnet und BRO eine Funktion zum Umwandeln eines Binärwertes in einen Dezimalwert durch Bitumkehrung ist.
Die obigen und anderen Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung deutlicher werden, wenn sie in Verbindung mit den beigefügten Zeichnungen vorgenommen wird. Es zeigen:
1 ein Diagramm zur Erläuterung eines Permutationsverfahrens einer Bitumkehrungs-Verschachtelungsvorrichtung gemäß dem Stand der Technik;
2 ein Blockdiagramm einer Verschachtelungsvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung; und
3 Blockdiagramm einer Entschachtelungsvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung.
Es wird im folgenden eine bevorzugte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. In der folgenden Beschreibung werden wohlbekannte Funktionen oder Konstruktionen nicht im Detail beschrieben, da sie die Erfindung mit überflüssigen Details unverständlich machen würden.
Eine Verschachtelungsvorrichtung/Entschachtelungsvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung permutiert die Sequenz von Eingangssymbolen unter Verwendung einer Verschachtelungs-/Entschachtelungsalgorithmus und speichert sie dann in einer neuen Sequenz in einem Ausgangspuffer. Daher umfasst die durch die Erfindung vorgeschlagene Verschachtelungsvorrichtung/Entschachtelungsvorrichtung drei Teile: einen Verschachtelungsvorrichtungsspeicher (Eingangsdatenpuffer und Ausgangsdatenpuffer), einen Adressgenerator und einen existierenden Zähler.
2 zeigt eine Verschachtelungsvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung. Bezugnehmend auf 2, empfängt ein Adressgenerator 211 einen Verschachtelungsvorrichtungsgrößenwert N, eine erste Variable m, eine zweite Variable J und einen Takt, um eine Verschachtelungsvorrichtungsspeicheradresse zum Lesen von Bitsymbolen zu erzeugen, die in einem Verschachtelungsvorrichtungsspeicher 212 sequentiell gespeichert sind. Der Verschachtelungsvorrichtungsspeicher 212 speichert während einer Schreibbetriebsart sequentiell Eingangsbitsymbole und gibt die Bitsymbole gemäß einer Adresse aus, die während einer Lesebetriebsart vom Adressgenerator 211 bereitgestellt werden. Ein Zähler 213 zählt den Eingangstakt und stellt dem Verschachtelungsvorrichtungsspeicher 212 einen Taktzählwert als einen Adresswert bereit.
Wie oben beschrieben, schreibt die Verschachtelungsvorrichtung während der Schreibbetriebsart sequentiell Eingangsdaten und gibt die Daten, die im Verschachtelungsvorrichtungsspeicher 212 gespeichert sind, gemäß einer Leseadresse aus, die vom Adressgenerator 211 erzeugt wird.
Hier erzeugt der Adressgenerator 211 die Leseadresse (d. h. Verschachtelungsadresswert) gemäß einem partiellen Bitumkehrungs-Verschachtelungsalgorithmus, der durch Gleichung (1) unten definiert wird.
[Gleichung 1]
Für ein gegebenes K ..... (0δKδ(N-1)) r = K mod J; PUC = K/J; s = BRO (PUC); ADDRESS_READ = r × 2m + swobei 'K' die Sequenz von Ausgangsdatenbits bezeichnet und als eine Sequenzanzahl bezeichnet wird; 'm' die Anzahl aufeinanderfolgender Null-(0-) Bits vom LSB aus zum MSB bezeichnet und als eine erste Variable bezeichnet wird; und J einen Wert bezeichnet, der einem Dezimalwert der Bits mit der Ausnahme der aufeinanderfolgenden Null(0-) Bits (d. h. m) bezeichnet und als eine zweite Variable bezeichnet wird. Hier ist die Verschachtelungsvorrichtungsgröße N als 2^m× J definiert.
Es wird nun eine Beschreibung hinsichtlich eines Verfahrens zur Erzeugung der Adresse zum Lesen der Eingangssymbole gegeben, die sequentiell in den Speicher geschrieben werden, unter Bezugnahme auf die Gleichung (1). Angenommen, die Größe der Verschachtelungsvorrichtung ist N. In Gleichung (1) gibt K (= 0,1,2, ..., N-1) eine Lesesequenz der Eingangsdaten an, und r, PUC, s geben vorbestimmte Variable an. Ferner geben 'mod' und '/'jeweils die Modulo-Operation und die Dividiereroperation zur Berechnung des Restes bzw. Quotienten an. Zusätzlich gibt BRO(H) eine Bitumkehrungsfunktion an, um 'H' in einen Binärwert umzuwandeln und ihn dann in einen Dezimalwert umzuwandeln, indem der Binärwert vom MSB zum LSB in eine umgekehrte Reihenfolge umgewandelt wird. Daher kann unter Verwendung der Funktion der Gleichung (1) die Verschachtelungsvorrichtung den Lesesequenzindex ADDRESS_READ berechnen, der 'K' der Eingangsdatensequenz entspricht, und die Inhalte des Speichers gemäß dem Lesesequenzindex ADDRESS_READ lesen. Die ersten und zweiten Variablen werden durch die Verschachtelungsvorrichtungsgröße bestimmt. Sobald die Verschachtelungsvorrichtungsgröße N und die ersten und zweiten Variablen bestimmt sind, erzeugt die Verschachtelungsvorrichtung abhängig von diesen Werten einen neuen Adressierindex ADDRESS_READ, der jedem K entspricht, entsprechend dem folgenden Algorithmus, und liest die Daten aus dem Verschachtelungsvorrichtungsspeicher 212 unter Verwendung des Adressierindex ADDRESS_READ.
Es wird nun eine Beschreibung hinsichtlich eines Verfahrens zur Bestimmung der ersten und zweiten Variablen aus der Rahmengröße (oder Verschachtelungsvorrichtungsgröße) N vorgenommen. Eine vorbestimmte Verschachtelungsvorrichtungsgröße N wird als ein Binärwert ausgedrückt. Ferner wird die Anzahl aufeinanderfolgender '0'-Bits berechnet, die vom LSB bis zum MSB folgen, und dann als erste Variablen m definiert. Danach werden die anderen abgestrichenen Bits als die aufeinanderfolgenden Null-Bits zusammengestellt und in einen Dezimalwert umgewandelt. Der umgewandelte Dezimalwert wird als die zweite Variable J definiert.
Wenn zum Beispiel N = 576, kann es in einen Binärwert von N = [10 0100 0000] umgewandelt werden, so dass m = 6 und J = (1001)₂= 9.
3 zeigt eine Entschachtelungsvorrichtung, die eine entgegengesetzte Operation der obigen Verschachtelungsvorrichtung aufweist.
Bezugnehmend auf 3, erzeugt ein Adressgenerator 311 eine Entschachtelungsvorrichtungsspeicheradresse zum Durchführen einer Schreibbetriebsart, indem ein Verschachtelungsvorrichtungsgrößenwert N, eine erste Variable m, eine zweite Variable J und ein Takt empfangen werden. Der Adressgenerator 311 liefert die erzeugte Entschachtelungsvorrichtungsspeicheradresse an einen Entschachtelungsvorrichtungsspeicher 312. Der Entschachtelungsvorrichtungsspeicher 312 speichert die Eingangsdaten gemäß der Schreibadresse, die vom Adressgenerator 311 während einer Schreibbetriebsart geliefert wird, und gibt sequentiell die gespeicherten Daten während einer Lesebetriebsart aus. Ein Zähler 313 zählt den Eingangstakt und liefert den Taktzählwert an den Entschachtelungsvorrichtungsspeicher 312 als einen Leseadresswert.
Die Entschachtelungsvorrichtung weist denselben Aufbau wie die Verschachtelungsvorrichtung auf und weist die entgegengesetzte Operation der Verschachtelungsvorrichtung auf. Das heißt, die Entschachtelungsvorrichtung unterscheidet sich von der Verschachtelungsvorrichtung darin, dass Eingangsdaten im Entschachtelungsvorrichtungsspeicher 312 unter Verwendung des Algorithmus der Gleichung (1) während der Schreibbetriebsart gespeichert werden, und die Daten während der Lesebetriebsart sequentiell gelesen werden. Das heißt, die Entschachtelungsvorrichtung speichert die Daten während der Schreibbetriebsart in der ursprünglichen Sequenz, um die ursprüngliche Sequenz der Daten wiederherzustellen, die vom Sender übertragen werden.
Zur Bequemlichkeit wird die Beschreibung unten nun unter Bezugnahme auf die Verschachtelungsvorrichtung vorgenommen. Es wird auf eine Ausführungsform bezug genommen, die auf das IMT-2000-System angewendet wird, das ein weiteres Mobilkommunikationssystem ist.
Zuerst wird unter Bezugnahme auf die Tabelle 1 unten eine detaillierte Beschreibung hinsichtlich der Verschachtelungsvorrichtungsgröße vorgenommen, die in der Vorwärtsverbindung des 1MT-2000-Systems verwendet wird. Tabelle 1
wobei F-FCH für einen Vorwärtsgrundkanal, F-SCH für einen Vorwärtsergänzungskanal, F-CCCH für einen gemeinsamen Vorwärtssteuerungskanal, F-SYNC CH für eine Vor wärtssynchronisationskanal, F-PCH für einen Vorwärtsrufkanal, und F-DCCH für eine dedizierten Vorwärtssteuerungskanal steht.
Es ist aus Tabelle 1 zu entnehmen, dass im 1MT-2000-System 12 Verschachtelungsvorrichtungsgrößen (N = 12) vorgeschlagen werden, die auf die logischen Vorwärtskanäle angewendet werden, wie durch '0' angezeigt wird. Zum Beispiel verwendet ein Vorwärtsgrundkanal F-FCH (für Datenratensatz 2) Verschachtelungsvorrichtungsgrößen von 144 Bit, 576 Bit und 1152 Bit, wobei ein Rahmen von 5 ms für die 144 Bit Verschachtelungsvorrichtungsgröße verwendet wird.
In Tabelle 2 unter werden die erste Variablen m und die zweite Variable J gezeigt, die für die Verschachtelungsvorrichtungsgrößen der Tabelle 1 berechnet sind.
Tabelle 2
Unter Bezugnahme auf Tabelle 2 wird eine Beschreibung hinsichtlich eines Verfahrens zur Berechnung der ersten und zweiten Variablen für die Verschachtelungsvorrichtungsgröße N = 9216 vorgenommen. Zuerst kann die Verschachtelungsvorrichtungsgröße 9216 als ein Binärwert von N = [10 0100 0000 0000] ausgedrückt werden. Für diesen Binärwert wird die maximale Anzahl aufeinanderfolgenden Null-(0-) Bits vom LSB bis zum MSB berechnet, und dann wird der berechnete Wert als die erste Variable m definiert. Danach werden die anderen abgestrichenen Bits als die aufeinanderfolgenden Null-Bits zusammengestellt und in einen Dezimalwert (1001 = 9₍₁₀₎) umgewandelt. Dieser Dezimalwert wird als die zweite Variable J bezeichnet.
Die Tabellen 3 und 4 unten zeigen beispielhaft die Schreib- bzw. Lesebetriebsart für eine Verschachtelungsvorrichtung mit N = 576.
Tabelle 3
Tabelle 4
In der Schreibbetriebsart werden die Eingangsdatenbits sequentiell im Verschachtelungsvorrichtungsspeicher 212 von einer Adresse 000 zu einer Adresse 574 gespeichert, wie in Tabelle 3 gezeigt. Danach werden in der Lesebetriebsart die Datenbits aus dem Verschachtelungsvorrichtungsspeicher 212 unter Verwendung der Leseadresse ausgegeben, die durch den Adressgenerator 211 erzeugt wird.
Welches Datenbit zum Beispiel ein drittes Ausgangsdatenbit (k = 2) sein wird, wird unter Bezugnahme auf Gleichung (1) beschrieben. Zuerst sind N = 576, m = 6 und J = 9. Daher ist r = 2 mod 9 = 2, und PUC = 2 / 9 = 0. Zusätzlich ist s = BRO(0) = 0. Als Ergebnis ist die schließlich berechnete Adresse ADDRESS_READ = 2 × 2⁶ = 128. In der Schreibbetriebsart der Verschachtelungsvorrichtung, wie in Tabelle 4 gezeigt, wird die Ausgangsadresse durch 1 bis N ausgedrückt. Das heißt, zu allen Ausgangsadressen wird jeweils 1 addiert.
Wie oben beschrieben, hat die Erfindung ein effektives Adresserzeugungsverfahren für verschiedene Verschachtelungsvorrichtungsgrößen vorgeschlagen, die nicht in Form einer Potenz von 2 ausgedrückt werden können. Dies löst das Problem des niedrigen Speichernutzungsgrades der existierenden Verschachtelungsvorrichtung. Zusätzlich ist es möglich, eine Adresse für verschiedene Verschachtelungsvorrichtungsgrößen unter Verwendung eines einzigen Algorithmus zu erzeugen. Daher ist es für den Wirt (oder die CPU) nicht notwendig, getrennte Verschachtelungsregeln für die jeweiligen Verschachtelungsvorrichtungsgrößen zu speichern, wodurch Speicherkapazität gespart wird. Ferner nutzt der Verschachtelungsvorrichtungsspeicher nur die Kapazität, die der Rahmengröße N entspricht, wodurch folglich die Speichernutzung erhöht wird.

Claims

1 Verfahren zum sequentiellen Speichern von N Eingangsbitsymbolen in einem Speicher (212, 312) an einer Adresse von 1 bis N und zum Lesen der gespeicherten Bitsymbole aus dem Speicher (212, 312), das die Schritte umfasst: Bereitstellen einer ersten Variablen m und einer zweiten Variablen J, die die Gleichung N = 2^m× J erfüllen; und Lesen eines K-ten (0 ≤ K ≤ (N-1)) Bitsymbols an einer Adresse, die durch 2^m(K mod J) + BRO(K/J) bestimmt wird, wobei BRO eine Funktion zum Umwandeln eines Binärwertes in einen Dezimalwert durch Bitumkehrung ist.

Verfahren nach Anspruch 1, wobei die erste Variable m die Anzahl aufeinanderfolgender Null-(0-) Bits vom niedrigstwertigen Bit (LSB) aus angibt, wenn die Größe N als ein Binärwert ausgedrückt wird.

Verfahren nach Anspruch 1, wobei die zweite Variable J einen Dezimalwert angibt, der den anderen abgestrichenen Bits als den aufeinanderfolgenden Null-Bits vom LSB aus entspricht, wenn die Größe N als ein Binärwert ausgedrückt wird.

Verfahren nach Anspruch 1, wobei die erste Variable m eine Ganzzahl angibt, die gleich oder kleiner als die Anzahl aufeinanderfolgender Null-Bits vom LSB aus ist, wenn die Größe N als ein Binärwert ausgedrückt ist.

Vorrichtung zum sequentiellen Speichern von Eingangsbitsymbolen einer gegebenen Verschachtelungsvorrichtungsgröße N in einem Speicher (212, 312) an einer Adresse von 1 bis N und Lesen eines Bitsymbols, das an einer Adresse R gespeichert ist, aus dem Speicher, die umfasst: eine Nachschlagtabelle zum Bereitstellen einer ersten Variablen m und einer zweiten Variablen J, die die Gleichung N = 2^m× J erfüllen; und einen Adressgenerator (211, 311) zur Erzeugung einer Leseadresse, die von den ersten und zweiten Variablen m und J abhängt, die von der Nachschlagtabelle bereitgestellt werden, wobei die Leseadresse bestimmt wird durch 2m(K mod J) + BRO(K/J)wobei K (0 ≤ K ≤ (N-1)) eine Lesesequenz bezeichnet, und BRO eine Funktion zum Umwandeln eines Binärwertes in einen Dezimalwert durch Bitumkehrung ist.

Vorrichtung nach Anspruch 5, wobei die erste Variable m die Anzahl aufeinanderfolgender Null-Bits vom LSB aus angibt, wenn N als ein Binärwert ausgedrückt wird.

Vorrichtung nach Anspruch 5, wobei die zweite Variable J einen Dezimalwert angibt, der den anderen abgestrichenen Bits als den aufeinanderfolgenden Null-Bits vom LSB aus entspricht, wenn die Größe N als ein Binärwert ausgedrückt wird.

Vorrichtung nach Anspruch 5, wobei die erste Variable m eine Ganzzahl angibt, die gleich oder kleiner als die Anzahl aufeinanderfolgender Null-Bits vom LSB aus ist, wenn die Größe N als ein Binärwert ausgedrückt ist.