KR100762134B1

KR100762134B1 - 블록 인터리빙을 위한 읽기 주소 발생 방법

Info

Publication number: KR100762134B1
Application number: KR1020040079979A
Authority: KR
Inventors: 김진범
Original assignee: 엘지전자 주식회사
Priority date: 2004-10-07
Filing date: 2004-10-07
Publication date: 2007-10-02
Also published as: KR20060031090A

Abstract

본 발명은 이동통신 시스템의 송신단에서 블록 인터리빙(block interleaving)을 위한 하드웨어 구현을 용이하게 할 수 있는 블록 인터리빙을 위한 읽기 주소 발생 방법에 관한 것이다. 본 발명에 따른 읽기 주소 발생 방법은, 데이터를 열(column) 방향으로 메모리에 썼다가(write) 기 결정된 방법에 의한 순서에 따라 행(row) 방향으로 읽어드리는(read) 블록 인터리빙(incomplete block interleaving) 방법에서의 읽기 주소(read address)의 결정 방법에 있어서, 상기 읽기 주소가 상기 메모리에서 상기 데이터가 쓰여지지 않는 부분에 존재하는 읽기 주소인지를 판단하는 제1단계; 및 상기 읽기 주소가 상기 메모리에서 상기 데이터가 쓰여지지 않는 부분에 존재하는 읽기 주소인 경우에는 상기 기 결정된 방법에 의한 다음 번 순서에 따른 읽기 주소를 결정하는 제2단계를 포함하여 구성됨을 특징으로 한다.

인터리빙, 블록 인터리빙, 쓰기 주소, 읽기 주소, 서브블록

Description

블록 인터리빙을 위한 읽기 주소 발생 방법 {Method of generating read address for block interleaving}

도1은 CDMA-2000 시스템의 송신단에서 F-PDCH(Forward Packet Data Channel)에서 채널 인터리빙(channel interleaving)을 위한 시스템의 블록 구성도임.

도2는 종래기술에 있어서 도1의 각 서브블록 인터리버에 의한 인터리빙에 있어서의 읽기 주소 발생 방법을 설명하기 위한 도면임.

도3은 불완전 블록 인터리빙에 있어서 종래기술에 따른 읽기 주소 예측 방법을 설명하기 위한 절차 흐름도임.

도4는 본 발명의 바람직한 일 실시예에 따른 읽기 주소 예측 방법을 설명하기 위한 절차 흐름도임.

본 발명은 이동통신 시스템에서의 인터리빙(interleaving) 방법에 관한 것이다. 보다 구체적으로는, 이동통신 시스템의 송신단에서 블록 인터리빙(block interleaving)을 위한 하드웨어 구현을 용이하게 할 수 있는 블록 인터리빙을 위한 읽기 주소 발생 방법에 관한 것이다.

무선 이동통신 시스템의 송신단에서는 인터리빙 방법을 사용하여 데이터를 연속적으로 보내지 않고 특정 패턴으로 순서를 바꿔서 보낸다. 인터리빙은 무선링크의 특징 중의 하나인 버스트 에러(burst error)가 발생하는 빈도가 많은 약점을 보완하기 위한 방법으로서, 인터리빙에 의해 버스트 에러를 랜덤 에러(random error)화 할 수 있다.

통신에서 페이딩(fading)에 의해 전송 데이터의 일부분을 한꺼번에 잃어버리는 경우가 종종 발생한다. 이 때 연속적인 데이터를 한꺼번에 잃어버리면 아무리 좋은 에러 정정 코드를 사용한다 하더라도 이 에러를 복구할 수 없다. 반면, 전송 데이터의 시퀀스 중 에러 비트가 드문드문 산재되어 있을 경우는 콘볼루션 코드(convolution code), 터보 코드(turbo code)와 같은 에러 정정 코드를 사용하여 에러를 정정할 수 있다. 현재 일반적으로 사용되고 있는 무선 이동통신 시스템에서는 콘볼루션 코딩이나 터보 코딩을 사용하므로 랜덤 에러를 정정할 수 있다. 따라서, 인터리빙 방법을 사용하여 버스트 에러를 랜덤 에러화시킬 필요가 있는 것이다.

인터리빙은 데이터를 메모리에 썼다가(write) 미리 정해진 규칙에 따라 순서를 다르게 하여 다시 읽어드리는(read) 과정을 의미하므로, 메모리 쓰기 주소(write address) 및 메모리 읽기 주소(read address)의 발생 과정을 필요로 한다.

도1은 CDMA-2000 시스템의 송신단에서 F-PDCH(Forward Packet Data Channel)에서 채널 인터리빙(channel interleaving) 시스템의 블록 구성도이다. 도1에서, 인코더로부터 출력된 심볼은 5개의 서브블록(subblock)으로 디멀티플렉싱(demultiplexing)되어 입력되고, 각 서브블록에 입력된 데이터를 각 서브블록 인터 리버(subblock interleaver)에서 인터리빙한 후에 각 서브블록을 심볼(symbol) 단위로 그룹핑(grouping)함으로써 최종적으로 채널 인터리빙된 데이터 열(data sequence)이 출력된다.

도2는 종래기술에 있어서 도1의 각 서브블록 인터리버에 의한 인터리빙에 있어서의 읽기 주소 발생 방법을 설명하기 위한 도면이다. 도2에서, 입력 데이터는 입력되는 순서대로 세로 방향으로 각 서브블록 인터리버의 메모리에 기록되고(write), 기 결정된 순서대로 가로 방향으로 읽혀진다(read). 동기식 IMT-2000 이동통신 시스템(3GPP2: 3rd Generation Partnership Project 2)에서는 불완전 블록 인터리빙(incomplete block interleaving)을 사용한다. 불완전 블록 인터리빙이라 함은 인터리빙을 위한 메모리의 크기가 메모리에 쓰여지는 데이터의 크기가 동일하지 않아 메모리에 데이터가 쓰이지 않는 부분이 생기는 것을 의미한다. 즉, 도1에서, 메모리의 크기는 512 비트인데 메모리에 쓰이는 데이터의 크기는 408 비트이기 때문에 메모리의 'A' 부분에는 데이터가 쓰이지 않고 빈 공간으로 남는다.

불완전 블록 인터리빙에 있어서는 메모리에 데이터를 쓰고 난 후에 기 결정된 순서대로 읽는 과정에서 데이터가 쓰이지 않은 부분(도1에서 'A' 부분)의 읽기 주소(read address)를 예측하여 그 부분은 읽지 않아야 한다. 도3은 불완전 블록 인터리빙에 있어서 종래기술에 따른 읽기 주소 발생 방법을 설명하기 위한 절차 흐름도이다.

도3을 참조하여 설명하면, 우선 서브블록 파라미터(subblock parameter) 값 m, J를 결정한다[S21]. m, J는 인코더 패킷 크기(endcoder packet size)에 따라 결 정되는 값으로서, 표1과 같이 결정할 수 있다. 표1에서 N_t은 서브블록 인터리버의 메모리에 쓰이는 데이터의 크기로서 인코더 패킷 크기와 동일한 값이다.

인코더 패킷 크기	서브블록 인터리버 파라미터
인코더 패킷 크기	N_t	m	J
408	408	7	4
792	792	8	4
1,560	1,560	9	4
2,328	2,328	10	3
3,096	3,096	10	4
3,864	3,864	11	2

다음으로 인덱스(index) 값 i, k를 '0'으로 초기화한다[S22]. i 및 k는 각각 읽기 주소 A_i 및 임시 읽기 주소 T_k의 인덱스이다.

다음으로 임시 읽기 주소 T_k를 계산한다[S23]. 임시 읽기 주소 T_k는 메모리에 쓰인 데이터를 읽기 위한 기 결정된 방법에 따라 계산된다. 수학식1은 동기식 IMT-2000 이동통신 시스템(3GPP2: 3rd Generation Partnership Project 2)의 표준에서 채택된 식이다.

(여기서,BRO_m(y)는 y를 이진수로 변환한 후 각 자리수의 비트 값을 역전시켜 형성된 m 비트의 값(the bit-reversed m-bit value of y)이고(예를 들어, BRO₃(6)=3), 는 k를 j로 나눈 값에서 소수점 이하를 버린 값을 의미함.)

계산된 T_k 값을 N_t와 비교하여[S24], T_k 값이 N_t보다 작으면, 실제 읽기 주소 A_i = T_k로 하고[S25], i와 k는 '1'씩 증가시킨다[S26]. T_k 값이 N_t보다 크면 k만 '1' 증가시키고 T_k 값을 계산한다. 모든 A_i를 얻을 때까지 상기 과정을 반복한다.

상기 과정의 이해의 편의를 위해 예를 들어 설명하면 다음과 같다. N_t=408, m=7, J=4인 경우의 예를 들기로 한다.

k=0 이면, T₀ = 128(0) + BRO₇(0) = 0 이므로 A₀ = 0

k=1 이면, T₁ = 128(1) + BRO₇(0) = 128 이므로 A₁ = 128

k=2 이면, T₂ = 128(2) + BRO₇(0) = 256 이므로 A₂ = 256

k=3 이면, T₃ = 128(3) + BRO₇(0) = 384 이므로 A₃ = 384

k=4 이면, T₄ = 128(0) + BRO₇(1) = 63 이므로 A₄ = 64

k=5 이면, T₅ = 128(1) + BRO₇(1) = 192 이므로 A₅ = 192

k=6 이면, T₆ = 128(2) + BRO₇(1) = 320 이므로 A₆ = 320

k=7 이면, T₇ = 128(3) + BRO₇(1) = 448 > 408 이므로 k만 '1' 증가시킨다.

k=8 이면, T₈ = 128(0) + BRO₇(2) = 32 이므로 A₇ = 32

k=9 이면, T₉ = 128(1) + BRO₇(2) = 160 이므로 A₈ = 160

상기한 바와 같은 방법으로 A₄₀₇까지 계속 반복 계산하면 되고, 읽기 주소를 모두 발생시킨 후에 발생된 읽기 주소를 이용하여 기 결정된 순서에 따라 각 서브블록을 심볼 단위로 그룹핑함으로써 최종적으로 채널 인터리빙된 데이터 열이 출력된다

상기한 바와 같은 종래기술에 있어서는 F-PDCH의 서브블록 인터리버의 읽기 주소(read address) A_i를 계산하기 위해 T_k를 계산하고 이를 N_t와 비교해서 T_k가 크면 한 번 더 계산을 반복해야 A_i를 얻을 수 있다. 이 과정을 하드웨어로 구현할 때 효율적이지 못할 뿐만 아니라, T_k 계산을 한 번 더 하면 A_i 를 계산하는데 걸리는 시간이 그 만큼 늘어나게 되고 A_i가 계산되어 나오는 시점 또한 일관적이지 못한 문제점이 있다.

본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 이동통신 시스템의 송신단에서 블록 인터리빙(block interleaving)의 하드웨어 구현을 용이하게 할 수 있는 블록 인터리빙을 위한 읽기 주소 발생 방법을 제공하는 것이다.

본 발명의 일 양상으로서, 본 발명에 따른 읽기 주소 발생 방법은, 데이터를 열(column) 방향으로 메모리에 썼다가(write) 특정 알고리즘에 따라 행(row) 방향으로 읽어드리는(read) 블록 인터리빙(block interleaving)에서의 읽기 주소(read address)의 발생 방법에 있어서, i 번째 읽기 주소(A_i)를 결정하기 위해 상기 특정 알고리즘에 따라 결정되는 k 번째 임시 읽기 주소(T_k)가 상기 메모리에서 데이터가 쓰여지지 않는 부분에 존재하는 읽기 주소인지를 판단하는 제1단계와, 상기 k 번째 임시 읽기 주소(T_k)가 상기 메모리에서 데이터가 쓰여지지 않는 부분에 존재하는 읽기 주소인 경우에는 상기 특정 알고리즘에 의해 결정되는 (k+1) 번째 임시 읽기 주소(T_k+1)를 상기 i 번째 읽기 주소(A_i)로 결정하는 제2단계를 포함하여 구성됨을 특징으로 한다.

본 발명의 다른 양상으로서, 본 발명에 따른 읽기 주소 발생 방법은, 데이터를 열(column) 방향으로 메모리에 썼다가(write) 다음의 식,

(여기서, k는 T_k의 인덱스이고, m 및 J는 서브블록 파라미터이며, BRO_m(y)는 y를 이진수로 변환한 후 각 자리수의 비트 값을 역전시켜 형성된 m 비트의 값(the bit-reversed m-bit value of y)이며,

는 k를 J로 나눈 값에서 소수점 이하를 버린 값을 의미함.)

에 의한 임시 읽기 주소(T_k, tentative read address)를 이용하여 행(row) 방향으로 읽어드리는(read) 블록 인터리빙(block interleaving) 방법에서의 읽기 주소(A_i, read address)의 결정 방법에 있어서,

임의의 인덱스 k에 대하여 T_k ≥ N_t 인지를 판단하는 제1단계(여기서, N_t는 인코더 패킷 크기와 동일한 값임.); 및 상기 임의의 인덱스 k에 대하여 T_k ≥ N_t 인 경우에 상기 읽기 주소 A_i를 다음의 식,

에 의해 결정하는 제2단계를 포함하여 구성됨을 특징으로 한다.

이하에서 첨부된 도면을 참조하여 설명되는 본 발명의 바람직한 일 실시예에 의해 본 발명의 구성, 작용, 효과 및 다른 특징들이 명확해 질 수 있을 것이다. 도4는 본 발명의 바람직한 일 실시예에 따른 읽기 주소 발생 방법을 설명하기 위한 절차 흐름도이다.

본 발명의 기술적 특징은 블록 인터리빙(block interleaving) 방법에서 읽기 주소(read address)를 발생시키기 위해 도2의 'A'부분(T_k ≥ N_t 인 인덱스)을 미리 예측하는 동작을 수행함으로서 종래기술에서 처럼 한 번 더 계산을 반복하는 것을 회피하여 블록 인터리버의 하드웨어 구성을 간편하게 하는 것이다.

도4를 참조하여 설명하면, 우선 서브블록 파라미터(subblock parameter) 값 m, J를 결정한다[S31]. m, J는 인코더 패킷 크기(endcoder packet size)에 따라 결정되는 값으로서, 상기 표1과 같이 결정될 수 있다. 다음으로 인덱스(index) 값 i, k를 '0'으로 초기화한다[S32]. i 및 k는 각각 읽기 주소 A_i 및 임시 읽기 주소(tentative read address) T_k의 인덱스이다.

다음으로 k=(J×n-1) 인지를 판단한다[S33]. 여기서, n은 1 이상 2^m-1 까지의 정수이다. 도2에 도시된 바와 같이, T_k ≥ N_t 인 영역은 k=(J×n-1) = 4×n-1 인 인덱스에서만 나타나므로, k=(J×n-1) 인지를 판단하여, k=(J×n-1) 가 아닌 영역에서는 읽기 주소 A_i 가 수학식1에 의해 결정되는 임시 읽기 주소 T_k와 동일하게 결 정된다[S34]. 즉, A_i는 다음의 수학식2에 의해 계산된다.

k=(J×n-1) 인 경우에는 T_k ≥ N_t 인지를 계산해야 한다[S35]. T_k ≥ N_t 이기 위해서는,

이어야 한다. 즉,

이어야 하므로, 결과적으로

가 만족되면 T_k ≥ N_t 인 영역(도1에서 'A' 부분)이 된다.

가 만족되지 않으면, T_k ≥ N_t 인 영역이 아니므로, 상기 수학식 2에 의해 읽기 주소 A_i를 결정한다[S34].

인 영역에 있어서, 종래기술에서는 k를 '1' 증가시키고 다시 같은 계산을 해주어야 하지만, 도1에 도시된 바와 같이, 다음 읽기 주소의 인덱스 k = J×n 이므로 2^m(kmodJ)=0 이 되어 읽기 주소 A_i는 다음의 수학식 3에 의해 계산된다[S36].

k=0 이면, T₀ = 128(0) + BRO₇(0) = 0 이므로 A₀ = 0

k=1 이면, T₁ = 128(1) + BRO₇(0) = 128 이므로 A₁ = 128

k=2 이면, T₂ = 128(2) + BRO₇(0) = 256 이므로 A₂ = 256

k=3 이면, k = 4n-1이므로

인가를 계산해 본다. 408 - 128(3) > BRO₇(0)이 되므로 종래와 같은 계산을 하여 A₃ = 128(3) + BRO₇(0) = 384 이므로 A₃ = 384

k=4 이면, T₄ = 128(0) + BRO₇(1) = 63 이므로 A₄ = 64

k=5 이면, T₅ = 128(1) + BRO₇(1) = 192 이므로 A₅ = 192

k=6 이면, T₆ = 128(2) + BRO₇(1) = 320 이므로 A₆ = 320

k=7 이면, k = 4n-1이므로

인가를 계산해 본다. 408 - 128(3) < BRO₇(1)이 되고 이는 T_k ≥ N_t 인 영역이므로

이다. 즉, A₇ = BRO₇(2) = 32 가 된다.

k=8 이면, T₈ = 128(0) + BRO₇(2) = 32 이므로 A₇ = 32

k=9 이면, T₉ = 128(1) + BRO₇(2) = 160 이므로 A₈ = 160

상기한 바와 같은 방법으로 A₄₀₇까지 계속 반복하여 계산한다. 읽기 주소가 A₄₀₇까지 계산되면, 계산된 상기 읽기 주소의 순서에 따라 데이터를 읽음으로써 블록 인터리빙을 수행할 수 있다.

본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

본 발명에 따르면 이동통신 시스템의 송신단에서 서브블록 인터리버의 읽기 주소를 미리 예측함으로써 종래기술에 있어 한 번 더 계산해야 하기 때문에 초래될 수 있는 구현상의 복잡함을 줄이고, 일정한 시간에 읽기 주소를 얻을 수 있어 하드웨어 구현을 용이하게 할 수 있는 효과가 있다.

Claims

데이터를 열(column) 방향으로 메모리에 썼다가(write) 특정 알고리즘에 따라 행(row) 방향으로 읽어드리는(read) 블록 인터리빙(block interleaving)에서의 읽기 주소(read address)의 발생 방법에 있어서,

i 번째 읽기 주소(A_i)를 결정하기 위해 상기 특정 알고리즘에 따라 결정되는 k 번째 임시 읽기 주소(T_k)가 상기 메모리에서 데이터가 쓰여지지 않는 부분에 존재하는 읽기 주소인지를 판단하는 제1단계; 및

상기 k 번째 임시 읽기 주소(T_k)가 상기 메모리에서 데이터가 쓰여지지 않는 부분에 존재하는 읽기 주소인 경우에는 상기 특정 알고리즘에 의해 결정되는 (k+1) 번째 임시 읽기 주소(T_k+1)를 상기 i 번째 읽기 주소(A_i)로 결정하는 제2단계를 포함하는 읽기 주소 발생 방법.
제1항에 있어서, 상기 제1단계는,

상기 k 번째 임시 읽기 주소(T_k)가 데이터가 쓰여지지 않는 부분이 존재하는 열에 존재하는 읽기 주소인지를 판단하는 단계와;

상기 k 번째 임시 읽기 주소(T_k)가 상기 데이터가 쓰여지지 않는 부분이 존재하는 열에 존재하는 읽기 주소일 경우에는, 상기 k 번째 임시 읽기 주소(T_k)가 상기 데이터가 쓰여지지 않는 부분에 존재하는 읽기 주소인지를 판단하는 단계로 구성되는 것을 특징으로 하는 읽기 주소 발생 방법.
데이터를 열(column) 방향으로 메모리에 썼다가(write) 다음의 식에 의한 임시 읽기 주소(T_k, tentative read address)를 이용하여 행(row) 방향으로 읽어드리는(read) 블록 인터리빙(block interleaving) 방법에서의 읽기 주소(A_i, read address)의 발생 방법에 있어서,

(여기서, k는 T_k의 인덱스이고, m 및 J는 서브블록 파라미터이며, BRO_m(y)는 y를 이진수로 변환한 후 각 자리수의 비트 값을 역전시켜 형성된 m 비트의 값(the bit-reversed m-bit value of y)이며,
는 k를 J로 나눈 값에서 소수점 이하를 버린 값을 의미함.)

임의의 인덱스 k에 대하여 T_k ≥ N_t 인지를 판단하는 제1단계(여기서, N_t는 인코더 패킷 크기와 동일한 값임.); 및

상기 임의의 인덱스 k에 대하여 T_k ≥ N_t 인 경우에 상기 읽기 주소 A_i를 다음의 식,
에 의해 결정하는 제2단계를 포함하는 읽기 주소 발생 방법.
제3항에 있어서, 상기 제1단계는,

상기 임의의 인덱스 k에 대하여 k=(J×n-1) 인지를 판단하는 단계와(여기서, n은 1 이상 2^m-1 까지의 정수임);

상기 임의의 인덱스 k에 대하여 k=(J×n-1) 인 경우
를 만족하면 T_k ≥ N_t 인 경우로 판단하는 단계로 구성되는 것을 특징으로 하는 읽기 주소 발생 방법.
제3항에 있어서,

상기 임의의 인덱스 k에 대하여 T_k ≥ N_t 이 아닌 경우, 읽기 주소 A_i는 다음의 식,

에 의해 결정되는 것을 특징으로 하는 읽기 주소 발생 방법.