KR100762134B1 - 블록 인터리빙을 위한 읽기 주소 발생 방법 - Google Patents

블록 인터리빙을 위한 읽기 주소 발생 방법 Download PDF

Info

Publication number
KR100762134B1
KR100762134B1 KR1020040079979A KR20040079979A KR100762134B1 KR 100762134 B1 KR100762134 B1 KR 100762134B1 KR 1020040079979 A KR1020040079979 A KR 1020040079979A KR 20040079979 A KR20040079979 A KR 20040079979A KR 100762134 B1 KR100762134 B1 KR 100762134B1
Authority
KR
South Korea
Prior art keywords
read address
data
written
memory
block interleaving
Prior art date
Application number
KR1020040079979A
Other languages
English (en)
Other versions
KR20060031090A (ko
Inventor
김진범
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040079979A priority Critical patent/KR100762134B1/ko
Publication of KR20060031090A publication Critical patent/KR20060031090A/ko
Application granted granted Critical
Publication of KR100762134B1 publication Critical patent/KR100762134B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0018—Arrangements at the transmitter end

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 이동통신 시스템의 송신단에서 블록 인터리빙(block interleaving)을 위한 하드웨어 구현을 용이하게 할 수 있는 블록 인터리빙을 위한 읽기 주소 발생 방법에 관한 것이다. 본 발명에 따른 읽기 주소 발생 방법은, 데이터를 열(column) 방향으로 메모리에 썼다가(write) 기 결정된 방법에 의한 순서에 따라 행(row) 방향으로 읽어드리는(read) 블록 인터리빙(incomplete block interleaving) 방법에서의 읽기 주소(read address)의 결정 방법에 있어서, 상기 읽기 주소가 상기 메모리에서 상기 데이터가 쓰여지지 않는 부분에 존재하는 읽기 주소인지를 판단하는 제1단계; 및 상기 읽기 주소가 상기 메모리에서 상기 데이터가 쓰여지지 않는 부분에 존재하는 읽기 주소인 경우에는 상기 기 결정된 방법에 의한 다음 번 순서에 따른 읽기 주소를 결정하는 제2단계를 포함하여 구성됨을 특징으로 한다.
인터리빙, 블록 인터리빙, 쓰기 주소, 읽기 주소, 서브블록

Description

블록 인터리빙을 위한 읽기 주소 발생 방법 {Method of generating read address for block interleaving}
도1은 CDMA-2000 시스템의 송신단에서 F-PDCH(Forward Packet Data Channel)에서 채널 인터리빙(channel interleaving)을 위한 시스템의 블록 구성도임.
도2는 종래기술에 있어서 도1의 각 서브블록 인터리버에 의한 인터리빙에 있어서의 읽기 주소 발생 방법을 설명하기 위한 도면임.
도3은 불완전 블록 인터리빙에 있어서 종래기술에 따른 읽기 주소 예측 방법을 설명하기 위한 절차 흐름도임.
도4는 본 발명의 바람직한 일 실시예에 따른 읽기 주소 예측 방법을 설명하기 위한 절차 흐름도임.
본 발명은 이동통신 시스템에서의 인터리빙(interleaving) 방법에 관한 것이다. 보다 구체적으로는, 이동통신 시스템의 송신단에서 블록 인터리빙(block interleaving)을 위한 하드웨어 구현을 용이하게 할 수 있는 블록 인터리빙을 위한 읽기 주소 발생 방법에 관한 것이다.
무선 이동통신 시스템의 송신단에서는 인터리빙 방법을 사용하여 데이터를 연속적으로 보내지 않고 특정 패턴으로 순서를 바꿔서 보낸다. 인터리빙은 무선링크의 특징 중의 하나인 버스트 에러(burst error)가 발생하는 빈도가 많은 약점을 보완하기 위한 방법으로서, 인터리빙에 의해 버스트 에러를 랜덤 에러(random error)화 할 수 있다.
통신에서 페이딩(fading)에 의해 전송 데이터의 일부분을 한꺼번에 잃어버리는 경우가 종종 발생한다. 이 때 연속적인 데이터를 한꺼번에 잃어버리면 아무리 좋은 에러 정정 코드를 사용한다 하더라도 이 에러를 복구할 수 없다. 반면, 전송 데이터의 시퀀스 중 에러 비트가 드문드문 산재되어 있을 경우는 콘볼루션 코드(convolution code), 터보 코드(turbo code)와 같은 에러 정정 코드를 사용하여 에러를 정정할 수 있다. 현재 일반적으로 사용되고 있는 무선 이동통신 시스템에서는 콘볼루션 코딩이나 터보 코딩을 사용하므로 랜덤 에러를 정정할 수 있다. 따라서, 인터리빙 방법을 사용하여 버스트 에러를 랜덤 에러화시킬 필요가 있는 것이다.
인터리빙은 데이터를 메모리에 썼다가(write) 미리 정해진 규칙에 따라 순서를 다르게 하여 다시 읽어드리는(read) 과정을 의미하므로, 메모리 쓰기 주소(write address) 및 메모리 읽기 주소(read address)의 발생 과정을 필요로 한다.
도1은 CDMA-2000 시스템의 송신단에서 F-PDCH(Forward Packet Data Channel)에서 채널 인터리빙(channel interleaving) 시스템의 블록 구성도이다. 도1에서, 인코더로부터 출력된 심볼은 5개의 서브블록(subblock)으로 디멀티플렉싱(demultiplexing)되어 입력되고, 각 서브블록에 입력된 데이터를 각 서브블록 인터 리버(subblock interleaver)에서 인터리빙한 후에 각 서브블록을 심볼(symbol) 단위로 그룹핑(grouping)함으로써 최종적으로 채널 인터리빙된 데이터 열(data sequence)이 출력된다.
도2는 종래기술에 있어서 도1의 각 서브블록 인터리버에 의한 인터리빙에 있어서의 읽기 주소 발생 방법을 설명하기 위한 도면이다. 도2에서, 입력 데이터는 입력되는 순서대로 세로 방향으로 각 서브블록 인터리버의 메모리에 기록되고(write), 기 결정된 순서대로 가로 방향으로 읽혀진다(read). 동기식 IMT-2000 이동통신 시스템(3GPP2: 3rd Generation Partnership Project 2)에서는 불완전 블록 인터리빙(incomplete block interleaving)을 사용한다. 불완전 블록 인터리빙이라 함은 인터리빙을 위한 메모리의 크기가 메모리에 쓰여지는 데이터의 크기가 동일하지 않아 메모리에 데이터가 쓰이지 않는 부분이 생기는 것을 의미한다. 즉, 도1에서, 메모리의 크기는 512 비트인데 메모리에 쓰이는 데이터의 크기는 408 비트이기 때문에 메모리의 'A' 부분에는 데이터가 쓰이지 않고 빈 공간으로 남는다.
불완전 블록 인터리빙에 있어서는 메모리에 데이터를 쓰고 난 후에 기 결정된 순서대로 읽는 과정에서 데이터가 쓰이지 않은 부분(도1에서 'A' 부분)의 읽기 주소(read address)를 예측하여 그 부분은 읽지 않아야 한다. 도3은 불완전 블록 인터리빙에 있어서 종래기술에 따른 읽기 주소 발생 방법을 설명하기 위한 절차 흐름도이다.
도3을 참조하여 설명하면, 우선 서브블록 파라미터(subblock parameter) 값 m, J를 결정한다[S21]. m, J는 인코더 패킷 크기(endcoder packet size)에 따라 결 정되는 값으로서, 표1과 같이 결정할 수 있다. 표1에서 Nt은 서브블록 인터리버의 메모리에 쓰이는 데이터의 크기로서 인코더 패킷 크기와 동일한 값이다.
인코더 패킷 크기 서브블록 인터리버 파라미터
Nt m J
408 408 7 4
792 792 8 4
1,560 1,560 9 4
2,328 2,328 10 3
3,096 3,096 10 4
3,864 3,864 11 2
다음으로 인덱스(index) 값 i, k를 '0'으로 초기화한다[S22]. i 및 k는 각각 읽기 주소 Ai 및 임시 읽기 주소 Tk의 인덱스이다.
다음으로 임시 읽기 주소 Tk를 계산한다[S23]. 임시 읽기 주소 Tk는 메모리에 쓰인 데이터를 읽기 위한 기 결정된 방법에 따라 계산된다. 수학식1은 동기식 IMT-2000 이동통신 시스템(3GPP2: 3rd Generation Partnership Project 2)의 표준에서 채택된 식이다.
Figure 112006057844413-pat00025
Figure 112006057844413-pat00026
(여기서,BROm(y)는 y를 이진수로 변환한 후 각 자리수의 비트 값을 역전시켜 형성된 m 비트의 값(the bit-reversed m-bit value of y)이고(예를 들어, BRO3(6)=3), 는 k를 j로 나눈 값에서 소수점 이하를 버린 값을 의미함.)
계산된 Tk 값을 Nt와 비교하여[S24], Tk 값이 Nt보다 작으면, 실제 읽기 주소 Ai = Tk로 하고[S25], i와 k는 '1'씩 증가시킨다[S26]. Tk 값이 Nt 보다 크면 k만 '1' 증가시키고 Tk 값을 계산한다. 모든 Ai를 얻을 때까지 상기 과정을 반복한다.
상기 과정의 이해의 편의를 위해 예를 들어 설명하면 다음과 같다. Nt=408, m=7, J=4인 경우의 예를 들기로 한다.
k=0 이면, T0 = 128(0) + BRO7(0) = 0 이므로 A0 = 0
k=1 이면, T1 = 128(1) + BRO7(0) = 128 이므로 A1 = 128
k=2 이면, T2 = 128(2) + BRO7(0) = 256 이므로 A2 = 256
k=3 이면, T3 = 128(3) + BRO7(0) = 384 이므로 A3 = 384
k=4 이면, T4 = 128(0) + BRO7(1) = 63 이므로 A4 = 64
k=5 이면, T5 = 128(1) + BRO7(1) = 192 이므로 A5 = 192
k=6 이면, T6 = 128(2) + BRO7(1) = 320 이므로 A6 = 320
k=7 이면, T7 = 128(3) + BRO7(1) = 448 > 408 이므로 k만 '1' 증가시킨다.
k=8 이면, T8 = 128(0) + BRO7(2) = 32 이므로 A7 = 32
k=9 이면, T9 = 128(1) + BRO7(2) = 160 이므로 A8 = 160
상기한 바와 같은 방법으로 A407까지 계속 반복 계산하면 되고, 읽기 주소를 모두 발생시킨 후에 발생된 읽기 주소를 이용하여 기 결정된 순서에 따라 각 서브블록을 심볼 단위로 그룹핑함으로써 최종적으로 채널 인터리빙된 데이터 열이 출력된다
상기한 바와 같은 종래기술에 있어서는 F-PDCH의 서브블록 인터리버의 읽기 주소(read address) Ai를 계산하기 위해 Tk를 계산하고 이를 Nt와 비교해서 Tk가 크면 한 번 더 계산을 반복해야 Ai를 얻을 수 있다. 이 과정을 하드웨어로 구현할 때 효율적이지 못할 뿐만 아니라, Tk 계산을 한 번 더 하면 Ai 를 계산하는데 걸리는 시간이 그 만큼 늘어나게 되고 Ai가 계산되어 나오는 시점 또한 일관적이지 못한 문제점이 있다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 이동통신 시스템의 송신단에서 블록 인터리빙(block interleaving)의 하드웨어 구현을 용이하게 할 수 있는 블록 인터리빙을 위한 읽기 주소 발생 방법을 제공하는 것이다.
본 발명의 일 양상으로서, 본 발명에 따른 읽기 주소 발생 방법은, 데이터를 열(column) 방향으로 메모리에 썼다가(write) 특정 알고리즘에 따라 행(row) 방향으로 읽어드리는(read) 블록 인터리빙(block interleaving)에서의 읽기 주소(read address)의 발생 방법에 있어서, i 번째 읽기 주소(Ai)를 결정하기 위해 상기 특정 알고리즘에 따라 결정되는 k 번째 임시 읽기 주소(Tk)가 상기 메모리에서 데이터가 쓰여지지 않는 부분에 존재하는 읽기 주소인지를 판단하는 제1단계와, 상기 k 번째 임시 읽기 주소(Tk)가 상기 메모리에서 데이터가 쓰여지지 않는 부분에 존재하는 읽기 주소인 경우에는 상기 특정 알고리즘에 의해 결정되는 (k+1) 번째 임시 읽기 주소(Tk+1)를 상기 i 번째 읽기 주소(Ai)로 결정하는 제2단계를 포함하여 구성됨을 특징으로 한다.
본 발명의 다른 양상으로서, 본 발명에 따른 읽기 주소 발생 방법은, 데이터를 열(column) 방향으로 메모리에 썼다가(write) 다음의 식,
Figure 112006057844413-pat00027
(여기서, k는 Tk의 인덱스이고, m 및 J는 서브블록 파라미터이며, BROm(y)는 y를 이진수로 변환한 후 각 자리수의 비트 값을 역전시켜 형성된 m 비트의 값(the bit-reversed m-bit value of y)이며,
Figure 112006057844413-pat00028
는 k를 J로 나눈 값에서 소수점 이하를 버린 값을 의미함.)
에 의한 임시 읽기 주소(Tk, tentative read address)를 이용하여 행(row) 방향으로 읽어드리는(read) 블록 인터리빙(block interleaving) 방법에서의 읽기 주소(Ai, read address)의 결정 방법에 있어서,
임의의 인덱스 k에 대하여 Tk ≥ Nt 인지를 판단하는 제1단계(여기서, Nt는 인코더 패킷 크기와 동일한 값임.); 및 상기 임의의 인덱스 k에 대하여 Tk ≥ Nt 인 경우에 상기 읽기 주소 Ai를 다음의 식,
Figure 112006057844413-pat00029
에 의해 결정하는 제2단계를 포함하여 구성됨을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 설명되는 본 발명의 바람직한 일 실시예에 의해 본 발명의 구성, 작용, 효과 및 다른 특징들이 명확해 질 수 있을 것이다. 도4는 본 발명의 바람직한 일 실시예에 따른 읽기 주소 발생 방법을 설명하기 위한 절차 흐름도이다.
본 발명의 기술적 특징은 블록 인터리빙(block interleaving) 방법에서 읽기 주소(read address)를 발생시키기 위해 도2의 'A'부분(Tk ≥ Nt 인 인덱스)을 미리 예측하는 동작을 수행함으로서 종래기술에서 처럼 한 번 더 계산을 반복하는 것을 회피하여 블록 인터리버의 하드웨어 구성을 간편하게 하는 것이다.
도4를 참조하여 설명하면, 우선 서브블록 파라미터(subblock parameter) 값 m, J를 결정한다[S31]. m, J는 인코더 패킷 크기(endcoder packet size)에 따라 결정되는 값으로서, 상기 표1과 같이 결정될 수 있다. 다음으로 인덱스(index) 값 i, k를 '0'으로 초기화한다[S32]. i 및 k는 각각 읽기 주소 Ai 및 임시 읽기 주소(tentative read address) Tk의 인덱스이다.
다음으로 k=(J×n-1) 인지를 판단한다[S33]. 여기서, n은 1 이상 2m-1 까지의 정수이다. 도2에 도시된 바와 같이, Tk ≥ Nt 인 영역은 k=(J×n-1) = 4×n-1 인 인덱스에서만 나타나므로, k=(J×n-1) 인지를 판단하여, k=(J×n-1) 가 아닌 영역에서는 읽기 주소 Ai 가 수학식1에 의해 결정되는 임시 읽기 주소 Tk와 동일하게 결 정된다[S34]. 즉, Ai는 다음의 수학식2에 의해 계산된다.
Figure 112006057844413-pat00030
k=(J×n-1) 인 경우에는 Tk ≥ Nt 인지를 계산해야 한다[S35]. Tk ≥ Nt 이기 위해서는,
Figure 112006057844413-pat00031
이어야 한다. 즉,
Figure 112006057844413-pat00032
이어야 하므로, 결과적으로
Figure 112006057844413-pat00033
가 만족되면 Tk ≥ Nt 인 영역(도1에서 'A' 부분)이 된다.
Figure 112006057844413-pat00034
가 만족되지 않으면, Tk ≥ Nt 인 영역이 아니므로, 상기 수학식 2에 의해 읽기 주소 Ai를 결정한다[S34].
Figure 112006057844413-pat00035
인 영역에 있어서, 종래기술에서는 k를 '1' 증가시키고 다시 같은 계산을 해주어야 하지만, 도1에 도시된 바와 같이, 다음 읽기 주소의 인덱스 k = J×n 이므로 2m(kmodJ)=0 이 되어 읽기 주소 Ai는 다음의 수학식 3에 의해 계산된다[S36].
Figure 112006057844413-pat00036
상기 과정의 이해의 편의를 위해 예를 들어 설명하면 다음과 같다. Nt=408, m=7, J=4인 경우의 예를 들기로 한다.
k=0 이면, T0 = 128(0) + BRO7(0) = 0 이므로 A0 = 0
k=1 이면, T1 = 128(1) + BRO7(0) = 128 이므로 A1 = 128
k=2 이면, T2 = 128(2) + BRO7(0) = 256 이므로 A2 = 256
k=3 이면, k = 4n-1이므로
Figure 112006057844413-pat00037
인가를 계산해 본다. 408 - 128(3) > BRO7(0)이 되므로 종래와 같은 계산을 하여 A3 = 128(3) + BRO7(0) = 384 이므로 A3 = 384
k=4 이면, T4 = 128(0) + BRO7(1) = 63 이므로 A4 = 64
k=5 이면, T5 = 128(1) + BRO7(1) = 192 이므로 A5 = 192
k=6 이면, T6 = 128(2) + BRO7(1) = 320 이므로 A6 = 320
k=7 이면, k = 4n-1이므로
Figure 112006057844413-pat00038
인가를 계산해 본다. 408 - 128(3) < BRO7(1)이 되고 이는 Tk ≥ Nt 인 영역이므로
Figure 112006057844413-pat00039
이다. 즉, A7 = BRO7(2) = 32 가 된다.
k=8 이면, T8 = 128(0) + BRO7(2) = 32 이므로 A7 = 32
k=9 이면, T9 = 128(1) + BRO7(2) = 160 이므로 A8 = 160
상기한 바와 같은 방법으로 A407까지 계속 반복하여 계산한다. 읽기 주소가 A407까지 계산되면, 계산된 상기 읽기 주소의 순서에 따라 데이터를 읽음으로써 블록 인터리빙을 수행할 수 있다.
본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
본 발명에 따르면 이동통신 시스템의 송신단에서 서브블록 인터리버의 읽기 주소를 미리 예측함으로써 종래기술에 있어 한 번 더 계산해야 하기 때문에 초래될 수 있는 구현상의 복잡함을 줄이고, 일정한 시간에 읽기 주소를 얻을 수 있어 하드웨어 구현을 용이하게 할 수 있는 효과가 있다.

Claims (5)

  1. 데이터를 열(column) 방향으로 메모리에 썼다가(write) 특정 알고리즘에 따라 행(row) 방향으로 읽어드리는(read) 블록 인터리빙(block interleaving)에서의 읽기 주소(read address)의 발생 방법에 있어서,
    i 번째 읽기 주소(Ai)를 결정하기 위해 상기 특정 알고리즘에 따라 결정되는 k 번째 임시 읽기 주소(Tk)가 상기 메모리에서 데이터가 쓰여지지 않는 부분에 존재하는 읽기 주소인지를 판단하는 제1단계; 및
    상기 k 번째 임시 읽기 주소(Tk)가 상기 메모리에서 데이터가 쓰여지지 않는 부분에 존재하는 읽기 주소인 경우에는 상기 특정 알고리즘에 의해 결정되는 (k+1) 번째 임시 읽기 주소(Tk+1)를 상기 i 번째 읽기 주소(Ai)로 결정하는 제2단계를 포함하는 읽기 주소 발생 방법.
  2. 제1항에 있어서, 상기 제1단계는,
    상기 k 번째 임시 읽기 주소(Tk)가 데이터가 쓰여지지 않는 부분이 존재하는 열에 존재하는 읽기 주소인지를 판단하는 단계와;
    상기 k 번째 임시 읽기 주소(Tk)가 상기 데이터가 쓰여지지 않는 부분이 존재하는 열에 존재하는 읽기 주소일 경우에는, 상기 k 번째 임시 읽기 주소(Tk)가 상기 데이터가 쓰여지지 않는 부분에 존재하는 읽기 주소인지를 판단하는 단계로 구성되는 것을 특징으로 하는 읽기 주소 발생 방법.
  3. 데이터를 열(column) 방향으로 메모리에 썼다가(write) 다음의 식에 의한 임시 읽기 주소(Tk, tentative read address)를 이용하여 행(row) 방향으로 읽어드리는(read) 블록 인터리빙(block interleaving) 방법에서의 읽기 주소(Ai, read address)의 발생 방법에 있어서,
    Figure 112006057844413-pat00040
    (여기서, k는 Tk의 인덱스이고, m 및 J는 서브블록 파라미터이며, BROm(y)는 y를 이진수로 변환한 후 각 자리수의 비트 값을 역전시켜 형성된 m 비트의 값(the bit-reversed m-bit value of y)이며,
    Figure 112006057844413-pat00041
    는 k를 J로 나눈 값에서 소수점 이하를 버린 값을 의미함.)
    임의의 인덱스 k에 대하여 Tk ≥ Nt 인지를 판단하는 제1단계(여기서, Nt는 인코더 패킷 크기와 동일한 값임.); 및
    상기 임의의 인덱스 k에 대하여 Tk ≥ Nt 인 경우에 상기 읽기 주소 Ai를 다음의 식,
    Figure 112006057844413-pat00042
    에 의해 결정하는 제2단계를 포함하는 읽기 주소 발생 방법.
  4. 제3항에 있어서, 상기 제1단계는,
    상기 임의의 인덱스 k에 대하여 k=(J×n-1) 인지를 판단하는 단계와(여기서, n은 1 이상 2m-1 까지의 정수임);
    상기 임의의 인덱스 k에 대하여 k=(J×n-1) 인 경우
    Figure 112006057844413-pat00043
    를 만족하면 Tk ≥ Nt 인 경우로 판단하는 단계로 구성되는 것을 특징으로 하는 읽기 주소 발생 방법.
  5. 제3항에 있어서,
    상기 임의의 인덱스 k에 대하여 Tk ≥ Nt 이 아닌 경우, 읽기 주소 Ai는 다음의 식,
    Figure 112006057844413-pat00044
    에 의해 결정되는 것을 특징으로 하는 읽기 주소 발생 방법.
KR1020040079979A 2004-10-07 2004-10-07 블록 인터리빙을 위한 읽기 주소 발생 방법 KR100762134B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040079979A KR100762134B1 (ko) 2004-10-07 2004-10-07 블록 인터리빙을 위한 읽기 주소 발생 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040079979A KR100762134B1 (ko) 2004-10-07 2004-10-07 블록 인터리빙을 위한 읽기 주소 발생 방법

Publications (2)

Publication Number Publication Date
KR20060031090A KR20060031090A (ko) 2006-04-12
KR100762134B1 true KR100762134B1 (ko) 2007-10-02

Family

ID=37140919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040079979A KR100762134B1 (ko) 2004-10-07 2004-10-07 블록 인터리빙을 위한 읽기 주소 발생 방법

Country Status (1)

Country Link
KR (1) KR100762134B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000078030A (ja) 1998-08-28 2000-03-14 Denso Corp インターリーブアドレス発生器及びインターリーブアドレス発生方法
KR20000038953A (ko) * 1998-12-10 2000-07-05 윤종용 통신시스템의인터리빙/디인터리빙장치및방법
JP2001332980A (ja) 2000-05-19 2001-11-30 Sony Corp インタリーブ装置及びインタリーブ方法
KR20020028639A (ko) * 2000-10-11 2002-04-17 오길록 주소발생기를 포함한 인터리빙/디인터리빙 수행 장치 및그 방법과 그를 이용한 채널 부호화 시스템
KR20020041529A (ko) * 2000-11-28 2002-06-03 구자홍 에이디에스엘에서의 인터리브/디인터리브 구현 장치 및 그방법
US20030140304A1 (en) 2001-12-14 2003-07-24 Hurt James Y. Method and apparatus for coding bits of data in parallel
US20030149849A1 (en) 2002-01-09 2003-08-07 Kim Min-Goo Interleaving apparatus and method for a communication system
KR20050094304A (ko) * 2004-03-22 2005-09-27 삼성전자주식회사 통신시스템의 인터리버 및 인터리빙 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000078030A (ja) 1998-08-28 2000-03-14 Denso Corp インターリーブアドレス発生器及びインターリーブアドレス発生方法
KR20000038953A (ko) * 1998-12-10 2000-07-05 윤종용 통신시스템의인터리빙/디인터리빙장치및방법
JP2001332980A (ja) 2000-05-19 2001-11-30 Sony Corp インタリーブ装置及びインタリーブ方法
KR20020028639A (ko) * 2000-10-11 2002-04-17 오길록 주소발생기를 포함한 인터리빙/디인터리빙 수행 장치 및그 방법과 그를 이용한 채널 부호화 시스템
KR20020041529A (ko) * 2000-11-28 2002-06-03 구자홍 에이디에스엘에서의 인터리브/디인터리브 구현 장치 및 그방법
US20030140304A1 (en) 2001-12-14 2003-07-24 Hurt James Y. Method and apparatus for coding bits of data in parallel
US20030149849A1 (en) 2002-01-09 2003-08-07 Kim Min-Goo Interleaving apparatus and method for a communication system
KR20050094304A (ko) * 2004-03-22 2005-09-27 삼성전자주식회사 통신시스템의 인터리버 및 인터리빙 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
한국공개특허공보 10-2000-0038953
한국공개특허공보 10-2002-0028639

Also Published As

Publication number Publication date
KR20060031090A (ko) 2006-04-12

Similar Documents

Publication Publication Date Title
JP3730238B2 (ja) 適用形チャネル符号化方法及び装置
KR100333425B1 (ko) 씨알씨검사비트를이용하는코딩및디코딩시스템
CN101836387B (zh) 具有速率匹配的高计算效率的卷积编码
CN100539443C (zh) 通信系统的交织设备和方法
KR100526512B1 (ko) 이동 통신시스템의 직렬 쇄상 컨볼루션 부호화를 위한 인터리빙장치 및 방법
US8239711B2 (en) QPP interleaver/de-interleaver for turbo codes
JP6871396B2 (ja) 情報を処理するための方法および装置、通信デバイス、ならびに通信システム
EP0660558A2 (en) Interleaving method and apparatus for digital data transmission in GSM-networks
US8443268B2 (en) Method of performing interleaving and data transmission apparatus
KR20200013794A (ko) 정보 처리 방법, 장치 및 통신 장치
US9374109B2 (en) QPP interleaver/DE-interleaver for turbo codes
KR100628201B1 (ko) 터보 디코딩 방법
KR100762134B1 (ko) 블록 인터리빙을 위한 읽기 주소 발생 방법
WO2009018184A1 (en) Syndrome-error mapping method for decoding linear and cyclic codes
CN111628849B (zh) Ldpc码字的交织映射方法及解交织解映射方法
WO2006063843A1 (en) Memory efficient interleaving / de-interleaving utilising the periodicity of the mapping function
KR100475185B1 (ko) 에이치디알 전송장치의 인터리버 및 그 인터리빙 방법
JP3515701B2 (ja) 符号化処理装置およびレピティション方法
KR100645730B1 (ko) 매직 매트릭스를 이용한 인터리빙 방법
CN101667839A (zh) 交织方法
KR20060121312A (ko) 컨볼루션 터보 부호 인터리버
JP2007158463A (ja) インタリーブ方法、インタリーブ装置及びデインタリーブ装置
CN104518844A (zh) 应用于窄带电力线通信中的级联信道编码方法及装置
KR20080010736A (ko) 광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화장치 및 방법
KR101353094B1 (ko) 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041007

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060512

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070716

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070920

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070921

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100630

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110620

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120827

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130823

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140822

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150824

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160824

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160824

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180701