KR20080010736A - 광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화장치 및 방법 - Google Patents

광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화장치 및 방법 Download PDF

Info

Publication number
KR20080010736A
KR20080010736A KR1020060071148A KR20060071148A KR20080010736A KR 20080010736 A KR20080010736 A KR 20080010736A KR 1020060071148 A KR1020060071148 A KR 1020060071148A KR 20060071148 A KR20060071148 A KR 20060071148A KR 20080010736 A KR20080010736 A KR 20080010736A
Authority
KR
South Korea
Prior art keywords
encoding
convolutional turbo
buffer
data block
data
Prior art date
Application number
KR1020060071148A
Other languages
English (en)
Inventor
김상효
김한주
송봉기
임종한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060071148A priority Critical patent/KR20080010736A/ko
Publication of KR20080010736A publication Critical patent/KR20080010736A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H03M13/235—Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6544—IEEE 802.16 (WIMAX and broadband wireless access)

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 채널 부호화에 관한 것으로, 광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화를 위한 장치에 있어서, 랜덤화 과정을 거친 n 번째 데이터 블록을 저장하는 제 1 버퍼부와, 상기 제 1 버퍼부가 출력한 데이터에 대해 길쌈 터보 부호화를 수행하는 제 1 길쌈 터보 부호화부와, 상기 제 1 길쌈 터보 부호화부가 길쌈 터보 부호화를 수행하는 도중, 랜덤화 과정을 거친 n+1 번째 데이터 블록을 저장하는 제 2 버퍼부와, 상기 제 2 버퍼부가 출력한 데이터에 대해 길쌈 터보 부호화를 수행하는 제 2 길쌈 터보 부호화부와, 상기 제 1 길쌈 터보 부호화부와, 또는 제 2 길쌈 터보 부호화부가 출력한 데이터를 저장하는 출력저장부와, 상기 제 1 버퍼부, 제 2 버퍼부, 제 1 길쌈 터보 부호화부, 제 2 길쌈 터보 부호화부, 줄력저장부의 데이터 입출력 및 처리를 지시하는 제어부를 포함하는 것으로 IEEE 802.16 통신 시스템에서 추가적인 하드웨어 및 제어 복잡도를 최소화하면서 기존의 구조에 비해 최대 4배 빨리 부호화를 수행할 수 있는 이점이 있다.
광대역 무선접속 통신시스템, 채널 코딩(Channel Coding), 길쌈 터보 부호 (convolutional turbo codes).

Description

광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화 장치 및 방법{APPATURUS AND METHOD FOR CONVOLUTIONAL TURBO CODES ENCODING IN BROADBAND WIRELESS ACCESS COMMUNICATION SYSTEM}
도 1은 모바일 와이맥스(mobile WiMAX)의 프레임 구조를 도시한 도면,
도 2는 길쌈 터보 부호(CTC:convolutional turbo codes) 버스트의 생성 과정을 도시한 도면.
도 3은 버스트의 분할 및 연접 과정을 도시한 도면.
도 4는 일반적인 길쌈 터보 부호화기를 도시한 도면.
도 5는 서브블록 인터리빙 및 멀티플렉싱 과정을 도시한 도면.
도 6은 IEEE 802.16 통신 시스템 버스트 부호화를 위한 블록 구성을 도시한 도면,
도 7은 IEEE 802.16 통신 시스템 버스트 부호화를 위한 블록 구성의 동작과정을 도시한 도면,
도 8은 본 발명의 실시 예에 따른 통신 시스템 버스트 부호화를 위한 블록 구성을 도시한 도면,
도 9는 본 발명의 실시 예에 따른 IEEE 802.16 통신 시스템 버스트 부호화를 위한 블록 구성의 동작과정을 도시한 도면, 및,
도 10은 본 발명의 실시 예에 따른 IEEE 802.16 통신 시스템 버스트 부호화를 위한 버스트 부호화 제어기의 동작 흐름도.
본 발명은 채널 부호화에 관한 것으로, 특히 광대역 무선접속 통신시스템에서 채널에서 발생하는 오류를 정정하기 위해 사용하는 길쌈 터보 부호(convolutional turbo codes)장치 및 방법에 관한 것이다.
차세대 통신 시스템인 4세대(4th Generation : 이하 '4G'라 칭함) 통신 시스템에서는 약 100Mbps의 전송 속도를 가지는 다양한 서비스 품질(Quality of Service : 이하 'QoS' 칭함)을 가지는 서비스들을 사용자들에게 제공하기 위한 활발한 연구가 진행되고 있다. 특히, 현재 4G 통신 시스템에서는 무선 근거리 통신 네트워크(Local Area Network : 이하 'LAN'이라 칭함) 시스템 및 무선 도시 지역 네트워크(Metropolitan Area Network : 이하 'MAN'이라 칭함) 시스템과 같은 광대역 무선 접속(Broadband Wireless Access : BWA) 통신 시스템에 이동성(mobility)과 서비스 품질(QoS: Quality of Service)을 보장하는 형태로 고속 서비스를 지원하도록 하는 연구가 활발하게 진행되고 있다. 또한, 그 대표적인 통신 시스템이 광대역 무선 접속 통신시스템이고, IEEE(Institute of Electrical and Electronics Engineers) 802.16a 통신 시스템 및 IEEE 802.16e 통신 시스템이 대표적으로 사용된다. 와이맥스(Wimax) 또는 와이브로(Wibro)에서 상기 IEEE 802.16a 통신 시스템 기술 및 IEEE 802.16e 통신 시스템 기술을 사용한다.
상기 IEEE 802.16a 통신 시스템 및 IEEE 802.16e 통신 시스템은 상기 무선 MAN 시스템의 물리 채널(physical channel)에 광대역(broadband) 전송 네트워크를 지원하기 위해 상기 직교 주파수 분할 다중(Orthogonal Frequency Division Multiplexing : 이하 'OFDM'이라 칭함)/직교 주파수 분할 다중 접속(Orthogonal Frequency Division Multiple Access : 이하 'OFDMA'이라 칭함) 방식을 적용한 통신시스템이다. 상기 IEEE 802.16a 통신 시스템은 현재 가입자 단말기(Subscriber Station : 이하 'SS'라 칭함)가 고정된 상태, 즉 상기 SS의 이동성을 전혀 고려하지 않은 상태 및 단일 셀 구조만을 고려하고 있는 시스템이다. 이와는 달리, 상기 IEEE 802.16e 통신 시스템은 상기 IEEE 802.16a 통신 시스템에 상기 SS의 이동성을 고려하는 시스템이며, 상기 이동성을 가지는 SS를 이동 단말기(Mobile Station)라고 한다. 이하 본 발명에서는 상기 이동 단말기 및 가입자 단말기를 사용자 단말기로 칭하기로 한다.
상기 IEEE 802.16 통신 시스템에서 채널을 통과하는 데이터는 잡음, 페이딩 등에 의해 손상을 받을 수 있다. 이 경우, 채널에서 발생하는 오류를 제어하는 기술을 오류 제어 기법이라 한다. 오류 제어 기법으로는 채널에서 생긴 오류를 검출하고 재전송을 하여, 정상적인 정보만을 전달받는 오류 검출 및 재전송기법, 그리고, 채널에서 생긴 오류를 보정하여 정상적인 정보를 복원해 내는 오류 정정 기법 등이 있다. 　
송신 측이 전달하고자 하는 정보를 오류없이 전달하기 위하여, 데이터에 잉여 비트를 부가하여 수신 측에서 온전한 정보를 재현할 수 있도록 하는 기법을 채널 부호화라 하고 이를 위하여 사용하는 부호를 오류 정정 부호라 한다.
오류 정정 부호는 크게 트렐리스 부호(trellis code)와 선형 블록 부호(linear block code)로 나눌 수 있다. 트렐리스 부호의 대표적인 예로는 길쌈 부호(convolutional code)가 있으며, 일반적으로 랜덤(random)한 오류 패턴에 대하여 좋은 복호 성능을 보이기 때문에, IS-95, cdma2000, WCDMA, IEEE 802.11, IEEE 802.16등의 많은 표준에서 채널 부호로 이용되었다. 1993년에는 버로우(Berrou)에 의해 섀넌(Shannon)의 이론적인 한계에 근접하는 오류정정능력을 보이는 터보 부호와 반복 복호 방법이 소개되었다. 이러한 터보 부호는 기존의 길쌈 부호에 비해 훨씬 좋은 성능을 보이기 때문에, WCDMA, CDMA2000 등과 같은 기술에 채널 부호로 채택되었다. 1999년에 버로우는 한 쌍의 비트단위로 입출력을 가능하게 하는 듀오 바이너리(duobinary) 터보 부호를 제안하였다. 듀오 바이너리 터보 부호는 기존의 이진 터보 부호에 비해 부호기 및 복호기의 속도를 2배로 빠르게 구현할 수 있는 장점이 있다. 이 듀오 바이너리 터보 부호는 DVB-RCT, IEEE 802.16 통신시스템의 채널 부호로 채택되었다. IEEE 802.16 통신 시스템에서는 길쌈 터보 부호(convolutional turbo codes)로 소개되었으며, 모방일 와이맥스 프로파일링(mobile WiMAX profiling"을 통하여 표준규격에 포함되었다.
도 1은 모바일 와이맥스(mobile WiMAX)의 프레임 구조를 도시한 것이다. 상 기 모바일 와이맥스는 IEEE 802.16 통신 시스템의 OFDMA TDD규격을 사용한다.
상기 도 1을 참조하면, 프레임은 데이터를 전송하기 위한 기본 단위이며, 5ms의 시간길이를 가지고 42개의 OFDM 심볼로 구성된다. 상기 프레임은 하향링크(DL:downlink) 서브 프레임과 　상향링크 (UL:uplink) 서브프레임으로 나뉜다. 상기 모바일 와이맥스 시스템의 프레임은 프리앰블(preamble), FCH (frame control header), DL-MAP, DL 버스트(burst), UL 제어 채널, UL 버스트 등으로 구성된다.
여기서 버스트는 데이터의 전송을 위한 기본 단위이다. 상기 모바일 와이맥스의 프레임은 주파수 자원할당을 위한 기본 단위인 슬롯(slot)이 모여서 구성되며, 한 슬롯은 48개의 부 반송파로 구성된다. 하나의 버스트에는 임의 개수의 슬롯이 할당될 수 있다. 상기 버스트는 길쌈 부호(convolutional codes) 혹은 길쌈 터보 부호(convolutional turbo codes)로 부호화되며, 모바일 와이맥스 규격에서는 IEEE 802.16 통신 시스템의 Nep 기반 부호화와 DIUC (downlink information usage code)기반 부호화 중에 DIUC 기반 부호화를 채택한다. DIUC 기반 부호화는 사용자 단말기가 이미 갖고 있는 DIUC를 기반으로 FEC_CODE_TYPE 값을 획득하여 이 정보에 기반하여 부호화하는 방식을 나타낸다. 이때 FEC_CODE_TYPE은 부호율 및 변조차수를 명시한다. 모바일 와이맥스에서는 FEC_CODE_TYPE마다 한 부호 패킷을 이루는 최대의 슬롯의 수를 정하여 이 크기 단위로 분할한다. 이러한 규칙에 따라 DIUC기반의 길쌈 터보 부호는 최대 480 비트의 부호 패킷 크기를 갖는다. 480 비트 이상의 정보 비트를 갖는 버스트에 대해서는 분할(fragmentation), 부호화, 연접의 순서로 길쌈 터보 부호화가 진행된다.
도 2는 길쌈 터보 부호(CTC:convolutional turbo codes) 버스트의 생성 과정을 도시한 것이다, 길쌈 터보 부호화를 위하여 각각의 버스트는 분할의 과정이 필요하다. 그리고 분할된 각각의 단위마다 독립적인 길쌈 터보 부호화를 수행한다.
상기 도 2를 참조하여 자세히 설명하면, 길쌈 터보 부호화는 정보 시퀀스의 분할(205), 랜덤화(210), CTC부호화(220), 서브블록 인터리빙 (채널 인터리빙)(230), 심볼 선택(235), 연접(240), 반복(245) 그리고 매핑 (QAM 변조)(250)의 과정이 필요하다. 상기 CTC 부호화(220)는 요소 부호화(222), CTC 인터리빙(227), 요소 부호화(228)의 과정이 필요하다. 상기 요소 부호화(222)과정은 테일 바이팅 부호화를 위하여, RSC(recursive systematic convolutional) 부호화(223), 순화 상태 결정(224), RSC부호화(225) 과정이 필요하다.
도 3은 버스트의 분할 및 연접 과정을 도시한 도면이다.
상기 도 3을 참조하면, 버스트의 부호화는 먼저 하기 <표 1>의 연접 규칙에 따른 분할이 선행된다. 변조, 부호율 등이 정해지면 상기 버스트는 연접 규칙에서 정한 슬롯의 수로부터 계산되는 정보 비트의 수 단위로 분할된다. 그리고 분할된 정보 비트의 블록들을 대상으로 각각 부호화가 행해진다.
상기 도 2를 참고할 때, 부호화 이전에 데이터 랜덤화 과정이 선행된다. 상기 데이터 랜덤화는 정보 비트 시퀀스에 랜덤화기에서 생성된 이진 랜덤 시퀀스를 XOR 하는 방법으로 수행된다. 랜덤화된 정보 블록은 각각 길쌈 터보 부호화된다.
상기 길쌈 터보 부호화의 과정은 요소 부호화, 인터리빙 후 요소부호화로 이루어진다. 요소 부호화는 테일 바이팅 부호화를 위하여 재귀 길쌈 부호화 후 시프 트 레지스터의 초기 상태를 결정해준 후 다시 부호화를 수행한다. 이러한 두 번의 재귀 길쌈 부호화를 거치면 시프트 레지스터의 초기 상태와 부호화 마지막의 상태가 같아진다. 추가적인 테일 비트가 필요하지 않으므로 효율적인 것이 장점이다.
버스트가 N 개의 슬롯으로 구성된다고 가정하고 버스트가 j 개의 슬롯으로도 구성될 수 있다고 가정할 경우 j는 변조 및 부호화 방법에 따라 결정된다. 하기 <표 1>은 IEEE 802.16 통신 시스템에서 길쌈 터보 부호에 대한 j값의 표이다. 즉, 길쌈 터보 부호의 연접 계수를 나타낸다.
FEC _ CODE _ TYPE Modulation and code rate j Bytes per slot
7 QPSK 1/2 10 6
8 QPSK 3/4 6 9
9 QAM16 1/2 5 12
10 QAM16 3/4 3 18
11 QAM64 1/2 3 18
12 QAM64 2/3 2 24
13 QAM64 3/4 2 27
14 QAM64 5/6 2 30
여기서, N이 j로 나누어 떨어지지 않는 경우는 표준규격에서 정한 연접 규칙을 따르게 되는데 IEEE 802.16 통신 시스템의 버스트의 분할 및 연접규칙은 하기 <표 2>와 같다. 연접규칙의 설명을 위하여 하기와 같이 변수를 정의한다.
N: 해당 버스트에 할당된 슬롯의 수,
r: 슬롯 반복 회수. 1, 2, 4, 6의 값을 갖는다,
n = floor(N/r) ,
k = floor(n/j),
m = n mod j
Number of slots Slots concatenated
n <= j 1 block of n slots
n > j if (n mod j) = 0 k blocks of j slots else (k-1) blocks of j slots 1 block of ceil ((m+j)/2) slots 1 block of floor ((m+j)/2) slots
상기 <표 2> 연접 규칙에 따라 버스트의 분할, 채널 부호화, 연접이 이루어진다.
도 4는 일반적인 길쌈 터보 부호화기를 도시한 도면이다.
상기 도 4를 참조하면, 처음에는 하나의 요소 부호화기를 이용하여 순차적인 정보 시퀀스의 입력으로 요소 부호화(420)를 수행하며, 다음에는 인터리빙(410)된 정보 시퀀스를 이용하여 요소 부호화(420)를 수행한다. 그리고 한번에 2 비트가 쌍으로 입력되는 구조이다.
정보 비트의 수를 L이라 하면 길쌈 터보 부호화 길이(N)는 L/2이 된다(N=L/2). 정보 시퀀스 A, B로부터 첫 번째 요소 부호화로부터 패리티 시퀀스 Y1, W1을 얻고, 인터리빙된 시퀀스로부터 패리티 Y2, W2을 얻어서 2비트의 입력에 6비트의 출력을 얻는 1/3 부호화가 이루어진다. 이후, 천공(puncturing)에 해당되는 심볼 선택이나, 슬롯 반복 등을 통하여 최종 부호율이 결정된다.
요소 부호화에 있어, 재귀 길쌈 부호화 후에 시프트 레지스터의 최종 상태로부터, 2 번째 재귀 길쌈 부호화의 시작 상태를 결정하게 된다. 상태 변수가
Figure 112006054424256-PAT00001
일 경우,
Figure 112006054424256-PAT00002
과 첫 번째 부호화기의 최종 상태 N mod 7의 값에 따라 부호화의 시작 상태를 구할 수 있다. 하기 <표 3>은 이러한 길쌈 터보 부호화 순환 상태 결정 규칙을 나타낸다.
Figure 112006054424256-PAT00003
Figure 112006054424256-PAT00004
　		 0 1 2 3 4 5 6 7
1 0 6 4 2 7 1 3 5
2 0 3 7 4 5 6 2 1
3 0 5 3 6 2 7 1 4
4 0 4 1 5 6 2 7 3
5 0 2 5 7 1 3 4 6
6 0 7 6 1 3 4 5 2
요소 부호화 후에는 길쌈 터보 인터리빙을 수행한다. 상기 길쌈 터보 인터리버는 기본적으로 재귀 길쌈 부호화에서와 같이 2 비트 단위의 입출력을 가지고 하기와 같은 단계를 거쳐 수행된다.
Step 1 : Switch alternate couples
Input sequence :
Figure 112006054424256-PAT00005
For i=0, ... N-1
Figure 112006054424256-PAT00006
switch the couple
If (i mod 2 = 1)
Output sequence :
Figure 112006054424256-PAT00007
Step 2 : P(j)
P(j) is the address of the couple of the sequence
Figure 112006054424256-PAT00008
that shall be onto the address j of the interleaved sequence. (i.e.
Figure 112006054424256-PAT00009
)
for j=0,... N-1
switch j mod 4:
case 0:
Figure 112006054424256-PAT00010
case 1:
Figure 112006054424256-PAT00011
case 2:
Figure 112006054424256-PAT00012
case 3:
Figure 112006054424256-PAT00013
인터리빙 파라미터인 P0 , P1 , P2 , P3 는 길쌈 터보 부호의 성능 최적화를 위하여 선택되는 값들이며, 부호화 길이 N 에 따라 결정된다. 하기 <표 4>는 IEEE 802.16 통신 시스템의 터보 인터리버 파라미터를 나타낸다.
N P0 P1 P2 P3
24 5 0 0 0
36 11 18 0 18
48 13 24 0 24
72 11 6 0 6
96 7 48 24 72
108 11 54 56 2
120 13 60 0 60
144 17 74 72 2
180 11 90 0 90
192 11 96 48 144
216 13 108 0 108
240 13 120 60 180
이러한 인터리빙은 실제 하드웨어로 구현할 경우 버퍼에서 버퍼로 옮기면서RAG(read address generation)을 행하고, 비트 쌍 교환이 동시에 이루어지게 한다. 요소 부호화와 인터리빙 과정 후에는 서브블록 인터리빙을 수행한다.
도 5는 서브블록 인터리빙 및 멀티플렉싱 과정을 도시한 것이다.
상기 도 5를 참조하면, 상기 서브블록 인터리빙은 길쌈 터보 부호화 후 얻어지는 N 비트의 길이를 갖는 A, B, Y1, W1, Y2, W2 블록을 각각 인터리빙하는 것이다. 이것은 채널 인터리빙 효과를 발생시켜, 채널 부호 관점에서 채널 다이버시티 효과를 얻을 수 있게 된다. 상기 서브블록 인터리빙을 위한 주소 ADi의 생성 과정은 하기와 같다.
Step 1: m and J decision according to N
Step 2: i=0, k=0.
Step 3:
Figure 112006054424256-PAT00014
, Tk is potential read address.
BROm(y) is the bit reverse of m bit y (e.g. BRO3(6)=3)
Step 4: If Tk < N,
ADi = Tk,
i = i+1, k = k+1,
else k = k+1.
k = k+1,
Step 5: if i<N, go to step 3
상기 과정에서 사용되는 인터리버 파라미터는 IEEE 802.16 통신 시스템의 터보 인터리버 파라미터이고 하기 <표 5>와 같다.
Nep N m J
48 24 3 3
72 36 4 3
96 48 4 3
144 72 5 3
192 96 5 3
216 108 5 4
240 120 6 2
288 144 6 3
360 180 6 3
384 192 6 3
432 216 6 4
480 240 7 2
상기 ADi생성을 위한 주소 생성은 RAG (read address generation) 방식으로 구현된다. 하지만, RSC 부호화기의 출력을 바로 인터리빙 하기 위해서는 미리 쓰기 주소를 생성하여 룩업 테이블로 설정한 후, WAG (write address generation) 방식으로 구현한다. 서브 블록 인터리빙 후에는 Y1, Y2 및 W1, W2를 순서대로 멀티플렉싱한다. 이렇게 서브블록 인터리빙 과정 후, 일반적인 채널 부호의 천공에 해당하는 심볼 선택을 행하여 FEC_code_type 에 의해진 부호율로 맞춘다. 버스트 분할 방식이 적용되는 DIUC기반의 버스트에 대해서는 최저의 부호율이 1/2이어서 길쌈 터보 부호화에 있어, W1,W2의 블록을 필요하지 않다. (모바일 와이맥스 프로파일에서는 DIUC기반의 버스트 정의 방법만 채택되었다.)
최종적으로 슬롯 반복이 적용되는 경우에는 슬롯 반복을 행하고 심볼 매핑을 통하여 QAM 심볼 시퀀스를 구한다. 이렇게 부호화가 완료된 버스트는 OFDMA 부반송파에 실려 채널로 송출되게 된다.
도 6은 IEEE 802.16 통신 시스템 버스트 부호화를 위한 블록 구성을 도시한 것이다.
상기 도 6을 참조하면, 상기 블록 구성은 부호화 제어기(605), 데이터 랜덤화기(620), 입력 버퍼(630), 터보 인터리버 RAG(read address generator)(640), RSC(재귀 길쌈 부호) 부호화기(650), 서브블록 인터리버 WAG(660), 부호어 버퍼 A, B(670), Y1, Y2(675), 심볼 선택 및 반복기(680)와 버스트 버퍼(690)로 구성된다.
상기 부호화 제어기(605)는 버스트 분할 및 각 블록들의 동작을 제어한다. 데이터 버퍼(610)는 원래의 버스트 부호화를 위한 데이터가 저장되어 있는 버퍼이다. 상기 데이터 랜덤화기(620)는 데이터의 랜덤화를 담당한다. 상기 입력 버퍼(630)는 길쌈 터보 부호화를 위한 데이터 버퍼이며 FEC 블록 단위로 저장된다. 상기 RAG(640)는 터보 인터리빙을 위한 읽기 주소 생성기이다. 상기 RSC 부호화기(650)는 요소 부호화를 담당한다. 상기 WAG(660)는 부호화된 출력이 서브블록 인터리빙이 되어 버퍼에 저장되도록 동작한다. 상기 WAG(660)를 이용한 서브블록 인터리빙을 위해서는 해당되는 주소에 대한 표를 미리 생성해 두어야 한다. WAG 블록에서는 각 Nep마다 하나씩의 읽기 주소 테이블을 보유한다. 상기 RSC 부호화기(650)는 순환 상태 결정을 위하여 한 요소 부호화 당 두 번씩 동작한다. 상기 A, B(670), Y1, Y2(675) 버퍼는 서브블록 인터리빙된 부호어가 저장되는 버퍼이며 FEC 블록에 해당하는 크기이다. 상기 심볼 선택 및 반복기(680)에서는 부호어 심볼 중 정해진 부호율에 맞는 크기 만큼을 로딩하여 버스트 버퍼에 저장하는 역할을 한다. 상기 버스트 버퍼(690)는 전체 버스트 크기가 부호화된 부호어 크기 정도의 데이터가 저장된다.
도 7은 IEEE 802.16 통신 시스템 버스트 부호화를 위한 블록 구성의 동작과정을 도시한 것이다.
상기 도 7을 참조하면, 입력 버퍼의 데이터가 저장된 후, 먼저 길쌈 터보 부호화가 수행된다. 길쌈 터보 부호화는 2 번의 요소 부호화로 구성된다. 요소 부호화는 순환 상태 결정과 패리티 생성이 순차적으로 수행되므로, 2N의 시간이 소요되며, 패리티 Y1이 생성된다. 그 후, 다음 요소 부호화도 동일한 방식으로 동작하지만, 입력 버퍼로부터 인터리빙된 순서로 데이터를 로딩함으로써, 터보 인터리빙이 동시에 이루어진다. 출력 데이터는 WAG에서 생성된 서브블록 인터리빙 주소에 맞도록 부호어 버퍼 A, B, Y1, Y2에 저장된다. 그 후 심볼 선택이 이루어지는데, 이는 다음 FEC 블록의 첫번째 요소 부호화의 순환 상태 결정과 동시에 이루어질 수 있다. 그러므로, 첫 번째 FEC 블록의 부호화로부터 다음 FEC 블록의 부호화 까지는 4N의 클럭 시간이 걸리므로, L = 2N 비트의 블록을 부호화하는데 걸리는 평균 시간은 4N시간으로 2 bits/clock의 부호화 속도를 갖게 된다.
일반적으로 터보 부호와 같은 반복 복호를 행하는 채널 부호의 경우에는 부호화 속도 보다는 복호 속도가 더 중요할 수 있다. 즉, 부호화 속도는 일반적으로 비교적 낮은 클럭에서도 시스템이 요구하는 기준을 충족시킬 수 있다. 하지만, 광대역 통신 시스템 사용과 MIMO 기술등으로 인한 데이터 전송율 증가로 인해 부호화기도 더 빠른 처리 속도가 필요하게 되었고, 2비트 단위의 N길이의 부호어를 부호화시, 4N이 소요되는 현재의 처리 속도가 기준에 충족되지 않을 경우, 다수 개의 부호화기를 구현, 제어해야 하는 문제점이 발생할 수 있다.
따라서, 더 빠른 처리 속도를 가지는 부호화를 위한 장치 및 방법이 필요하다.
본 발명의 목적은 부호화 속도를 증가시킨 부호화를 위한 장치 및 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 제 1 견지에 따르면, 광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화를 위한 장치에 있어서, 랜덤화 과정을 거친 n 번째 데이터 블록을 저장하는 제 1 버퍼부와, 상기 제 1 버퍼부가 출력한 데이터에 대해 길쌈 터보 부호화를 수행하는 제 1 길쌈 터보 부호화부와, 상기 제 1 길쌈 터보 부호화부가 길쌈 터보 부호화를 수행하는 도중, 랜덤화 과정을 거친 n+1 번째 데이터 블록을 저장하는 제 2 버퍼부와, 상기 제 2 버퍼부가 출력한 데이터에 대해 길쌈 터보 부호화를 수행하는 제 2 길쌈 터보 부호화부와, 상기 제 1 길쌈 터보 부호화부와, 또는 제 2 길쌈 터보 부호화부가 출력한 데이터를 저장하는 출력저장부와, 상기 제 1 버퍼부, 제 2 버퍼부, 제 1 길쌈 터보 부호화부, 제 2 길쌈 터보 부호화부, 줄력저장부의 데이터 입출력 및 처리를 지시하는 제어부를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제 2 견지에 따르면, 광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화를 위한 방법에 있어서, 랜덤화 과정을 거친 n 번째 데이터 블록을 저장하고 동시에 인터리빙하여 저장하는 과정과, 상기 n 번째 데이터 블록 및 상기 인터리빙한 n 번째 데이터 블록에 대해 길쌈 터보 부호화를 수행하는 과정과, 상기 n 번째 데이터 블록 및 상기 인터리빙한 n 번째 데이터 블록에 대해길쌈 터보 부호화를 수행하는 도중, 랜덤화 과정을 거친 n+1 번째 데이터 블록을 저장하고 동시에 인터리빙하여 저장하는 과정과, 상기 n+1 번째 데이터 블록 및 상기 인터리빙한 n+1 번째 데이터 블록에 대해 길쌈 터보 부호화를 수행하는 과정을 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제 3 견지에 따르면, 광대역 무선접속 통신시스템에서 길쌈 터보 부호화 제어기의 제어방법에 있어서, 부호화를 수행할 데이터 블록의 수를 설정하는 과정과, 상기 설정된 수의 데이터 블록 중 n 번째 데이터 블록을 부호화하게 하면서, n+1 번째 데이터 블록을 버퍼에 저장시켜 부호화를 위해 대기시키는 과정과, 상기 n 번째 데이터 블록이 부호화된 후, n+1 번째 데 이터 블록을 부호화하게 하면서, n+2 번째 데이터 블록을 버퍼에 저장시켜 부호화를 위해 대기시키는 과정을 포함하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
이하, 본 발명은 광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화를 위한 장치 및 방법에 대해 설명할 것이다.
본 발명의 길쌈 터보 부호화 기술은 상기 광대역 무선접속 통신시스템 뿐만아니라 길쌈 터보 부호화 기술을 사용하는 시스템 모두에 적용할 수 있다.
도 8은 본 발명의 실시 예에 따른 통신 시스템 버스트 부호화를 위한 블록 구성을 도시한 것이다.
상기 도 8을 참조하면, 부호화기는 버스트의 분할 연접 및 각 서브블록들을 제어하는 부호화 제어기(805), 데이터 랜덤화기(815), 데이터 버퍼(810), 임시 버퍼 AB0(820), AB1(822), AB2(825), AB3(827), 터보 인터리버의 RAG(830), 입력 버퍼 AB0(835), AB1(837), iAiB0(839), iAiB1(841), 재귀 길쌈 부호화기 0(843), 1(845), 2(847), 3(849) 과 채널 인터리버 WAG(855), 부호어 버퍼 A,B, Y1, Y2(860, 863), 심볼 선택 및 반복기(870) 및 버스트 버퍼(875)로 이루어진다.
각 서브블록의 역할은 상기 도 6의 서브블록들과 같다. 단, 본 발명의 구성은 초기 임시 버퍼(810) 및 멀티플렉서(817, 832, 834, 857), 디멀티플렉서(829, 850, 852, 865), 다수개의 입력 버퍼(835, 837, 839, 841) 등을 포함하여 부호화 단계의 여러 가지 과정이 동시에 수행될 수 있다.
도 9는 본 발명의 실시 예에 따른 IEEE 802.16 통신 시스템 버스트 부호화를 위한 블록 구성의 동작과정을 도시한 것이다.
상기 도 9는 상기 도 8의 본 발명의 터보 길쌈 부호화기의 구조의 동작 및 각 동작시간에서의 관련 버퍼의 상태를 나타낸다. 부호화 제어기(805)는 버스트를 기 설정된 크기로 분할한다. 먼저 데이터 버퍼(810)에서 FEC 블록에 해당하는 정보 비트 L = 2N 비트를 로딩한 후 랜덤화기(815)에서 랜덤화과정을 거치고 임시 버퍼 AB0(820) 및 AB1(822)에 동시에 저장한다.
이 동작은 전체 부호화 과정 중 초기 지연 시간에 해당된다. 이동 시간은 2 비트씩 저장할 경우 N 클럭이 소요되나, 랜덤화 과정이 바이트 단위로 수행되도록 구성하면 N/4 클럭에 저장하는 것도 가능하다. 임시 버퍼에 데이터가 저장된 후에는 본격적인 길쌈 터보 부호화가 시작된다. 본 발명에서는 순차적인 데이터 입력을 요구하는 첫 번째 요소 부호화와, 인터리빙된 순서의 데이터 입력을 요구하는 두 번째 요소 부호화가 동시에 이루어진다.
슬롯 B에서는 N 클럭 동안 RSC Enc0(843), RSC Enc2(847)에서 RSC 부호화가 수행된다. 요소 부호화 과정 중 순환 상태 결정의 단계가 이에 해당된다. 이와 동시에 두 RSC 부호화기(843, 847)로 입력되는 데이터는 부호화 이전에 입력 버퍼 AB0(835) 및 iAiB0(839)에 저장된다. 상기 AB0(835)에는 순차적인 데이터가 저장되며, 상기 iAiB0(839)에는 인터리빙된 데이터가 저장된다.
부호화기의 출력은 출력 버퍼로 나가지 않으며 오직 마지막 상태만이 순환 상태 결정에 사용된다. 이 구간 동안에 두 번째 FEC 블록의 부호화를 위한 데이터가 임시 버퍼 AB2(825), AB3(827)에 저장된다. 이 경우 상기 부호화 제어기(805)는 상기 데이터 입력 버퍼(810)를 "buf_sel" 신호로 제어한다.
상기 슬롯 B에서 첫 번째 FEC 블록에 대한 순환 상태 결정이 완료된 후, 슬롯 C구간 동안에는 첫번째 FEC 블록에 대한 실질적인 부호화가 진행된다. 이 구간동안 첫 번째 FEC 블록에 대해서 상기 RSC Enc0(843)와 RSC Enc2(847)이 동시에 동작하며, 부호화를 위한 데이터는 각각 상기 입력 버퍼 AB0(835)와 입력 버퍼 iAiB0(839)로부터 전달받는다. 부호화를 통하여 부호어 비트들을 순차적으로 생성하게 되며, 이 부호어 비트들은 서브블록 인터리빙에 해당되는 순서로 출력 버퍼 A, B, Y1, Y2(860)에 저장된다.
이때, WAG 블록(855)은 순차적으로 출력되는 부호어 비트가 출력 버퍼에 저장할 주소를 생성한다. 모든 서브 블록이 각 출력 버퍼의 동일한 주소로 입력되어야 하므로 하나의 주소 생성기를 공유한다. 슬롯 C의 구간 동안에는 두 번째 FEC 블록의 순환 상태 결정에 해당하는 RSC부호화가 동시에 진행된다. 두 번째 FEC 블록이 부호화를 위하여 임시 버퍼 AB2(825) 및 AB3(827)가 사용되며, RSC Enc1(845)와 RSC Enc3(849)가 각각 첫 번째 요소 부호화 및 두 번째 요소 부호화에 대한 순환 상태 결정을 담당한다.
슬롯 C의 구간 동안에는 3 번째 FEC 블록의 데이터가 임시 버퍼 AB0(820), AB1(822)에 저장된다. 슬롯 D 구간 동안에는 첫 번째 FEC 블록에 대하여, 출력 버퍼 A, B, Y1, Y2(860)에 저장되어 있는 부호어로부터 심볼 선택 및 반복을 행하여, 버스트 버퍼(875)에 저장한다. 이때, 상기 버스트 버퍼(875)로 저장되는 비트는 최대 1/2부호의 경우 4N 비트이고, 슬롯 반복이 있는 경우 슬롯 반복의 수만큼의 배수의 시간이 걸리게 된다. 그러므로, 출력 부호어 버퍼는 8 비트 단위 입출력이 가능하도록 구성하여, N 클럭 내에 출력이 가능하다. 이러한 메모리 구조에서 클럭 단위로 1 비트씩의 입력이 가능하게 하기 위해서는 듀얼 포트 메모리를 사용하거나, 그에 상응한 구현이 필요하다.
이러한 경우에도 슬롯 반복이 6인 경우는 N 클럭에 저장할 수 없으나, 실제로 슬롯 반복이 6인 경우는 고속의 부호기가 필요한 상황이 아니므로, 최대의 부호화 속도를 지원할 필요가 없다.
슬롯 D의 구간 동안 2 번째 FEC 블록은 2 번째 부호화를 수행한다. 두 번째 부호화의 수행을 위하여 상기 RSC Enc1(845)과 RSC Enc3(849)가 동작하며, 입력 데이터는 입력 버퍼 AB1(837), iAiB1(841)로부터 전달받는다. 2 번째 FEC 블록의 부호어 비트들은 서브블록 인터리버를 통과하여 출력 버퍼 A', B', Y1', Y2'(863)에 저장된다.
슬롯 D의 구간 동안에는 3 번째 FEC블록의 순환 상태 결정에 해당되는 부호화 과정이 수행된다. 이때, 임시 버퍼 AB0(820), AB1(822)에 저장되어 있는 데이터는 각각 RSC Enc0(843), RSC Enc2(847)로 입력되며, 이와 동시에 각각 입력 버퍼 AB0(835), iAiB0(839)에 저장된다. 그리고 슬롯 D 구간 동안에는 4 번째 FEC 블록의 부호화를 위한 데이터가 임시 버퍼 AB2(825), AB3(827)에 저장된다.
도 10은 본 발명의 실시 예에 따른 IEEE 802.16 통신 시스템 버스트 부호화를 위한 버스트 부호화 제어기의 동작 흐름도이다.
1010 단계에서 상기 부호화 제어기는 부호화를 행할 FEC 블록의 수(M)를 설정한다. 이후, 1015단계에서 새로운 FEC 블록의 부호화를 시작할 수 있는 상태인지 확인하기 위하여 버퍼가 준비 상태인지 확인한다. 버퍼가 준비된 상태는 현재 부호화 단계의 각 부분이 완료되었음을 나타낸다. 상기 도 9에서의 부호화 과정 중, 하나의 FEC 블록에 시간 슬롯 A, B, C, D 동안 4 가지의 과정이 수행된다. 실제로 한 슬롯에서는 네 개의 동작이 최대 4개의 FEC 블록에 수행된다. 각 단계가 실제로 걸리는 시간은 항상 일정하지는 않을 수 있다. 예를 들어, 초기 데이터 버퍼링 과정은 N/4시간에 완료가 가능하다. 데이터 버퍼링 시간은 다른 블록과 동일한 시간이 소요되도록 설정한다 하더라도, 부호화 기가 처리하고 있는 FEC 블록의 크기가 다를 경우의 과정완료까지는 동일한 시간이 소요되지 않을 수 있다. 이렇게 동시에 시작된 4 개의 과정이 모두 완료된 시점이 버퍼가 준비된 상태이다.
버퍼가 준비되면 1020 단계에서 새로운 블록의 부호화를 시작하면서 이에 앞선 3개의 FEC 블록도 다음 단계의 과정이 동시에 시작된다. 먼저 FEC 블록의 부호화를 시작하고, 1025단계에서 부호화기로 모든 FEC 블록이 입력되었는지를 확인한다. 만약 모든 FEC 블록이 입력되었다면 1030단계에서 다시 버퍼 준비 상태를 기다리며 버퍼 준비가 되면, 1035단계에서 현재까지 부호화기를 거쳐서 출력된 FEC 블 록의 수를 검사한다. 검사한 결과 설정한 상기 FEC 블록의 수(M)개의 모든 버스트의 부호화가 끝났으면 버스트의 부호화를 종료한다.
이후, 본 발명의 알고리즘을 종료한다.
버스트 전체의 부호화 과정에 소요한 시간을 분석해보면, 우선 임시버퍼로의 데이터 저장하는 시간을 N/4를 가정할 때, 부호화기의 동작을 통하여, M개의 FEC 블록을 부호화하는데 소요된 시간은 MxN+1/4N+ N 이다. 그러므로, L=2N 비트의 하나의 블록을 부호화하는데 걸리는 시간은 N + 5N/4M 이며, M이 매우 큰 경우에는 N에 근사하게 된다. 그러므로, 부호화기는 약 2 bits/clock 속도로 부호화를 수행할 수 있다. 즉, 최대 4배까지의 속도 향상이 있음을 알 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
본 발명은 IEEE 802.16 통신 시스템에서 추가적인 하드웨어 및 제어 복잡도를 최소화하면서 기존의 구조에 비해 최대 4배 빨리 부호화를 수행할 수 있는 이점이 있다.

Claims (16)

  1. 광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화를 위한 장치에 있어서,
    랜덤화 과정을 거친 n 번째 데이터 블록을 저장하는 제 1 버퍼부와,
    상기 제 1 버퍼부가 출력한 데이터에 대해 길쌈 터보 부호화를 수행하는 제 1 길쌈 터보 부호화부와,
    상기 제 1 길쌈 터보 부호화부가 길쌈 터보 부호화를 수행하는 도중, 랜덤화 과정을 거친 n+1 번째 데이터 블록을 저장하는 제 2 버퍼부와,
    상기 제 2 버퍼부가 출력한 데이터에 대해 길쌈 터보 부호화를 수행하는 제 2 길쌈 터보 부호화부와,
    상기 제 1 길쌈 터보 부호화부와, 또는 제 2 길쌈 터보 부호화부가 출력한 데이터를 저장하는 출력저장부와,
    상기 제 1 버퍼부, 제 2 버퍼부, 제 1 길쌈 터보 부호화부, 제 2 길쌈 터보 부호화부, 줄력저장부의 데이터 입출력 및 처리를 지시하는 제어부를 포함하는 것을 특징으로 하는 장치.
  2. 제 1항에 있어서,
    상기 출력 저장부는 상기 제 1 부호화부 또는 상기 제 2 부호화부가 출력한 데이터에 주소를 부여하는 주소부여부와,
    상기 주소부여부가 부여하는 주소로 상기 제 1 부호화부 또는 상기 제 2 부호화부가 출력한 데이터를 저장하는 출력버퍼와,
    상기 출력버퍼가 출력한 데이터를 기 설정된 부호율에 맞는 크기로 처리하는 심볼 선택 및 반복기와,
    상기 심볼 선택 및 반복기가 출력하는 데이터를 저장하는 버스트 버퍼를 포함하는 것을 특징으로 하는 장치.
  3. 제 1항에 있어서,
    제 1 버퍼부는
    상기 n 번째 데이터 블록을 저장하는 제 1 임시버퍼와,
    상기 n 번째 데이터 블록을 저장하는 제 2 임시버퍼와,
    상기 제 1 임시버퍼가 출력한 데이터를 저장하는 제 1 입력버퍼와,
    상기 제 2 임시버퍼가 출력한 데이터에 인터리빙을 수행하는 인터리빙부와,
    상기 인터리빙부가 출력한 데이터를 저장하는 제 2 입력버퍼를 포함하는 것을 특징으로 하는 장치.
  4. 제 3항에 있어서,
    제 1 길쌈 터보 부호화부는
    상기 제 1 입력버퍼가 출력한 데이터에 길쌈 터보 부호화를 수행하는 제 1 부호화부와,
    상기 제 2 입력버퍼가 출력한 데이터에 길쌈 터보 부호화를 수행하는 제 2 부호화부를 포함하는 것을 특징으로 하는 장치.
  5. 제 1항에 있어서,
    제 2 버퍼부는
    상기 n+1 번째 데이터 블록을 저장하는 제 3 임시버퍼와,
    상기 n+1 번째 데이터 블록을 저장하는 제 4 임시버퍼와,
    상기 제 3 임시버퍼가 출력한 데이터를 저장하는 제 3 입력버퍼와,
    상기 제 4 임시버퍼가 출력한 데이터에 인터리빙을 수행하는 인터리빙부와,
    상기 인터리빙부가 출력한 데이터를 저장하는 제 4 입력버퍼를 포함하는 것을 특징으로 하는 장치.
  6. 제 5항에 있어서,
    제 2 길쌈 터보 부호화부는
    상기 제 3 입력버퍼가 출력한 데이터에 길쌈 터보 부호화를 수행하는 제 3 부호화부와,
    상기 제 4 입력버퍼가 출력한 데이터에 길쌈 터보 부호화를 수행하는 제 4 부호화부를 포함하는 것을 특징으로 하는 장치.
  7. 제 1항에 있어서,
    상기 제 1 버퍼부는 상기 n 번째 데이터 블록을 출력한 후, 상기 제 2 길쌈 터보 부호화부가 길쌈 터보 부호화를 수행하고 있는 도중, 랜덤화 과정을 거친 n+2 번째 데이터 블록을 저장하는 것을 특징으로 하는 장치.
  8. 제 1항에 있어서,
    상기 제 2 버퍼부는 상기 n+1 번째 데이터 블록을 출력한 후, 상기 제 1 길쌈 터보 부호화부가 길쌈 터보 부호화를 수행하고 있는 도중, 랜덤화 과정을 거친 n+3 번째 데이터 블록을 저장하는 것을 특징으로 하는 장치.
  9. 제 4항에 있어서,
    제 1 길쌈 터보 부호화부는
    상기 제 1 부호화부와 제 2 부호화부가 동시에 부호화를 수행하는 것을 특징 으로 하는 장치.
  10. 제 6항에 있어서,
    제 2 길쌈 터보 부호화부는
    상기 제 3 부호화부와 제 4 부호화부가 동시에 부호화를 수행하는 것을 특징으로 하는 장치.
  11. 광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화를 위한 방법에 있어서,
    랜덤화 과정을 거친 n 번째 데이터 블록을 저장하고 동시에 인터리빙하여 저장하는 과정과,
    상기 n 번째 데이터 블록 및 상기 인터리빙한 n 번째 데이터 블록에 대해 길쌈 터보 부호화를 수행하는 과정과,
    상기 n 번째 데이터 블록 및 상기 인터리빙한 n 번째 데이터 블록에 대해길쌈 터보 부호화를 수행하는 도중, 랜덤화 과정을 거친 n+1 번째 데이터 블록을 저장하고 동시에 인터리빙하여 저장하는 과정과,
    상기 n+1 번째 데이터 블록 및 상기 인터리빙한 n+1 번째 데이터 블록에 대해 길쌈 터보 부호화를 수행하는 과정을 포함하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서,
    상기 n+1 번째 데이터 블록 및 상기 인터리빙한 n+1 번째 데이터 블록에 대해길쌈 터보 부호화를 수행하는 도중, 랜덤화 과정을 거친 n+2 번째 데이터 블록을 저장하고 동시에 인터리빙하여 저장하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  13. 제 12항에 있어서,
    상기 데이터 블록 및 상기 인터리빙한 데이터 블록에 대해 길쌈 터보 부호화는 동시에 수행되는 것을 특징으로 하는 방법.
  14. 광대역 무선접속 통신시스템에서 길쌈 터보 부호화 제어기의 제어방법에 있어서,
    부호화를 수행할 데이터 블록의 수를 설정하는 과정과,
    상기 설정된 수의 데이터 블록 중 n 번째 데이터 블록을 부호화하게 하면서, n+1 번째 데이터 블록을 버퍼에 저장시켜 부호화를 위해 대기시키는 과정과,
    상기 n 번째 데이터 블록이 부호화된 후, n+1 번째 데이터 블록을 부호화하 게 하면서, n+2 번째 데이터 블록을 버퍼에 저장시켜 부호화를 위해 대기시키는 과정을 포함하는 것을 특징으로 하는 방법.
  15. 제 14항에 있어서,
    상기 부호화는 데이터 블록의 부호화와 인터리빙된 데이터의 부호화가 동시에 수행되는 것을 특징으로 하는 방법.
  16. 제 14항에 있어서,
    상기 부호화는 상기 설정한 수의 데이터 블록에 대한 부호화가 완료될 때까지 수행되는 것을 특징으로 하는 방법.
KR1020060071148A 2006-07-28 2006-07-28 광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화장치 및 방법 KR20080010736A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060071148A KR20080010736A (ko) 2006-07-28 2006-07-28 광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060071148A KR20080010736A (ko) 2006-07-28 2006-07-28 광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화장치 및 방법

Publications (1)

Publication Number Publication Date
KR20080010736A true KR20080010736A (ko) 2008-01-31

Family

ID=39222686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060071148A KR20080010736A (ko) 2006-07-28 2006-07-28 광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화장치 및 방법

Country Status (1)

Country Link
KR (1) KR20080010736A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010008165A2 (ko) * 2008-07-13 2010-01-21 엘지전자 주식회사 이동통신 시스템에서 ctc(convolutional turbo code) 인코더를 이용하여 데이터를 전송하기 위한 장치 및 그 방법.
WO2010087682A3 (en) * 2009-02-02 2011-01-13 Lg Electronics Inc. Apparatus and method for transmitting signal using bit grouping in wireless communication system

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010008165A2 (ko) * 2008-07-13 2010-01-21 엘지전자 주식회사 이동통신 시스템에서 ctc(convolutional turbo code) 인코더를 이용하여 데이터를 전송하기 위한 장치 및 그 방법.
WO2010008165A3 (ko) * 2008-07-13 2010-05-06 엘지전자 주식회사 이동통신 시스템에서 ctc(convolutional turbo code) 인코더를 이용하여 데이터를 전송하기 위한 장치 및 그 방법.
CN102089985A (zh) * 2008-07-13 2011-06-08 Lg电子株式会社 在移动通信系统中使用CTC(卷积的Turbo码)编码器发送数据的装置和方法
US8522106B2 (en) 2008-07-13 2013-08-27 Lg Electronics Inc. Apparatus and method for transmitting data using a CTC (Convolutional Turbo Code) encoder in a mobile communication system
US9154165B2 (en) 2008-07-13 2015-10-06 Lg Electronics Inc. Apparatus and method for transmitting data using a CTC (convolutional turbo code) encoder in a mobile communication system
WO2010087682A3 (en) * 2009-02-02 2011-01-13 Lg Electronics Inc. Apparatus and method for transmitting signal using bit grouping in wireless communication system
US8214696B2 (en) 2009-02-02 2012-07-03 Lg Electronics Inc. Apparatus and method for transmitting signal using bit grouping in wireless communication system
US8375260B2 (en) 2009-02-02 2013-02-12 Lg Electronics Inc. Apparatus and method for transmitting signal using bit grouping in wireless communication system

Similar Documents

Publication Publication Date Title
US9240808B2 (en) Methods, apparatus, and systems for coding with constrained interleaving
CN1264280C (zh) 在通信系统中生成和解码代码的设备和方法
JP3996514B2 (ja) ターボ復号器のためのバッファアーキテクチャ
CA2689587C (en) An apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
JP3610329B2 (ja) 大最小距離を用いたターボ符号化方法及びそれを実現するシステム
JP3984246B2 (ja) 移動通信システムにおける送／受信装置及び方法
JP4105101B2 (ja) 改善されたターボ符号に基づく増加的冗長
JP3546063B2 (ja) 通信システムのチャネル符号化装置及び方法
JP4563456B2 (ja) 送信装置、符号化装置及び復号装置
JP4717072B2 (ja) 送信装置
US8532209B2 (en) Methods, apparatus, and systems for coding with constrained interleaving
US9118350B2 (en) Methods, apparatus, and systems for coding with constrained interleaving
EP1601109A2 (en) Adaptive channel encoding method and device
US8788919B2 (en) Convolutional turbo coding method and device for implementing the coding method
JP2008219892A (ja) データを符号化および復号化する方法および装置
US9112534B2 (en) Methods, apparatus, and systems for coding with constrained interleaving
US7984365B2 (en) Turbo decoder with stake heritage for data block redundant version decoding
JP2020507990A (ja) 情報を処理するための方法および装置、通信デバイス、ならびに通信システム
KR101435830B1 (ko) 인터리빙 수행 방법
JP5195989B2 (ja) 送信方法
KR100377939B1 (ko) 이동통신시스템에서서브프레임전송을위한프레임구성장치및방법
KR20080010736A (ko) 광대역 무선접속 통신시스템에서 길쌈 터보 부호의 부호화장치 및 방법
KR100912600B1 (ko) 임의 개수의 정보 비트들을 위한 테일바이팅 터보 코드
JP2001257602A (ja) データ誤り訂正方法及び装置
KR101049947B1 (ko) 컨볼루셔널 터보 코드 부호화 장치 및 컨볼루셔널 터보 코드를 사용하는 부호화 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination