WO2013157675A1 - 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템 - Google Patents

오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템 Download PDF

Info

Publication number
WO2013157675A1
WO2013157675A1 PCT/KR2012/002946 KR2012002946W WO2013157675A1 WO 2013157675 A1 WO2013157675 A1 WO 2013157675A1 KR 2012002946 W KR2012002946 W KR 2012002946W WO 2013157675 A1 WO2013157675 A1 WO 2013157675A1
Authority
WO
WIPO (PCT)
Prior art keywords
error correction
interleaving
information
bit
bits
Prior art date
Application number
PCT/KR2012/002946
Other languages
English (en)
French (fr)
Inventor
김수영
조용훈
김원용
Original Assignee
전북대학교산학협력단
주식회사 코메스타
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단, 주식회사 코메스타 filed Critical 전북대학교산학협력단
Priority to PCT/KR2012/002946 priority Critical patent/WO2013157675A1/ko
Publication of WO2013157675A1 publication Critical patent/WO2013157675A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Definitions

  • the present invention relates to interleaving for a block turbo code, and more particularly, when bits configured in a block interleaver existing inside a codeword are stored in a temporary memory, a left diagonal direction or a right direction of information stored in a temporary memory.
  • Interleaving method for error correction code that can improve performance of information transmission by interleaving turbo code or general codewords by rearranging bit elements in diagonal direction at least once, and information transmission / reception system using the same It is about.
  • the error correcting code technique used in a digital communication system is an encoding technique that adds additional information to information to be transmitted by applying algebraic principles so as to cope with errors occurring in a channel.
  • This error correction coding technique generally generates a fixed length of encoded information by adding a fixed length of additional information to a fixed length of information.
  • the original information to be transmitted is an "information word”, which is an additional information added.
  • Information is referred to as "parity words" and coded information words as "codewords.”
  • the receiving end extracts the transmitted information through a task called "decoding" which extracts the original information from the modified signal due to noise and various deterioration conditions in the channel.
  • decoding which extracts the original information from the modified signal due to noise and various deterioration conditions in the channel.
  • the error correction code described above is a technique used in a digital communication system, and is generally a task for calculating digitally converted information.
  • the signal is again determined as digital information, that is, 0 or 1 information.
  • the process of determining whether the received signal is 0 or 1 is called a hard decision, and since the error may be sufficiently large in the hard decision process, the error already included in the determination step may be improved by the decoder. The degree can be greatly reduced.
  • the soft decision method was introduced to compensate for this drawback, and the received information is divided into several steps to convey information about how surely 0 or how surely 1. This allows the decoder to make more detailed calculations, further improving performance compared to hard decision methods.
  • One error correcting code using this principle is the turbo code, which is the same as the principle of accelerating the performance of the engine by feeding back the output power from the exhaust gas to the input.
  • a method of improving performance by repeatedly calculating the soft decision value may be applied to the same principle in the detection stage of various signals as well as the decoder.
  • a high-order modulation scheme that allows transmission of multiple bits in one transmission symbol.
  • a wireless antenna system also uses a multiple antenna scheme in which different transmission antennas simultaneously transmit different information. In order to accurately detect a signal transmitted using such a multi-antenna technique, it is very important to know information about a channel state.
  • a signal coming from a transmitting antenna around a channel is regarded as an input, and a signal transmitted to a receiving antenna is regarded as an output, and the entire system is called a multi-input multi-output system.
  • This is the multi-input multi-output in English, abbreviated as MIMO.
  • MIMO a symbol unit transmitted simultaneously through multiple antennas is called a MIMO frame.
  • the largest cause of the factors determined by external factors rather than the original ability of the error correcting code is the received codeword. How much channel information is contained within it.
  • the bits constituting one MIMO frame and the high-order modulation symbol should be detected as hard decision or soft decision value and provided to the input of the decoder.
  • the longer the length of the MIMO frame i.e., the greater the amount of information transmitted at the same time
  • the subblock may include some or all of a data string output from a channel encoder for performing channel coding such as turbo coding, convolutional coding, or low density parity check (LDPC) coding.
  • channel coding such as turbo coding, convolutional coding, or low density parity check (LDPC) coding.
  • LDPC low density parity check
  • a codeword includes an information word part, a first parity part, and a second parity part, each of which is entirely or Some of them may constitute the subblock.
  • the subblock may be configured by adding CRC code bits for error detection to each part.
  • the size L of the subblock that is, the length of the data string constituting the subblock is variable and its maximum size Lmax is 32. 32 is selected as a relatively small number for convenience of description, and a much larger subblock will be used in a real system. It is assumed that the size of the subblock input to the subblock interleaver is 26.
  • the subblocks input to the subblock interleaver are sequentially written in a row by row in a memory for interleaving.
  • the memory is configured in the form of a matrix having the number of rows NR and the number of columns NC.
  • the number of rows NR and the number of columns NC may be selected as values other than the above values.
  • each bit of the input data string is written in the row direction of the memory matrix in the input order.
  • row permutation is performed through an R bit BRO operation on an index of each row for R satisfying 2R-1 < Nr < 2R.
  • pruning is performed for rows that satisfy certain conditions.
  • column permutation is performed using a BRO operation on the column index, and each bit is read and output in the column direction of the memory matrix on which the column permutation is performed.
  • the conventional interleaving method improves the performance of the system by reducing the number of pruning based on the BRO operation.
  • the BER performance of each bit in the high-dimensional modulation symbols and MIMO frames is degraded.
  • a codeword is composed of only the same bit components, a BER value is determined due to the least inferior bit component.
  • conventional interleaving does not include various bit components in a codeword constituting an error correction code. BER performance degradation occurs.
  • the present invention has been made to solve such a problem, and an object of the present invention is to interleave bit elements in a block-type interleaver to rearrange bit elements in a left diagonal direction or a right diagonal direction, and to configure them in one row.
  • an interleaving method for an error correcting code capable of constructing a MIMO frame or a high-dimensional symbol and an information transmission / reception system using the same.
  • the present invention provides an interleaving method for an error correcting code capable of improvement and an information transmission / reception system using the same.
  • Another object of the present invention is to interleave an error correcting code, thereby minimizing the number of correlated channel detection values in one codeword, maximizing the diversity of channel information present in the received codeword, and constructing a high-order modulation symbol.
  • the present invention provides an interleaving method for an error correcting code that can guarantee maximum performance for error correction by averaging non-uniform performance for each bit, and an information transmission / reception system using the same.
  • an interleaving method for an error correcting code includes error correction for performing additional interleaving on each block type code word by block interleaving a code word in a column direction and a row direction.
  • a high dimensional interleaving method for code comprising: a) initializing a number of times for the interleaving (No_of_interleaving); b) storing a codeword bit consisting of n (x) n bits in a temporary memory for performing further interleaving; c) rearranging the diagonal bit elements stored in the temporary memory in a single row; d) if one rearrangement is completed in step c), increasing the number of interleavings once, and determining whether the current number of interleavings has reached a preset threshold; And e) if it is determined in step d) that the threshold is not reached, feeds back to step b) to repeat the process, and when the threshold is reached, terminating the interleaving.
  • step c) when the bit array in the codeword forms N rows, (i-1) left bits of the i (1 ⁇ i ⁇ N) rows are set to the corresponding rows.
  • the bit rearrangement is performed by moving to the rightmost direction in the right diagonal direction.
  • step d) according to a preferred embodiment of the present invention, d-1) converting the address value of the column to the address value of the row; And d-2) setting the remainder divided by the length (n) of the codeword for '(row address value) + (column address value)' to be an address value of the column.
  • the transmission and reception system using the interleaving method for the error correction code according to the second aspect of the present invention for achieving the above object, after the additional interleaving process for the codeword consisting of binary bits is terminated, A transmitter for performing bit rearrangement in diagonal directions for high-order modulation symbols and MIMO frame configuration in the interleaver; And rearranging the detection bit values in an order in which a fading and noise-received signal transmitted from the transmitter can be used in a decoder for an error correction code, and then repeating the received codeword to restore the transmitted information. Characterized in that consisting of a receiving device.
  • a transmission apparatus comprising: an error correction encoder for adding parity information to binary information bits for error correction occurring in a channel; An interleaver for reordering the codewords of the binary bits encoded by the error correction encoder by a predetermined number and storing them in an internal memory; A modulator for modulating bits stored in the memory according to an M-ary modulation method; And a MIMO frame part for mapping the modulated bits into one symbol and constituting a MIMO frame and transmitting the same through a channel.
  • the symbol detector for extracting a symbol for the received signal is applied to the fading and noise in the channel;
  • a bit information detector for outputting a soft decision or a fixed decision bit value of each symbol extracted by the symbol detector;
  • a deinterleaver for rearranging the output information of the bit information detector in an order applied to error correction of the transmitter and storing the output information in a memory;
  • an error correction decoder for restoring the transmitted information by repeating the received codeword in the order of the information stored in the memory.
  • the interleaving method for an error correcting code proposed in the present invention and a transmission / reception system using the same include: interleaving for a block turbo code that can effectively use an interleaver in a turbo code including an interleaver itself in one codeword.
  • the technique and the turbo code or the general codewords interleave with each other can improve the performance.
  • the present invention maximizes the diversity of channel information present in the received codeword by minimizing the number of correlated channel detection values in one codeword, and averages the non-uniform performance for each bit constituting the high-order modulation symbol. As a result, maximum performance for error correction can be guaranteed.
  • 1 is a flowchart for explaining a conventional interleaving method.
  • FIG. 2 is a block diagram illustrating a transmission and reception system to which an interleaving method for an error correcting code according to the present invention is applied.
  • FIG. 3 is a diagram illustrating a configuration of a block turbo code or a product code as an example of an error correction code according to the present invention.
  • FIG. 4 is a flowchart for describing a method of performing additional interleaving for the codeword of FIG. 3.
  • FIG. 5 is a diagram for describing a result of performing the first interleaving of FIG. 4.
  • FIG. 6 is a graph showing a performance comparison when the interleaving method according to the present invention is applied.
  • FIG. 2 is a block diagram illustrating a transmission and reception system to which an error correction coding scheme, a high-dimensional modulation scheme, and a MIMO scheme are applied according to the present invention.
  • the transmitting device 210 is an error correction encoder 211 for adding parity information to the binary information bits for error correction occurring in the channel, and the code word of the binary bit coded by the error correction encoder 211
  • An interleaver 212 for rearranging a predetermined number of bits and storing the bits in an internal memory, a modulator 213 for modulating the bits stored in the memory according to an M-ary modulation method, and the modulated bits It consists of a MIMO frame portion 214 that maps to a symbol and forms a MIMO frame and transmits it simultaneously over a channel.
  • the receiver 220 is a symbol detector 221 for extracting a symbol for a received signal subjected to fading and noise in the channel, and the soft decision or fixed decision bit of each symbol extracted from the symbol detector 221
  • a bit information detector 222 for outputting a value, a deinterleaver 223 for rearranging the output information of the bit information detector 222 in an order applied by the error correction encoder 211, and storing the information in the memory
  • An error correction decoder 224 recovers the transmitted information by repeating the received codeword in the order of the information stored in the memory.
  • the error correcting encoder 211 in the transmitting device 210 is a codeword composed of binary bits encoded by adding parity information to binary information bits for error correction occurring in a channel. Is stored in the memory in the interleaver 212 for bit rearrangement.
  • a MIMO frame is composed (214) of NT symbols to be transmitted and transmitted simultaneously on the channel.
  • the transmitted information is faded in the channel
  • the noise-received received signal is detected as NT symbols in the symbol detector 221 of the receiver 220, m m each symbol in the bit information detector 222 It is output as a soft decision or hard decision bit value.
  • the symbol detector 221 and the bit detector 222 may be implemented as one device.
  • the information on which the bit detection is completed is stored in a memory in the deinterleaver 223 to be rearranged in the order in which the error correction encoder can be used.
  • the deinterleaver 223 rearranges the detection bit values in the order in which they can be used in the error correction code and sends them to the error correction decoder 224.
  • the error correction decoder 224 repeats the received codewords configured in the order delivered from the deinterleaver to restore the transmitted information.
  • a separate deinterleaving process may be performed according to the type of the error correction decoder 224.
  • FIG. 3 is a diagram illustrating a configuration of a block turbo code or a product code, which is an example of the error correction encoder 211 of FIG. 2.
  • an error correcting code designed to perform an iterative decoding process on a product code is called a block turbo code.
  • a process of constructing a multiplication code using a (n, k) block code having a length k of an information word and a length n of a codeword 7 is performed.
  • k (n, k) block codes Is encoded in the row direction, and n times are encoded for k information bits for each column of k codewords thus constructed, and a multiplication code consisting of n columns of n bits and n rows of nxn bits is generated. .
  • the generated code includes n codewords in the row direction and n codewords in the column direction at the same time. That is, the block interleaving of codewords in the column direction becomes the codeword in the column direction, and the block interleaving of codewords in the row direction becomes the codeword in the row direction.
  • FIG. 4 is a flowchart illustrating a sequence of performing additional interleaving on a code word having a block-type internal interleaver inside the error correcting encoder 211.
  • step S401 the number No_of_interleaving for the interleaving is initialized to zero.
  • operation S403 a codeword bit C [i] [j] including nxn bits is first stored in a temporary memory buffer [i] [j] to perform additional interleaving. Thereafter, the bit elements in the diagonal direction of the information stored in the temporary memory are rearranged and stored in a single row.
  • FIG. 5 shows an example of rearranging the bit elements in the diagonal direction into one row, and shifts the leftmost bits from the second row to the right so that the bits in the diagonal direction become one row. Let's do it. That is, the second line sends C21 after the rightmost C2n, and the third line sends C31 and C32 after C3n. In the same way, the last row sends all of Cn1 through Cnn-1 behind Cnn and then rearranges the elements in the diagonal direction.
  • step S405 When the rearrangement in the diagonal direction is completed in this way, as in step S405, every row includes elements of different rows once, and every column includes elements of different columns once.
  • step S407 when the rearrangement is completed once, the number of interleaving is increased once, and in step S409, it is checked whether the current number of interleaving has reached a preset threshold. If the threshold has not been reached, the process returns to step S403 to repeat the process, and when the threshold is reached, the interleaving ends.
  • the performance of the bit error rate may be improved in proportion to the number of repetitions until the interleaving is repeated a specific number of times.
  • a threshold a specific number of times
  • the interleaver 212 existing outside the coder may perform additional bit rearrangement for high-order modulation symbol and MIMO frame configuration.
  • the interleaving method for the error correcting code minimizes the number of correlated channel detection values in one codeword, maximizes the diversity of channel information existing in the received codeword, and constructs a high-order modulation symbol. Maximum performance is obtained by averaging non-uniform performance for each bit.
  • the interleaving method according to the present invention maximizes the diversity of the channel information in one codeword. This is because when a plurality of symbols are received with the same channel information as in the MIMO scheme, the performance of the error correction code is deteriorated. In addition, when the codeword is composed of only the same bit component, the bit error rate (BER) value is increased by the bit component having the poorest performance. In the present invention, by including various bit components in the codeword constituting the error correction code, the channel information in the protected word can be maximized.
  • FIG. 6 is a graph showing a performance comparison when the interleaving method according to the present invention is applied. As shown, it simulates bit error rate (BER) performance with and without interleaving for 16-QAM and 64-QAM schemes in Additive white Gaussian noise (AWGN) channels.
  • BER bit error rate
  • AWGN Additive white Gaussian noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Radio Transmission System (AREA)

Abstract

본 발명에서 부호어 내부에 인터리버 자체를 포함하고 있는 터보 부호 내의 인터리버를 효과적으로 활용할 수 있는 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 송수신 시스템을 개시한다. 본 발명은 블록 형태의 인터리버 내에서 구성 비트들을 좌향 대각방향 또는 우향 대각방향으로 비트 원소들을 재배열하고 이를 하나의 행으로 구성하는 인터리빙을 수행함으로써, MIMO 프레임 또는 고차원 심볼을 구성할 수 있는 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 송수신 시스템을 제공한다. 따라서, 본 발명은 수신 부호어 내에 존재하는 채널 정보에 대한 다양성을 극대화하고, 고차원 변조 심볼을 구성하고 있는 각 비트별 비 균일 성능을 평균화함으로써 오류정정을 위한 최대 성능을 보장받을 수 있는 효과를 갖는다.

Description

오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템
본 발명은 블록 터보 부호에 대한 인터리빙에 관한 것으로, 더욱 상세하게는 부호어 내부에 존재하는 블록 형태의 인터리버 내에서 구성된 비트들이 임시 메모리에 저장될 때, 임시 메모리에 저장된 정보의 좌향 대각선 방향 또는 우향 대각선 방향의 비트 원소들을 하나의 행으로 적어도 1회 재배열함으로써, 터보 부호 또는 일반적인 부호어들끼리 서로 인터리빙하여 정보 전송의 성능을 개선할 수 있는 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템에 관한 것이다.
디지털통신 시스템에서 사용되는 오류정정부호 기술은, 채널에서 발생하는 오류에 잘 대응할 수 있도록 대수적인 원리를 적용하여 전송하고자 하는 정보에 부가적인 정보를 더하는 부호화(encoding) 기술이다. 이 오류정정 부호화 기술은 일반적으로 일정한 길이의 정보에 일정한 길이의 부가적인 정보를 더하여 일정한 길이의 부호화된 정보를 생성하는데, 원래 전송하고자 하는 정보를 "정보어(information word)", 더하여진 부가적인 정보를 "패리티어(parity word)" 및 부호화된 정보어를 "부호어(codeword)"라고 부른다.
수신단에서는 채널에서 발생하는 잡음과 여러 가지 열화 조건으로 인하여 변형된 신호로부터 원래의 정보를 추출하는 “복호(decoding)”라고 불리우는 작업을 통하여 송신된 정보를 추출하게 된다. 앞서서 설명한 오류정정부호란 디지털통신시스템에 사용되는 기술로써, 일반적으로 디지털로 변환된 정보를 연산하는 작업이다.
따라서, 채널에서 수신된 신호가 여러 가지 기능 블록들을 거쳐 오류정정부호에 대한 복호기로 입력되기 위해서는 다시 디지털정보 즉, 0인지 1인지의 정보로 판별되어 전달하게 된다. 이처럼 수신된 신호가 0인지 1인로 판별하는 과정을 경판정(hard decision)이라고 하고, 경판정 과정에서도 충분히 큰 오류가 포함될 수 있기 때문에, 이미 판별단계에서 포함된 오류는 복호기에서 개선할 수 있는 정도를 크게 감소시킬 수 있다.
이와 같은 단점을 보완하기 위하여 도입된 것이 연판정(soft decision) 방법이며, 수신된 정보를 여러 개의 단계로 구분하여 얼마나 확실하게 0인지 또는 얼마나 확실하게 1인지의 정보를 전달하는 것이다. 이렇게 하면 복호기에서 더욱 상세하게 계산할 수 있으므로 경판정 방식에 비하여 성능을 추가적으로 개선할 수 있다.
복호기에서 연판정 입력을 사용하는 것과 더불어 복호기에서 출력되는 값도 연판정으로 출력하게 되면, 연판정으로 출력된 값을 다시 복호기의 입력으로 피드백하여 복호기에서 계산을 반복함으로써 성능을 획기적으로 개선할 수 있다. 이와 같은 원리를 이용하는 오류정정부호 중의 하나가 터보부호인데 이는 터보 엔진에서 배기 가스에서의 출력 파워를 다시 입력으로 피드백하여 엔진의 성능을 가속시키는 원리와 동일하다.
이와 같이 연판정 값을 이용하여 반복적으로 계산함으로써 성능을 개선시킬 수 있는 방법은 복호기뿐만 아니라, 여러 가지 신호의 검출 단계에서 동일한 원리로 응용하여 활용할 수 있다. 최근 들어 대용량 데이터 또는 고속 데이터 전송에 대한 요구사항이 높아짐에 따라 이를 해결할 수 있는 방법 중의 하나가, 하나의 전송 심볼에 여러 개의 비트를 포함하여 전송할 수 있도록 하는 고차원 변조 방식을 사용하는 것이다.
또한, 무선 통신 시스템에서는 이와 더불어 여러 개의 송신 안테나에서 서로 다른 정보를 동시에 송신하는 다중안테나 방식을 사용하기도 한다. 이러한 다중 안테나 기술을 이용하여 전송된 신호를 정확히 검출하기 위해서는 채널의 상태에 대한 정보 파악이 매우 중요하다.
이러한 이유로 채널을 중심으로 송신 안테나에서 오는 신호를 입력이라고 간주하고, 수신안테나로 전달되는 신호를 출력이라고 간주하여 전체 시스템을 다중입력 다중출력 시스템이라고 한다. 이는 영문으로 multi-input multi-output에 해당하여 이를 약어로 표기한 것이 MIMO이다. MIMO 방식에서 여러 개의 안테나를 통하여 동시에 전송되는 심볼의 단위를 MIMO 프레임이라고 한다.
오류정정부호를 사용하는 시스템의 성능을 결정짓는 여러 가지 요소들 중 그 오류정정부호가 가지고 있는 원래의 능력에 의해 결정되는 요소가 아닌 외부적인 요인으로 결정되는 요소 중의 가장 큰 원인은 수신된 부호어 내에 얼마나 다양한 채널 정보를 포함하고 있는 지의 정도이다.
고차원 변조 방식이나 MIMO 방식을 오류정정부호와 함께 사용하게 되면 하나의 MIMO 프레임 및 고차원 변조 심볼을 구성하고 있는 비트들을 경판정 또는 연판정 값으로 검출하여 복호기의 입력으로 제공하여야 한다. 이 경우 하나의 MIMO 프레임 및 고차원 변조 심볼을 구성하고 있는 비트들끼리는 서로 간의 상관성이 존재하기 때문에 MIMO 프레임의 길이가 길수록(즉 동시에 전송하는 정보의 양이 많아질수록) 하나의 부호어를 구성하는 비트들 사이에는 채널 정보에 대한 다양성이 떨어지게 되고, 오류정정부호의 성능은 감소하게 된다.
도 1은 종래 인터리빙을 수행하는 과정을 설명하기 위한 도면이다. 도시된 바와 같이, 특정 서브블록 인터리버에 서브블록이 입력된다[S21]. 상기 서브블록은 터보 코딩, 컨볼루션 코딩 또는 LDPC(Low Density Parity Check) 코딩 등과 같은 채널 부호화를 수행하는 채널 부호화기로부터 출력된 데이터열의 일부 또는 전부를 포함할 수 있다. 예를 들어, 터보 코딩 기법에 의해 채널 부호화가 수행될 경우 코드워드(codeword)는 정보어 부분(information part), 제1 패리티 부분(parity part) 및 제2 패리티 부분으로 구성되는데, 각 부분 전체 또는 그 일부가 상기 서브블록을 구성할 수 있다. 또는 각 부분에 에러 검출을 위한 CRC 코드 비트들을 추가함으로써 상기 서브블록을 구성하는 것도 가능하다. 상기 서브블록의 크기(L), 즉 상기 서브블록을 구성하는 데이터열의 길이는 가변적이며, 그 최대 크기(Lmax)는 32임을 가정한다. 32는 설명의 편의상 비교적 작은 숫자로 선택된 것으로서 실제 시스템에서는 훨씬 큰 크기의 서브블록이 사용될 것이다. 상기 서브블록 인터리버에 입력되는 서브블록의 크기는 26임을 가정한다.
상기 서브블록 인터리버에 입력된 서브블록은 인터리빙을 위한 메모리에 행 방향으로(row by row) 순차적으로 기록된다. 상기 메모리는 행의 개수 NR 및 열 개수 NC 를 갖는 행렬의 형태로 구성된다. 상기 열 개수 NC는 2의 지수 승인 값(NC=2C)을 갖는다. C 값은 2이고, NC=4이다. 상기 행의 개수 NR은 상기 서브블록의 최대 크기 Lmax를 고려하여 8인 것을 가정한다. 여기서, 상기 행의 개수 NR 및 열 개수 NC 상기 값들 이외에 다른 값들로 선택될 수 있다.
따라서, 입력 데이터열의 각 비트를 입력 순서에 따라 메모리 행렬의 행 방향으로 기록한다. Nr을 상기 메모리 행렬에서 데이터 비트가 기록된 행의 개수라 할 때, 2R-1 ＜ Nr ≤ 2R을 만족하는 R에 대하여 각 행의 인덱스에 R 비트 BRO 연산을 통해 행 퍼뮤테이션을 수행한다. 행 퍼뮤테이션 수행 후에는 일정 조건을 만족하는 행에 대해 프루닝을 수행한다. 그 다음으로 열 인덱스에 대한 BRO 연산을 이용하여 열 퍼뮤테이션을 수행하고, 상기 열 퍼뮤테이션이 수행된 메모리 행렬의 열 방향으로 각 비트를 읽어 출력한다.
이와 같이 종래 인터리빙 방법은 BRO 연산을 토대로 프루닝 횟수를 줄여 시스템의 성능을 개선토록 하고 있으나, 고차원 변조 심볼 및 MIMO 프레임에서는 비트별 BER 성능이 저하되는 문제가 발생한다. 예컨대, 부호어를 구성할 때 동일한 비트 성분만으로 구성될 경우에는 성능이 가장 열등한 비트 성분으로 인한 BER 값이 결정되는데, 종래 인터리빙은 오류정정 부호를 구성하는 부호어 내에 다양한 비트 구성 성분들을 포함하지 않아 BER 성능 저하가 발생하게 된다.
본 발명은 이와 같은 문제점을 해결하기 위해 창출된 것으로, 본 발명의 목적은 블록 형태의 인터리버 내에서 구성 비트들을 좌향 대각방향 또는 우향 대각방향으로 비트 원소들을 재배열하고 이를 하나의 행으로 구성하는 인터리빙을 수행함으로써, MIMO 프레임 또는 고차원 심볼을 구성할 수 있는 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템을 제공함에 있다.
본 발명의 또 다른 목적은, 하나의 부호어 내부에 인터리버 자체를 포함하고 있는 터보 부호 내의 인터리버를 효과적으로 활용할 수 있는 블록 터보 부호에 대한 인터리빙 기법과, 터보부호 또는 일반적인 부호어들끼리 서로 인터리빙하여 성능 개선을 도모할 수 있는 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템을 제공함에 있다.
본 발명의 다른 목적은, 오류정정 부호에 대한 인터리빙으로서, 한 부호어 내에 상관성이 있는 채널 검출 값의 수를 최소화하여 수신 부호어 내에 존재하는 채널 정보에 대한 다양성을 극대화하고, 고차원 변조 심볼을 구성하고 있는 각 비트별 비 균일 성능을 평균화함으로써 오류 정정을 위한 최대 성능을 보장받을 수 있는 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 제1 관점에 따른 오류정정부호에 대한 인터리빙 방법은, 열 방향 및 행 방향의 부호어를 블록 인터리빙한 각 블록형태의 부호어에 대하여 추가 인터리빙을 수행하는 오류정정부호에 대한 고차원 인터리빙 방법에 있어서, a) 상기 인터리빙에 대한 횟수(No_of_interleaving)를 초기화하는 단계; b) 추가 인터리빙 수행을 위하여 n(x)n개로 비트로 구성된 부호어 비트를 임시 메모리에 저장하는 단계; c) 임시 메모리에 저장된 대각방향의 비트 원소들을 하나의 행으로 구성하는 방향으로 재배열하는 단계; d) 상기 c) 단계에서 1회의 재배열이 완료되면, 인터리빙 횟수를 1회 증가시키고, 현재의 인터리빙 횟수가 기 설정된 임계값(threshold)에 도달했는지를 판단하는 단계; 및 e) 상기 d) 단계에서 판단한 결과, 임계값에 도달하지 않았으면 상기 b) 단계로 피드백하여 과정을 반복해서 수행하고, 임계값에 도달했을 경우 인터리빙을 종료하는 단계로 이루어진 것을 특징으로 한다.
본 발명의 바람직한 실시 예에 따른 상기 c) 단계는, 부호어 내의 비트 배열이 N개의 행을 이룰 때, i(1<i<N) 행에 대하여 (i-1) 개의 좌측 비트를 해당 행의 최 우측으로 이동시켜 우측 대각 방향으로 비트 재배열을 수행하는 것을 특징으로 한다.
또한, 본 발명의 바람직한 실시 예에 따른 상기 d) 단계는, d-1) 열의 주소 값을 행의 주소 값으로 변환하는 단계; 및 d-2) '(행의 주소 값) + (열의 주소 값)'에 대한 부호어의 길이(n)로 나눈 나머지가 열의 주소 값이 되도록 설정하는 단계;로 이루어진 것을 특징으로 한다.
한편, 상기 목적을 달성하기 위한 본 발명의 제2 관점에 따른 오류정정부호에 대한 인터리빙 방법을 이용한 송수신 시스템은, 이진 비트로 구성된 부호어에 대한 추가 인터리빙 과정이 종료된 후, 부호어기 외부에 존재하는 인터리버에서 고차원 변조 심볼 및 MIMO 프레임 구성을 위한 대각 방향의 비트 재배열을 수행하여 출력하는 송신장치; 및 상기 송신장치로부터 발신된 정보에 대한 페이딩 및 잡음이 가미된 수신 신호를 오류정정 부호에 대한 복호기에서 사용할 수 있는 순서대로 검출 비트 값을 재배열한 후, 수신 부호어를 반복하여 송신된 정보를 복원하는 수신장치로 구성되는 것을 특징으로 한다.
본 발명의 바람직한 실시 예에 따른 송신장치는, 채널에서 발생하는 오류 정정을 위하여 이진 정보 비트에 패리티 정보를 추가하는 오류정정 부호기; 상기 오류정정 부호기에서 부호화된 이진 비트의 부호어를 일정 개수만큼 비트 재배열을 수행한 후 내부 메모리에 저장하는 인터리버; 상기 메모리에 저장된 비트들을 M-ary의 변조방식에 따라 변조하는 변조기; 및 상기 변조된 비트들을 하나의 심볼로 사상하고, MIMO 프레임을 구성하여 채널을 통해 동시에 송신하는 MIMO 프레임부로 이루어진 것을 특징으로 한다.
또한, 본 발명의 바람직한 실시 예에 따른 수신장치는, 상기 채널에서 페이딩 및 잡음이 가해진 수신신호에 대한 심볼을 추출하는 심볼 검출기; 상기 심볼 검출기에서 추출된 각 심볼의 연판정 또는 정판정 비트 값으로 출력하는 비트정보 검출기; 상기 비트정보 검출기의 출력 정보들을 상기 송신장치의 오류정정에 적용되는 순서대로 재배열하여 메모리에 저장하는 디인터리버; 및 상기 메모리에 저장된 정보의 순서에 따라 수신 부호어를 반복함으로써 송신된 정보를 복원하는 오류정정 복호기로 이루어진 것을 특징으로 한다.
전술된 바와 같이 본 발명에서 제시되는 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 송수신 시스템은, 하나의 부호어 내부에 인터리버 자체를 포함하고 있는 터보 부호 내의 인터리버를 효과적으로 활용할 수 있는 블록 터보 부호에 대한 인터리빙 기법과, 터보부호 또는 일반적인 부호어들끼리 서로 인터리빙하여 성능 개선을 도모할 수 있는 효과가 있다. 또한, 본 발명에서는 한 부호어 내에 상관성이 있는 채널 검출 값의 수를 최소화하여 수신 부호어 내에 존재하는 채널 정보에 대한 다양성을 극대화하고, 고차원 변조 심볼을 구성하고 있는 각 비트별 비 균일 성능을 평균화함으로써 오류정정을 위한 최대 성능을 보장받을 수 있는 효과를 갖는다.
도 1은 종래 인터리빙 방법을 설명하기 위한 플로우챠트이다.
도 2는 본 발명에 따른 오류정정부호에 대한 인터리빙 방법이 적용된 송수신 시스템을 설명하기 위한 구성도이다.
도 3은 본 발명에 따른 오류정정 부호의 실시 예로서 블록터보 부호 또는 곱부호의 구성을 나타낸 도면이다.
도 4는 도 3의 부호어에 대한 추가 인터리빙 수행 방법을 설명하기 위한 플로우챠트이다.
도 5는 도 4의 첫 번째 인터리빙을 수행한 결과를 설명하기 위한 도면이다.
도 6은 본 발명에 따른 인터리빙 방법이 적용될 경우의 성능 비교를 나타낸 그래프이다.
이하, 본 발명의 바람직한 실시 예를 첨부된 예시도면에 의거 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 오류정정 부호화 방식, 고차원 변조 방식 및 MIMO 방식이 적용된 송수신 시스템을 나타낸 구성도이다. 도시된 바와 같이, 이진 비트로 구성된 부호어에 대한 추가 인터리빙 과정이 종료된 후, 부호어기 외부에 존재하는 인터리버에서 고차원 변조 심볼 및 MIMO 프레임 구성을 위한 대각 방향의 비트 재배열을 수행하여 출력하는 송신장치(210)와, 상기 송신장치(210)로부터 발신된 정보에 대한 페이딩 및 잡음이 가미된 수신 신호를 오류정정 부호에서 사용할 수 있는 순서대로 검출 비트 값을 재배열한 후, 수신 부호어를 반복하여 송신된 정보를 복원하는 수신장치(220)로 구성된다.
한편, 상기 송신장치(210)는 채널에서 발생하는 오류 정정을 위하여 이진 정보 비트에 패리티 정보를 추가하는 오류정정 부호기(211)와, 상기 오류정정 부호기(211)에서 부호화된 이진 비트의 부호어를 일정 개수만큼 비트 재배열을 수행한 후 내부 메모리에 저장하는 인터리버(212)와, 상기 메모리에 저장된 비트들을 M-ary의 변조방식에 따라 변조하는 변조기(213)와, 상기 변조된 비트들을 하나의 심볼로 사상하고, MIMO 프레임을 구성하여 채널을 통해 동시에 송신하는 MIMO 프레임부(214)로 이루어진다.
또한, 상기 수신장치(220)는 상기 채널에서 페이딩 및 잡음이 가해진 수신신호에 대한 심볼을 추출하는 심볼 검출기(221)와, 상기 심볼 검출기(221)에서 추출된 각 심볼의 연판정 또는 정판정 비트 값으로 출력하는 비트정보 검출기(222)와, 상기 비트정보 검출기(222)의 출력 정보들을 상기 오류정정 부호기(211)에서 적용되는 순서대로 재배열하여 메모리에 저장하는 디인터리버(223)와, 상기 메모리에 저장된 정보의 순서에 따라 수신 부호어를 반복함으로써 송신된 정보를 복원하는 오류정정 복호기(224)로 이루어진다.
이와 같이 구성된 본 발명에 따른 송수신 시스템은, 먼저 상기 송신장치(210)에서 오류정정부호기(211)는 채널에서 발생하는 오류 정정을 위하여 이진 정보 비트에 패리티정보를 추가하여 부호화된 이진 비트로 구성된 부호어를 일정 개수만큼 비트 재배열을 위한 인터리버(212)에 있는 메모리에 저장한다.
상기 오류정정 부호기(212)의 종류에 따라 오류정정 부호기 내부에 별도의 인터리버가 존재할 수도 있다. 부호화된 비트들의 순서를 재배열한 인터리버로부터의 출력은 차례대로 변조기(213)에서 M-ary 변조 방식에 따라 m=log2M 개의 비트를 하나의 심볼로 사상하고, MIMO 프레임의 구성 방법에 따라 동시에 전송될 NT개의 심볼로 MIMO 프레임을 구성하여(214) 채널로 동시에 송신된다.
한편, 송신된 정보는 채널에서 페이딩이 가해지고, 잡음이 더해진 수신신호는 수신장치(220)의 심볼 검출기(221)에서 NT개의 심볼로 검출되고, 비트 정보 검출기(222)에서 각 심볼당 m개의 연판정 또는 경판정 비트 값으로 출력된다. 실제 사용되는 시스템에 따라 심볼 검출기(221)와 비트 검출기(222)는 하나의 장치로 구현될 수도 있다.
비트 검출이 완료된 정보들은 오류정정 부호기에서 사용될 수 있는 순서대로 재배열되기 위하여 디인터리버(223) 내에 있는 메모리에 저장된다. 디인터리버(223) 내의 메모리에 필요한 개수만큼의 비트 검출 값이 저장되면, 디인터리버(223)는 오류정정부호에서 사용할 수 있는 순서대로 검출 비트 값을 재배열하여 오류정정 복호기(224)로 보내진다. 오류정정 복호기(224)에서는 디인터리버에서 전달되는 순서대로 구성된 수신 부호어를 반복하여 송신된 정보를 복원한다. 여기서, 오류정정 복호기(224)의 종류에 따라 별도의 디인터리빙 과정이 수행될 수 있다.
도 3은 도 2의 오류정정 부호기(211)의 한 예인 블록터보부호 또는 곱부호의 구성을 도시한 도면이다. 여기서, 곱부호에 대하여 반복 복호과정을 수행할 수 있도록 설계된 오류정정부호를 블록터보 부호라고 한다.
도 3을 참조하면, 정보어의 길이 k가 4이고 부호어의 길이 n이 7인 (n,k)블록 부호를 이용하여 곱부호를 구성하는 과정으로써, 먼저 k개의 (n,k) 블록부호를 행 방향으로 부호화를 수행하고, 이렇게 구성된 k개의 부호어에 대해 각 열 별로 k개의 정보비트에 대하여 n번 부호화를 하게 되면 총 nxn개로 비트로 이루어진 열 n개 및 행 n개로 구성된 곱부호가 생성된다.
이렇게 생성된 곱부호는 행 방향으로도 n개의 부호어가 존재하며, 동시에 열 방향으로도 n개의 부호어가 존재하게 된다. 즉, 열 방향의 부호어를 블록 인터리빙 한 것이 열 방향의 부호어가 되고, 행 방향의 부호어들을 블록 인터리빙 한 것이 행 방향의 부호어가 된다.
도 4는 이와 같이 오류정정부호기(211) 내부에 블록형태의 내부 인터리버가 구성되어 있는 부호어에 대하여 추가 인터리빙을 수행하는 순서를 도식화한 순서도이다.
도 4의 순서도에 따르면 먼저 S401 단계에서, 상기 인터리빙에 대한 횟수(No_of_interleaving)를 0으로 초기화한다. 그리고, S403 단계에서 추가 인터리빙 수행을 위하여 먼저 nxn개로 비트로 구성된 부호어 비트(C[i][j])를 임시 메모리(buffer[i][j])에 저장한다. 이후, 임시 메모리에 저장된 정보의 대각방향의 비트 원소들을 하나의 행으로 구성하는 방향으로 재배열하여 저장한다.
도 5에는 이와 같이 대각 방향의 비트 원소들을 하나의 행으로 구성하여 재배열하는 예제가 도시되며, 대각방향의 비트들이 하나의 행이 되도록 하기 위하여 두 번째 행부터 제일 왼쪽에 있는 비트들을 오른쪽으로 이동시킨다. 즉, 두 번째 행에서는 C21을 제일 오른쪽 C2n 뒤로 보내고, 세 번째 행에는 C31과 C32을 차례로 C3n뒤로 보낸다. 같은 방법으로 제일 마지막 행에는 Cn1부터 Cnn-1까지를 모두 Cnn뒤로 보낸 후 대각 방향의 원소들을 행으로 재배열한다.
이는 부호어 내의 비트 배열이 N개의 행을 이룰 때, i(1<i<N) 행에 대하여 (i-1) 개의 우측 비트를 해당 행의 최 좌측으로 이동시켜 좌측 대각 방향으로 비트 재배열하거나, 부호어 내의 비트 배열이 N개의 행을 이룰 때, i(1<i<N) 행에 대하여 (i-1) 개의 좌측 비트를 해당 행의 최 우측으로 이동시켜 우측 대각 방향으로 비트 재배열하는 것으로, 도 5와 같은 형태로 재배열되다.
이와 같이 대각 방향으로의 재배열이 완료되면, S405 단계와 같이 모든 행에는 서로 다른 행의 원소가 1회씩 포함되어 있고, 모든 열에도 서로 다른 열의 원소가 1회씩 포함되어 있다. 이처럼 대각 방향으로의 1회의 재배열을 하는 방법은 열의 주소 값 j를 행의 주소 값으로 바꾸고, 새로운 열의 주소는 ((행의 주소값)+(열의주소값))을 구성 부호어의 길이 n으로 나눈 나머지가 되도록 하는 것이다. 이는 프로그램상에서 "C[i][j]=buffer[j][(i+j)%n]"로 표현된다.
한편 S407 단계로 진입하여, 1회의 재배열이 완료되면 인터리빙 횟수를 1회 증가시키고, S409 단계에서 현재의 인터리빙 횟수가 기 설정된 임계값(threshold)에 도달했는지를 검사한다. 만약, 임계값에 도달하지 않았으면 S403 단계로 피드백하여 과정을 반복해서 수행하고, 임계값에 도달했을 경우 인터리빙을 종료한다.
여기서, 인터리빙을 특정 횟수만큼 반복할 때까지는 그 반복수에 비례하여 비트오류율의 성능이 개선될 수 있다. 그러나, 특정 횟수 이상 반복하면 비트오류율의 성능은 향상되지 않기 때문에, 임계값(특정 횟수)을 설정하여 무의미한 반복을 피하는 것이 바람직할 것이다.
이와 같은 오류정정부호기 내부의 부호어에 대한 추가 인터리빙 과정이 종료된 후, 부호어기 외부에 존재하는 인터리버(212)에서 고차원 변조 심볼 및 MIMO 프레임 구성을 위한 추가 비트 재배열을 수행할 수 있다.
따라서, 본 발명에 따른 오류정정부호에 대한 인터리빙 방법은 한 부호어 내에 상관성이 있는 채널 검출 값의 수를 최소화하여 수신 부호어 내에 존재하는 채널 정보에 대한 다양성을 극대화하고, 고차원 변조 심볼을 구성하고 있는 각 비트별 비 균일 성능이 평균화함으로써 최대의 성능을 얻게 된다.
즉, 하나의 부호어 내에 채널 정보가 다양할수록 복호 성능이 우수하기 때문에, 본 발명에 따른 인터리빙 방법은 하나의 부호어 내의 채널 정보에 대한 다양성을 극대화시키는 것이다. 이는 MIMO 방식과 같이 여러 개의 심볼들이 동일한 채널 정보를 가지고 수신할 경우, 오류정정 부호의 성능이 열화되는 문제를 해소하기 때문이다. 또한, 부호어를 구성할 때 동일한 비트 성분만으로 구성될 경우, 성능이 가장 열등한 비트 성분에 의해 BER(Bit Error Rate) 값이 높아지게 된다. 본 발명에서는 오류정정 부호를 구성하는 부호어 내에 다양한 비트 구성 성분들을 포함하도록 함으로써, 보호어 내의 채널 정보가 극대화할 수 있도록 하는 것이다.
도 6은 본 발명에 따른 인터리빙 방법이 적용될 경우의 성능 비교를 나타낸 그래프이다. 도시된 바와 같이, 백색가우시안 잡음(Additive white Gaussian noise; AWGN) 채널에서 16-QAM 방식과, 64-QAM 방식에 대하여 인터리빙을 적용하였을 경우와, 그렇지 않은 경우에 대한 비트 오류율(BER) 성능을 시뮬레이션한 결과이다. 확인되는 바와 같이, 변조 차수가 높아질수록 본 발명에 따른 인터리빙으로 인한 효과가 크다는 것을 알 수 있으며, 이러한 성능의 차이는 페이딩 채널에서 더욱 크게 발생함을 알 수 있다.

Claims (7)

  1. 열 방향 및 행 방향의 부호어를 블록 인터리빙한 각 블록형태의 부호어에 대하여 추가 인터리빙을 수행하는 오류정정부호에 대한 고차원 인터리빙 방법에 있어서,
    a) 상기 인터리빙에 대한 횟수(No_of_interleaving)를 초기화하는 단계;
    b) 추가 인터리빙 수행을 위하여 n(x)n개로 비트로 구성된 부호어 비트를 임시 메모리에 저장하는 단계;
    c) 임시 메모리에 저장된 대각방향의 비트 원소들을 하나의 행으로 구성하는 방향으로 재배열하는 단계;
    d) 상기 c) 단계에서 1회의 재배열이 완료되면, 인터리빙 횟수를 1회 증가시키고, 현재의 인터리빙 횟수가 기 설정된 임계값(threshold)에 도달했는지를 판단하는 단계; 및
    e) 상기 d) 단계에서 판단한 결과, 임계값에 도달하지 않았으면 상기 b) 단계로 피드백하여 과정을 반복해서 수행하고, 임계값에 도달했을 경우 인터리빙을 종료하는 단계로 이루어진 것을 특징으로 하는 오류정정부호에 대한 인터리빙 방법.
  2. 제 1 항에 있어서 상기 c) 단계는,
    부호어 내의 비트 배열이 N개의 행을 이룰 때, i(1<i<N) 행에 대하여 (i-1) 개의 좌측 비트를 해당 행의 최 우측으로 이동시켜 우측 대각 방향으로 비트 재배열을 수행하는 것을 특징으로 하는 오류정정부호에 대한 인터리빙 방법.
  3. 제 1 항에 있어서 상기 c) 단계는,
    부호어 내의 비트 배열이 N개의 행을 이룰 때, i(1<i<N) 행에 대하여 (i-1) 개의 우측 비트를 해당 행의 최 좌측으로 이동시켜 좌측 대각 방향으로 비트 재배열을 수행하는 것을 특징으로 하는 오류정정부호에 대한 인터리빙 방법.
  4. 제 1 항 또는 제 2 항에 있어서 상기 d) 단계는,
    d-1) 열의 주소 값을 행의 주소 값으로 변환하는 단계; 및
    d-2) '(행의 주소 값) + (열의 주소 값)'에 대한 부호어의 길이(n)로 나눈 나머지가 열의 주소 값이 되도록 설정하는 단계;로 이루어진 것을 특징으로 하는 오류정정부호에 대한 인터리빙 방법.
  5. 제 1 항에 따른 인터리빙 방법을 이용한 데이터 송수신 시스템에 있어서,
    이진 비트로 구성된 부호어에 대한 추가 인터리빙 과정이 종료된 후, 부호어기 외부에 존재하는 인터리버에서 고차원 변조 심볼 및 MIMO 프레임 구성을 위한 대각 방향의 비트 재배열을 수행하여 출력하는 송신장치; 및
    상기 송신장치로부터 발신된 정보에 대한 페이딩 및 잡음이 가미된 수신 신호를 오류정정 부호에 대한 복호기에서 사용할 수 있는 순서대로 검출 비트 값을 재배열한 후, 수신 부호어를 반복하여 송신된 정보를 복원하는 수신장치로 구성되는 것을 특징으로 하는 오류정정부호에 대한 인터리빙 방법을 이용한 정보 송수신 시스템.
  6. 제 5 항에 있어서,
    상기 송신장치는 채널에서 발생하는 오류 정정을 위하여 이진 정보 비트에 패리티 정보를 추가하는 오류정정 부호기;
    상기 오류정정 부호기에서 부호화된 이진 비트의 부호어를 일정 개수만큼 비트 재배열을 수행한 후 내부 메모리에 저장하는 인터리버;
    상기 메모리에 저장된 비트들을 M-ary의 변조방식에 따라 변조하는 변조기; 및
    상기 변조된 비트들을 하나의 심볼로 사상하고, MIMO 프레임을 구성하여 채널을 통해 동시에 송신하는 MIMO 프레임부로 이루어진 것을 특징으로 하는 오류정정부호에 대한 인터리빙 방법을 이용한 정보 송수신 시스템.
  7. 제 5 항에 있어서,
    상기 수신장치는 상기 채널에서 페이딩 및 잡음이 가해진 수신신호에 대한 심볼을 추출하는 심볼 검출기;
    상기 심볼 검출기에서 추출된 각 심볼의 연판정 또는 정판정 비트 값으로 출력하는 비트정보 검출기;
    상기 비트정보 검출기의 출력 정보들을 상기 송신장치의 오류정정에 적용되는 순서대로 재배열하여 메모리에 저장하는 디인터리버; 및
    상기 메모리에 저장된 정보의 순서에 따라 수신 부호어를 반복함으로써 송신된 정보를 복원하는 오류정정 복호기로 이루어진 것을 특징으로 하는 오류정정부호에 대한 인터리빙 방법을 이용한 정보 송수신 시스템.
PCT/KR2012/002946 2012-04-18 2012-04-18 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템 WO2013157675A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2012/002946 WO2013157675A1 (ko) 2012-04-18 2012-04-18 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2012/002946 WO2013157675A1 (ko) 2012-04-18 2012-04-18 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템

Publications (1)

Publication Number Publication Date
WO2013157675A1 true WO2013157675A1 (ko) 2013-10-24

Family

ID=49383612

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/002946 WO2013157675A1 (ko) 2012-04-18 2012-04-18 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템

Country Status (1)

Country Link
WO (1) WO2013157675A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437980A (zh) * 2021-06-30 2021-09-24 中国人民解放军国防科技大学 抗脉冲干扰的turbo编码外交织方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090037375A (ko) * 2007-08-07 2009-04-15 삼성전자주식회사 균등 에러 방지 및 차등 에러 방지를 위한 순환 비트인터리버를 포함하는 디지털 통신 시스템 및 그 방법
US20090129490A1 (en) * 2005-12-30 2009-05-21 Isabelle Siaud Method and a Device for Dynamically Selecting Orthogonal Functions of an Orthogonal Transmission System
US20100002792A1 (en) * 2007-01-16 2010-01-07 Koninklijke Philips Electronics, N.V. System, apparatus and method for interleaving data bits or symbols
KR101063623B1 (ko) * 2010-09-17 2011-09-07 중앙대학교 산학협력단 공간-시간 블록 부호 기반의 다중 안테나 다중 하이브리드 자동 반복 요청(ｈａｒｑ)을 이용한 송, 수신 방법 및 장치
KR20110124231A (ko) * 2009-01-22 2011-11-16 엘지전자 주식회사 신호 송수신 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090129490A1 (en) * 2005-12-30 2009-05-21 Isabelle Siaud Method and a Device for Dynamically Selecting Orthogonal Functions of an Orthogonal Transmission System
US20100002792A1 (en) * 2007-01-16 2010-01-07 Koninklijke Philips Electronics, N.V. System, apparatus and method for interleaving data bits or symbols
KR20090037375A (ko) * 2007-08-07 2009-04-15 삼성전자주식회사 균등 에러 방지 및 차등 에러 방지를 위한 순환 비트인터리버를 포함하는 디지털 통신 시스템 및 그 방법
KR20110124231A (ko) * 2009-01-22 2011-11-16 엘지전자 주식회사 신호 송수신 장치 및 방법
KR101063623B1 (ko) * 2010-09-17 2011-09-07 중앙대학교 산학협력단 공간-시간 블록 부호 기반의 다중 안테나 다중 하이브리드 자동 반복 요청(ｈａｒｑ)을 이용한 송, 수신 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437980A (zh) * 2021-06-30 2021-09-24 中国人民解放军国防科技大学 抗脉冲干扰的turbo编码外交织方法及系统

Similar Documents

Publication Publication Date Title
CN101836387B (zh) 具有速率匹配的高计算效率的卷积编码
US8051355B2 (en) Multilevel low density parity-check coded modulation
EP1206040A2 (en) Low delay channel codes for correcting bursts of lost packets
CN101553990B (zh) Turbo码交织器尺寸的确定
EP2241012B1 (en) System and method for pseudorandom permutation for interleaving in wireless communications
US8271850B2 (en) Fast low-density parity-check code encoder
KR20190099327A (ko) 정보 처리 방법, 장치, 및 통신 시스템
CN101636914A (zh) 用于编码和解码数据的方法和装置
CN113875177A (zh) 数据传输、编码、解码方法、装置、设备及存储介质
CN109194443B (zh) 基于apsk星座映射的编码调制方法、可读存储介质和终端
WO2010074537A2 (en) Convolutional turbo coding method and device for implementing the coding method
KR101435830B1 (ko) 인터리빙 수행 방법
US7512863B2 (en) Turbo code interleaver for low frame error rate
KR20080041488A (ko) 병렬 인터리빙 장치 및 방법
CN105814825B (zh) 接收数据的方法及设备，以及发送数据的方法及设备
US11128320B2 (en) Encoding method, decoding method, encoding apparatus, and decoding apparatus
CN112332869A (zh) 改进的tpc迭代方法和装置
CN108900463B (zh) 基于apsk星座映射的编码调制系统
WO2013157675A1 (ko) 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템
CN117014099A (zh) 用于子载波排序的信号处理电路及相关的信号处理方法
CN113437980A (zh) 抗脉冲干扰的turbo编码外交织方法及系统
KR101353094B1 (ko) 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템
CN110034847B (zh) 级联编码方法及装置
CN112564854B (zh) 一种数据传输方法、装置、设备和存储介质
WO2023236838A1 (zh) 编码传输方法、解码方法和通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12874528

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12874528

Country of ref document: EP

Kind code of ref document: A1