DE4447603C2 - Schaltung zum Erzeugen einer Referenzspannung - Google Patents
Schaltung zum Erzeugen einer ReferenzspannungInfo
- Publication number
- DE4447603C2 DE4447603C2 DE4447603A DE4447603A DE4447603C2 DE 4447603 C2 DE4447603 C2 DE 4447603C2 DE 4447603 A DE4447603 A DE 4447603A DE 4447603 A DE4447603 A DE 4447603A DE 4447603 C2 DE4447603 C2 DE 4447603C2
- Authority
- DE
- Germany
- Prior art keywords
- current
- transistor
- transistor element
- reference voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/418—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
- H03K19/017527—Interface arrangements using a combination of bipolar and field effect transistors [BIFET] with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
Die vorliegende Erfindung betrifft eine Schaltung zum Erzeugen einer
Referenzspannung und insbesondere eine Bi-CMOS-Halbleiterspei
chereinrichtung, welche einen Bipolartransistor und einen
MOS-Transistor (Isoliergatetyp-Feldeffekttransistor) verwen
det. Insbesondere betrifft die vorliegende Erfindung einen
Bi-CMOS-SRAM und insbesondere einen ECL·RAM mit einer
ECL-Schnittstelle.
Eine bipolare IC (integrierte Schaltungseinrichtung) ist
insofern vorteilhaft, als sie einen Hochgeschwindigkeitsbe
trieb und eine Verarbeitung von Hochfrequenzsignalen ge
stattet, da sie zu einer hochgenauen Analogverarbeitung in
der Lage ist und eine große Stromtreibfähigkeit aufweist,
wogegen sie insofern nachteilig ist, als sie eine kleine
Eingangsimpedanz und einen großen Stromverbrauch hat. Im
Gegensatz dazu ist eine MOS·IC insofern vorteilhaft, als sie
eine große Integrationsfähigkeit, eine große Eingangsimpe
danz und einen geringen Stromverbrauch aufweist, wogegen sie
insofern nachteilig ist, als sie zur Analogverarbeitung
nicht geeignet ist.
Folglich ist ein "Bi-CMOS"-Schaltungsaufbau vorgeschlagen
worden, bei welchem eine integrierte Halbleiterschaltungs
einrichtung realisiert ist, welche die Vorteile sowohl der
bipolaren IC als auch der MOS-IC aufweist. Ein "Bi-CMOS" ist
ein Typ eines Schaltungsaufbaus, bei welchem sowohl Bipolar
als auch MOS-Elemente auf einem Chip vorgesehen sind.
Ein statischer Speicher mit wahlfreiem Zugriff (SRAM) ist
eine der derartigen integrierten Halbieiterschaltungsein
richtungen, welche einen "Bi-CMOS"-Aufbau verwenden. Da der
Bi-CMOS·SRAM die Vorteile eines kleinen Stromverbrauchs und
eines Hochgeschwindigkeitsbetriebs (wobei nur einige Nano
sekunden für einen Zugriff benötigt werden) aufweist, ist er
weitverbreitet in einem derartigen eine Hochgeschwindig
keits-Datenverarbeitung ausführenden System verwendet wor
den.
Eine SRAM-Zelle benötigt ein Flipflop bildende Transistoren,
einen Zugriffstransistor, welcher einen Verriegelungsknoten
(Speicherknoten) des Flipflops mit einer Bitleitung verbin
det, und ein Hochwiderstandselement (Hochwiderstandslast
oder Dünnfilmtransistor), welches den verriegelungsknoten
des Flipflops auf einen Versorgungspotentialpegel hochzieht.
Daher nimmt die SRAM-Zelle eine größere Fläche als ein DRAM
(dynamischer Speicher mit wahlfreiem Zugriff) ein, welcher
einen Zugriffstransistor und einen Kondensator aufweist.
Bei einem ECL·SRAM ist zum Bestimmen eines Logikpegels
(Hoch-/Tiefpegel eines Eingangssignals, zum Versorgen der
Bipolar-Differenzverstärkerschaltung mit einem konstanten
Strom und zur Umwandlung eines Signals vom ECL-Pegel in ein
Signal vom CMOS-Pegel usw. eine Referenzspannung notwendig.
Für einen genauen Betrieb muß eine derartige Referenzspan
nung konstant gehalten werden, so daß sie durch die Versor
gungsspannung nicht beeinflußt wird.
Da im allgemeinen die Transistorgröße und der Schaltungsauf
bau in einem Referenzspannungs-Erzeugungsabschnitt und einem
die Referenzspannung verwendenden Abschnitt unterschiedlich
sind, unterscheidet sich die Temperaturabhängigkeit der
Referenzspannung häufig von der Temperaturabhängigkeit der
Betriebscharakteristiken der Transistoren in dem die
Referenzspannung verwendenden Abschnitt. Daher verändern
sich die Betriebscharakteristiken des die Referenzspannung
verwendenden Abschnitts, wenn sich die Betriebstemperatur
ändert, und im Ergebnis kann kein genauer Betrieb gesichert
werden.
Daher ist es eine Aufgabe der vorliegenden
Erfindung, eine Referenzspannungs-Erzeugungsschaltung vor
zusehen, welche eine gewünschte Referenzspannung ohne
irgendeinen Einfluß der Versorgungsspannung genau erzeugen
kann und
welche die Referenzspannung gemäß Betriebscharakteristiken
des die Referenzspannung verwendenden Abschnitts einstellen
kann.
Diese Aufgabe wird gelöst durch eine Schaltung zum Erzeugen
einer Referenzspannung mit den Merkmalen des Anspruches 1, des
Anspruches 5, des Anspruches 9 oder des Anspruches 14.
Bevorzugte Ausgestaltungen der Erfindung ergeben sich jeweils
aus den zugehörigen Unteransprüchen.
Die vorstehenden und andere Aufgaben, Merkmale, Aspekte und
Vorteile der vorliegenden Erfindung werden aus der folgenden
detaillierten Beschreibung der vorliegenden Erfindung augen
scheinlicher werden, wenn diese in Verbindung mit den beige
fügten Zeichnungen zur Kenntnis genommen wird.
Von den Figuren zeigen:
Fig. 1 eine schematische Darstellung des Gesamt
aufbaus einer Halbleiterspeichereinrich
tung gemäß der vorliegenden Erfindung;
Fig. 2 einen speziellen Aufbau einer Referenz-
Spannungs-Erzeugungsschaltung zur Pegel
umwandlung;
Fig. 3A und 3B eine Beziehung zwischen den Strömen, die
in der Pegelumwandlungsschaltung fließen;
Fig. 4 einen spezielleren Aufbau der in Fig. 2
dargestellten Referenzspannungs-Erzeu
gungsschaltung;
Fig. 5 einen anderen speziellen Aufbau der
Referenzspannungs-Erzeugungsschaltung zur
Pegelumwandlung;
Fig. 6 einen anderen speziellen Aufbau der
Referenzspannungs-Erzeugungsschaltung zur
Pegelumwandlung;
Fig. 7 einen speziellen Aufbau der Referenz
spannungs-Erzeugungsschaltung;
Fig. 8 einen anderen speziellen Aufbau der
Referenzspannungs-Erzeugungsschaltung;
Fig. 1 ist ein Blockschaltbild, welches einen Gesamtaufbau
einer Halbleiterspeichereinrichtung gemäß der einen Aus
führungsform der vorliegenden Erfindung schematisch dar
stellt. Unter Bezugnahme auf Fig. 1 enthält die Halbleiter
speichereinrichtung eine Speicherebene 1. Die Speicherebene
1 enthält eine Mehrzahl von Speicherblöcken 10. In Fig. 1
ist nur ein Speicherblock 10 repräsentativ gezeigt. Der
Speicherblock 10 enthält eine Speicheranordnung 2, welche in
einer Matrix aus Zeilen und Spalten angeordnete Speicher
zellen MC enthält. Die Speicheranordnung 2 enthält Wort
leitungen WL, von denen jede mit einer Zeile der Speicher
zellen MC verbunden ist, und Bitleitungspaare BLP, von denen
jede mit einer Spalte der Speicherzellen MC verbunden ist.
In Fig. 1 sind eine Wortleitung WL, ein Bitleitungspaar BLP
und eine an einem Schnittpunkt zwischen dem Bitleitungspaar
BLP und der Wortleitung WL angeordnete Speicherzelle MC re
präsentativ dargestellt.
Wie es später beschrieben werden wird, enthält die Speicher
anordnung 2 eine Mehrzahl von IO-Blöcken. Jeder IO-Block
entspricht einem unterschiedlichen Dateneingangs-/Datenaus
gangs-Pin. Im Betrieb wird ein Speicherblock in der Spei
cherebene 1 ausgewählt, und ein Bit der Speicherzelle wird
aus jedem der IO-Blöcke in der Speicheranordnung 2 ausge
wählt. Ein nicht ausgewählter Speicherblock 10 wird in einem
Bereitschaftszustand gehalten. Der Speicherblock 10 enthält
ferner eine Bitleitungs-Lastschaltung 3, welche eine Schal
tung zum Ausgleichen und Einstellen einer Potentialamplitude
jeder Bitleitung des Bitleitungspaares BLP enthält, einen
Y-Decodierer 6, welcher ein Spaltenadressensignal decodiert
und ein Spaltenauswahlsignal zum Auswählen eines ent
sprechenden Bitleitungspaares in der Speicheranordnung 2 er
zeugt, eine Verschiebungs-Redundanzschaltung 5 zum Übertra
gen eines Ausgangs aus dem Y-Decodierer 6, ein
Lese-/Schreibgatter 4, welches ein entsprechendes
Bitleitungspaar mit internen lokalen Datenbussen 8 und 9
gemäß dem aus der Verschiebungs-Redundanzschaltung 5 über
tragenen Spaltenauswahlsignal verbindet, und eine
Lese-/Schreibsteuerschaltung 7 zum Steuern eines geöffne
ten/geschlossenen Zustands des Lese-/Schreibgatters 4 und
zum Einstellen eines Potentials des Bitleitungspaares am
Ende eines Datenschreibens.
Die Verschiebungs-Redundanzschaltung 5 enthält eine Mehrzahl
von Schaltgattern, welche das Spaltenauswahlsignal aus dem
Y-Decodierer 6 an eines von zwei Bitleitungspaaren selektiv
übertragen, um ein defektes Bitleitungspaar auszubessern.
Die Lese-/Schreibsteuerschaltung 7 ist gemäß einem Blockaus
wahlsignal aktiviert.
Die Halbleiterspeichereinrichtung enthält ferner einen
CS-Puffer 12, welcher ein externes Chip-Auswahlsignal /CS emp
fängt, und einen Adressenpuffer 14, welcher ein Mehrfachbit-Adressensignal
A0 bis An empfängt, so daß er ein internes
Adressensignal erzeugt. Das interne Adressensignal aus dem
Adressenpuffer 14 ist an einen Y-Vordecodierer 15, einen
Z-Vordecodierer 16, einen V-Vordecodierer 17 und einen X-Vor
decodierer 18 gelegt. Der Y-Vordecodierer 15 decodiert das
Spaltenadressensignal aus dem Adressenpuffer 14 vor und er
zeugt ein Vordecodiersignal zum Bestimmen eines Bitleitungs
paares in jedem Speicherblock. Ein Ausgang aus dem Y-Vorde
codierer 15 ist an den Y-Decodierer 6 gelegt.
Der Z-Vordecodierer 16 decodiert das Adressensignal zum Be
stimmen eines Blocks aus dem Adressenpuffer 14 vor. Ein Vor
decodiersignal zum Auswählen eines durch das Blockadressen
signal bestimmten Speicherblocks in der Speicherebene 1 wird
vom Z-Vordecodierer 16 erzeugt und an den Z-Decodierer 25
gelegt. Der Z-Decodierer 25 decodiert das Vordecodiersignal
aus dem Z-Vordecodierer 16 und erzeugt ein Blockauswahl
signal zum Aktivieren einer peripheren Schaltungseinrichtung
(Y-Decodierer, Lese-/Schreibsteuerschaltung 7 usw.) des aus
gewählten Speicherblocks.
Der X-Vordecodierer 18 erzeugt ein Vordecodiersignal zum
Auswählen einer Hauptwortleitung, welche durch eine Mehrzahl
von Speicherblöcken in der Speicherebene 1 verwendet wird.
Das aus dem X-Vordecodierer 18 ausgegebene Vordecodiersignal
ist an den X-Decodierer gelegt. Der X-Decodierer 24 deco
diert das Vordecodiersignal aus dem X-Vordecodierer 18 und
wählt eine Hauptwortleitung aus. Eine Mehrzahl von Unter
wortleitungen ist mit der Hauptwortleitung in jedem Spei
cherblock verbunden.
Der V-Vordecodierer 17 erzeugt ein Vordecodiersignal zum
Auswählen einer der Mehrzahl von mit der Hauptwortleitung
verbundenen Unterwortleitungen. Das Vordecodiersignal aus
dem V-Vordecodierer 17 ist an einen VZ-Decodierer 26 gelegt.
Der VZ-Decodierer 26 decodiert das Vordecodiersignal aus dem
Z-Vordecodierer 16 und das Vordecodiersignal aus dem V-Vor
decodierer 17 und erzeugt ein Decodiersignal zum Bestimmen
eines Speicherblocks und zum Bestimmen einer der Mehrzahl
von Unterwortleitungen.
Ein Ausgang aus dem VZ-Decodierer 26 und ein Ausgang aus dem
X-Decodierer 24 sind an einen lokalen X-Decodierer 27 ge
legt. Gemäß dem Decodiersignal aus dem VZ-Decodierer 26 und
dem Decodiersignal aus dem X-Decodierer 24 erzeugt der loka
le X-Decodierer 27 ein Signal, welches eine Unterwortleitung
im entsprechenden Speicherblock 10 in einen Auswahlzustand
versetzt.
An den X-Vordecodierer 18 ist ein internes Steuersignal
(CS-Wortleitungs-Unterbrechungsmodus-Bestimmungssignal, welches
später beschrieben werden wird) aus dem CS-Puffer 12 ange
legt. Folglich wird ein Ausgang aus dem X-Vordecodierer 18
selektiv aktiviert/deaktiviert. Der Adressenpuffer 14 führt
eine Pufferoperation an einem externen Adressensignal aus
und erzeugt normal ein internes Adressensignal. Das dient
dazu, die Operationsgeschwindigkeit des Adressenpuffers zu
verbessern.
In Fig. 1 ist gezeigt, daß das Steuersignal aus dem
CS-Puffer 12 nur an den X-Vordecodierer 18 gelegt ist. Ein in
ternes Steuersignal aus dem CS-Puffer 12 kann ferner an den
Y-Vordecodierer 15, den Z-Vordecodierer 16 und den V-Vorde
codierer 17 gelegt sein.
Die Halbleiterspeichereinrichtung enthält ferner einen
WE-Puffer 28, welcher ein externes Schreibentsperrsignal /WE
zum Erzeugen eines internen Schreibentsperrsignals empfängt,
einen Din-Puffer 29, welcher externe Eingangsdaten D emp
fängt und interne Schreibdaten erzeugt, und einen Dout-Puf
fer 30, welcher aus internen Lesedaten externe Lesedaten Q
zur Ausgabe erzeugt.
Wenn das interne Schreibentsperrsignal aus dem WE-Puffer 28
und das externe Steuersignal /CS beide einen Tiefpegel er
reichen, dann wird ein Datenschreiben bestimmt. Wenn das
externe Steuersignal /CS einen Tiefpegel erreicht und das
Schreibentsperrsignal /WE auf einem Hochpegel ist, dann wird
ein Datenlesebetrieb bestimmt. Ein Chip-Auswahlsignal /CS
zum Datenschreiben/-lesen wird von einem anderen Pfad als
dem in Fig. 1 gezeigten CS-Puffer 12 angelegt.
Die Halbleiterspeichereinrichtung umfaßt ferner einen glo
balen Schreibtreiber 31, welcher in Reaktion auf ein in
ternes Schreibentsperrsignal (genauer: in Kombination mit
dem Chip-Auswahlsignal CS) aus dem WE-Puffer 28 aktiviert
ist, wobei er interne Schreibdaten aus dem Din-Puffer 29
empfängt, so daß er die Schreibdaten in jeden Speicherblock
überträgt, einen lokalen Schreibtreiber 33, welcher in Re
aktion auf das interne Schreibentsperrsignal aus dem
WE-Puffer 28 und auf ein Blockauswahlsignal aus dem Z-Deco
dierer 25 aktiviert ist, wobei er interne Schreibdaten aus
dem globalen Schreibtreiber 31 empfängt, so daß er die
Schreibdaten an einen lokalen Datenbus 8 im Speicherblock
überträgt, einen lokalen Abtastverstärker 34, welcher in
Reaktion auf das Blockauswahlsignal aus dem Z-Decodierer 25
so aktiviert ist, daß er die internen Lesedaten auf einem
internen Lesedatenbus 9 verstärkt, und einen globalen Ab
tastverstärker 32, welcher zur Zeit eines Datenlesens so
aktiviert ist, daß er die internen Lesedaten aus dem lokalen
Abtastverstärker 34 verstärkt und die sich ergebenden Daten
in den Dout-Puffer 30 überträgt.
Der globale Schreibtreiber 31 und der globale Abtastver
stärker 32 sind gewöhnlich für jeden Speicherblock 10 der
Speicherebene 1 vorgesehen. Der lokale Schreibtreiber 33 und
der lokale Abtastverstärker 34 sind für einen Speicherblock
10 in der Speicherebene 1 vorgesehen. Dadurch wird nur der
ausgewählte Speicherblock getrieben, so daß der Stromver
brauch verkleinert wird.
Die Halbleiterspeichereinrichtung enthält ferner zum Fest
legen eines speziellen Modus der Halbleiterspeichereinrich
tung: eine Modusermittlungsschaltung 35, welche die Bestim
mung eines vorgeschriebenen speziellen Modus gemäß einem ex
ternen Steuersignal ermittelt, eine Schaltung zur Erzeugung
eines Betriebsmodus-Bestimmungssignals 36, welche ein Be
stimmungssignal so erzeugt, daß sie einen vorgeschriebenen
Betriebsmodus gemäß einem Ausgang aus der Modusermittlungs
schaltung 35 festlegt, und eine Speicherzellpotential-Ver
sorgungsschaltung 37, welche das an eine Speicherzelle MC
anzulegende Potential gemäß einem Steuersignal aus der
Schaltung zum Erzeugen eines Betriebsmodus-Bestimmungs
signals 36 ändert. Ein Ausgang aus der Schaltung zum Er
zeugen eines Betriebsmodus-Bestimmungssignals 36 ist ferner
an den CS-Puffer 12 gelegt. Der CS-Puffer 12 steuert eine
Aktivierung/Deaktivierung des Z-Vordecodierers 18 gemäß
einem Signal aus der Schaltung zum Erzeugen eines Betriebs
modus-Bestimmungssignals 36. Der auf diese Weise festgelegte
spezielle Modus wird später detailliert beschrieben werden.
Die Halbleiterspeichereinrichtung enthält ferner eine
Referenzspannungs-Erzeugungsschaltung 38, welche Referenz
spannungen Vref und Vcs zum Treiben einer in einer bipolaren
Differenzverstärkungsschaltung verwendeten Konstantstrom
quelle erzeugt und welche den Pegel eines Eingangssignals
bestimmt. Der Strukturen der verschiedenen Abschnitte wer
den im folgenden detailliert beschrieben werden.
Die Schaltung zum Erzeugen einer Referenzspannung für die
Pegelumwandlungsschaltung.
Fig. 2 zeigt ein spezielles Beispiel einer Schaltung zum
Erzeugen einer Referenzspannung für die Pegelumwandlungs
schaltung. Unter Bezugnahme auf Fig. 2 ist eine Pegel
umwandlungsschaltung 65 vorgesehen.
Eine Referenzspan
nungs-Erzeugungsschaltung 70 enthält einen p-Kanal-MOS-Tran
sistor MP1, der entsprechend einem Transistor Q1 vorgesehen
ist, und einen p-Kanal-MOS-Transistor MP2, der entsprechend
einem Transistor Q2 vorgesehen ist. Die Transistoren MP1 und
MP2 haben eine ähnliche Größe (ein ähnliches Größenverhält
nis) wie die entsprechenden Transistoren Q1 bzw. Q2 und
liefern dieselben Ströme I1 und I3 (oder Ströme mit dem
selben Stromverhältnis), wie sie die entsprechenden Transi
storen Q1 bzw. Q2 liefern.
Der Transistor MP1 empfängt an seinem Gate eine Referenz
spannung Vref und an seinem einen Leitungsanschluß ein Hoch
pegelpotential eines Eingangssignals In, das an die Pegelum
wandlungsschaltung 65 gelegt ist. Der Transistor MP2 emp
fängt an seinem Gate ein Tiefpegelpotential des Eingangs
signals In. Im allgemeinen ist das Hochpegelpotential VH um
etwa 0,8 V kleiner als das Stromversorgungspotential Vcc,
und das Tiefpegelpotential VL ist so festgelegt, daß es um
1,2 V kleiner als jenes ist (das heißt: Vcc - 2,0 V). Diese
Potentiale sind ebensogroß wie das Potential des Eingangs
signals IN, welches an die Pegelumwandlungsschaltung 65 als
ein Ausgang aus einem Emitterfolger angelegt ist.
Die Referenzspannungs-Erzeugungsschaltung 70 enthält ferner
einen Widerstand R1 zum Umwandeln des vom Transistor MP1 ge
lieferten Stroms I1 in ein Spannungssignal, einen Widerstand
R2 zum Umwandeln des vom Transistor MP2 gelieferten Stroms
I3 in eine Spannung, und eine Differenzverstärkungsschaltung
OP, welche an ihrem positiven Eingang die durch den Wider
stand R1 erzeugte Spannung empfängt und welche an ihrem ne
gativen Eingang die durch den Widerstand R2 erzeugte Span
nung empfängt. Die Referenzspannung Vref wird durch die
Differenzverstärkungsschaltung OP erzeugt. Die Referenzspan
nung Vref aus der Differenzverstärkungsschaltung OP ist an
das Gate des Transistors Q1 der Pegelumwandlungsschaltung 65
und an das Gate des Transistors MP1 gelegt. Der Betrieb wird
beschrieben werden.
Zunächst wird der Betrag des in der Pegelumwandlungsschal
tung fließenden Stroms unter Bezugnahme auf Fig. 3 be
schrieben werden.
Wenn das Eingangssignal auf einem Hochpegel ist, dann schal
tet der Transistor Q2 aus, und die Transistoren Q1, Q3 und
Q4 schalten ein. Zur Vereinfachung der Beschreibung wird der
Kondensator Cs nicht berücksichtigt. In diesem Zustand
fließt der Strom I1 durch den Transistor Q1, wie es in Fig.
3A dargestellt ist. Der aus dem Ausgangsknoten durch den
Transistor Q4 zum zweiten Stromversorgungspotential Vee
fließende Strom I2 ist der Spiegelstrom des Stroms I1, wel
cher durch ein Verhältnis der β der Transistoren Q3 und Q4
bestimmt ist. Hier ist β gegeben durch µn·Cox·W/L, wobei µn
die Mobilität der Elektronen bezeichnet, Cox bezeichnet die
Kapazität infolge des Gateoxidfilms, W bezeichnet die Gate
breite und L die Gatelänge. Insbesondere sind die Ströme I2
und I1 festgelegt als
I2 = I1 · β (Q4)/β (Q3),
wobei β (Q3) und β (Q4) den Wert von β der entsprechenden
Transistoren Q3 bzw. Q4 bezeichnet.
Wenn das an die Pegelumwandlungsschaltung gelegte Eingangs
signal auf einem Tiefpegel (tief) ist, dann wird der Aus
gangsknoten durch den Transistor Q2 aufgeladen, wie es in
Fig. 3B gezeigt ist. Der Strom I3 ist gegeben durch
I3 = β [(Vg - Vt) Vd - Vd²/2],
wobei Vg die Gate-Source-Spannung des Transistors Q2 be
zeichnet, Vt bezeichnet den Absolutwert der Schwellenspan
nung des Transistors Q2 in einem Nichtsättigungsgebiet, und
Vd bezeichnet die Potentialdifferenz zwischen dem ersten
Stromversorgungspotential Vcc und dem Ausgangsknoten.
In einem Sättigungsgebiet fließt der folgende Strom:
I3 = β (Vg - Vt)²/2.
Der durch den Transistor Q1 fließende Strom I1 ändert sich
in einer ähnlichen Weise wie der Strom I3, wenn die Gatepo
tentiale der Transistoren Q3 und Q4 zunehmen. Insbesondere
wird der durch den Transistor Q1 fließende Strom I1 auch
durch das β des Transistors Q1, die Schwellenspannung, den
Potentialpegel des Eingangssignals und die an das Gate ge
legte Referenzspannung Vref bestimmt. Es ist erwünscht, daß
die Anstiegszeit und die Abfallzeit des Potentials am Aus
gangsknoten dieselbe ist. Zu diesem Zweck ist die Referenz
spannung Vref so festgelegt, daß sie die Ströme I2 und I3
gleich macht. Wenn der Transistor Q4 einschaltet, dann ist
aufgrund einer Widerstandskomponente und einer Kapazitäts
komponente der Transistoren Q1 und Q3 die Zunahme seines
Gatepotentials tatsächlich langsamer als die Zunahme des
Gatepotentials des Transistors Q2. Daher wird die Referenz
spannung Vref derart festgelegt, daß der Strom I2 gering
fügig größer als der Strom I3 ist.
Die in Fig. 2 gezeigte Referenzspannungs-Erzeugungsschal
tung 70 stellt Vref derart ein, daß das Verhältnis zwischen
den Lade-/Entladeströmen I3 und I2 am Ausgangsknoten der
Pegelumwandlungsschaltung 65 konstant gehalten wird. Der
Betrieb der Referenzspannungs-Erzeugungsschaltung 70 wird
wieder unter Bezugnahme auf Fig. 2 beschrieben werden.
Die Transistoren MP1 und MP2 haben dasselbe β wie die
entsprechenden Transistoren Q1 bzw. Q2 der Pegelumwandlungs
schaltung 65. Daher fließt der Strom I1 durch den Transistor
MP1, und der durch den Transistor MP2 fließende Strom ist
durch I3 gegeben. An den positiven Eingang der Differenzver
stärkungsschaltung OP wird eine Spannung V (R1) = I1 · R1 +
Vee gelegt, welche durch den Strom I1 und den Widerstands
wert des Widerstands R1 bestimmt wird, und an den negativen
Eingang wird eine Spannung I3 · R2 + Vee = V (R2) gelegt,
welche durch den Strom I3 und den Widerstandswert des Wider
stands R2 bestimmt wird.
Wenn V (R1) < V (R2) ist, dann nimmt die aus der Differenz
verstärkungsschaltung OP ausgegebene Referenzspannung Vref
zu und das Gatepotential des Transistors MP1 zu. Folglich
wird der Leitwert des Transistors MP1 kleiner, wobei der
Strom I1 kleiner und die Spannung V (R1) kleiner wird.
Wenn im Unterschied dazu V (R1) < V (R2) ist, dann nimmt die
aus der Differenzverstärkungsschaltung OP ausgegebene
Referenzspannung Vref ab, wobei der Leitwert des Transistors
MP1 zunimmt und der Strom I1 zunimmt. Folglich nimmt die
Spannung V (R1) zu. Daher stellt die Referenzspannung Vref
aus der Differenzverstärkungsschaltung OP das Gatepotential
des Transistors MP1 so ein, daß V (R1) = V (R2) festgesetzt
wird. Die durch die Transistoren MP1 und MP2 fließenden
Ströme I1 und I3 sind ebensogroß wie die durch die Transi
storen Q1 und Q2 in der Pegelumwandlungsschaltung 65 flie
ßenden Ströme. Daher sollten gemäß den folgenden drei Glei
chungen,
I1 · R1 = I3 · R2
I2 = I1 · β (Q4)/β (Q3)
I2 = I3,
I2 = I1 · β (Q4)/β (Q3)
I2 = I3,
die Widerstandswerte der Widerstände R1 und R2 so festgelegt
werden, daß
R1/R2 = β (Q4)/β (Q3)
erfüllt ist.
Wenn der Kondensator Cs nicht vorgesehen ist, dann wird der
Strom I2 tatsächlich geringfügig größer als der Strom I3
festgelegt, und daher sind die Widerstandswerte der Wider
stände R1 und R2 derart festgesetzt, daß sie die folgende
Beziehung erfüllen:
R1/R2 ≧ β (Q4)/β (Q3).
Wenn der Kondensator Cs zum Hochgeschwindigkeitsbetrieb vor
gesehen ist, dann kann der durch den Transistor Q4 fließende
Strom ausreichend groß festgesetzt werden. In diesem Fall
kann daher die Anstiegszeit und die Abfallzeit des Ausgangs
signals Out gleich gemacht werden, selbst wenn die folgende
Beziehung erfüllt ist:
R1/R2 < β (Q4)/β (Q3).
Die Referenzspannung Vref ist nämlich derart festgelegt, daß
der Strom I2 im Sinne eines Gleichstroms kleiner als der
Strom I3 ist.
In jedem Fall wird die Referenzspannung Vref derart ge
steuert, daß das Verhältnis zwischen den Strömen I2 und I3
konstant gehalten wird. Selbst wenn sich die Temperatur
charakteristik des Transistors in der Pegelumwandlungsschal
tung 65 von der Temperaturcharakteristik der Referenzspan
nungs-Erzeugungsschaltung 70 unterscheidet, kann folglich
die Referenzspannung Vref aus der Referenzspannungs-Erzeu
gungsschaltung 70 die Ausgangsinformations-Quellenströme 12
und 13 genau auf die festgelegten Werte einstellen, wodurch
eine stabil arbeitende Pegelumwandlungsschaltung vorgesehen
werden kann.
Die Transistoren MP1 und MP2 sind mittels desselben Pro
zesses gebildet, das heißt durch dieselben Maskenschritte
wie die Transistoren Q1 und Q2. Wenn die Pegelumwandlungs
schaltung 65 und die Referenzspannungs-Erzeugungsschaltung
70 eng beieinander vorgesehen sind, dann können die Transi
storen MP1 und MP2 mit denselben Parametern wie die Transi
storen Q1 und Q2 hergestellt werden, selbst wenn die Transi
storparameter aus irgendeinem Grund während der Herstellung,
wie beispielsweise aufgrund einer Ungenauigkeit bei der Mas
kenausrichtung, schwanken.
Fig. 4 zeigt ein Beispiel eines speziellen Aufbaus der in
Fig. 2 dargestellten Referenzspannungs-Erzeugungsschal
tung. Unter Bezugnahme auf Fig. 4 enthält eine Referenz
spannungs-Erzeugungsschaltung 70 eine Hochspannungs-Erzeu
gungsschaltung 72 zum Erzeugen einer Hochpegelspannung VH,
eine Niederspannungs-Erzeugungsschaltung 74 zum Erzeugen
einer Tiefpegelspannung VL, eine Differenzverstärkungsstufe
76 und eine Ausgangsstufe 77. Die Differenzverstärkungsstufe
76 und die Ausgangsstufe 77 bilden eine Differenzverstär
kungsschaltung OP.
Die Hochspannungs-Erzeugungsschaltung 72 enthält einen
npn-Bipolartransistor 102, dessen Kollektor so geschaltet ist,
daß er ein erstes Stromversorgungspotential Vcc empfängt,
dessen Basis so geschaltet ist, daß sie das erste Stromver
sorgungspotential Vcc durch einen Widerstand 101 empfängt,
und dessen Emitter eine Hochspannung VH erzeugt, und einen
n-Kanal-MOS-Transistor 103, welcher zwischen dem Transistor
102 und einem ein zweites Stromversorgungspotential Vee
zuführenden Knoten vorgesehen ist, wobei er an seinem Gate
eine Referenzspannung VCS empfängt und als Konstantstrom
quelle betrieben wird. In der Hochspannungs-Erzeugungsschal
tung 72 wird der Transistor 103 als Konstantstromquelle be
trieben, und der Bipolartransistor 102 wird in der Art und
Weise eines Emitterfolgers betrieben. Das erste Stromversor
gungspotential Vcc ist durch den Widerstand 101 an die Basis
des Bipolartransistors 102 gelegt, und die Hochpegelspannung
VH ist Vcc-VBE.
Die Niederspannungs-Erzeugungsschaltung 74 enthält einen
npn-Bipolartransistor 105, dessen Kollektor mit dem das
erste Stromversorgungspotential Vcc zuführenden Knoten ver
bunden ist, dessen Basis durch einen Widerstand 104 mit dem
das erste Stromversorgungspotential Vcc zuführenden Knoten
verbunden ist und dessen Emitter eine Tiefpegelspannung VL
erzeugt, einen n-Kanal-MOS-Transistor 106, welcher zwischen
dem Emitter des Bipolartransistors 105 und dem das zweite
Stromversorgungspotential Vee zuführenden Knoten vorgesehen
ist und welcher an seinem Gate die Referenzspannung Vcs emp
fängt, und einen n-Kanal-MOS-Transistor 107, welcher in
Reihe mit dem Widerstand 104 zwischen dem Widerstand 104 und
dem das zweite Stromversorgungspotential Vee zuführenden
Knoten geschaltet ist und welcher an seinem Gate die Refe
renzspannung Vcs empfängt. Die Transistoren 106 und 107
dienen als Konstantstromquelle. In diesem Fall wird aufgrund
des durch den Widerstand 104 fließenden Stroms das Basis
potential des Transistors 105 kleiner als das erste Strom
versorgungspotential Vcc. Wenn der aus dem Konstantstrom
quellen-Transistor 107 vorgesehene Strom mit I bezeichnet
und der Widerstandswert des Widerstands 104 mit R(104) be
zeichnet wird, dann kann die Tiefpegelspannung VL darge
stellt werden als: VL=Vcc-I·R(104)-VBE. Im allgemeinen ist
ein Spannungsabfall von etwa 1,2 V über dem Widerstand 104
vorgesehen. Der Basis-Emitter-Durchlaßspannungsabfall VBE
des Bipolartransistors ist etwa 0,8 V.
Ein die Hochpegelspannung VH empfangender Transistor MPI
empfängt an seinem Gate die Referenzspannung Vref und legt
eine Ausgangsspannung an einen Eingang der Differenzverstär
kerstufe 76. Ein Ausgang aus dem Transistor MP1 ist an einem
n-Kanal-MOS-Transistor R1 vorgesehen, welcher durch einen
npn-Bipolartransistor 110, dessen Kollektor und dessen Basis
zusammengeschaltet sind, als Widerstand geschaltet ist. Die
Basis und der Kollektor des Bipolartransistors 110 sind mit
einem Eingang der Differenzverstärkungsstufe 76 verbunden.
Der Bipolartransistors 110 ist dazu vorgesehen, den Arbeits
punkt der Differenzverstärkungsstufe 76 durch Pegelverschie
bung des Eingangspotentials der Differenzverstärkungsstufe
76 auf einem optimalen Punkt festzulegen.
Ein Transistor MP2 führt einem n-Kanal-MOS-Transistor R2
Strom zu, wobei jener durch einen npn-Bipolartransistor 111,
dessen Basis und dessen Kollektor zusammengeschaltet sind,
als Widerstand geschaltet ist. Der Transistor 111 ist ferner
dazu vorgesehen, den Arbeitspunkt der Differenzverstärkungs
stufe 76 auf einen optimalen Punkt festzulegen, und er sieht
dieselbe Größe der Potentialpegelverschiebung vor wie der
Transistor 110. Ein Ausgang aus dem Transistor MP2, das
heißt die Basis und der Kollektor des Bipolartransistors
111, sind mit dem anderen Eingang der Differenzverstärkungs
stufe 76 verbunden. Wenn die Widerstände R1 und R2 als
MOS-Transistoren in Widerstandsschaltung strukturiert sind, dann
können die Widerstände mit demselben β-Verhältnis wie die
die Stromspiegelschaltung der Pegelumwandlungsschaltung bil
denden Transistoren Q3 und Q4 genau vorgesehen werden.
Die Differenzverstärkungsstufe 76 enthält einen n-Kanal-MOS-Transistor
113, dessen Gate mit der Basis des Bipolartransi
stors 110 verbunden ist und welcher einen Eingangsabschnitt
der Stufe 76 bildet, einen n-Kanal-MOS-Transistor 114, des
sen Gate mit der Basis des Bipolartransistors 111 verbunden
ist und welcher den anderen Eingang der Stufe 76 bildet,
einen n-Kanal-MOS-Transistor 112, welcher an seinem Gate die
Referenzspannung Vcs empfängt und welcher als Konstantstrom
quelle für die Transistoren 113 und 114 dient, und p-Kanal-
MOS-Transistoren 115 und 116, welche den Transistoren 113
und 114 vom ersten Stromversorgungspotential Vcc Strom zu
führen. Die Transistoren 113 und 114 bilden eine Stromspie
gelschaltung. Der Transistor 115 ist als Widerstand geschal
tet. Die Differenzverstärkungsstufe 76 enthält ferner einen
Kondensator 118, der zwischen dem Gate des Transistors 114
und einem Ausgangsknoten NG vorgesehen ist, und einen Kon
densator 117, der zwischen dem Ausgangsknoten NG und einem
Leitungsanschluß des Transistors 113 vorgesehen ist. Der
Kondensator 118 ist zum Stabilisieren des Ausgangssignals
vorgesehen. Der Kondensator 117 ist zum Rückkoppeln des
Potentials am Ausgangsknoten am Knoten NG an das jeweilige
Gate der Transistoren 116 und 115 vorgesehen. Durch das Vor
sehen der Kondensatoren 117 und 118 kann eine plötzliche
Änderung des Potentials am Ausgangsknoten NG verhindert wer
den.
Wenn insbesondere das Potential am Ausgangsknoten NG plötz
lich zunimmt, dann nimmt aufgrund des Kondensators 114 das
Gatepotential des Transistors 114 zu, so daß das Potential
am Ausgangsknoten NG abnimmt. Die plötzliche Zunahme des
Potentials am Ausgangsknoten NG wird durch den Kondensator
117 an das Gate der Transistoren 115 und 116 übertragen, was
den Wert des durch den Transistor 116 fließenden Stroms
kleiner macht. Selbst wenn der Transistor 113 plötzlich
ein-/ausschaltet, kann eine plötzliche Änderung des Poten
tials am Ausgangsknoten NG mittels der Kondensatoren 117 und
118 verhindert werden. Daher wird die Referenzspannung durch
Differenzverstärken der durch die Widerstände R1 und R2 er
zeugten Spannung, beispielsweise ohne den Einfluß eines
Rauschens, stabil erzeugt.
Die Ausgangsstufe 77 enthält einen npn-Bipolartransistor
120, welcher an seiner Basis die Spannung aus dem Ausgangs
knoten NG der Differenzverstärkungsstufe 76 empfängt, einen
n-Kanal-MOS-Transistor 121, welcher zwischen dem Emitter des
Bipolartransistors 120 und dem das zweite Stromversorgungs
potential Vee zuführenden Knoten vorgesehen ist und welcher
an seinem Gate die Referenzspannung Vcs empfängt, einen
npn-Bipolartransistor 122, welcher an seiner Basis die Spannung
aus dem Ausgangsknoten NG der Differenzverstärkungsstufe
empfängt, und einen n-Kanal-MOS-Transistor 126, welcher
zwischen dem Emitter des npn-Bipolartransistors 122 und dem
das zweite Stromversorgungspotential Vee zuführenden Knoten
vorgesehen ist und welcher an seinem Gate die Referenzspan
nung Vcs empfängt.
Die Transistoren 121 und 126 werden als Konstantstromquelle
betrieben, und die Bipolartransistoren 120 und 122 werden in
einer Emitterfolger-Art so betrieben, daß sie die Referenz
spannung Vref erzeugen. Die aus dem Emitter des Bipolartran
sistors 120 erzeugte Referenzspannung Vref ist an das Gate
des Transistors MP1 gelegt.
Die Ausgangsstufe 77 enthält ferner einen p-Kanal-MOS-Tran
sistor 123, welcher als Widerstand geschaltet ist, einen
npn-Bipolartransistor 124, welcher an seiner Basis den Aus
gang aus dem Transistor 123 empfängt, und einen Widerstand
125, der zwischen dem Emitter des Transistors 124 und dem
Emitter des Transistors 122 geschaltet ist. Der Transistor
123, der Bipolartransistor 124 und der Widerstand 125 bilden
eine Halteschaltung, welche ein übermäßiges Abnehmen des Po
tentials der Referenzspannung Vref verhindert, und ein Hal
tepotential wird im allgemeinen in der folgenden Art und
Weise vorgesehen.
In den als Diode geschalteten MOS-Transistor 123 fließt der
Basisstrom des Bipolartransistors 124, welcher Strom das
1/hfe-fache des durch die Konstantstromquelle 126 fließenden
Stroms ist. Eine Spannung Vcc-/Vthp/, bei welcher der
MOS-Transistor 123 beinahe einschaltet, ist vorgesehen und an
die Basis des Transistors 124 gelegt. Der Bipolartransistor
124 wird in einer Emitterfolger-Art betrieben und stellt an
seinem Emitter ein Potential Vcc-/Vthp/-VBE bereit. Ein
Spannungsabfall V(R125) wird erzeugt, der durch den Wider
standswert des Widerstands 125 und den Wert des Stroms in
der Konstantstromquelle bestimmt ist, und die Referenzspan
nung Vref wird festgehalten, derart daß sie auf einem Wert
gehalten wird, der größer als Vcc-/Vthp/-VBE-V(R125) ist.
Fig. 5 zeigt einen anderen Aufbau der Referenzspannungs-Erzeugungsschaltung
für die Pegelumwandlungsschaltung. Die
in Fig. 19 gezeigte Referenzspannungs-Erzeugungsschaltung
enthält Transistoren DQ1 bis DQ4, welche entsprechend den
jeweiligen Transistorelementen Q1 bis Q4 der in Fig. 2
dargestellten Pegelumwandlungsschaltung vorgesehen sind. Das
Gate und ein Leitungsanschluß des Transistors DQ1 sind ver
bunden, und der Transistor DQ1 funktioniert als Widerstand.
Der Transistor DQ1 empfängt an seinem anderen Leitungsan
schluß eine Hochpegelspannung VH. Der Transistor DQ3 ist in
Reihe mit dem Transistor DQ1 vorgesehen. Das Gate des Tran
sistors DQ3 ist mit dem Gate des Transistors DQ4 verbunden.
Das Gate und ein Leitungsanschluß des Transistors DQ4 sind
miteinander verbunden.
Der Transistor DQ2, der an seinem Gate eine Tiefpegelspan
nung VL empfängt, führt dem Transistor DQ4 einen Strom aus
dem ein erstes Versorgungspotential zuführenden Knoten zu.
Daher ist der durch den Transistor DQ2 fließende Strom I3
ebensogroß wie der durch den Transistor DQ4 fließende Strom
I2. Wenn das β der Transistoren DQ1 bis DQ4 ebensogroß wie
das β der entsprechenden Transistoren Q1 bis Q4 der Pegel
umwandlungsschaltung gemacht wird, dann wird eine Referenz
spannung Vref erzeugt, welche die Ströme I3 und I2 in der
Pegelumwandlungsschaltung einander gleich macht.
Um die aus der Referenzspannungs-Erzeugungsschaltung ausge
gebene Referenzspannung Vref zu stabilisieren, ist es vor
zuziehen, die Ausgangsimpedanz kleiner zu machen. Zu diesem
Zweck wird die Größe der Transistoren DQ2 und DQ4 ver
kleinert, wogegen die Größe der Transistoren DQ1 und DQ3
vergrößert wird, so daß der Wert von β dieser Transistoren
vergrößert wird. Insbesondere sind die Werte so festgesetzt,
daß gilt:
β (DQ2)/β (DQ4) = β (Q2)/β (Q4) und
β (DQ1)/β (DQ3) = β (Q1)/β (Q3).
β (DQ1)/β (DQ3) = β (Q1)/β (Q3).
Dies gestattet eine stabile Erzeugung der Referenzspannung
Vref zur Pegelumwandlung. Wenn die Transistoren DQ1 bis DQ4
zum Erzeugen der Referenzspannung durch denselben Herstel
lungsprozeß wie die die Pegelumwandlungsschaltung bildenden
Transistoren Q1 bis Q4 gebildet werden, dann würde eine
Schwankung von Herstellungsparametern der Transistoren für
die Pegelumwandlungsschaltung und diejenige der Transistoren
zum Erzeugen der Referenzspannung dieselbe sein, und daher
kann eine Referenzspannung Vref erzeugt werden, welche eine
gewünschte Pegelumwandlungsfunktion realisiert, selbst wenn
die Herstellungsparameter schwanken.
Fig. 6 zeigt einen anderen Aufbau der Referenzspannungs-Er
zeugungsschaltung zur Pegelumwandlung. Bei der in Fig. 6
gezeigten Referenzspannungs-Erzeugungsschaltung empfängt ein
Leitungsanschluß eines Transistors DQ1 eine erste Stromver
sorgungsspannung Vcc anstelle der Hochpegelspannung VH. Wie
in Fig. 4 zu erkennen ist, ist die Hochpegelspannung VH
gleich Vcc-VBE. Das Gate und der andere Leitungsanschluß des
Transistors DQ1 sind mit der Basis eines npn-Bipolartransi
stors BP1 verbunden. Der Kollektor des Bipolartransistors
BP1 ist mit einem das erste Stromversorgungspotential Vcc
zuführenden Knoten verbunden, und der Emitter desselben ist
mit einem Leitungsanschluß eines n-Kanal-MOS-Transistors MN1
verbunden. Das Gate des Transistors MN1 ist mit dem Gate der
Transistoren DQ3 und DQ4 verbunden, und der andere Leitungs
anschluß desselben ist mit einem das zweite Stromversor
gungspotential Vee zuführenden Knoten verbunden. Der Transi
stor MN1 wird mit dem Transistor DQ4 in einer Stromspiegel
Art betrieben.
Bei dem in Fig. 2 gezeigten Aufbau wird der Bipolartransi
stor BP1 in einer Emitterfolger-Art betrieben, und er er
zeugt eine Referenzspannung Vref. Die vom Transistor DQ1
ausgegebene Spannung ist um VBE (=Vcc-VH) größer als die
jenige, die durch den in Fig. 5 dargestellten Aufbau vor
gesehen ist. Daher ist die durch den Emitterfolgertransistor
BP1 erzeugte Referenzspannung Vref dieselbe wie die Refe
renzspannung Vref, welche durch die in Fig. 5 gezeigte
Referenzspannungs-Erzeugungsschaltung erzeugt wird. Da ein
Bipolartransistor in der Ausgangsstufe verwendet wird und
der Bipolartransistor in einer Emitterfolger-Art betrieben
wird, kann die Ausgangsimpedanz der Referenzspannungs-Erzeu
gungsschaltung verkleinert und die Referenzspannung Vref
stabil erzeugt werden.
In einer Bi-CMOS-Schaltung wird eine Mehrzahl von verschie
denen Referenzpotentialen verwendet. Eine Eingangsschaltung
und eine Logikgatterschaltung, welche eine periphere Schal
tungseinrichtung bilden, enthalten als Grundbestandteil eine
Stromschaltschaltung, welche ein Differenztransistorpaar
enthält. Die Logikschwellenspannung der Logikgatterschaltung
ist durch ein Referenzpotential festgesetzt, welches der
Basis (oder dem Gate) von einem Transistor des Differenz
transistorpaares zugeführt wird. In der Eingangsschaltung
ist ein Konstantstromquellen-Element so geschaltet, daß es
den Differenztransistoren einen Betriebsstrom zuführt. Ein
Referenzpotential wird zum Steuern des Konstantstromquellen-
Transistors verwendet. Ein Referenzpotential wird ferner im
ECL-CMOS-Pegelumwandlungsabschnitt verwendet. Die Schal
tungsstrukturen zum Erzeugen dieser Referenzpotentiale wer
den beschrieben werden.
Fig. 7 zeigt den Aufbau einer Referenzspannungs-Erzeu
gungsschaltung gemäß der vorliegenden Erfindung. Unter Be
zugnahme auf Fig. 7 enthält die Referenzspannungs-Erzeu
gungsschaltung einen Konstantspannungs-Erzeugungsabschnitt
80 zum Erzeugen konstanter Referenzspannungen Vcs und Vref1
und einen Konstantspannungs-Erzeugungsabschnitt 82 zum Er
zeugen einer Referenzspannung Vcs1 gemäß der konstanten
Spannung Vcs aus dem Konstantspannungs-Erzeugungsabschnitt
80. Der Konstantspannungs-Erzeugungsabschnitt 80 enthält
einen Widerstand RR1, dessen eines Ende mit einem ein erstes
Stromversorgungspotential Vcc zuführenden Knoten verbunden
ist; einen npn-Bipolartransistor RQ1, dessen Kollektor mit
dem anderen Ende des Widerstands RR1 verbunden ist, dessen
Emitter mit einem ein zweites Stromversorgungspotential Vee
zuführenden Knoten verbunden ist und dessen Basis durch
einen Widerstand RR2 mit dem zweiten Stromversorgungspoten
tial Vee verbunden ist; einen npn-Bipolartransistor RQ2,
dessen Kollektor so geschaltet ist, daß er durch einen
Widerstand RR20 das erste Stromversorgungspotential Vcc emp
fängt, dessen Basis mit dem anderen Ende des Widerstands RR1
verbunden ist und dessen Emitter mit einem Ende eines Wider
stands RR4 verbunden ist; einen npn-Bipolartransistor RQ3,
dessen Kollektor mit dem anderen Ende des Widerstands RR4
verbunden ist, dessen Emitter so geschaltet ist, daß er
durch einen Widerstand RR5 das zweite Stromversorgungspoten
tial Veb empfängt, und dessen Basis mit einem Ende eines
Widerstands RR7 verbunden ist; einen npn-Bipolartransistor
RQ4, dessen Kollektor so geschaltet ist, daß er das erste
Stromversorgungspotential Vcc empfängt, dessen Basis mit dem
anderen Ende des Widerstands RR1 verbunden ist und dessen
Emitter mit einem Ausgangsknoten ND1 und einem Ende eines
Widerstands RR6 verbunden ist; und einen npn-Bipolartran
sistor RQ5, dessen Kollektor und dessen Basis beide mit dem
anderen Ende des Widerstands RR6 und dem anderen Ende des
Widerstands RR7 verbunden sind und dessen Emitter so ge
schaltet ist, daß er das zweite Stromversorgungspotential
Vee empfängt. Die Referenzspannung Vcs wird am Emitter des
Bipolartransistors RQ4 erzeugt.
Der Konstantspannungs-Erzeugungsabschnitt 80 enthält ferner
einen p-Kanal-MOS-Transistor MP4, dessen einer Leitungsan
schluß so geschaltet ist, daß er das erste Stromversorgungs
potential Vcc empfängt, dessen Gate so geschaltet ist, daß
es das zweite Stromversorgungspotential Vee empfängt, und
dessen anderer Leitungsanschluß mit einem Ende eines Wider
stands RR21 verbunden ist; einen npn-Bipolartransistor RQ10,
dessen Kollektor so geschaltet ist, daß er das erste Strom
versorgungspotential Vcc empfängt, dessen Basis mit dem
anderen Ende des Widerstands RR21 und dem Kollektor des
Transistors RQ2 verbunden ist und dessen Emitter mit einem
zweiten Ausgangsknoten verbunden ist; einen npn-Bipolartran
sistor RQ11, dessen Kollektor mit dem Emitter des Transi
stors RQ10 verbunden ist, dessen Basis mit dem Emitter des
Transistors RQ4 verbunden ist und dessen Emitter mit einem
Ende eines Widerstands RR22 verbunden ist; und den Wider
stand RR22, welcher zwischen dem Emitter des Transistors
RQ11 und dem das zweite Stromversorgungspotential Vee zu
führenden Knoten vorgesehen ist. Das andere Ende des Wider
stands RR21 ist ferner mit dem anderen Ende des Widerstands
RR20 verbunden. Die Referenzspannung Vref 1 wird am Emitter
des Transistors RQ10 erzeugt. Dieser Konstantspannungs-Er
zeugungsabschnitt 80 wird als Bandlücken-Referenzschaltung
bezeichnet.
Der Referenzspannungs-Erzeugungsabschnitt 82 enthält einen
npn-Bipolartransistor RQ6, welcher an seiner Basis die
Konstantspannung Vcs aus dem Konstantspannungs-Erzeugungs
abschnitt 80 empfängt; einen Widerstand RR10, welcher
zwischen dem Emitter des Bipolartransistors RQ6 und dem das
zweite Stromversorgungspotential Vee zuführenden Knoten vor
gesehen ist; einen p-Kanal-MOS-Transistor RP2, welcher zwi
schen dem Kollektor des Bipolartransistors RQ6 und dem das
erste Stromversorgungspotential Vcc zuführenden Knoten vor
gesehen ist; einen p-Kanal-MOS-Transistor RP1, welcher mit
dem Transistor RP2 in Emitterfolger-Art geschaltet ist; und
einen n-Kanal-MOS-Transistor RN1, welcher als Widerstand ge
schaltet ist und zwischen dem Ausgangsknoten des Transistors
RP1 und dem das zweite Stromversorgungspotential Vee zu
führenden Knoten vorgesehen ist. Das Gate des Transistors
RP2 ist mit dem Gate des Transistors RP1 und mit dem
Kollektor des Bipolartransistors RQ6 verbunden.
Der Referenzspannungs-Erzeugungsabschnitt 82 enthält ferner
einen p-Kanal-MOS-Transistor MP3, der parallel zum Transi
stor RP2 vorgesehen ist. Das zweite Stromversorgungspoten
tial Vee ist an das Gate des Transistors MP3 gelegt. Der
Transistor RN1 überträgt die Referenzspannung Vcs1 an das
Gate eines Stromquellen-Transistors CQ. In diesem Fall bil
den der Transistor RN1 und der Konstantstromquellen-Transi
stor CQ eine Stromspiegelschaltung. Der Betrieb wird be
schrieben werden.
Zunächst wird der Betrieb des Konstantspannungs-Erzeugungs
abschnitts 80 beschrieben werden. Nun sind die durch die
Widerstände RR1, RR4, RR5 und RR6 fließenden Ströme ent
sprechend mit I11, I12, I13 und I14 bezeichnet, und die
Basis-Emitter-Durchlaßspannungsabfälle an den Bipolartransi
storen RQ1 bis RQ5 sind entsprechend mit VBE1 bis VBE5 be
zeichnet. Die Stromverstärkungsfaktoren der Bipolartransi
storen RQ1 bis RQ5 sind ausreichend groß, und deren Basis
strom kann vernachlässigt werden.
Die am Ausgangsknoten ND erscheinende Spannung Vcs (Span
nung, die dem zweiten Stromversorgungspotential Vee ent
spricht) wird dargestellt durch
Vcs = VBE5 + RR6 · I14 (1),
wobei die Widerstandswerte der Widerstände RR1 bis RR6 durch
dieselben entsprechenden Bezugszeichen RR1 bis RR6 bezeich
net sind.
Indessen ist die Potentialdifferenz zwischen dem ersten
stromversorgungspotential Vcc und dem zweiten Stromversor
gungspotential Vee als Summe aus der Spannung über dem
Widerstand RR1, des Basis-Emitter-Spannungsabfalls des Bi
polartransistors RQ2, der Spannung über dem Widerstand RR4
und des Basis-Emitter-Spannungsabfalls VBE1 des Bipolartran
sistors RQ1 gegeben, das heißt:
Vcc-Vee = I11 · RR1 + VBE2 + I12 · RR4 + VBE1 (2).
Die Potentialdifferenz zwischen dem ersten Stromversorgungs
potential Vcc und dem zweiten Stromversorgungspotential Vee
ist ferner die Potentialdifferenz, die über dem den Wider
stand RR1, den Bipolartransistor RQ4, den Widerstand RR6 und
den Bipolartransistor RQS enthaltenden Pfad abfällt. Daher
kann die folgende Gleichung abgeleitet werden:
Vcc-Vee = I11 · RR1 + VBE4 + I14 · RR6 + VBE5 (3).
Aus den vorstehenden Gleichungen (2) und (3) ergibt sich die
folgende Gleichung (4):
I14 · RR6 = VBE1 + VBE2 - VBE4 - VBE5 + I12 · RR4 (4).
Durch Einsetzen der Gleichung (4) in die vorstehende Glei
chung (1) ergibt sich die folgende Gleichung:
Vcs = VBE1 + VBE2 - VBE4 + I12 · RR4 (5).
Ferner ist die über dem Widerstand RR2 abfallende Spannung
ebensogroß wie der Basis-Emitter-Spannungsabfall VBE1 des
Bipolartransistors RQ1. Daher gilt:
VBE1 = I15 · RR2 (6).
Da der Basisstrom des Bipolartransistors aufgrund seines
ausreichend großen Stromverstärkungsfaktors vernachlässigbar
ist, gilt die folgende Gleichung:
I12 = I13 + I15 = I13 + (VBE1/RR2) (7).
Durch Einsetzen der Gleichung (7) in (5) ergibt sich die
folgende Gleichung:
Vcs = VBE1 + VBE2 - VBE4 + RR4 · (I13 + (VBE1/RR2)) (8).
Da der Basis-Emitter-Spannungsabfall des Bipolartransistors
RQ5 durch die Summe aus dem Basis-Emitter-Spannungsabfall
VBE3 des Bipolartransistors RQ3 und der Spannung über dem
Widerstand RR5 erhalten wird, gilt:
VBE5 = VBE3 + I13 · RR5 (9).
Durch Modifizieren dieser Gleichung (9) ergibt sich:
I13 = (VBE5 - VBE3)/RR5 (10)
Durch Einsetzen der Gleichung (10) in die Gleichung (8) wird
die folgende Gleichung erhalten:
Vcs = VBE1 + VBE2 - VBE4 +
+ RR4 · ((VBE1/RR2) + (VBE5 - VBE3)/RR5) (11).
Wie aus der Gleichung (11) erkannt werden kann, wird die am
Ausgangsknoten ND1 erscheinende Spannung Vcs durch den
Basis-Emitter-Spannungsabfall des Bipolartransistors und den
Widerstandswert bestimmt. Wenn sich die Versorgungsspan
nungen Vcc und Vee ändern, dann ändert sich der Strom auch.
Die durch die Änderung des Stroms verursachte Änderung des
Basis-Emitter-Spannungsabfalls VBE ist jedoch sehr klein und
vernachlässigbar. Daher wird gemäß der Gleichung (11) eine
Spannung Vcs am Ausgangsknoten ND1 bereitgestellt, welche
unabhängig von einer Schwankung der ersten Stromversorgungs
spannung Vcc konstant ist.
Der Transistor MP4 hat seinen Widerstandswert gemäß der
Schwankung des Gatepotentials Vee geändert, und er hat die
Aufgabe, das Potential am Ausgangsknoten ND2 im umgekehrten
Verhältnis zur Änderung des Widerstands einzustellen. Da das
Potential am Ausgangsknoten ND1 die Konstantspannung Vcs
ist, ist das Basispotential des Bipolartransistors RQ2
gleich Vcs+VBE4. Daher ändert sich das Basispotential des
Bipolartransistors RQ2 bei einer Änderung des zweiten Strom
versorgungspotentials Vee nicht, sondern wird konstant ge
halten, und daher ist der durch den Widerstand RR20 flie
ßende Strom konstant. Folglich erscheint eine konstante
Spannung am zweiten Ausgangsknoten ND2, und der Bipolartran
sistor RQ10 wird in Emitterfolger-Art betrieben und stellt
die Referenzspannung Vref1 bereit. Der Bipolartransistor
RQ11 und der Widerstand RR20 funktionieren als Stromquelle
für den Bipolartransistor RQ10. Ein in einer qualitativen
Art und Weise beschriebene Betrieb des Konstantspannungs-
Erzeugungsabschnitts 80 ist folgendermaßen.
Wenn der Strom I11 zunimmt, dann nimmt das Basispotential
der Bipolartransistoren RQ2 und RQ4 ab und nehmen die Ströme
I12 und I14 ab. Folglich nimmt auch der Strom I15 ab, und
das Basispotential des Bipolartransistors RQ1 nimmt aufgrund
des Widerstands RR2 ab, wodurch der Strom I11 abnimmt. Folg
lich nimmt das Basispotential der Bipolartransistoren RQ2
und RQ4 zu. Der Widerstand RR2 hat nämlich die Aufgabe, das
Potential des Bipolartransistors RQ1 immer auf dem Basis-
Emitter-Spannungsabfall VBE1 zu halten und den durch den
Widerstand RR1 fließenden Strom I11 konstant zu halten.
Da die konstanten Ströme I12 und I14 fließen, erscheint eine
konstante Spannung am Ausgangsknoten ND1. Der Widerstand RR7
hat die Aufgabe, eine Schwankung der Betriebscharakteristi
ken des Bipolartransistors RQ3 zu verhindern, welche durch
eine Schwankung des Basispotentials des Bipolartransistors
RQ5, das heißt eine Schwankung des an die Basis des Bipolar
transistors RQ3 übertragenen Kollektorpotentials, verursacht
wird.
Der Betrieb des Referenzspannungs-Erzeugungsabschnitts 82
wird beschrieben werden. Der Widerstand RR10 sieht einen
Emitterwiderstand des Stromquellen-Bipolartransistors RQ6
vor. Das Emitterpotential des Bipolartransistors RQ6 ist
durch Vcs-VBE6 gegeben, wobei VBE6 die Basis-Emitter-Span
nung des Bipolartransistors RQ6 bezeichnet. Ein Emitterstrom
IE des Bipolartransistors RQ6 wird dargestellt durch:
IE = (Vcs - VBE6 - Vee)/RR10.
Wird angenommen, daß der Basisstrom des Bipolartransistors
RQ6 vernachlässigbar ist, dann ist ein Kollektorstrom IC des
Bipolartransistors RQ6 etwa ebensogroß wie der Emitterstrom
IE.
Der Transistor RP1 und der Transistor RP2 bilden eine Strom
spiegelschaltung. Wenn der Kollektorstrom IC des Bipolar
transistors RQ6 zunimmt, dann nimmt der durch den Transistor
RP1 fließende Strom zu, wobei der durch den Ausgangsknoten
ND3 fließende Strom zunimmt und der Pegel der am Ausgangs
knoten ND3 erscheinenden Referenzspannung Vcs1 größer wird.
Wenn der Emitterstrom IE abnimmt, dann nimmt die Referenz
spannung Vcs1 ab. Da eine konstante Spannung Vcs an die
Basis des Bipolartransistors RQ6 gelegt ist, können die
Ströme IC und IE konstant gemacht werden, und somit kann die
Referenzspannung Vcs1 erzeugt werden.
Der durch den Transistor RP1 fließende Strom I kann darge
stellt werden als
I = IC · β (RP1)/β (RP2),
wobei β (RP1) und β (RP2) die Werte von β der Transistoren
RP1 und RP2 bezeichnet. Das Gate und das Drain des Transi
stors RN1 sind miteinander verbunden, und der Transistor RN1
wird in einem Sättigungsgebiet betrieben. Der durch den
Transistor RN1 gelieferte Strom I (RN1) ist gegeben durch
I (RN1) = β (Vgs - Vth)²/2.
Hier bezeichnet Vgs die Gate-Source-Spannung des Transistors
RN1, und Vth bezeichnet die Schwellenspannung des Transi
stors RN1. Der Ausgangs-Transistor RN1 und der Strom
quellen-Transistor CQ bilden eine Stromspiegelschaltung, und der
Spiegel Strom des Stroms I (RN1) fließt durch den Strom
quellen-Transistor CQ.
Der Strom IE kann unabhängig vom Wert des zweiten Stromver
sorgungspotentials Vee konstant gehalten werden (Vcs-Vee ist
konstant).
Obwohl der Transistor RN1 in einem Sättigungsgebiet betrie
ben wird, ändert sich jedoch der durch den Transistor RN1
gelieferte Strom I (RN1) gemäß dem Quellenpotential, das
heißt dem Wert des zweiten Stromversorgungspotentials Vee.
Selbst wenn in diesem Fall die Gatelänge des Transistors RN1
vergrößert und dessen Gatebreite vergrößert wird, um die
Stromtreibfähigkeit zu vergrößern (unter der Annahme, daß β
konstant ist), ändert sich unvermeidlich der Sättigungsstrom
des Transistors RN1 gemäß der Gate-Source-Spannung des Tran
sistors RN1 geringfügig. Durch die Änderung der Referenz
spannung Vcs1 verursacht das eine Änderung des durch den
Stromquellen-Transistor CQ gelieferten Stroms.
Im Hinblick auf das Vorstehende ist der Transistor MP3
parallel zum Transistor RP2 vorgesehen. Die Stromliefer
fähigkeit des Transistors MP3 ist auf einen ausreichend
kleinen Wert festgesetzt, beispielsweise auf 1/10 derjenigen
des Transistors RP2. Der Transistor MP3 empfängt an seinem
Gate das Versorgungspotential Vee und dient als normales
Einschaltwiderstands-Element. Wenn das zweite Stromversor
gungspotential Vee bezüglich des ersten Versorgungspoten
tials Vcc zunimmt, dann nimmt dessen Widerstandswert zu.
Wenn indessen das zweite Stromversorgungspotential Vee re
lativ abnimmt, dann wird der Widerstandswert kleiner, was
eine Zunahme des Potentials am Knoten ND4 verursacht. Folg
lich nimmt das Gatepotential der Transistoren RP2 und RP1
zu, wobei der Strom I abnimmt. Beim Transistor RN1 nimmt der
zweite Stromversorgungspotential Vee relativ ab, wobei die
Gate-Source-Spannung Vgs des Transistors RN1 zunimmt, und
wenn der vom Ausgangsknoten ND3 zum zweiten Stromversor
gungspotential Vee fließende Source-Drain-Strom Ids zunimmt,
dann kann die entsprechende Anderung des zweiten Stromver
sorgungspotentials Vee kompensiert werden, indem der aus dem
Transistor RP1 gelieferte Strom I kleiner gemacht wird.
Wenn indessen das zweite Stromversorgungspotential Vee zu
nimmt, dann nimmt der Widerstand des Transistors MP3 zu, wo
bei das Potential am Knoten ND4 abnimmt und somit der durch
den Transistor RP1 fließende Strom I zunimmt. Und folglich
nimmt der Strom I selbst dann zu, wenn das zweite Stromver
sorgungspotential Vee zunimmt und die Gate-Source-Spannung
Vgs des Transistors RN1 kleiner wird. Daher kann der durch
den Transistor RN1 fließende Strom Ids konstant gehalten
werden. Selbst wenn sich die Versorgungsspannung Vee auf
grund des Widerstands der Quellenspannungsleitung ändert,
kann eine der Änderung entsprechende Referenzspannung Vcs1
erzeugt werden und daher der durch den Stromquellen-Transi
stor CQ gelieferte Strom konstant gehalten werden.
Da das Potential am Knoten ND4, wie vorstehend beschrieben,
im umgekehrten Verhältnis zur Änderung des zweiten Stromver
sorgungspotentials Vee eingestellt wird, kann die Abhängig
keit des durch den Transistor RN1 fließenden Stroms von dem
zweiten Stromversorgungspotential Vee sicher eliminiert wer
den und kann eine konstante Referenzspannung Vcs1 (unter
Verwendung des zweiten Stromversorgungspotentials Vee als
Referenz) an den Stromquellen-Transistor CQ gelegt werden,
so daß der vom Stromquellen-Transistor CQ gelieferte Strom
immer konstant gehalten wird.
Der Transistor MP4 und der Widerstand RR21 im Referenzspan
nungs-Erzeugungsabschnitt 80 haben dieselbe Aufgabe wie der
Transistor MP3. Das Potential am Knoten ND2 hängt vom zwei
ten Stromversorgungspotential Vee ab. Daher kann dadurch,
daß das Potential am Knoten ND2 mittels des Transistors MP4
und des Widerstands RR21 in einer ähnlichen Art und Weise
wie beim Transistor MP3 eingestellt wird, der durch den
Widerstand RR20 fließende Strom konstant gehalten werden,
und daher kann die vom Bipolartransistor RQ10 ausgegebene
Referenzspannung Vref1 konstant gehalten werden. Hierbei
sind der Transistor MP4 und der Widerstand RR21 dazu vorge
sehen, die Abhängigkeit des Potentials am Knoten ND2 von Vee
zu kompensieren, und der durch den Transistor MP4 und den
Widerstand RR21 fließende Strom ist derart festgesetzt, daß
er kleiner als der durch den Widerstand RR20 fließende Strom
ist. Der Widerstand RR21 wird derart betrieben, daß eine
übermäßige Verkleinerung der Größe des Transistors MP4 ver
hindert wird, und er sieht gemeinsam mit dem Transistor MP4
einen Reihenwiderstand vor.
Auf diese Weise kann durch Einstellen des Potentials am
Knoten ND2 in einem umgekehrten Verhältnis zur Änderung des
zweiten Stromversorgungspotentials Vee eine konstante Refe
renzspannung Vref1 erzeugt werden.
Fig. 8 zeigt einen anderen Aufbau der Referenzspannungs-Er
zeugungsschaltung. Bei der in Fig. 8 gezeigten Referenz
spannungs-Erzeugungsschaltung ist in einem Referenzspan
nungs-Erzeugungsabschnitt 82 ein Transistor RN2 parallel zu
einem Transistor RN1 vorgesehen. Der Transistor RN2 empfängt
an seinem Gate ein erstes Stromversorgungspotential Vcc. Die
Gatebreite des Transistors RN2 ist ausreichend kleiner als
die Gatebreite des Transistors RN1 gemacht. Wenn ein zweites
Stromversorgungspotential Vee abnimmt (die Differenz zwi
schen Vcc und Vee zunimmt), dann nimmt der Widerstandswert
des Transistors RN2 ab (da die Gate-Source-Spannung des
Transistors RN2 zunimmt). Folglich nimmt eine Referenzspan
nung Vcs1 an einem Ausgangsknoten ND3 ab. Die Gatespannung
(Gate-Source-Spannung) des Transistors RN1 nimmt ab, und der
durch den Transistor RN1 fließende Strom wird unterdrückt.
Auf diese Weise kann eine Abhängigkeit des vom Transistor
RN1 gelieferten Stroms von der Drainspannung (der
Drain-Source-Spannung) verhindert werden.
Durch Einstellen des durch den Ausgangs-Transistor RN1 flie
ßenden Stroms gemäß einer Änderung des zweiten Stromversor
gungspotentials Vee kann unabhängig von der Änderung des
Stromversorgungspotentials eine konstante Referenzspannung
erzeugt werden und daher derjenige Strom konstant gehalten
werden, welcher durch den die Referenzspannung empfangenden
Stromquellen-Transistor fließt. Daher ist selbst bei einem
folgenden Aufbau die Erzeugung einer Referenzspannung ge
sichert. Insbesondere ist der Referenzspannungs-Erzeugungs
abschnitt 82 an einer Mehrzahl von Abschnitten auf einem
Chip so vorgesehen, daß er in der Nähe des Stromquellen-
Transistors CQ angeordnet ist. An die Mehrzahl von Referenz
spannungs-Erzeugungsabschnitten 82 ist eine Konstantspannung
Vcs aus einem Konstantspannungs-Erzeugungsabschnitt 80 ange
legt. In diesem Fall wird der durch den Ausgangs-Transistor
fließende Strom in jedem Referenzspannungs-Erzeugungsab
schnitt gemäß der Größe des Stromversorgungspotentials Vee
(oder gemäß der Größe der Differenz zwischen Vcc und Vee)
eingestellt, selbst wenn das an jeden Referenzspannungs-Er
zeugungsabschnitt 82 angelegte stromversorgungspotential Vee
aufgrund des Widerstands der Stromquellen-Zwischenverbin
dungsleitung schwankt. Daher kann eine konstante Referenz
spannung Vcs1 an jedem beliebigen Abschnitt auf dem Chip
erzeugt werden.
- (1) Entsprechend einem ersten Transistorelement, welches an einem Steuerelektrodenknoten eine Referenzspannung empfängt, und einem zweiten Transistorelement, welches einen Ausgangs knoten gemäß einem in einer Pegelumwandlungsschaltung ver wendeten Eingangssignal auflädt, sind ein drittes und ein viertes Transistorelement vorgesehen, und eine Referenzspan nung wird derart erzeugt, daß das Verhältnis aus dem durch das dritte Transistorelement fließenden Strom und dem durch das vierte Transistorelement fließenden Strom konstant ge halten wird, welche Referenzspannung an den Steuerelektro denknoten des ersten Transistorelements übertragen wird. Daher kann das Verhältnis aus dem durch das erste Transi storelement fließenden Strom und dem durch das zweite Tran sistorelement fließenden Strom in der Pegelumwandlungsschal tung konstant gehalten werden, und daher kann die Referenz spannung gemäß den Betriebscharakteristiken der Pegelumwand lungsschaltung genau erzeugt werden.
- (2) Entsprechend einem als Stromspiegelschaltungs-Strom quelle dienenden ersten Transistorelement und einem zweiten Transistorelement zum Aufladen eines Ausgangsknotens in einer Pegelumwandlungsschaltung sind ein drittes und ein viertes Transistorelement vorgesehen, und eine Referenz spannung wird durch Umwandeln des durch das dritte und das vierte Transistorelement jeweils gelieferten Stroms in eine Spannung und durch Differenzverstärken derselben erzeugt und somit die erzeugte Referenzspannung an den Steuerelektroden knoten des ersten Transistorelements gelegt. Daher wird die differenzverstärkte Referenzspannung an die Steuerelektrode des vierten Transistorelements rückgekoppelt, wobei das Ver hältnis aus dem jeweils durch das dritte und das vierte Transistorelement gelieferten Stroms konstant gehalten wird, und daher wird das Verhältnis aus dem jeweils durch das erste und das zweite Transistorelement der Pegelumwandlungs schaltung fließenden Stroms konstant gehalten. Daher kann eine Referenzspannung erzeugt werden, welche eine Schwankung der Charakteristiken der die Pegelumwandlungsschaltung bil denden Transistorelemente kompensiert und welche die ge wünschten Betriebscharakteristiken realisieren kann.
- (3) Für eine Pegelumwandlungsschaltung, die einen ersten Schalttransistor, welcher an seinem steuerelektrodenknoten eine Referenzspannung empfängt, welcher in Reaktion auf den Pegel eines Eingangssignals leitend gemacht wird und welcher eine Stromspiegelschaltung mit Strom versorgt, und einen zweiten Schalttransistor, welcher in Reaktion auf den Pegel des Eingangssignals leitend gemacht wird, so daß er einen Signalausgangsknoten auflädt, enthält, ist ein drittes Tran sistorelement entsprechend dem zweiten Schalttransistor vor gesehen, wobei der durch das dritte Transistorelement ge lieferte Strom in einer Stromspiegel-Art reflektiert wird, um einen Spiegelstrom zu erzeugen, und der Spiegelstrom wird in eine Spannung umgewandelt, um eine Referenzspannung zu erzeugen, welche an den Steuerelektrodenknoten des ersten Transistorelements gelegt ist. Zu dieser Zeit entspricht das Verhältnis aus dem Spiegelstrom und dem durch das dritte Schaltelement gelieferten Strom dem Verhältnis aus dem durch das zweite Transistorelement gelieferten Strom und dem durch das erste Transistorelement gelieferten Strom. Daher kann eine Referenzspannung erzeugt werden, welche eine gewünschte Ausgangssignalamplitude gemäß den Charakteristiken der Be standteile der Pegelumwandlungsschaltung realisieren kann.
- (4) Ein Strom wird aus einem konstanten Potential erzeugt, um einen Spiegelstrom zu erzeugen, wobei eine Referenzspan nung aus dem Spiegel Strom erzeugt wird und wobei eine Refe renzschaltungseinrichtung vorgesehen ist, welche die Refe renzspannung im umgekehrten Verhältnis bezüglich einer Änderung des Stromversorgungspotentials einstellt, so daß unabhängig von der Änderung der Stromversorgungsspannung eine konstante Referenzspannung erzeugt werden kann.
- (5) In einer Schaltung, die ein Widerstandselement, welches mit einem ein erstes Stromversorgungspotential zuführenden Knoten verbunden ist, und eine Stromquelle, welche das Widerstandselement mit einem konstanten Strom versorgt, ent hält, ist das Potential an einem Spannungsausgangsknoten des Widerstandselements im umgekehrten Verhältnis zur Änderung des zweiten Stromversorgungspotentials eingestellt, wobei unabhängig von der Änderung des Stromversorgungspotentials eine konstante Referenzspannung erzeugt werden kann.
Claims (15)
1. Schaltung zum Erzeugen einer Referenzspannung,
welche in einer Pegelumwandlungsschaltung (65) zum Umwandeln
einer Logikamplitude eines Eingangssignals verwendet wird,
wobei die Pegelumwandlungsschaltung (65) enthält: ein erstes
Transistorelement (Q2), welches in Reaktion auf ein erstes
Pegelpotential des Eingangssignals leitend gemacht wird, so
daß es einen Signalausgangs-Knoten (Out) auf einen ersten
stromversorgungs-Potentialpegel treibt, ein zweites Transi
storelement (Q1), welches an einem Steuerelektroden-Knoten
die Referenzspannung empfängt und leitend gemacht wird, wenn
das Eingangssignal auf einem zweiten Pegelpotential ist, und
eine Treiberstufe (Q3, Q4), welche in einer Stromspiegelart
in Betrieb ist, wenn das zweite Transistorelement (Q1) lei
tend ist, so daß sie den Ausgangsknoten auf einen zweiten
Stromversorgungs-Potentialpegel treibt, wobei
die Referenzschaltung umfaßt:
ein drittes Transistorelement (MP1), welches dem ersten Transistorelement (Q2) in den wesentlichen technologischen Parametern entsprechend vorgesehen ist und wel ches mit dem an einer Steuerelektrode empfangenen ersten Pegelpotential leitend gemacht wird, so daß es einen Strom aus einem das erste Stromversorgungspotential zuführenden Knoten liefert;
ein viertes Transistorelement (MP2), welches dem zweiten Transistorelement (Q2) in den wesentlichen technologischen Parametern entsprechend vorgesehen ist, wobei es an einem Leitungselektroden-Knoten das zweite Pegelpotential und an einem Steuerelektroden-Knoten die Referenzspannung empfängt, so daß es einen Strom aus dessen einem Leitungs elektroden-Knoten dessen anderem Leitungselektroden-Knoten zuführt; und
eine Einrichtung (OP, R1, R2), welche die Referenzspannung erzeugt, wobei sie eine Einrichtung (OP) enthält, die ein Verhältnis von dem aus dem dritten Transistorelement vorge sehenen Strom und dem aus dem vierten Transistorelement vor gesehenen Strom konstant hält, so daß sie die Referenzspan nung gemäß dem aus dem dritten und dem vierten Transistor element zugeführten Strom erzeugt.
ein drittes Transistorelement (MP1), welches dem ersten Transistorelement (Q2) in den wesentlichen technologischen Parametern entsprechend vorgesehen ist und wel ches mit dem an einer Steuerelektrode empfangenen ersten Pegelpotential leitend gemacht wird, so daß es einen Strom aus einem das erste Stromversorgungspotential zuführenden Knoten liefert;
ein viertes Transistorelement (MP2), welches dem zweiten Transistorelement (Q2) in den wesentlichen technologischen Parametern entsprechend vorgesehen ist, wobei es an einem Leitungselektroden-Knoten das zweite Pegelpotential und an einem Steuerelektroden-Knoten die Referenzspannung empfängt, so daß es einen Strom aus dessen einem Leitungs elektroden-Knoten dessen anderem Leitungselektroden-Knoten zuführt; und
eine Einrichtung (OP, R1, R2), welche die Referenzspannung erzeugt, wobei sie eine Einrichtung (OP) enthält, die ein Verhältnis von dem aus dem dritten Transistorelement vorge sehenen Strom und dem aus dem vierten Transistorelement vor gesehenen Strom konstant hält, so daß sie die Referenzspan nung gemäß dem aus dem dritten und dem vierten Transistor element zugeführten Strom erzeugt.
2. Schaltung nach Anspruch 1, bei welcher die Einrich
tung (OP, R1, R2) zum Erzeugen enthält:
eine Strom-/Spannungs-Umwandlungseinrichtung (R1, R2), wel che den aus dem dritten und dem vierten Transistorelement zugeführten Strom in eine Spannung umwandelt; und
eine Differenzverstärkungseinrichtung (OP), welche die durch die Strom-/Spannungs-Umwandlungseinrichtung umgewandelte Spannung differenzverstärkt, so daß sie die Referenzspannung erzeugt.
eine Strom-/Spannungs-Umwandlungseinrichtung (R1, R2), wel che den aus dem dritten und dem vierten Transistorelement zugeführten Strom in eine Spannung umwandelt; und
eine Differenzverstärkungseinrichtung (OP), welche die durch die Strom-/Spannungs-Umwandlungseinrichtung umgewandelte Spannung differenzverstärkt, so daß sie die Referenzspannung erzeugt.
3. Schaltung nach Anspruch 2, bei welcher die
Strom-/Spannungs-Umwandlungseinrichtung (R1, R2) enthält:
ein erstes Widerstandselement (R2), welches zwischen dem vierten Transistorelement (MP2) und einem das zweite Strom versorgungspotential zuführenden Knoten geschaltet ist, wobei eine Spannung über dem ersten Widerstandselement an einen negativen Eingang der Differenzverstärkungseinrichtung gelegt ist, und
ein zweites Widerstandselement (R1), welches zwischen dem dritten Transistorelement (MP1) und dem das zweite Stromver sorgungspotential zuführenden Knoten geschaltet ist, wobei eine Spannung über dem zweiten Widerstandselement an einen positiven Eingang der Differenzverstärkungseinrichtung ge legt ist.
ein erstes Widerstandselement (R2), welches zwischen dem vierten Transistorelement (MP2) und einem das zweite Strom versorgungspotential zuführenden Knoten geschaltet ist, wobei eine Spannung über dem ersten Widerstandselement an einen negativen Eingang der Differenzverstärkungseinrichtung gelegt ist, und
ein zweites Widerstandselement (R1), welches zwischen dem dritten Transistorelement (MP1) und dem das zweite Stromver sorgungspotential zuführenden Knoten geschaltet ist, wobei eine Spannung über dem zweiten Widerstandselement an einen positiven Eingang der Differenzverstärkungseinrichtung ge legt ist.
4. Schaltung nach Anspruch 2, bei welcher das
erste Transistorelement (Q2) einen ersten Durchgangsleitwert
β1 hat, das zweite Transistorelement (Q1) einen zweiten
Durchgangsleitwert β2 hat, das dritte Transistorelement
(MP1) einen dritten Durchgangsleitwert β3 hat und das vierte
Transistorelement (MP2) einen vierten Durchgangsleitwert β4
hat, wobei β1/β2 = β3/β4 ist.
5. Schaltung zum Erzeugen einer Referenzspannung, welche
in einer Pegelumwandlungsschaltung (65) zum Umwandeln einer
Logikamplitude eines Eingangssignals verwendet wird, wobei
die Pegelumwandlungsschaltung (65) enthält: ein erstes Tran
sistorelement (Q2), welches in Reaktion auf ein erstes
Pegelpotential des Eingangssignals leitend gemacht wird, so
daß es einen Signalausgangs-Knoten auf einen ersten Strom
versorgungs-Potentialpegel treibt, ein zweites Transistor
element (Q1), welches an einem Steuerelektroden-Knoten die
Referenzspannung empfängt und welches leitend gemacht wird,
wenn das Eingangssignal auf einem zweiten Pegelpotential
ist, und eine Treiberstufe (Q3, Q4), welche in einer Strom
spiegelart in Betrieb ist, wenn das zweite Transistorelement
leitend ist, so daß sie den Signalausgangsknoten auf einen
zweiten Stromversorgungs-Potentialpegel treibt, wobei die
Referenzspannungs-Erzeugungsschaltung umfaßt:
ein drittes Transistorelement (DQ2), welches an einem Steuerelektroden-Knoten das erste Pegelpotential empfängt, so daß es einen Strom aus einem das erste Stromversorgungs potential zuführenden Knoten liefert;
eine Stromspiegeleinrichtung (DQ3, DQ4), welche den aus dem dritten Transistorelement (DQ2) zugeführten Strom in einer Stromspiegelart reflektiert, so daß sie einen Spiegelstrom erzeugt, wobei das Verhältnis zwischen dem Spiegelstrom und dem durch das dritte Transistorelement zugeführten Strom dem Verhältnis zwischen dem durch das zweite Transistorelement (Q1) zugeführten Strom und dem durch das erste Transistor element (Q2) zugeführten Strom entspricht; und
eine Einrichtung (DQ1; DQ1, BP1, MN1), welche den Spiegel strom in eine Spannung umwandelt, um die Referenzspannung zu erzeugen.
ein drittes Transistorelement (DQ2), welches an einem Steuerelektroden-Knoten das erste Pegelpotential empfängt, so daß es einen Strom aus einem das erste Stromversorgungs potential zuführenden Knoten liefert;
eine Stromspiegeleinrichtung (DQ3, DQ4), welche den aus dem dritten Transistorelement (DQ2) zugeführten Strom in einer Stromspiegelart reflektiert, so daß sie einen Spiegelstrom erzeugt, wobei das Verhältnis zwischen dem Spiegelstrom und dem durch das dritte Transistorelement zugeführten Strom dem Verhältnis zwischen dem durch das zweite Transistorelement (Q1) zugeführten Strom und dem durch das erste Transistor element (Q2) zugeführten Strom entspricht; und
eine Einrichtung (DQ1; DQ1, BP1, MN1), welche den Spiegel strom in eine Spannung umwandelt, um die Referenzspannung zu erzeugen.
6. Schaltung nach Anspruch 5, bei welcher
die Einrichtung (DQ1; DQ1, BP1, MN1) zum Umwandeln ein
viertes Transistorelement (DQ1) enthält, dessen einer Lei
tungselektroden-Knoten das zweite Pegelpotential empfängt
und dessen Steuerelektroden-Knoten und dessen anderer
Leitungselektroden-Knoten zusammengeschaltet sind, so daß es
die Stromspiegeleinrichtung (DQ3, DQ4) mit einem Stromfluß
versorgt.
7. Schaltung nach Anspruch 6, bei welcher das
erste Transistorelement (Q2) einen ersten Durchgangsleitwert
β1 hat, das zweite Transistorelement (Q1) einen zweiten
Durchgangsleitwert β2 hat, das dritte Transistorelement
(DQ2) einen dritten Durchgangsleitwert β3 hat und das vierte
Transistorelement (DQ1) einen vierten Durchgangsleitwert β4
hat, wobei β1/β2 = β3/β4 ist.
8. Schaltung nach Anspruch 5, bei welcher die
Einrichtung (DQ1; DQ1, BP1, MN1) zum Umwandeln enthält:
ein viertes Transistorelement (DQ1), welches in einer Wider standsart geschaltet ist, um einen Stromfluß aus einem das erste Stromversorgungspotential empfangenden Knoten in die Stromspiegeleinrichtung (DQ3, DQ4) zu liefern, so daß es den Spiegelstrom erzeugt, und
ein fünftes Transistorelement (BP1) mit einer Schwellenspan nung zum Einschalten und zum Übertragen einer durch das vierte Transistorelement erzeugten Spannung, welche kleiner als die Schwellenspannung ist, so daß es die Referenzspan nung erzeugt.
ein viertes Transistorelement (DQ1), welches in einer Wider standsart geschaltet ist, um einen Stromfluß aus einem das erste Stromversorgungspotential empfangenden Knoten in die Stromspiegeleinrichtung (DQ3, DQ4) zu liefern, so daß es den Spiegelstrom erzeugt, und
ein fünftes Transistorelement (BP1) mit einer Schwellenspan nung zum Einschalten und zum Übertragen einer durch das vierte Transistorelement erzeugten Spannung, welche kleiner als die Schwellenspannung ist, so daß es die Referenzspan nung erzeugt.
9. Schaltung zum Erzeugen einer Referenzspannung, welche umfaßt:
eine Referenzpotential-Erzeugungseinrichtung (80) zum Er zeugen eines Referenzpotentials;
eine Stromerzeugungseinrichtung (RQ6) zum Erzeugen eines Stroms gemäß dem Referenzpotential;
eine Stromspiegeleinrichtung (RP2, RP1), welche aus dem mittels der Stromerzeugungseinrichtung erzeugten Strom einen Spiegelstrom erzeugt, welcher aus einem ein erstes Stromver sorgungspotential zuführenden Knoten (Vcc) in einen ein zweites Stromversorgungspotential zuführenden Knoten (Vee) in einer Stromspiegelart fließt;
eine Referenzspannungs-Erzeugungseinrichtung (RN1), welche eine Referenzspannung aus dem Spiegelstrom erzeugt; und
eine Einrichtung (MP2; RN2), welche die Referenzspannung im umgekehrten Verhältnis zu einer Änderung des zweiten Strom versorgungspotentials einstellt.
eine Referenzpotential-Erzeugungseinrichtung (80) zum Er zeugen eines Referenzpotentials;
eine Stromerzeugungseinrichtung (RQ6) zum Erzeugen eines Stroms gemäß dem Referenzpotential;
eine Stromspiegeleinrichtung (RP2, RP1), welche aus dem mittels der Stromerzeugungseinrichtung erzeugten Strom einen Spiegelstrom erzeugt, welcher aus einem ein erstes Stromver sorgungspotential zuführenden Knoten (Vcc) in einen ein zweites Stromversorgungspotential zuführenden Knoten (Vee) in einer Stromspiegelart fließt;
eine Referenzspannungs-Erzeugungseinrichtung (RN1), welche eine Referenzspannung aus dem Spiegelstrom erzeugt; und
eine Einrichtung (MP2; RN2), welche die Referenzspannung im umgekehrten Verhältnis zu einer Änderung des zweiten Strom versorgungspotentials einstellt.
10. Schaltung gemäß Anspruch 9, bei welcher die
Stromspiegeleinrichtung (RP2, RP1) (a) ein erstes Transi
storelement (RP2), welches zwischen dem das erste Strom
versorgungspotential zuführenden Knoten und der Stromerzeu
gungseinrichtung (RQ6) als Diode geschaltet ist, und (b) ein
zweites Transistorelement (RP1), welches in einer Strom
spiegelart mit dem ersten Transistorelement (RP2) so ver
bunden ist, daß es den Spiegelstrom erzeugt, enthält und bei
welcher die Einrichtung (MP3; RN1) zum Einstellen ein
drittes Transistorelement (MP3) enthält, welches parallel
zum ersten Transistorelement geschaltet ist und einen das
zweite Stromversorgungspotential empfangenden Steuerelektro
den-Knoten aufweist.
11. Schaltung nach Anspruch 10, bei welcher der
Leitfähigkeitstyp des ersten Transistorelements (RP2) mit
demjenigen des dritten Transistorelements (MP3) identisch
ist.
12. Schaltung nach Anspruch 9, bei welcher
die Referenzspannungs-Erzeugungseinrichtung (RN1) ein erstes
Transistorelement umfaßt, dessen einer Leitungselektroden-
Knoten und dessen Steuerelektrode zu einem die Referenzspan
nung erzeugenden Ausgangsknoten (ND3) zusammengeschaltet
sind und dessen anderer Leitungselektroden-Knoten so ge
schaltet ist, daß er das zweite Stromversorgungspotential
empfängt, und bei welcher
die Einrichtung (MP3; RN2) zum Einstellen ein zweites Tran
sistorelement (RN2) umfaßt, welches parallel zu dem ersten
Transistorelement geschaltet ist und einen das erste Strom
versorgungspotential empfangenden Steuerelektroden-Knoten
aufweist.
13. Schaltung nach Anspruch 9, bei welcher die
Stromerzeugungseinrichtung (RD6) einen Bipolartransistor
(RQ6) mit einem das Referenzpotential empfangenden Basis
elektroden-Knoten umfaßt.
14. Schaltung zum Erzeugen einer Referenzspannung, welche
umfaßt:
ein Widerstandselement (RR20), dessen eines Ende mit einem ein erstes Stromversorgungspotential zuführenden Knoten ver bunden ist;
eine Stromquelleneinrichtung (RQ2, RQ1, RQ3, RQ4, RR1-RR6), welche zwischen einem anderen Ende (ND2) des Widerstands elements und einem ein zweites Stromversorgungspotential zuführenden Knoten so vorgesehen ist, daß sie den Betrag des durch das Widerstandselement fließenden Stroms bestimmt;
einen Ausgangstransistor (RQ10), welcher ein Potential an dem anderen Ende des Widerstandselements in Emitterfolger- Art so überträgt, daß er eine Referenzspannung (VREF1) er zeugt; und
eine Einrichtung (MP4, RR21), welche das Potential an dem anderen Ende des Widerstandselements im umgekehrten Ver hältnis zu einer Änderung des zweiten Stromversorgungs potentials einstellt.
ein Widerstandselement (RR20), dessen eines Ende mit einem ein erstes Stromversorgungspotential zuführenden Knoten ver bunden ist;
eine Stromquelleneinrichtung (RQ2, RQ1, RQ3, RQ4, RR1-RR6), welche zwischen einem anderen Ende (ND2) des Widerstands elements und einem ein zweites Stromversorgungspotential zuführenden Knoten so vorgesehen ist, daß sie den Betrag des durch das Widerstandselement fließenden Stroms bestimmt;
einen Ausgangstransistor (RQ10), welcher ein Potential an dem anderen Ende des Widerstandselements in Emitterfolger- Art so überträgt, daß er eine Referenzspannung (VREF1) er zeugt; und
eine Einrichtung (MP4, RR21), welche das Potential an dem anderen Ende des Widerstandselements im umgekehrten Ver hältnis zu einer Änderung des zweiten Stromversorgungs potentials einstellt.
15. Schaltung nach Anspruch 14, bei welcher die
Einrichtung (MP4, RR21) zum Einstellen eine Einrichtung mit
veränderlichem Widerstand (MP4) enthält, welche parallel zu
dem Widerstandselement (KR20) geschaltet ist und ein Transi
storelement (MP4) enthält, dessen Steuerelektroden-Knoten
das zweite Stromversorgungspotential empfängt, so daß sich
ein Leitwert des Transistorelements (MP4) im umgekehrten
Verhältnis zur Änderung des Stromversorgungspotentials
ändert.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5243266A JPH0798983A (ja) | 1993-09-29 | 1993-09-29 | 半導体回路、基準電圧発生回路、アドレスデコード回路、および半導体記憶装置 |
DE4434117A DE4434117C2 (de) | 1993-09-29 | 1994-09-23 | Halbleiterschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4447603C2 true DE4447603C2 (de) | 1998-02-19 |
Family
ID=25940440
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4447603A Expired - Fee Related DE4447603C2 (de) | 1993-09-29 | 1994-09-23 | Schaltung zum Erzeugen einer Referenzspannung |
DE4447523A Expired - Fee Related DE4447523C2 (de) | 1993-09-29 | 1994-09-23 | Halbleiterspeichereinrichtung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4447523A Expired - Fee Related DE4447523C2 (de) | 1993-09-29 | 1994-09-23 | Halbleiterspeichereinrichtung |
Country Status (1)
Country | Link |
---|---|
DE (2) | DE4447603C2 (de) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5274593A (en) * | 1990-09-28 | 1993-12-28 | Intergraph Corporation | High speed redundant rows and columns for semiconductor memories |
US5204836A (en) * | 1990-10-30 | 1993-04-20 | Sun Microsystems, Inc. | Method and apparatus for implementing redundancy in parallel memory structures |
-
1994
- 1994-09-23 DE DE4447603A patent/DE4447603C2/de not_active Expired - Fee Related
- 1994-09-23 DE DE4447523A patent/DE4447523C2/de not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
NICHTS ERMITTELT * |
Also Published As
Publication number | Publication date |
---|---|
DE4447523C2 (de) | 1998-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4402433C2 (de) | Vorrichtung zur Erzeugung eines Zwischenpotentials, insb. geeignet für Halbleiterspeichereinrichtungen | |
DE4037206C2 (de) | Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung | |
DE4115082C2 (de) | Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorbestimmte Spannung, insb. einer Speichereinrichtung sowie entsprechendes Betriebsverfahren für diese Halbleitereinrichtung | |
DE4305850C2 (de) | Bezugsspannungsgeneratorschaltung mit Temperaturkompensation der Ausgangsspannung | |
DE4117846C2 (de) | Integrierter Halbleiterspeicher mit internem Spannungsverstärker mit geringerer Abhängigkeit von der Speisespannung | |
DE4124427C2 (de) | Schaltung zum Erzeugen einer inneren temperaturstabilisierten Versorgungsspannung | |
DE4331895C2 (de) | Schaltung zum Halten einer Spannung | |
DE112018006436B4 (de) | Adaptiver LDO-Spannungsregler mit Doppelschleife und Verfahren zur Spannungsregelung | |
DE102006017794A1 (de) | Referenzschaltung, die eine temperaturabhängige Spannung liefert | |
DE4337499A1 (de) | Ringoszillator und Konstantspannungserzeugungsschaltung | |
DE10245139A1 (de) | Eine für Schwellenwertspannungsänderungen weniger anfällige Halbleitervorrichtung | |
DE102006028107A1 (de) | Schaltkreis und Verfahren zum Ermitteln des Resistiv-Zustands einer resistiven Speicherzelle | |
DE3419670A1 (de) | Halbleiter-speichereinrichtung | |
DE4324651C2 (de) | Boosting-Schaltung und Verwendung der Boosting-Schaltung | |
DE19654544C2 (de) | Differenzverstärker | |
DE10219649C1 (de) | Differentielle Strombewerterschaltung und Leseverstärkerschaltung zum Bewerten eines Speicherzustands einer SRAM-Halbleiterspeicherzelle | |
DE102020126502A1 (de) | Speichervorrichtung | |
DE10255102B3 (de) | SRAM-Speicherzelle mit Mitteln zur Erzielung eines vom Speicherzustand unabhängigen Leckstroms | |
DE2260405A1 (de) | Bezugsspannungsgeneratorschaltung | |
DE4324649C2 (de) | Verstärkerschaltung, die ein verstärktes Ausgangssignal in Abhängigkeit von komplementären Eingangssignalen liefert | |
DE102006022867B4 (de) | Ausleseschaltung für oder in einem ROM-Speicher und ROM-Speicher | |
DE102018131112A1 (de) | Speicherschaltung und Betriebsverfahren | |
DE4309364C2 (de) | Halbleiterspeichervorrichtung und Betriebsverfahren dafür | |
DE102004055216A1 (de) | Halbleiterspeichervorrichtung | |
DE4434117C2 (de) | Halbleiterschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
Q172 | Divided out of (supplement): |
Ref country code: DE Ref document number: 4434117 |
|
8110 | Request for examination paragraph 44 | ||
AC | Divided out of |
Ref country code: DE Ref document number: 4434117 Format of ref document f/p: P |
|
AC | Divided out of |
Ref country code: DE Ref document number: 4434117 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |