DE4343722A1 - Präzisions-Referenzspannungsschaltung - Google Patents
Präzisions-ReferenzspannungsschaltungInfo
- Publication number
- DE4343722A1 DE4343722A1 DE4343722A DE4343722A DE4343722A1 DE 4343722 A1 DE4343722 A1 DE 4343722A1 DE 4343722 A DE4343722 A DE 4343722A DE 4343722 A DE4343722 A DE 4343722A DE 4343722 A1 DE4343722 A1 DE 4343722A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- reference voltage
- current
- circuit
- currents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Control Of Electrical Variables (AREA)
Description
Die Erfindung bezieht sich auf Halbleiterschaltungen und
insbesondere auf ein Verfahren und eine Einrichtung zum Erzeu
gen einer Präzisions-Referenzspannung unter Verwendung eines
Paars von Flash-EEPROM-Speicherzellen.
Präzisions-Referenzspannungsquellen sind in der Technik be
kannt. Es gibt viele Schaltungsanordnungen zur Erzeugung sol
cher Referenzspannungen. Jedoch ist es notwendig, solche Refe
renzspannungen unter Verwendung der zum Herstellen der zugehö
rigen Schaltungen verfügbaren Verfahren herzustellen, da Schal
tungen immer spezialisierter werden. Beispielsweise kann die
Verwendung von Referenzspannungsquellen in Großintegrations
schaltungen erfordern, daß die Schaltung zur Erzeugung der Re
ferenzspannungen mit den für die Herstellung von großen inte
grierten Schaltungen verwendeten Verfahren hergestellt wird.
Auf diese Weise wird es möglich, eine Präzisions-Referenzspan
nungsquelle dort zur Verfügung zu stellen, wo einzelne Kompo
nenten, einschließlich Präzisionswiderständen und Präzisions
kondensatoren, verfügbar sind. Müssen jedoch integrierte Schal
tungselemente verwendet werden und sind sowohl die Ströme als
auch die Spannungen solcher Elemente begrenzt, wird die Bereit
stellung solcher Referenzspannungen viel schwieriger. Infolge
dessen stehen immer weniger Komponenten zur Erzeugung solcher
Referenzspannungen zur Verfügung, wenn die Art der integrierten
Schaltungen immer spezialisierter wird, die einzelnen Elemente
der Schaltung immer kleiner werden und die Fläche immer be
grenzter wird.
Eine Art der integrierten Schaltung, die Präzisionsspan
nungspegel verwendet, ist ein Speicherfeld bzw. eine Speicher
matrix. Normalerweise sind Präzisionsspannungen von externen
Schaltungen zur Abfrage eines Speicherfeldes während eines Le
seprozesses oder für eine Schreiboperation zu einem solchen
Feld verfügbar. Neuere Flash-EEPROM-Speicherfelder, die für
Langzeitspeicherung in tragbaren Computern verwendet werden,
sind zum Betrieb mit Mikroprozessoren konstruiert, die niedri
gere Quellenspannungen verwenden und keine Präzisionsspannungs
versorgungen zur Erzeugung solcher höherer Spannungswerte ha
ben, wie sie zum Programmieren und Löschen solcher Flash-Daten
felder erforderlich sind. Infolgedessen ist es notwendig, sol
che Präzisionsreferenzspannungen in der integrierten Schaltung
zu erzeugen, die das Datenfeld oder die Steuerschaltung ent
hält. Dies macht es erforderlich, daß die zum Erzeugen der Prä
zisionsreferenzspannungen benötigten Elemente bei dem Prozeß
zur Herstellung der Flash-Speicherfelder hergestellt werden.
Aufgabe der Erfindung ist es deshalb, eine Präzisions-Refe
renzspannung für eine integrierte Schaltung zur Verfügung zu
stellen und aufrechtzuerhalten. Insbesondere soll für ein
Flash-Speicherfeld eine Präzisions-Referenzspannungsschaltung
angegeben werden, die nach dem gleichen Verfahren wie das Spei
cherfeld hergestellt wird.
Gelöst wird die Aufgabe erfindungsgemäß durch die Merkmale
des Anspruchs 1. Die erfindungsgemäße Präzisions-Referenzspan
nungsschaltung hat ein Paar von ähnlichen Flash-EEPROM-
Speicherzellen jeweils mit einer Source-, Drain-, Floating-
Gate- und Steuer-Gateelektrode. Die Speicherzellen des Paares
von ähnlichen Flash-EEPROM-Speicherzellen sind so programmiert,
daß sie unterschiedliche Ladungen auf ihren schwimmenden Gate-
Elektroden haben.
Die Zellen sind in einem Paar von parallelen Schaltungs
zweigen angeordnet, in denen unter Gleichgewichtsbedingungen
gleiche Stromwerte erzeugt werden. Mittel zum Abtasten einer
Spannung sind in jedem der beiden parallelen Zweige vorgesehen,
um festzustellen, ob sich die Ströme darin unterscheiden. Die
Abtastmittel liefern eine Ausgangsspannung, die als Referenz
wert verwendet werden kann, wenn die Ströme im Gleichgewicht
sind. Ferner sind Mittel zum Abtasten von Änderungen der Aus
gangsspannung vorgesehen, um den Strom durch die Flash-EEPROM-
Speicherzelle zu verändern und die Ströme abzugleichen, wenn
die Ausgangsspannung von dem im Gleichgewicht zur Verfügung ge
stellten Referenzwert abweicht.
Vorteile, Anwendungen und Merkmale der Erfindung werden un
ter Bezugnahme auf die nachfolgende Figurenbeschreibung besser
verständlich.
In der Zeichnung zeigen:
Fig. 1 ein Blockschaltbild eines die Erfindung verwen
denden Computersystems;
Fig. 2 ein Grundschaltbild der vorliegenden Erfindung;
Fig. 3 ein detailliertes Schaltbild der vorliegenden Er
findung, und
Fig. 4 ein Schaltbild eines Abschnitts der in Fig. 3
gezeigten Schaltung.
Im folgenden wird auf Fig. 1 Bezug genommen, die ein die
Erfindung verwendendes Computersystem zeigt. Das System weist
typischerweise einen Zentralprozessor auf, der die verschie
denen dem Computer für seine Operationen gegebenen Befehle aus
führt. Der Zentralprozessor ist mit einem Bus verbunden, der
verwendet wird, um Informationen zu den verschiedenen Komponen
ten des Computersystems zu übertragen. Mit dem Bus ist der
Hauptspeicher verbunden, der üblicherweise aus einem dynami
schen Speicher mit wahlfreiem Zugriff besteht und zum Speichern
von Informationen in den Zeiten verwendet wird, in denen das
System mit Strom versorgt wird. Außerdem ist ein Nur-Lese-Spei
cher mit dem Bus verbunden, der verschiedene Speicherbauele
mente (beispielsweise elektrisch programmierbare Nur-Lese-
Speicherbauelemente (EPROM-Bauelemente) oder Flash-EEPROM-
Speicherbauelemente) enthalten kann, die dem Fachmann bekannt
und geeignet sind, einen Speicherzustand bei stromlosem System
beizubehalten. Der Nur-Lese-Speicher speichert üblicherweise
verschiedene von dem Prozessor 11 verwendete Grundfunktionen,
wie beispielsweise grundlegende Eingabe-/Ausgabe- und Betriebs
startprozesse.
Mit dem Bus sind außerdem verschiedene periphere Schal
tungskomponenten verbunden, wie beispielsweise ein Langzeit
speicher, der in der Zeichnung als Festplattenlaufwerk darge
stellt ist. Mit dem Bus ist ferner eine Schaltung, wie bei
spielsweise ein Rahmenpuffer verbunden, in den Daten geschrie
ben werden können, die zu einem Ausgabeanzeigegerät, wie einem
Bildschirm zur Anzeige übertragen werden sollen. Zum Zwecke der
Erläuterung soll der Rahmenpuffer zusätzlich zu verschiedenen
für die Informationsspeicherung notwendigen Speicherebenen ver
schiedene dem Fachmann bekannte Schaltungen enthalten, wie z. B.
eine Digital/Analog-Wandlerschaltung und eine Schaltung zum
Steuern der Informationsabtastung für das Ausgabeanzeigegerät.
In Fig. 1 ist außerdem eine Schaltungsanordnung gezeigt,
von der das Computersystem mit Strom versorgt werden kann. Bei
dem Ausführungsbeispiel enthält diese eine Stromsteuerschal
tung, die die verschiedenen Zustände zum Stromversorgen des Sy
stems steuert und eine Batterie, die in einem tragbaren Compu
ter verwendet werden kann, um dem System und der Steuerung der
Stromsteuerschaltung Strom zu liefern. Bei einer speziellen
Anordnung kann die Stromsteuerschaltung tatsächlich Teil eines
bestimmten Abschnitts der Schaltung der Fig. 1 sein. Die
Stromsteuerschaltung einschließlich Referenzspannungsschaltung
könnte beispielsweise erfindungsgemäß ein physikalischer Teil
des Nur-Lese-Speicherblocks sein, wenn der Nur-Lese-Speicher
aus Flash-EEPROM-Speicherbauelementen aufgebaut wäre.
Im folgenden wird auf Fig. 2 Bezug genommen. Es wird eine
Grundschaltung 10 gezeigt, die erfindungsgemäß konstruiert ist.
Die Grundschaltung 10 dient insbesondere dazu, die Betriebs
weise der vorliegenden Erfindung zu erläutern. Die Schaltung 10
weist ein Paar von im wesentlichen identischen, elektrisch
lösch- und programmierbaren Nur-Lese-Speicher(EEPROM) Flash-
Bauelementen 12 und 13 auf.
Ein Flash-EEPROM-Speicherbauelement (Zelle) ist ein Floa
ting-Gate-MOS-Feldeffekt-Transistor mit einem Drain-Bereich,
einem Source-Bereich, einer schwimmenden Gate-Elektrode und ei
ner Steuergate-Elektrode. Leiter sind mit der Drain-Elektrode,
der Source-Elektrode und der Steuergate-Elektrode jeweils ver
bunden, um Signale an den Transistor anzulegen. Eine Flash-
EEPROM-Zelle arbeitet wie eine normale EEPROM-Zelle und spei
chert einen Eins- oder einen Null-Zustand, wenn kein Strom mehr
an der Schaltung anliegt. Anders als eine typische EEPROM-Zelle
ist eine Flash-EEPROM-Zelle vor Ort elektrisch löschbar und muß
nicht entfernt und mit ultraviolettem Licht gelöscht werden.
Ein N-Typ-Flash-Speichertransistor wird üblicherweise pro
grammiert, indem die schwimmende Gate-Elektrode dadurch negativ
geladen wird, daß die Steuergate-Elektrode mit einem hohen Po
tential (das können ungefähr 12 V sein, wenn die Zelle als eine
Speicherzelle in einem Datenfeld verwendet wird), der Drain-Be
reich mit einem niedrigeren Potential beaufschlagt (ungefähr +7
V, wenn die Zelle als Speicherzelle verwendet wird) und der
Source-Bereich an Erde gelegt wird. Unter diesen Bedingungen
wird Ladung auf der schwimmenden Gate-Elektrode gespeichert.
Eine Zelle wird gelesen, indem eine positive Spannung zwischen
die Steuergate-Elektrode und den Source-Bereich angelegt wird
und ein niedriges positives Potential an den Drain-Bereich an
gelegt wird. Die zwischen die Gate-Elektrode und die Source-
Elektrode angelegte Lesespannung ist größer als die Schwellen
spannung Vt eines Bauelementes, das noch nicht programmiert
wurde, aber geringer als die Schwellenspannung eines Bauelemen
tes, das programmiert ist. Der Strom durch das Bauelement wird
abgetastet, um zu bestimmen, ob die schwimmende Gate-Elektrode
negativ geladen ist oder nicht. Wenn Ladung auf der schwimmen
den Gate-Elektrode ist, dann fließt kein Drainstrom, während
eine Zelle gelesen wird. Wenn der Transistor dagegen nicht pro
grammiert wurde und keine Ladung auf der schwimmenden Gate-
Elektrode vorliegt, dann fließt beim Lesen der Zelle ein Drain
strom.
Felder solcher Flash-EEPROM-Speicherzellen wurden in jüng
ster Zeit in Computern und ähnlichen Schaltungen sowohl als
Nur-Lese-Speicher, als auch als Langzeitspeicher verwendet, der
gelesen und in den geschrieben werden kann. Diese Zellen erfor
dern genaue angelegte Spannungswerte, um das Programmieren und
Lesen der Bauelemente auszuführen. Felder von Flash-EEPROM-
Speicherelementen werden üblicherweise für Langzeitspeicherung
in tragbaren Computern verwendet, deren leichtes Gewicht und
schnelle Programmierungsmöglichkeit klare Vorteile gegenüber
elektro-mechanischen Festplatten-Laufwerken bieten. Es bestand
jedoch die Tendenz, die Leistungsanforderungen an solche trag
baren Computer zu verringern, um die Computer leichter zu ma
chen und die Benutzungsdauer zwischen dem Wiederaufladen zu
verlängern. Dafür war es nötig, die zum Programmieren der
Flash-Speicherzellen verfügbaren Spannungen zu verringern. Wa
ren Präzisions-Referenzspannungen lange Zeit in Schaltungen in
tragbaren Computern zum Programmieren von Flash-Feldern verfüg
bar, so trifft dies nicht länger zu. Daher ist es nun notwen
dig, solche Präzisions-Referenzspannungsquellen in der Schal
tung zum Steuern des Flash-EEPROM-Speicherfeldes zur Verfügung
zu stellen. Das bedingt, daß die Präzisions-Referenzspannungs
schaltung bei den Prozessen zum Herstellen der Steuerschaltung
des anstelle eines Festplattenlaufwerks verwendeten Flash-
EEPROM-Speicherfeldes herstellbar ist.
Die Schaltung 10 der vorliegenden Erfindung ist deshalb zum
Herstellen mit einem konventionellen CMOS-Verfahren konzipiert,
das die gleichen Techniken benutzt, die der Fachmann zum Her
stellen der Flash-EEPROM-Speicherfelder verwendet.
Die Flash-EEPROM-Zellen 12 und 13 sollten jedoch nicht als
Speicherfeldzellen betrachtet werden; selbst wenn sie auf die
gleiche Weise unter Verwendung derselben Prozesse hergestellt
sind, wie erläutert ist, dienen sie zum Speichern von zwei ver
schiedenen ausgewählten Ladungswerten an Stelle der üblicher
weise für solche Bauelemente verwendeten Ladungswerte. Das
Flash-Bauelement 12 ist mit seinen Source- und Drain-Anschlüs
sen mit den Source- und Drain-Anschlüssen eines N-Typ-Feldef
fekt-Transistorbauelements 15 und den Source- und Drain-An
schlüssen eines P-Typ-Feldeffekt-Transistorbauelements 16 in
Reihe geschaltet. Bei dem P-Typ-Bauelement 16 ist der Gate-An
schluß mit dem Drain-Anschluß verbunden, so daß es wie ein Wi
derstand arbeitet. Das N-Typ-Bauelement 15 ist ein Kaskodenbau
element, das dazu verwendet wird, das Potential an dem Drain-
Anschluß des Flash-Bauelements 12 um die Schwellenspannung Vt
des Bauelementes 15 unterhalb des Gatepotentials des Kaskoden
bauelements 15 zu halten.
Das Flash-Bauelement 13 ist mit seinen Source- und Drain-
Anschlüssen mit den Source- und Drain-Anschlüssen eines N-Typ-
Feldeffekt-Transistorbauelements 18 und den Source- und Drain-
Anschlüssen eines P-Typ-Feldeffekt-Transistorbauelements 19 in
Reihe geschaltet. Das P-Typ-Bauelement 19 ist genauso wie das
P-Typ-Bauelement 16 dimensioniert. Bei dem P-Typ-Bauelement 19
ist der Gate-Anschluß mit dem Drain-Anschluß verbunden, so daß
es wie ein Widerstand arbeitet. Das N-Typ-Bauelement 18 ist ein
Kaskodenbauelement wie das Kaskodenbauelement 15 und wird eben
falls dazu verwendet, das Potential an dem Drain-Anschluß des
Flash-Bauelements 13 um eine Spannung Vt unterhalb des Gatepo
tentials des Kaskodenbauelements 18 zu halten.
Der Drain-Anschluß des P-Bauelements 16 ist mit dem negati
ven Eingang eines Differenzverstärkers 21 verbunden, während
der Drain-Anschluß des P-Bauelements 19 mit dem positiven Ein
gang des Differenzverstärkers verbunden ist. Der Verstärker 21
stellt an einem Anschluß ein Ausgangspotential zur Verfügung,
das gegenüber Erde über ein Paar von Widerständen 23 und 24 ge
messen werden kann. Die Spannung an dem Ausgabeanschluß ist die
von der Schaltung 10 gesteuerte Referenzspannung. Der Wider
stand 23 ist bei einem Ausführungsbeispiel der Erfindung halb
so groß wie der Widerstand 24.
Da der Widerstand 23 halb so groß wie der Widerstand 24
ist, teilt sich die Spannungsdifferenz zwischen dem Ausgangsan
schluß und der Erde derart auf, daß an der Gate-Elektrode des
Flash-Bauelementes 12 zwei Drittel der Spannung an der Gate-
Elektrode des Flash-Bauelementes 13 anstehen. Während der Her
stellung wird jedes Flash-Bauelement zum Halten einer anderen
Ladung auf seiner schwimmenden Gate-Elektrode programmiert. Die
Werte der Ladungen werden derart gewählt, daß die Schaltung 10
im Gleichgewicht (abgeglichener Zustand) den gewünschten Aus
gangswert als zu verwendende Referenzspannung erzeugt. Im
Gleichgewicht sind die Ströme durch die zwei Flash-Bauelemente,
die Spannungen über die von den schwimmenden Gate-Elektroden
gebildeten Kondensatoren, die Felder jedes Flash-Bauelements
und die Drain-Spannungen gleich. In diesem Zustand sind die von
dem Spannungsteiler-Netzwerk der Widerstände 23 und 24 gelie
ferten Gatespannungen genau passend, um den gleichen Strom
durch die zwei Bauelemente 12 und 13 aufrechtzuhalten. Das be
deutet, daß die Schwellenspannung Vt des Bauelements 13 größer
als die Schwellenspannung Vt des Bauelements 12 ist, und das
ist tatsächlich die Art, in der die Bauelemente 12 und 13 pro
grammiert werden, so daß gleiche Ströme erzeugt werden, wenn
die Spannung an der Gate-Elektrode des Bauelementes 12 zwei
Drittel der Spannung an der Gate-Elektrode des Bauelementes 13
ist.
Wenn sich die Ausgangsreferenzspannung verschiebt, muß das
daran liegen, daß sich der Strom durch eines der zwei Flash-
Bauelemente verändert hat. Beispielsweise steigt der Strom
durch das Bauelement 16 und die Spannung an diesem, wenn der
Strom durch das Bauelement 12 ansteigt. Das verringert den
Spannungspegel an der Drain-Elektrode des Bauelements 16 und an
dem negativen Eingang des Verstärkers 21. So wird eine höhere
Spannung zwischen den Differenzeingängen des Verstärkers 21
wirksam und eine positive Änderung, ein Anstieg der Ausgangs
spannung des Verstärkers 21 hervorgerufen. Das wiederum erhöht
den Spannungspegel an den Gate-Anschlüssen der Flash-Bauele
mente 12 und 13. Die Spannung an dem Gate-Anschluß des Bauele
ments 13 wird im Verhältnis zu derjenigen des Gate-Anschlusses
des Bauelements 12 um einen größeren Betrag verändert. Diese
erhöhte Gate-Spannung erhöht den Strom durch das Flash-Bauele
ment 13 und das P-Bauelement 19, wodurch die Spannung an dem
Drain-Anschluß des Bauelements 19 und an dem positiven Eingang
des Verstärkers verringert und dem ursprünglichen Stromanstieg
durch das Bauelement 12 entgegengewirkt wird. Eine andere Ände
rung des Stroms durch eines der Bauelemente 12 oder 13 bewirkt
ähnlich einen Abgleich des Stroms und ein Halten der Ausgangs
spannung auf dem stationären Referenzausgangspegel.
Fig. 3 ist ein Schaltbild einer die Erfindung verwendenden
Schaltung 30. Die Schaltung 30 weist ein Paar identisch dimen
sionierter Flash-EEPROM-Bauelemente 32 und 33 auf. Diese Bau
elemente und die anderen in Fig. 3 gezeigten Bauelemente sind
unter Verwendung üblicher CMOS-Techniken hergestellt, die dem
Fachmann zur Herstellung von Flash-EEPROM-Speicherfeldern be
kannt sind. Die Bauelemente haben die in der Zeichnung angege
benen Kanalbreiten- und Kanallängen-Dimensionen. Mit den
Source- und Drain-Anschlüssen der Bauelemente 32 und 33 sind
die Source- und Drain-Anschlüsse eines Paars von Kaskoden-Bau
elementen 35 und 36 und die Source- und Drain-Anschlüsse eines
Paars identisch dimensionierter P-Bauelemente 38 und 39 in
Reihe geschaltet. Das P-Bauelement hat, wie in der Schaltung
der Fig. 2, gekoppelte Gate- und Drain-Elektroden und arbeitet
im wesentlichen als Widerstand. Die Source-Elektrode jedes P-
Bauelements 38 und 39 ist jeweils mit einer Quelle des Potenti
als Vpump verbunden (ein von einer Strompumpschaltung 80 gelie
ferter Wert). Die Gate-Elektrode des Bauelements 39 ist jedoch
mit den Drain- und Gate-Elektroden des Bauelements 38 gekop
pelt, so daß das Bauelement 39 als Stromspiegel des Stroms
durch das Bauelement 38 und somit durch das Bauelement 32
wirkt.
Die Drain-Elektrode des Bauelements 39 ist mit der Gate-
Elektrode des N-Typ-Bauelementes 41 verbunden. Das N-Typ-Bau
element 41 ist ein FET, der eine niedrigere Schwellenspannung
Vt als ein konventioneller, zum Verringern des Leistungsver
lusts verwendeter N-Typ-FET hat. Das Bauelement 41 ist über ein
N-Bauelement 42 mit Erde verbunden, das vorgespannt ist, um als
Konstantstromquelle zu arbeiten. Das Bauelement 41 ist als
Sourcefolger derart geschaltet, daß die Spannung an seinem
Source-Anschluß im wesentlichen der um die Schwellenspannung Vt
des Bauelements 41 verringerten Spannung an seiner Gate-Elek
trode folgt. Wenn sich der Strom durch das Flash-Bauelement 33
und das Potential an der Gate-Elektrode des Bauelementes 41 än
dern, wird dies auf diese Weise an dem Source-Anschluß des Bau
elements 41 wiedergegeben. Dieser Source-Anschluß ist der Aus
gangsknoten, von dem die Präzisions-Referenzspannung abgeleitet
wird.
Die Referenzspannung wird über drei P-Bauelemente 43, 44
und 45 zur Verfügung gestellt, die identische Größe haben und
in Reihe geschaltet sind. Bei jedem dieser Bauelemente ist die
Gate-Elektrode mit der Drain-Elektrode verbunden, so daß es als
Widerstand arbeitet. Bei jedem P-Bauelement 43, 44 und 45 ist
das Substrat mit dem Source-Anschluß verbunden, um ein Ver
schieben der Schwellenspannung auszuschließen, wenn eine Span
nung zwischen dem Source-Anschluß und dem Substrat besteht; das
trägt dazu bei, sicherzustellen, daß die Bauelemente wie ideale
Widerstände in einem Spannungsteilernetzwerk wirken. Ein N-Typ-
Bauelement 47, das in seinen linearen Betriebsbereich vorge
spannt ist, stellt an der Drain-Elektrode des Bauelements 45
Erdpotential zur Verfügung. Auf diese Weise wird ein erster
Spannungspegel an die Gate-Elektrode des Flash-Bauelements 33
und zwei Drittel dieses Spannungspegels an die Gate-Elektrode
des Flash-Bauelementes 32 angelegt. Diese Werte halten die
Gate-Spannungen der Flash-Bauelemente 32 und 33 derart, daß der
Referenzspannungswert Vref an dem Ausgabeanschluß genau auf dem
gewünschten Wert gehalten wird.
Wenn der Strom durch das Flash-Bauelement 32 beispielsweise
unter einen dem Strom durch das Flash-Bauelement 33 entspre
chenden Wert absinkt, veranlaßt dieser Stromabfall einen Span
nungsabfall über dem Bauelement 38 und einen Spannungsanstieg
an der Drain-Elektrode des Bauelementes 38. Dieser Spannungspe
gel liegt an der Gate-Elektrode des Bauelements 39 an und ver
ursacht ein Absinken der Gate-zu-Source-Spannung des Bauelemen
tes 39. Dies bewirkt, daß das Bauelement 39, den Stromabfall
durch das Bauelement 38 zu berücksichtigen sucht. Gleichzeitig
erzeugt das Flash-Bauelement 33 einen Strom auf dem vorherigen
Pegel und versucht, diesen Stromwert durch das Bauelement 39
fließen zu lassen. Das Sinken der Gate-Source-Spannung des Bau
elements 39, während das Flash-Bauelement 33 versucht, den hö
heren Strom zu halten, veranlaßt das Bauelement 39, in einem
Bereich zu arbeiten, in welchem seine Drain-Source-Spannung an
steigt. Auf diese Weise veranlassen die zwei konkurrierenden
Ströme, die an den Gate-Anschluß des Bauelements 41 angelegte
Spannung zu senken. Das verringert das Potential über die drei
Bauelemente 43, 44 und 45. Das die Gate-Spannung am Bauelement
33 um etwas mehr als die Gate-Spannung am Bauelement 42 und
bringt die zwei Ströme wieder in das Gleichgewicht. Eine andere
Änderung des Stroms durch eines der Bauelemente 32 oder 33 be
wirkt ähnlich einen Stromabgleich und hält die Ausgangsspannung
Vref auf dem stationären Referenzpegel.
Die Schaltungsanordnung 30 weist eine Schaltung zum Auf
bauen solcher Vorspannungswerte auf, daß die Bauelemente in den
geeigneten Bereichen arbeiten. Ein N-Typ-Bauelement 49 ist mit
Erde verbunden und seine Gate-Elektrode mit seiner Drain-Elek
trode gekoppelt. Ein Paar von Diffusionswiderständen 50 und 51
verbindet die Drain-Elektrode des Bauelementes 49 mit einem P-
Typ-Schalter 52, der mit der Quellenspannung Vcc beaufschlagt
ist. Ein anderer P-Typ-Schalter 53 ist mit Vcc beaufschlagt und
zwischen den Ausbreitungswiderständen 50 und 51 angeordnet. Ein
Fünf-Volt-Eingangssignal an der Gate-Elektrode des Bauelements
52 stellt einen Strompfad durch das Bauelement 49 und einen
ausgewählten Spannungsabfall über das Bauelement 49 zur Verfü
gung. Ein 3,3-Volt-Eingangssignal an der Gate-Elektrode des
Bauelements 53 stellt einen Strompfad durch das Bauelement 49
zur Verfügung und liefert den gleichen Spannungsabfall über das
Bauelement 49. Dieser Spannungspegel wird zum Bereitstellen
identischer Vorspannungen für die Bauelemente der Schaltung 30
verwendet, wenn 5 Volt und wenn 3,3 Volt extern verfügbar sind.
Die Spannung über das Bauelement 49 wird an der Gate-Elek
trode des Bauelements 42 und der Gate-Elektrode eines Bauele
ments 54 angelegt. Diese Bauelemente liegen mit ihren Source-
Elektroden an Erde, und ihre Gate-Anschlüsse sind mit der Span
nung des Gate-Anschlusses des Bauelementes 49 beaufschlagt. In
folgedessen wirken die Bauelemente 42 und 54 als im Verhältnis
stehende Stromspiegel des Stroms durch das Bauelement 49, so
daß der Strom durch diese Bauelemente nie den von dem Strom
spiegel aufgebauten Sättigungswert überschreitet.
Das leistungsschwache N-Bauelement 54 ist mit seiner Drain-
Elektrode mit der Gate-Elektrode eines P-Typ-Bauelements 56 ge
koppelt. Bei dem Bauelement 56 ist die Source-Elektrode mit der
Spannungsquelle Vpump und die Drain-Elektrode mit der Gate-
Elektrode des Bauelementes 41 gekoppelt. Ein P-Bauelement 55
ist mit der Spannungsquelle Vpump und dem Gate-Anschluß des
Bauelementes 56 gekoppelt. Das Bauelement 56 (mit den Bauele
menten 54, 55 und einem Bauelement 57) wird beim Einschalten
zum Sicherstellen eines schnellen Betriebsstarts (ungefähr 500
ns) für die Schaltung 39 verwendet und zum Sicherstellen, daß
diese nicht in demjenigen Gleichgewichtszustand arbeitet, bei
dem die Ströme durch die zwei Flash-Bauelemente 32 und 33 Null
betragen.
Wenn kein Strom durch die Flash-Bauelemente fließt, arbei
ten die Bauelemente 54 und 55 als Spannungsteiler und legen
eine genau um einen Wert Vt (des Bauelementes 55) geringere
Spannung als der Spannungspegel Vpump an die Gate-Elektrode des
Bauelements 56 an. Das aktiviert das Bauelement 56 und zieht
die Spannung an der Gate-Elektrode des Bauelementes 51 derart
hoch, daß das Bauelement arbeitet und die Gate-Spannungen der
Flash-Bauelemente 32 und 33 anhebt, um den Strom durch diese
Flash-Bauelemente ansteigen zu lassen. Ein P-Bauelement 57 ist
als Stromspiegel für den Strom durch das Bauelement 38 (und auf
diese Weise durch das Flash-Bauelement 32) geschaltet. Wenn der
Strom durch das Flash-Bauelement 32 genügend angestiegen ist,
läßt das Bauelement 57, das als Widerstand arbeitet und den
Strom spiegelt, die Spannung an der Gate-Elektrode des Bauele
mentes 56 ansteigen, wobei das Bauelement 56 allmählich abge
schaltet wird. Auf diese Weise fährt die Schaltung 30 schnell
an und geht in den geeigneten Gleichgewichtszustand über, wäh
rend der Starter-Transistor 56 bedeutungslos wird. Angesichts
der Tatsache, daß eine Ausführungsform der Schaltung 30 jedes
mal eingeschaltet wird, wenn ein zugehöriges Flash-Speicherfeld
programmiert, gelesen oder gelöscht wird, ist diese schnelle
Betriebsstartcharakteristik sehr wünschenswert.
Zusätzlich zu der bereits erörterten Schaltung kann die
Schaltung 30 mehrere Eingabeanschlüsse aufweisen, die zum Anle
gen von Programmierspannungen an die Flash-EEPROM-Bauelemente
32 und 33 verwendet werden, um die Ladungswerte, die an den
schwimmenden Gate-Elektroden gespeichert sind, genau auf die
gewünschten Werte zu bringen und die richtigen Gleichgewichts
punkte zur Verfügung zu stellen. Ein N-Typ-FET-Bauelement 60
kann zum Anlegen einer Spannung von einem externen Anschluß an
die Drain-Elektrode des Flash-Bauelements 32 gewählt werden.
Ein ähnliches N-Typ-FET-Bauelement 61 kann zum Anlegen einer
Spannung von einem externen Anschluß an die Drain-Elektronen
des Flash-Bauelementes 33 gewählt werden. Ein weiteres N-Typ-
FET-Bauelement 62 kooperiert mit einem N-Typ-FET-Bauelement 63,
um die gleiche Spannung von einem anderen externen Anschluß an
die Gate-Elektroden jedes der Bauelemente 32 und 33 während des
Programmierens anzulegen. Durch Einstellen der an die externen
Anschlüsse angelegten Werte können die auf die schwimmenden
Gate-Elektroden der Flash-Bauelemente 32 und 33 gebrachten La
dungswerte auf die genauen Ladungswerte getrimmt werden, die
die gewünschte Präzisionsreferenzspannung an dem Ausgangsan
schluß erzeugen sollen.
Eine Schaltung 70, in Fig. 3 als Block dargestellt, dient
zum Bereitstellen der richtigen Gate-Spannungen (das Doppelte
der Vt der Bauelemente 35 und 36) an jedem der Kaskoden-Bauele
mente 35 und 36 derart, daß die Spannung an der Drain-Elektrode
der Flash-Bauelemente 32 und 33 jeweils auf dem für Gleichge
wichtsbetrieb richtigen Spannungswert (Vt der Kaskoden-Bauele
mente) gehalten wird. Das steuert die Drain-Spannungen der
Flash-Bauelemente 32 und 33 derart, daß sie auf einem der Span
nung Vt der Kaskoden-Bauelemente entsprechenden Spannungspegel
bleiben.
Da die Schaltung 30 eine Stromversorgung von wenigstens 6
Volt benötigt, wird eine Strompumpanordnung zum Bereitstellen
der Spannung Vpump an den Source-Elektroden der Bauelemente 38
und 39 verwendet, wenn entweder 5 Volt oder 3 Volt an einem
Eingabeanschluß als Source-Spannung Vcc verfügbar sind. Fig. 4
zeigt eine Strompumpschaltung 80, die für diesen Zweck verwen
det werden kann. Die Schaltung 80 hat ein P-Typ-Bauelement 81,
das zum Bereitstellen eines Stromes von der Quelle Vcc geschal
tet ist. Das Bauelement 81 ist in einem ersten Pfad über ein
als diodengeschaltetes (der Gate-Anschluß ist mit dem Drain-An
schluß verbunden) erstes N-Typ-Bauelement 82 und ein als di
odengeschaltetes zweites N-Typ-Bauelement 83 mit einem Ausgabe
anschluß verbunden, an dem die Spannung Vpump auftritt. Das
Bauelement 81 ist außerdem mit zwei zusätzlichen N-Typ-Bauele
menten 88 und 89 in Diodenschaltung verbunden, die einen zwei
ten Pfad zu dem Ausgangsanschluß bilden, an dem die Spannung
Vpump auftritt. Jedes der Bauelemente 82, 83, 88 und 89 ist ein
N-Typ-Bauelement mit einem besonders niedrigen Schwellenspan
nungswert.
Ein Takt-Eingangssignal CK, das zwischen Vcc und Erde vari
iert, wird einem NAND-Gatter 85 und, invertiert, einem NAND-
Gatter 86 zur Verfügung gestellt. Die NAND-Gatter 85 oder 86
werden durch ein Pumpfreigabe-Eingangssignal PUMPEN zur Über
tragung des Taktsignals aktiviert. Die Rückkopplung der Aus
gangssignale jedes NAND-Gatters 85 und 86 zu dem Eingang des
anderen NAND-Gatters stellt sicher, daß die NAND-Gatter 85 und
86 zwei Taktsignalströme übertragen, die sich nicht überlappen
und genau phasenverschoben sind.
Wenn die Strompumpe 80 durch das Anlegen des Signals PUMPEN
aktiviert ist, ist ein Signal PUMPEN# niedrig. Das veranlaßt
das Bauelement 81, Vcc der Drain-Elektrode des N-Bauelementes
82 zur Verfügung zu stellen. Wenn der Wert von Vcc 5 Volt be
trägt, wird ein Signal IS5V zum Entaktivieren eines Übertra
gungsgatterschalters 87 zur Verfügung gestellt, so daß das
Taktsignal von dem NAND-Gatter 85 unterbrochen wird. In einem
solchen Fall wird das Taktsignal von dem NAND-Gatter 86 zwi
schen den Bauelementen 82 und 83 angelegt. Wenn der Wert des
Taktsignals negativ ist, wird das Bauelement 82 derart akti
viert, daß die über Bauelement 81 eingespeiste Quellenspannung
Vcc einen Kondensator 84 auflädt. Wenn das Taktsignal positiv
ist, wird das Bauelement 82 entaktiviert, wogegen das Bauele
ment 83 aktiviert wird. Das Bauelement 83 doppelt dann den Kon
densator 84 so mit dem Ausgang, daß der während des negativen
Halbzyklus gespeicherte Anfangswert Vcc und der zusätzliche von
dem positiven Taktsignal gelieferte Wert Vcc an dem Ausgang als
Spannung Vpump zur Verfügung gestellt werden. Das verdoppelt
tatsächlich die an dem Ausgabeanschluß verfügbare Ausgangsspan
nung auf den gewünschten Wert.
Wenn die Spannung Vcc dagegen drei Volt beträgt, leitet der
Schalter 87 das Taktsignal zu einem Knoten zwischen den zusätz
lichen zwei N-Bauelementen 88 und 89. Diese Bauelemente arbei
ten in der gleichen Weise wie die Bauelemente 82 und 83, um
einen Kondensator 91 derart aufzuladen, daß eine zusätzliche
Ladung während der negativen Hälfte des Takts über das NAND-
Gatter 85 akkumuliert wird und eine zusätzliche Spannung an den
Ausgang der Schaltung 80 angelegt wird. Auf diese Weise akti
viert das zwischen den Bauelementen 82 und 88 angelegte nega
tive erste Taktsignal das Bauelement 82 und akkumuliert auf dem
Kondensator 84 Ladung. Wenn das Taktsignal positiv wird (und
das Taktsignal durch NAND-Gatter 85 negativ ist), wird das Bau
element 88 aktiviert, und der Kondensator 91 wird geladen. Dann
wird der von dem Kondensator 91 gespeicherte Wert und der Wert
des positiven Taktsignals von dem Freigabe-Bauelement 89 an den
Ausgang übertragen, wenn der Spannungswert an dem Knoten zwi
schen den Bauelementen 88 und 89 positiv wird. Auf diese Weise
wird die Spannung von Vpump für entweder einen 5-Volt- oder
einen 3-Volt-Wert von Vcc auf den gewünschten Wert erhöht. Die
Spannung Vpump lädt einen Kondensator 90 derart auf, daß die
Ausgangsspannung Vpump das Bauelement 83 entaktiviert, wenn der
Pfad über die Bauelemente 88 und 89 aktiviert ist.
Claims (9)
1. Präzisions-Referenzspannungsschaltung,
dadurch gekennzeichnet,
daß zwei ähnlich ausgebildete Flash-EEPROM-Speicherzellen (12; 13, 32, 33), von denen jede eine Source-Elektrode, eine Drain-Elektrode, eine schwimmende Gate-Elektrode und eine Steu ergate-Elektrode hat, mit unterschiedlichen Ladungen auf ihren schwimmenden Gate-Elektrode versehen sind;
daß die beiden Zellen in parallelen Schaltungszweigen (12, 15, 16 und 13, 18, 19) angeordnet sind, in denen unter Ab gleichbedingungen gleiche Stromwerte erzeugt werden;
daß auf Ströme in den beiden parallelen Schaltungszweigen ansprechende Mittel (16, 19, 21) zur Erzeugung einer Ausgangs spannung (Vref) vorgesehen sind, die als Referenzspannung ver wendet werden kann, wenn die Ströme abgeglichen sind; und
daß Mittel (23, 24; 43, 44, 45) zum Abtasten von Änderungen der Ausgangsspannung (Vref) vorgesehen sind, die den Strom durch die Flash-EEPROM Speicherzellen zum Abgleich der Ströme ändern, wenn die Ist-Ausgangsspannung von der bei Stromabgleich in den beiden parallelen Schaltungszweigen zur Verfügung ge stellten Ausgangsspannung abweicht.
daß zwei ähnlich ausgebildete Flash-EEPROM-Speicherzellen (12; 13, 32, 33), von denen jede eine Source-Elektrode, eine Drain-Elektrode, eine schwimmende Gate-Elektrode und eine Steu ergate-Elektrode hat, mit unterschiedlichen Ladungen auf ihren schwimmenden Gate-Elektrode versehen sind;
daß die beiden Zellen in parallelen Schaltungszweigen (12, 15, 16 und 13, 18, 19) angeordnet sind, in denen unter Ab gleichbedingungen gleiche Stromwerte erzeugt werden;
daß auf Ströme in den beiden parallelen Schaltungszweigen ansprechende Mittel (16, 19, 21) zur Erzeugung einer Ausgangs spannung (Vref) vorgesehen sind, die als Referenzspannung ver wendet werden kann, wenn die Ströme abgeglichen sind; und
daß Mittel (23, 24; 43, 44, 45) zum Abtasten von Änderungen der Ausgangsspannung (Vref) vorgesehen sind, die den Strom durch die Flash-EEPROM Speicherzellen zum Abgleich der Ströme ändern, wenn die Ist-Ausgangsspannung von der bei Stromabgleich in den beiden parallelen Schaltungszweigen zur Verfügung ge stellten Ausgangsspannung abweicht.
2. Referenzspannungsschaltung nach Anspruch 1, dadurch ge
kennzeichnet, daß die Abtastmittel eine ein Spannungsteiler
netzwerk bildende Widerstandsanordnung (23, 24; 43, 44, 45) und
Mittel zum Abtasten der Spannung an unterschiedlichen Punkten
des Spannungsteilernetzwerks aufweisen und daß von den unter
schiedlichen Punkten des Spannungsteilernetzwerks die Steuerga
tepotentiale für die Flash-EEPROM-Speicherzellen abgeleitet
sind.
3. Referenzspannungsschaltung nach Anspruch 2, dadurch ge
kennzeichnet, daß die Widerstandsanordnung P-Typ-FET-Bauele
mente (43, 44, 45) aufweist, deren Source- und Drain-Anschlüsse
zwischen dem Ausgangspotential und einem zweiten Potentialpegel
in Reihe geschaltet sind und deren Drain- und Gate-Anschlüsse
kurzgeschlossen sind.
4. Referenzspannungsschaltung nach einem der Ansprüche 1
bis 3, dadurch gekennzeichnet, daß die auf Ströme in den paral
lelen Schaltungszweigen ansprechenden Mittel einen Differenz
verstärker (21) und Mittel (15, 16) zum erzeugen von die Ströme
in den parallelen Schaltungszweigen anzeigenden Spannungen als
Eingangsspannungen des Differenzverstärkers aufweisen.
5. Referenzspannungsschaltung nach einem der Ansprüche 1
bis 4, dadurch gekennzeichnet, daß die auf Ströme in den paral
lelen Schaltungszweigen ansprechenden Mittel eine Schaltung
(38, 39) zum Spiegeln des Stroms in einem ersten der parallelen
Schaltungszweige über einen Teil des zweiten Schaltungszweigs
und Mittel zum Abtasten der Differenz zwischen dem gespiegelten
Strom und dem Strom durch die Flash-EEPROM-Speicherzelle des
zweiten Schaltungszweigs zum Ändern der Ausgangsspannung auf
weisen.
6. Referenzspannungsschaltung nach Anspruch 5, dadurch ge
kennzeichnet, daß sie außerdem Mittel (54-57) zum Initialisie
ren der Ströme durch das Paar von parallelen Schaltungszweigen
bei ausgewählten Abgleichsstromwerten aufweist.
7. Referenzspannungsschaltung nach einem der Ansprüche 1
bis 5, dadurch gekennzeichnet, daß sie außerdem Mittel (49-53)
zum Vorspannen der Referenzspannungsschaltung aufweist, um mit
wenigstens zwei unterschiedlichen Quellenspannungen arbeiten zu
können.
8. Referenzspannungsschaltung nach Anspruch 7, dadurch ge
kennzeichnet, daß die Mittel (49-53) zum Vorspannen der Refe
renzspannungsschaltung Ladungspumpmittel zum selektiven Bereit
stellen einer größeren Ausgangsspannung als die von einem der
beiden unterschiedlichen Quellenspannungen gelieferten Spannun
gen aufweisen.
9. Verwendung der Referenzspannungsschaltung nach einem der
Ansprüche 1 bis 8 als Bestandteil eines nicht-flüchtigen Lang
zeitspeichers in einem eine Zentraleinheit, eine Buseinrichtung
und einen Hauptspeicher aufweisenden Computersystem.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/993,408 US5339272A (en) | 1992-12-21 | 1992-12-21 | Precision voltage reference |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4343722A1 true DE4343722A1 (de) | 1994-07-28 |
DE4343722C2 DE4343722C2 (de) | 2000-02-17 |
Family
ID=25539510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4343722A Expired - Fee Related DE4343722C2 (de) | 1992-12-21 | 1993-12-21 | Präzisions-Referenzspannungsschaltung, die sich für die Verwendung in Computersystemen eignet |
Country Status (3)
Country | Link |
---|---|
US (1) | US5339272A (de) |
JP (1) | JP3429045B2 (de) |
DE (1) | DE4343722C2 (de) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2851767B2 (ja) * | 1992-10-15 | 1999-01-27 | 三菱電機株式会社 | 電圧供給回路および内部降圧回路 |
JP2953226B2 (ja) * | 1992-12-11 | 1999-09-27 | 株式会社デンソー | 基準電圧発生回路 |
FR2709005B1 (fr) * | 1993-08-13 | 1995-11-10 | Motorola Semiconducteurs | Circuit destiné à une utilisation avec un agencement de retour. |
DE4342821C1 (de) * | 1993-12-15 | 1994-12-15 | Sgs Thomson Microelectronics | Elektronische Speicherschaltung |
US5469111A (en) * | 1994-08-24 | 1995-11-21 | National Semiconductor Corporation | Circuit for generating a process variation insensitive reference bias current |
US5592120A (en) * | 1994-09-07 | 1997-01-07 | Analog Devices, Inc. | Charge pump system |
US5671179A (en) * | 1994-10-19 | 1997-09-23 | Intel Corporation | Low power pulse generator for smart voltage flash eeprom |
CN1109347C (zh) * | 1994-10-19 | 2003-05-21 | 英特尔公司 | 快速存储器的电源 |
US5495453A (en) * | 1994-10-19 | 1996-02-27 | Intel Corporation | Low power voltage detector circuit including a flash memory cell |
US5594360A (en) * | 1994-10-19 | 1997-01-14 | Intel Corporation | Low current reduced area programming voltage detector for flash memory |
US5483486A (en) * | 1994-10-19 | 1996-01-09 | Intel Corporation | Charge pump circuit for providing multiple output voltages for flash memory |
GB9423034D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A reference circuit |
US5475336A (en) * | 1994-12-19 | 1995-12-12 | Institute Of Microelectronics, National University Of Singapore | Programmable current source correction circuit |
US6108237A (en) * | 1997-07-17 | 2000-08-22 | Micron Technology, Inc. | Fast-sensing amplifier for flash memory |
JPH08335122A (ja) * | 1995-04-05 | 1996-12-17 | Seiko Instr Inc | 基準電圧用半導体装置 |
US5721702A (en) * | 1995-08-01 | 1998-02-24 | Micron Quantum Devices, Inc. | Reference voltage generator using flash memory cells |
US5748534A (en) * | 1996-03-26 | 1998-05-05 | Invox Technology | Feedback loop for reading threshold voltage |
US5694366A (en) * | 1996-05-01 | 1997-12-02 | Micron Quantum Devices, Inc. | OP amp circuit with variable resistance and memory system including same |
US5768287A (en) | 1996-10-24 | 1998-06-16 | Micron Quantum Devices, Inc. | Apparatus and method for programming multistate memory device |
US5771346A (en) | 1996-10-24 | 1998-06-23 | Micron Quantum Devices, Inc. | Apparatus and method for detecting over-programming condition in multistate memory device |
US5764568A (en) | 1996-10-24 | 1998-06-09 | Micron Quantum Devices, Inc. | Method for performing analog over-program and under-program detection for a multistate memory cell |
US5726563A (en) * | 1996-11-12 | 1998-03-10 | Motorola, Inc. | Supply tracking temperature independent reference voltage generator |
US5808501A (en) * | 1997-03-13 | 1998-09-15 | Burr-Brown Corporation | Voltage level shifter and method |
EP0905712B1 (de) * | 1997-09-29 | 2003-04-23 | STMicroelectronics S.r.l. | Verfahren und Vorrichtung zum analogen Programmieren einer Flash-EEPROM-Speicherzelle mit Selbstprüfung |
SE512555C2 (sv) * | 1997-09-29 | 2000-04-03 | Ericsson Telefon Ab L M | Diodanordning med liten eller försumbar tröskelspänning och användning av sådan diodanordning i en frekvensblandare eller i en signaldetektor |
US5808459A (en) * | 1997-10-30 | 1998-09-15 | Xerox Corporation | Design technique for converting a floating band-gap reference voltage to a fixed and buffered reference voltage |
US5946258A (en) * | 1998-03-16 | 1999-08-31 | Intel Corporation | Pump supply self regulation for flash memory cell pair reference circuit |
US6567302B2 (en) | 1998-12-29 | 2003-05-20 | Micron Technology, Inc. | Method and apparatus for programming multi-state cells in a memory device |
US6411158B1 (en) * | 1999-09-03 | 2002-06-25 | Conexant Systems, Inc. | Bandgap reference voltage with low noise sensitivity |
US6515906B2 (en) * | 2000-12-28 | 2003-02-04 | Intel Corporation | Method and apparatus for matched-reference sensing architecture for non-volatile memories |
JP3760104B2 (ja) * | 2001-03-01 | 2006-03-29 | シャープ株式会社 | 昇圧電圧発生回路 |
DE10218344A1 (de) * | 2002-04-25 | 2003-07-17 | Infineon Technologies Ag | Einrichtung zum Erzeugen einer zur Spannungsstabilisierung benötigten Referenzspannung |
US6642774B1 (en) * | 2002-06-28 | 2003-11-04 | Intel Corporation | High precision charge pump regulation |
US7057928B2 (en) * | 2003-07-08 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | System and method for erasing high-density non-volatile fast memory |
US7429888B2 (en) * | 2004-01-05 | 2008-09-30 | Intersil Americas, Inc. | Temperature compensation for floating gate circuits |
US7176751B2 (en) * | 2004-11-30 | 2007-02-13 | Intel Corporation | Voltage reference apparatus, method, and system |
US7313019B2 (en) * | 2004-12-21 | 2007-12-25 | Intel Corporation | Step voltage generation |
ITMI20042538A1 (it) * | 2004-12-29 | 2005-03-29 | Atmel Corp | Metodo e sistema per la riduzione del soft-writing in una memoria flash a livelli multipli |
US7453307B2 (en) * | 2005-02-23 | 2008-11-18 | Supertex, Inc. | Process independent voltage controlled logarithmic attenuator having a low distortion and method therefor |
US7272041B2 (en) * | 2005-06-30 | 2007-09-18 | Intel Corporation | Memory array with pseudo single bit memory cell and method |
JP2007294846A (ja) * | 2006-03-31 | 2007-11-08 | Ricoh Co Ltd | 基準電圧発生回路及びそれを用いた電源装置 |
US7532515B2 (en) * | 2007-05-14 | 2009-05-12 | Intel Corporation | Voltage reference generator using big flash cell |
US8427129B2 (en) * | 2007-06-15 | 2013-04-23 | Scott Lawrence Howe | High current drive bandgap based voltage regulator |
JP2010205071A (ja) * | 2009-03-04 | 2010-09-16 | Mitsumi Electric Co Ltd | 基準電圧回路及びこの基準電圧回路を有する発振回路 |
CN109510274B (zh) * | 2018-12-11 | 2022-02-11 | 鞍钢集团工程技术有限公司 | 一种锂电池预充电电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4317054A (en) * | 1980-02-07 | 1982-02-23 | Mostek Corporation | Bandgap voltage reference employing sub-surface current using a standard CMOS process |
FR2634616B1 (fr) * | 1988-07-20 | 1995-08-25 | Matra | Procede de montage de micro-composants electroniques sur un support et produit realisable par le procede |
US4902959A (en) * | 1989-06-08 | 1990-02-20 | Analog Devices, Incorporated | Band-gap voltage reference with independently trimmable TC and output |
US5081410A (en) * | 1990-05-29 | 1992-01-14 | Harris Corporation | Band-gap reference |
KR0175319B1 (ko) * | 1991-03-27 | 1999-04-01 | 김광호 | 정전압 회로 |
-
1992
- 1992-12-21 US US07/993,408 patent/US5339272A/en not_active Expired - Lifetime
-
1993
- 1993-12-21 JP JP34465593A patent/JP3429045B2/ja not_active Expired - Fee Related
- 1993-12-21 DE DE4343722A patent/DE4343722C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3429045B2 (ja) | 2003-07-22 |
JPH0772944A (ja) | 1995-03-17 |
DE4343722C2 (de) | 2000-02-17 |
US5339272A (en) | 1994-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4343722C2 (de) | Präzisions-Referenzspannungsschaltung, die sich für die Verwendung in Computersystemen eignet | |
DE69230346T2 (de) | Konstantspannungsschaltung | |
DE4036973C2 (de) | Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung | |
DE69428336T2 (de) | Integrierte Halbleiterschaltungsanordnung | |
DE69511661T2 (de) | Referenzschaltung | |
DE69229995T2 (de) | Spannungsregler für Speichergeräte | |
DE69624780T2 (de) | Nichtflüchtiger elektrisch veränderbarer halbleiterspeicher für analoge und digitale speicherung | |
DE3875767T2 (de) | Halbleiter-festwertspeichereinrichtung. | |
DE69017953T2 (de) | Mehrstufen-Boosterschaltkreis mit wirksamem Ladungstransfer zwischen aufeinanderfolgenden Stufen. | |
DE4232025C2 (de) | Elektrisch löschbarer und programmierbarer nichtflüchtiger Halbleiterspeicher mit automatischem Schreibprüfungs-Controller | |
DE3041176A1 (de) | Halbleiterspeichervorrichtung | |
DE68923942T2 (de) | Nichtflüchtiges Halbleiterspeichersystem. | |
DE69328253T2 (de) | Spannungsregler zum Programmieren nichtflüchtiger und elektrisch programmierbarer Speicherzellen | |
DE4337499A1 (de) | Ringoszillator und Konstantspannungserzeugungsschaltung | |
DE3035484C2 (de) | Leseschaltung | |
DE69434550T2 (de) | Nichtflüchtiges Halbleiterspeicherbauelement, welches die Anforderungen an dessen Spannungsfestigkeit verringert | |
DE3148806C2 (de) | ||
DE2601622A1 (de) | Programmierbarer und loeschbarer festwertspeicher | |
DE69514791T2 (de) | Flash-EEPROM mit onchip-Löschung-Source-Spannungsgenerator | |
DE69517265T2 (de) | Speicheranordnung | |
DE69818325T2 (de) | Statische Halbleiterspeicheranordnung mit Zeitgeberschaltung | |
DE69325714T2 (de) | Spannungsregler für nichtflüchtige Halbleiterspeicheranordnungen | |
DE69514788T2 (de) | Negative Wortleitung-Spannungsregelungschaltung für elektrisch löschbare Halbleiterspeicheranordnungen | |
DE3038641C2 (de) | Halbleiter-Speicherschaltung | |
EP0100772B1 (de) | Elektrisch programmierbare Speichermatrix |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |