DE4333989A1 - Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement - Google Patents
Verfahren zur Herstellung eines Kondensators in einem HalbleiterspeicherbauelementInfo
- Publication number
- DE4333989A1 DE4333989A1 DE4333989A DE4333989A DE4333989A1 DE 4333989 A1 DE4333989 A1 DE 4333989A1 DE 4333989 A DE4333989 A DE 4333989A DE 4333989 A DE4333989 A DE 4333989A DE 4333989 A1 DE4333989 A1 DE 4333989A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- storage electrode
- forming
- layers
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000463 material Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000009413 insulation Methods 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 12
- 239000004642 Polyimide Substances 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 9
- 229920001721 polyimide Polymers 0.000 claims abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- 230000015654 memory Effects 0.000 claims description 6
- 238000011109 contamination Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims 2
- 210000000352 storage cell Anatomy 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 92
- 229920005591 polysilicon Polymers 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 241000158147 Sator Species 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur
Herstellung eines Kondensators in einem Halbleiterspeicher
bauelement und im besonderen auf die Herstellung eines rip
penförmigen Speicherelektrodenknotens eines Speicherkonden
sators in einem Halbleiterspeicherbauelement, das die Be
dürfnisse nach Vereinfachung des Verfahrens und Verbesserung
einer Speicherintegration für Halbleiterbauelemente erfüllt.
Es gibt eine herkömmliche Technologie, um einen rippenförmi
gen Speicherelektrodenknoten eines Kondensators, der in
einem Halbleiterspeicherbauelement verwendet wird, herzu
stellen.
Diese herkömmliche Technologie zur Herstellung eines rippen
förmigen Kondensators, wie in Querschnitten in Fig. 1 ge
zeigt, umfaßt die folgenden Schritte:
in Fig. 1(A) werden Isolationsbereiche und aktive Bereiche auf einem Siliziumsubstrat definiert, ein Gateoxid 21 und Polysilizium werden darauf abgeschieden, ein Gate wird durch Strukturieren des Gateoxids 21 und des Polysiliziums gebil det, durch Bildung des Source-/Drain-Bereichs 11 wird ein MOS-Transistor fertiggestellt, und eine Silizium-Ni trid-Schicht 22 wird abgeschieden;
in Fig. 1(B) wird eine Siliziumoxidschicht 23, eine Poly siliziumschicht 24 und eine Siliziumoxidschicht 25 in der angeführten Reihenfolge abgeschieden, und ein Kontaktloch 30 wird gebildet, um einen Speicherelektrodenknotenkontakt her zustellen;
in Fig. 1(C) wird eine Polysiliziumschicht 26 abgeschieden, eine Photoresiststruktur (nicht gezeigt) wird gebildet, und durch anisotropes Ätzen der Polysiliziumschichten 24, 26 und der Siliziumoxidschichten 23, 25 wird mit Hilfe der Photo resiststruktur ein Speicherelektrodenknoten strukturiert;
in Fig. 1(D) wird ein rippenförmiger Speicherelektroden knoten 8 durch Naßätzen der Reste des Siliziumoxids, das in der Speicherelektrodenknotenstruktur verblieben ist, gebil det; und
in Fig. 1(E) wird eine dielektrische Schicht 27 auf dem Speicherelektrodenknoten gebildet, ein Kondensator in der Speicherzelle wird durch Bilden einer plattenförmigen Elek trode 10 durch Abscheiden von Polysilizium auf die dielek trische Schicht hergestellt, eine Siliziumoxidschicht 28 wird abgeschieden, ein Kontaktloch wird gebildet, und eine Speicherzelle wird nach der Bildung einer Bitleitung 18 fer tiggestellt.
in Fig. 1(A) werden Isolationsbereiche und aktive Bereiche auf einem Siliziumsubstrat definiert, ein Gateoxid 21 und Polysilizium werden darauf abgeschieden, ein Gate wird durch Strukturieren des Gateoxids 21 und des Polysiliziums gebil det, durch Bildung des Source-/Drain-Bereichs 11 wird ein MOS-Transistor fertiggestellt, und eine Silizium-Ni trid-Schicht 22 wird abgeschieden;
in Fig. 1(B) wird eine Siliziumoxidschicht 23, eine Poly siliziumschicht 24 und eine Siliziumoxidschicht 25 in der angeführten Reihenfolge abgeschieden, und ein Kontaktloch 30 wird gebildet, um einen Speicherelektrodenknotenkontakt her zustellen;
in Fig. 1(C) wird eine Polysiliziumschicht 26 abgeschieden, eine Photoresiststruktur (nicht gezeigt) wird gebildet, und durch anisotropes Ätzen der Polysiliziumschichten 24, 26 und der Siliziumoxidschichten 23, 25 wird mit Hilfe der Photo resiststruktur ein Speicherelektrodenknoten strukturiert;
in Fig. 1(D) wird ein rippenförmiger Speicherelektroden knoten 8 durch Naßätzen der Reste des Siliziumoxids, das in der Speicherelektrodenknotenstruktur verblieben ist, gebil det; und
in Fig. 1(E) wird eine dielektrische Schicht 27 auf dem Speicherelektrodenknoten gebildet, ein Kondensator in der Speicherzelle wird durch Bilden einer plattenförmigen Elek trode 10 durch Abscheiden von Polysilizium auf die dielek trische Schicht hergestellt, eine Siliziumoxidschicht 28 wird abgeschieden, ein Kontaktloch wird gebildet, und eine Speicherzelle wird nach der Bildung einer Bitleitung 18 fer tiggestellt.
Bei dieser herkömmlichen Herstellung liegt eines der Haupt
probleme darin: es werden mehr polysilizium-Zwischenschich
ten benötigt, um die Anzahl einer Rippe als einen Speicher
elektrodenknoten zu erhöhen, um eine ultra-integrierte
Schaltung zu erhalten, was zu Verfahrensschritten und Ver
fahrenszeiten führt, die komplizierter bzw. länger sind.
Es ist die Aufgabe der vorliegenden Erfindung, ein einfaches
und zeitsparendes Verfahren zur Herstellung eines Kondensa
tors in einem Halbleiterspeicherzellenbauelement zu schaf
fen.
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und
Anspruch 12 und durch eine Kapazität gemäß Anspruch 19 ge
löst.
Gemäß einem ersten Aspekt umfaßt die Erfindung ein Verfahren
zur Herstellung eines Kondensators in einem Halbleiterspei
cherzellenbauelement die folgenden Schritte:
- 1) Bildung erforderlicher Schaltungselemente auf einem Halbleitersubstrat, Abscheiden einer Isolationsschicht, Bilden einer ersten entfernbaren Schicht (gleichbe deutend einer "Zwischenschicht" gemäß einem weiteren As pekt), die aus einem ersten Material besteht, auf der Isolationsschicht, einer zweiten entfernbaren Schicht aus einem zweiten Material, einer dritten entfernbaren Schicht aus dem ersten Material und einer vierten ent fernbaren Schicht aus dem zweiten Material, wobei das erste Material und das zweite Material einen großen Un terschied in ihren Ätzraten haben;
- 2) Bilden eines Kontaktloches durch Ätzen der entfernbaren Schichten aus dem ersten und dem zweiten Material und der Isolationsschicht;
- 3) Abscheiden einer ersten leitfähigen Schicht und einer fünften entfernbaren Schicht aus dem zweiten Material in der angeführten Reihenfolge;
- 4) Festlegen einer Struktur des Speicherelektrodenknotenbereichs eines Kondensators durch Ätzen der ersten, zwei ten, dritten und vierten entfernbaren Schicht, der ersten leitfähigen Schicht und der fünften entfernbaren Schicht;
- 5) Entfernen der restlichen entfernbaren Schichten aus dem ersten Material durch Naßätzen;
- 6) Abscheiden einer zweiten leitfähigen Schicht, aniso tropes Ätzen der zweiten leitfähigen Schicht und Bilden eines Speicherelektrodenknotenbereichs; und
- 7) Bilden eines Speicherelektrodenknoten durch Naßätzen der restlichen entfernbaren Schichten, die aus dem zweiten Material hergestellt sind.
Um den Kondensator fertigzustellen, umfaßt die Herstellung
weiterhin folgende Schritte:
Bilden einer dielektrischen Schicht auf dem Speicherelektro
denknoten; und
Bilden einer plattenförmigen Elektrode auf der dielek trischen Schicht.
Bilden einer plattenförmigen Elektrode auf der dielek trischen Schicht.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung um
faßt ein Verfahren zur Herstellung eines Kondensators in
einem Halbleiterspeicherbauelement die folgenden Schritte:
- a) Bilden einer Mehrzahl von Isolationsbereichen und einer Mehrzahl von aktiven Bereichen auf einem Halbleitersub strat, Abscheiden einer ersten Isolationsschicht auf dem Halbleitersubstrat, Bilden einer Mehrzahl von Gatelei tungen auf der ersten Isolationsschicht, Bilden einer Mehrzahl von ersten und zweiten Verunreinigungsbereichen in einer Reihenfolge zwischen den Gateleitungen des Halbleitersubstrats, Bilden einer zweiten Isolations schicht auf den Gateleitungen und auf dem Halbleiter substrat, Bilden einer mehrschichtigen Mehrzahl von Zwischenschichten einer ersten als auch einer zweiten Art, einer nach der anderen, auf der zweiten Isolations schicht;
- b) Bilden einer Mehrzahl von Kontaktlöchern auf der Mehr zahl der ersten Verunreinigungsbereiche durch Entfernen einer Mehrzahl der Zwischenschichten der ersten und der zweiten Art und der zweiten Isolationsschicht;
- c) Bilden einer ersten leitfähigen Schicht sowohl auf einer Oberfläche der Zwischenschicht der zweiten Art, die als letzte gebildet wurde, und auf den Bereichen der Mehr zahl der Kontaktlöcher, Bilden einer Zwischenschicht der dritten Art auf der ersten leitfähigen Schicht;
- d) Festlegen einer Mehrzahl von Strukturen der Speicher elektrodenknoten, die aus Resten der Mehrzahl der Zwischenschichten der ersten und der zweiten Art, die mehrschichtig gebildet wurden, der ersten leitfähigen Schicht und der Zwischenschicht der dritten Art be stehen;
- e) Entfernen einer Mehrzahl von Resten aller Zwischen schichten der ersten Art;
- f) Bilden einer zweiten leitfähigen Schicht über das ge samte Halbleitersubstrat;
- g) Stehenlassen eines Restes der zweiten leitfähigen Schicht nur auf der Innenseite der Mehrzahl der Struk turen der Speicherelektrodenknoten;
- h) Bilden einer Mehrzahl von Speicherelektrodenknoten durch Entfernen der Reste der Mehrzahl der Zwischenschichten der zweiten Art als auch der Zwischenschichten der drit ten Art; und
- i) Bilden einer dielektrischen Schicht auf einer Mehrzahl der Speicherelektrodenknoten, Bilden einer Mehrzahl von plattenförmigen Elektroden auf der dielektrischen Schicht.
Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfin
dung wird nachfolgend unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Es zeigt
Fig. 1 eine Erklärung eines Verfahrens zur Herstellung
eines Kondensators in einem Halbleiterspeicherbau
element mit einer Querschnittsdarstellung eines
Zellenbereichs gemäß einer herkömmlichen Art; und
Fig. 2 eine Beschreibung eines Verfahrens der Herstellung
eines Kondensators in einem Halbleiterspeicherbau
element mit einer Querschnittsdarstellung eines
Zellenbereichs gemäß der vorliegenden Erfindung.
Fig. 2 zeigt ein Verfahren zur Herstellung eines Kondensa
tors in einem Halbleiterspeicherbauelement gemäß der vor
liegenden Erfindung.
Wie in Fig. 2A gezeigt ist, werden, nach der Bildung aktiver
Feldbereiche und von erforderlichen Schaltungsbauelementen
auf einem Halbleitersubstrat 50, Source-/Drain-Bereiche und
eine Gate-Elektrode 46, die von einer Gate-Isolationsschicht
44 umgeben ist, gebildet, und dann wird eine Isolations
schicht 52 auf einem Wafer abgeschieden. Die erste entfern
bare Schicht 54, die aus einem ersten Material (Silizium
nitrid) besteht, wird durch eine LPCVD (low pressure chem
ical vapor deposition = chemische Niederdruckabscheidung aus
der Gasphase) oder durch eine PECVD (plasma enhanced chem
ical vapor deposition = plasmaunterstützte, chemische Ab
scheidung aus der Gasphase) mit einer Dicke von 50-100 nm
(500-1000 Å) auf der Isolationsschicht 52 abgeschieden,
dann wird die zweite entfernbare Schicht 56, die aus einem
zweiten Material (Polyimid) besteht, auf der ersten entfern
baren Schicht 54 durch ein Schleuderbeschichtungsverfahren
mit einer Dicke von 20-50 nm (200-500 Å) abgeschieden.
Die dritte entfernbare Schicht 58, die aus dem ersten Mater
ial besteht (Siliziumnitrid), wird durch eine LPCVD oder
eine PECVD mit einer Dicke von 50-100 nm (500-1000 Å)
auf der zweiten entfernbaren Schicht 56 abgeschieden, dann
wird eine vierte entfernbare Schicht 60, die aus dem zweiten
Material (Polyimid) besteht, auf der dritten entfernbaren
Schicht 58 durch SOG mit einer Dicke von 20-50 nm (200-500 Å)
abgeschieden.
Diese entfernbaren Schichten 54, 56, 58, 60 bleiben nur
während des Verfahrens stehen, wobei das erste Material und
das zweite Material einen großen Unterschied in ihren Ätz
raten haben und ebenfalls einen großen Unterschied bei einem
selektiven Ätzverhältnis gegenüber Siliziumschichten (amor
phem Silizium oder Polysilizium) bzw. gegenüber einer Si
liziumoxidschicht haben.
Anschließend kann eine größere Kapazität durch mehr als
zweimaliges Stapeln der Doppelschichten aus dem ersten und
dem zweiten Material erreicht werden.
Wie in Fig. 2B gezeigt, wird, nachdem eine Photoresiststruk
tur 63 festgelegt wurde, ein Kontaktloch 51 für den Spei
cherelektrodenknotenkontakt mit dem Source-/Drain-Bereich 42
durch anisotropes Ätzen der ersten 54, zweiten 56, dritten
58, vierten 60 entfernbaren Schicht und der Siliziumoxid
schicht 52 gebildet.
Wie in Fig. 2C gezeigt, wird die Photoresiststruktur 61 ent
fernt, und Polysilizium der ersten leitfähigen Schicht 62
wird, unter Verwendung von SiH4 oder einer Mischung von
Si2H4 und PH3 als Source-Gas, mit einer Dicke von 20-200
nm (200-2000 Å) durch eine LPCVD bei etwa 560 bis 620°C
abgeschieden.
Dann wird die erste leitfähige Schicht 62 durch ein Schleu
derbeschichtungsverfahren mit Polyimid (zweites Material)
einer fünften entfernbaren Schicht 64 mit einer Dicke von 50-100 nm
(500-1000 Å) bei etwa 400-600°C beschichtet.
Das zweite Material der fünften entfernbaren Schicht ist für
ein Ätzverfahren der zweiten, vierten und fünften entfernba
ren Schicht wirksamer als das erste Material (Siliziumni
trid), obwohl sie miteinander vertauscht werden können.
Wie in Fig. 2D gezeigt, wird eine Photoresiststruktur 65,
die auf der fünften entfernbaren Schicht 64 definiert ist,
zum Zweck der Definition einer Struktur des Speicherelektro
denknotens der Kapazität verwendet, die Struktur des Spei
cherelektrodenknotens 600 wird durch anisotropes Ätzen der
fünften entfernbaren Schicht 64, der ersten leitfähigen
Schicht 62, der vierten 60, der dritten 58, der zweiten 56,
und der ersten 54 entfernbaren Schicht gleichzeitig de
finiert, wobei die Isolationsschicht 52 aus Siliziumoxid als
Ätzstopp-Schicht verwendet wird.
Wie in Fig. 2E gezeigt, werden, nachdem die Photoresist
struktur 65 entfernt ist, die erste 54 und die zweite 58
entfernbare Schicht durch eine Naßätzung in einer H3PO4-Lö
sung entfernt.
Wie in Fig. 2F gezeigt, wird Polysilizium der zweiten leit
fähigen Schicht 66 durch eine LPCVD mit einer Dicke von 20-200 nm
(200-2000 bei etwa 560 bis 620°C sowohl auf die
Struktur des Speicherelektrodenknotens 600 als auch auf die
Isolationsschicht 52 abgeschieden.
Wie in Fig. 2G gezeigt, bleibt ein Rest 67 der zweiten leit
fähigen Schicht 66 nach einem anisotropen Ätzen stehen und
eine Oberfläche der fünften entfernbaren Schicht 64 ist
freigelegt.
Wie in Fig. 2H gezeigt, werden die zweite 56, vierte 60 und
fünfte 64 entfernbare Schicht durch eine Naßätzung in einer
H2SO4-Lösung entfernt, was zu einem fertiggestelltem Rahmen
des Speicherelektrodenknotens führt.
Wie in Fig. 21 gezeigt ist, wird eine dielektrische Schicht
68 auf den fertiggestellten Rahmen des Speicherelektroden
knotens gebildet, wobei die dielektrische Schicht 68 aus
einer Siliziumnitrid-Siliziumoxiddoppelschicht besteht. Dann
wird durch eine LPCVD Polysilizium mit einer Dicke von etwa
200 nm (2000 Å) auf die dielektrische Schicht 68 abgeschie
den und strukturiert, um eine plattenförmige Elektrode 70 zu
schaffen, was die Kapazität fertigstellt.
Der in dem Ausführungsbeispiel dargestellte Kondensator hat
die folgenden Merkmale:
- a) eine Säule, deren untere Oberfläche freigelegt ist;
- b) mehrere plattenförmige Speicherelektrodenknoten, die senkrecht an der äußeren Oberfläche der Säulenwand, getrennt voneinander, angebracht sind;
- b′ ) mehrere plattenförmige Speicherelektrodenknoten, die
folgende Merkmale aufweisen:
einen ersten plattenförmigen Speicherelektrodenkno ten, der auf der Spitze der Säulenwand angebracht ist,
einen letzten plattenförmigen Speicherelektroden knoten, der auf der Oberfläche der Isolationsschicht angebracht ist, und
den Rest der plattenförmigen Speicherelektroden knoten, die zwischen dem ersten und dem letzten plattenförmigen Speicherelektrodenknoten angeordnet sind; - c) eine dielektrische Schicht auf dem Speicherelektro denknoten; und
- d) eine plattenförmige Elektrode auf der dielektrischen Schicht, wobei der Speicherelektrodenknoten vier plattenförmige Spei cherelektrodenknoten hat, deren Ebenen vertikal zu der Achse sind, die in Richtung vom Boden zur Spitze der Säule führt.
Gemäß der vorliegenden Erfindung, die oben beschrieben wur
de, schafft die vorliegende Erfindung verschiedenartige Vor
teile:
Photomaskierungsprozesse werden reduziert, nachdem alle ge stapelten, entfernbaren Schichten und der Speicherelektro denknotenkontakt zu derselben Zeit strukturiert werden; und
ein wirksamer Bereich des Speicherelektrodenknotens des Kon densators wird maximiert und das Verfahren wird aufgrund der Bildung eines eingerückten (rippenförmigen) Bereichs durch selektives Entfernen der entfernbaren Schichten, die mehr als zweimal gestapelt sind, vereinfacht.
Photomaskierungsprozesse werden reduziert, nachdem alle ge stapelten, entfernbaren Schichten und der Speicherelektro denknotenkontakt zu derselben Zeit strukturiert werden; und
ein wirksamer Bereich des Speicherelektrodenknotens des Kon densators wird maximiert und das Verfahren wird aufgrund der Bildung eines eingerückten (rippenförmigen) Bereichs durch selektives Entfernen der entfernbaren Schichten, die mehr als zweimal gestapelt sind, vereinfacht.
Claims (20)
1. Verfahren zur Herstellung eines Kondensators in einem
Halbleiterspeicherbauelement, gekennzeichnet durch fol
genden Schritte:
- a) Bilden eines Speicherzellentransistors (42, 46) auf einem Halbleitersubstrat (50), Abscheiden einer Is olationsschicht (52), Bilden einer Mehrzahl von Dop pelschichten (54, 56, 58, 60), die sowohl aus einer ersten entfernbaren Schicht (54) aus einem ersten Material als auch aus einer zweiten entfernbaren Schicht (56) aus einem zweiten Material bestehen;
- b) Bilden eines Kontaktloches (51) durch Ätzen der ersten (54, 58) und der zweiten (56, 60) entfern baren Schichten und der Isolationsschicht (52);
- c) Abscheiden einer ersten leitfähigen Schicht (62) und einer letzten entfernbaren Schicht (64) aus dem zweiten Material in der angeführten Reihenfolge;
- d) Festlegen einer Struktur des Speicherelektroden knotenbereichs (600) eines Kondensators durch Ätzen der Mehrzahl von Doppelschichten (54, 56, 58, 60) der ersten (54, 58) und der zweiten (56, 60) ent fernbaren Schichten, der ersten leitfähigen Schicht (62) und der letzten entfernbaren Schicht (64);
- e) Entfernen der entfernbaren Schichten (54, 58) aus dem ersten Material durch Naßätzen;
- f) Abscheiden einer zweiten leitfähigen Schicht (66), anisotropes Ätzen der zweiten leitfähigen Schicht (66) und Bilden eines Speicherelektrodenknoten bereichs;
- g) Bilden eines Speicherelektrodenknoten durch Naßätzen aller entfernbaren Schichten (56, 60, 64), die aus dem zweiten Material bestehen;
- h) Bilden einer dielektrischen Schicht (68) auf dem Speicherelektrodenknoten; und
- i) Bilden einer plattenförmigen Elektrode (70) auf der dielektrischen Schicht (68).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß das erste Material und das zweite Material einen
großen Unterschied in ihren Ätzraten haben.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich
net,
daß das erste Material Siliziumnitrid ist, und
daß das zweite Material Polyimid ist.
daß das erste Material Siliziumnitrid ist, und
daß das zweite Material Polyimid ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge
kennzeichnet,
daß das erste Material Polyimid ist, und
daß das zweite Material Siliziumnitrid ist.
daß das erste Material Polyimid ist, und
daß das zweite Material Siliziumnitrid ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge
kennzeichnet,
daß die erste (62) und die zweite (66) leitfähige
Schicht aus polykristallinem Silizium bestehen.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge
kennzeichnet,
daß im Schritt (a) die erste entfernbare Schicht (54) aus dem ersten Material mit einer Dicke von 50-100 nm (500-1000 Å) abgeschieden wird, und die zweite ent fernbare Schicht (56) aus dem zweiten Material mit einer Dicke von 50-100 nm (500-1000 Å) gebildet wird,
daß im Schritt (c) die erste leitfähige Schicht (62) mit einer Dicke von 20-200 nm (200-2000 Å) und bei etwa 560-620°C gebildet wird, und die letzte entfernbare Schicht (64) aus dem zweiten Material mit einer Dicke von 50-100 nm (500-1000 Å) und bei etwa 400-600°C auf der ersten leitfähigen Schicht (62) gebildet wird,
daß im Schritt (f) die zweite leitfähige Schicht (66) mit einer Dicke von 20-200 nm (200-2000 Å) und bei etwa 560-620°C gebildet wird.
daß im Schritt (a) die erste entfernbare Schicht (54) aus dem ersten Material mit einer Dicke von 50-100 nm (500-1000 Å) abgeschieden wird, und die zweite ent fernbare Schicht (56) aus dem zweiten Material mit einer Dicke von 50-100 nm (500-1000 Å) gebildet wird,
daß im Schritt (c) die erste leitfähige Schicht (62) mit einer Dicke von 20-200 nm (200-2000 Å) und bei etwa 560-620°C gebildet wird, und die letzte entfernbare Schicht (64) aus dem zweiten Material mit einer Dicke von 50-100 nm (500-1000 Å) und bei etwa 400-600°C auf der ersten leitfähigen Schicht (62) gebildet wird,
daß im Schritt (f) die zweite leitfähige Schicht (66) mit einer Dicke von 20-200 nm (200-2000 Å) und bei etwa 560-620°C gebildet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
daß im Schritt (c) die erste leitfähige Schicht (62) durch
eine LPCVD mit einer Dicke von 20-200 nm (200-2000 Å)
bei einer Temperatur zwischen 560-620°C und in SiH4
als Source-Gas, das durch ein Mischgas aus Si2H4 und PH3
ersetzt werden kann, gebildet wird;
daß im Schritt (e) die entfernbaren Schichten (54, 58) aus dem ersten Material durch Naßätzen in H3PO4-Lösungen entfernt werden; und
daß im Schritt (f) die entfernbaren Schichten (56, 60, 64) aus dem zweiten Material durch Naßätzen in H2SO4- Lösungen entfernt werden.
daß im Schritt (e) die entfernbaren Schichten (54, 58) aus dem ersten Material durch Naßätzen in H3PO4-Lösungen entfernt werden; und
daß im Schritt (f) die entfernbaren Schichten (56, 60, 64) aus dem zweiten Material durch Naßätzen in H2SO4- Lösungen entfernt werden.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch ge
kennzeichnet,
daß die dielektrische Schicht (68) aus einer Silizium
nitrid-Siliziumoxiddoppelschicht besteht.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch ge
kennzeichnet,
daß die Doppelschichten zweimal gebildet werden, was zu
vier entfernbaren Schichten führt.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch ge
kennzeichnet,
daß das Halbleitersubstrat vom P-Typ ist.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch ge
kennzeichnet,
daß das Halbleitersubstrat vom N-Typ ist.
12. Verfahren zur Herstellung eines Kondensators in einem
Halbleiterspeicherbauelement, gekennzeichnet durch fol
gende Schritte:
- a) Bilden einer Mehrzahl von Isolationsbereichen (44, 52) und aktiven Bereichen (42, 46) auf einem Halb leitersubstrat (50), Abscheiden einer ersten Iso lationsschicht (44) auf dem Halbleitersubstrat (50), Bilden einer Mehrzahl von Gate-Leitungen auf der ersten Isolationsschicht (44), Bilden einer Mehrzahl von ersten Verunreinigungsbereichen und zweiten Ver unreinigungsbereichen in einer Reihenfolge zwischen den Gate-Leitungen in dem Halbleitersubstrat (50), Bilden einer zweiten Isolationsschicht (50) auf den Gate-Leitungen und dem Halbleitersubstrat (50), Bil den eines Vielfachen der Mehrzahl von Zwischen schichten der ersten (54, 58) als auch der zweiten (56, 60) Art auf der zweiten Isolationsschicht (52) nacheinander;
- b) Bilden einer Mehrzahl von Kontaktlöchern (51) auf der Mehrzahl der ersten Verunreinigungsbereiche durch Entfernen der Mehrzahl der Zwischenschichten der ersten Art (54, 58), der zweiten Art (56, 60) und der zweiten Isolationsschicht (52);
- c) Bilden einer ersten leitfähigen Schicht (62) sowohl auf der Oberfläche der Zwischenschicht der zweiten Art (60), die zuletzt gebildet wird, als auch auf den Bereichen der Mehrzahl der Kontaktlöcher (51), Bilden einer Zwischenschicht der dritten Art (64) auf der ersten leitfähigen Schicht (62);
- d) Festlegen einer Mehrzahl von Strukturen der Spei cherelektrodenknoten (600), die aus den Resten der Mehrzahl der Zwischenschichten der ersten Art (54, 58) und der zweiten Art (56, 60), die mehrschichtig gebildet sind, aus der ersten leitfähigen Schicht (62) und aus der Zwischenschicht der dritten Art (64) bestehen;
- e) Entfernen einer Mehrzahl der Reste aller Zwischen schichten der ersten Art (54, 58);
- f) Bilden einer zweiten leitfähigen Schicht (66) über das gesamte Halbleitersubstrat (50);
- g) Stehenlassen eines Restes (67) der zweiten leit fähigen Schicht (66) nur auf der Innenseite der Mehrzahl der Strukturen der Speicherelektrodenknoten (600);
- h) Bilden einer Mehrzahl von Speicherelektrodenknoten durch Entfernen der Reste der Mehrzahl aller Zwischenschichten der zweiten Art (56, 60) als auch der Zwischenschicht der dritten Art (64); und
- i) Bilden einer dielektrischen Schicht (68) auf der Mehrzahl der Speicherelektrodenknoten, Bilden einer Mehrzahl von plattenförmigen Elektroden (70) auf der dielektrischen Schicht (68).
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet,
daß die Mehrzahl aller Zwischenschichten der zweiten Art
(56, 60) und Zwischenschicht der dritten Art (64) aus
demselben Material hergestellt sind.
14. Verfahren nach Anspruch 12 oder 13, dadurch gekenn
zeichnet,
daß die Mehrzahl aller Zwischenschichten der ersten Art (54, 50) aus Siliziumnitrid hergestellt sind, und
daß die Mehrzahl aller Zwischenschichten der zweiten Art (56, 60) aus Polyimid hergestellt sind.
daß die Mehrzahl aller Zwischenschichten der ersten Art (54, 50) aus Siliziumnitrid hergestellt sind, und
daß die Mehrzahl aller Zwischenschichten der zweiten Art (56, 60) aus Polyimid hergestellt sind.
15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch
gekennzeichnet,
daß gleichzeitig Siliziumnitrid durch Polyimid und Poly
imid durch Siliziumnitrid ersetzt wird.
16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch
gekennzeichnet,
daß die erste und die zweite Isolationsschicht (44, 52)
aus Siliziumoxid bestehen.
17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch
gekennzeichnet,
daß die erste und die zweite leitfähige Schicht (62, 66)
aus polykristallinem Silizium bestehen.
18. Verfahren nach einem der Ansprüche 12 bis 17, dadurch
gekennzeichnet,
daß ein Rest (67) der zweiten leitfähigen Schicht (66),
im Schritt (g) durch anisotropes Ätzen auf der Zwischen
schicht der dritten Art (64), auf den Seiten der Mehr
zahl aller zweiten Zwischenschichten (56, 60), auf der
Seite der ersten leitfähigen Schicht (54, 58), außer
innerhalb der Mehrzahl der Strukturen der Speicherelek
trodenknoten (600), und auf der Oberfläche der Isola
tionsschicht (52), außer innerhalb der Mehrzahl der
Strukturen der Speicherelektrodenknoten (600) erhalten
wird.
19. Kondensator in einem Halbleiterspeicherbauelement mit
einem rippenförmigen Speicherelektrodenknoten, gekenn
zeichnet durch folgende Merkmale:
- a) eine Säule, deren untere Oberfläche freigelegt ist;
- b) mehrere plattenförmige Speicherelektrodenknoten, die senkrecht an der äußeren Oberfläche der Säulenwand, getrennt voneinander, angebracht sind;
- b′ ) mehrere plattenförmige Speicherelektrodenknoten, die
folgende Merkmale aufweisen:
einen ersten plattenförmigen Speicherelektrodenkno ten, der auf der Spitze der Säulenwand angebracht ist,
einen letzten plattenförmigen Speicherelektroden knoten, der auf der Oberfläche der Isolationsschicht angebracht ist, und
den Rest der plattenförmigen Speicherelektroden knoten, die zwischen dem ersten und dem letzten plattenförmigen Speicherelektrodenknoten angeordnet sind; - c) eine dielektrische Schicht auf dem Speicherelektro denknoten; und
- d) eine plattenförmige Elektrode auf der dielektrischen Schicht.
20. Bauelement nach Anspruch 19, dadurch gekennzeichnet,
daß der Speicherelektrodenknoten vier plattenförmige
Speicherelektrodenknoten hat, deren Ebenen vertikal zu
der Achse sind, die in Richtung vom Boden zur Spitze der
Säule führt.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920018293A KR960003004B1 (ko) | 1992-10-07 | 1992-10-07 | 반도체 메모리셀의 캐패시터 전극 제조방법 |
| KR92-18293 | 1992-10-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4333989A1 true DE4333989A1 (de) | 1994-04-14 |
| DE4333989B4 DE4333989B4 (de) | 2004-05-19 |
Family
ID=19340671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4333989A Expired - Fee Related DE4333989B4 (de) | 1992-10-07 | 1993-10-05 | Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5409856A (de) |
| JP (1) | JP3344786B2 (de) |
| KR (1) | KR960003004B1 (de) |
| DE (1) | DE4333989B4 (de) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648290A (en) * | 1994-12-30 | 1997-07-15 | Lsi Logic Corporation | Method of making a CMOS dynamic random-access memory (DRAM) |
| US5783470A (en) * | 1995-12-14 | 1998-07-21 | Lsi Logic Corporation | Method of making CMOS dynamic random-access memory structures and the like |
| US5926718A (en) * | 1996-08-20 | 1999-07-20 | Micron Technology, Inc. | Method for forming a capacitor |
| US5753948A (en) * | 1996-11-19 | 1998-05-19 | International Business Machines Corporation | Advanced damascene planar stack capacitor fabrication method |
| US5909621A (en) * | 1997-02-05 | 1999-06-01 | Mosel Vitelic Inc. | Single-side corrugated cylindrical capacitor structure of high density DRAMs |
| JP3749776B2 (ja) * | 1997-02-28 | 2006-03-01 | 株式会社東芝 | 半導体装置 |
| US6146962A (en) * | 1998-03-17 | 2000-11-14 | National Semiconductor Corporation | Method for forming a DRAM cell with a stacked capacitor |
| KR100318684B1 (ko) * | 1999-12-18 | 2001-12-28 | 윤종용 | 반도체 메모리 장치의 캐패시터 제조 방법 |
| US20030179521A1 (en) * | 2002-03-20 | 2003-09-25 | Lionel Girardie | Electronic microcomponent incorporating a capacitive structure and fabrication process |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920017248A (ko) * | 1991-02-18 | 1992-09-26 | 문정환 | 반도체 메모리 소자의 커패시터 제조방법 |
| US5170233A (en) * | 1991-03-19 | 1992-12-08 | Micron Technology, Inc. | Method for increasing capacitive surface area of a conductive material in semiconductor processing and stacked memory cell capacitor |
| US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
-
1992
- 1992-10-07 KR KR1019920018293A patent/KR960003004B1/ko not_active IP Right Cessation
-
1993
- 1993-10-05 DE DE4333989A patent/DE4333989B4/de not_active Expired - Fee Related
- 1993-10-06 US US08/131,219 patent/US5409856A/en not_active Expired - Fee Related
- 1993-10-07 JP JP25162693A patent/JP3344786B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06216318A (ja) | 1994-08-05 |
| KR960003004B1 (ko) | 1996-03-02 |
| US5409856A (en) | 1995-04-25 |
| JP3344786B2 (ja) | 2002-11-18 |
| KR940010322A (ko) | 1994-05-26 |
| DE4333989B4 (de) | 2004-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19935947B4 (de) | Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement | |
| DE4402216C2 (de) | Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren | |
| DE3922456C2 (de) | ||
| DE4217443C2 (de) | Verfahren zur Herstellung einer DRAM-Anordnung | |
| DE10235986B4 (de) | Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben | |
| DE4446983C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung | |
| DE4016686C2 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
| DE4340419C2 (de) | Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierschicht, in der ein Kontaktloch gebildet ist | |
| DE4201520A1 (de) | Verfahren zur herstellung einer dram-anordnung | |
| DE4220497A1 (de) | Halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
| DE19718721C2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
| DE4142961A1 (de) | Dram-speicheranordnung | |
| DE4215203A1 (de) | Speicherkondensator und verfahren zu dessen herstellung | |
| DE4237100A1 (en) | Storage cell capacitors prodn. for DRAM technology - by forming capacitor electrode contact hole, depositing doped poly-silicon@ layer, depositing silicon nitride, poly-silicon@ and silica layers, etching,etc. | |
| DE4126046A1 (de) | Herstellungsverfahren und struktur eines dram-speicherzellenkondensators | |
| DE4029256C2 (de) | Halbleiterspeichervorrichtung mit wenigstens einer DRAM-Speicherzelle und Verfahren zu deren Herstellung | |
| DE4213945A1 (de) | Speicherkondensator und verfahren zu dessen herstellung | |
| DE4430771A1 (de) | Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher | |
| DE4328510C2 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator | |
| DE4238081C2 (de) | Stapelkondensator und Verfahren zu dessen Herstellung | |
| DE4210855C2 (de) | Herstellungsverfahren für einen gestapelten Kondensator | |
| DE102004009292B3 (de) | Verfahren zum Bilden von Kontaktlöchern | |
| DE19526232A1 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleitervorrichtung | |
| DE4333989A1 (de) | Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement | |
| DE10012198B4 (de) | Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8127 | New person/name/address of the applicant |
Owner name: LG SEMICON CO. LTD., CHUNGCHEONGBUK-DO, KR |
|
| 8110 | Request for examination paragraph 44 | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |