DE4235543A1 - Wortleistungs-treiberschaltung eines dynamischen schreib-lese-speichers - Google Patents

Wortleistungs-treiberschaltung eines dynamischen schreib-lese-speichers

Info

Publication number
DE4235543A1
DE4235543A1 DE4235543A DE4235543A DE4235543A1 DE 4235543 A1 DE4235543 A1 DE 4235543A1 DE 4235543 A DE4235543 A DE 4235543A DE 4235543 A DE4235543 A DE 4235543A DE 4235543 A1 DE4235543 A1 DE 4235543A1
Authority
DE
Germany
Prior art keywords
channel mos
voltage
node
circuit
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4235543A
Other languages
English (en)
Other versions
DE4235543C2 (de
Inventor
Jong Hoon Oh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE4235543A1 publication Critical patent/DE4235543A1/de
Application granted granted Critical
Publication of DE4235543C2 publication Critical patent/DE4235543C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge

Description

Die Erfindung bezieht sich auf einen dynamischen Schreib-Lese-Speicher (DRAM: Dynamic Random Access Memory) und speziell auf eine Treiberschaltung für Wortleitungen in einem DRAM.
Wenn Speicherzellen in einem DRAM aus Treiber-Transistoren in N-Kanal-MOS-Technik sowie aus Speicherkapazitäten bestehen, sollte zum Einspeichern des vollen Potentials einer Spannungsquelle in einen Speicherknoten im allgemeinen ein Signal mit einem Potential auf den Speicherknoten übertragen werden, welches das Potential der Spannungsquelle zumindest um die Schwellenspannung des N-Kanal-MOS-Transistors übersteigt.
Bei einer früheren, N-Kanal-MOS-Transistoren verwendenden Treiberschaltung für Wortleitungen kann wegen der ausschließlichen Verwendung von N-Kanal-MOS-Transistoren eine Reduzierung der Fläche erzielt werden. Auch kommt es zu keinen Selbsthalte-Problemen, und es kann im Vergleich zu dem Fall, daß P-Kanal-MOS-Transistoren verwendet werden, eine verbesserte Treibgeschwindigkeit erreicht werden. Wie in Fig. 6 gezeigt - dort sind Signalformen veranschaulicht, die zur Erläuterung des Betriebs der Schaltung nach Fig. 5 nützlich sind -, ist es jedoch nachteilig, daß eine am Knoten 3 auftretende Spannung zu hoch ist. Ferner erwächst ein Problem aus der Konkurrenz zwischen einer Vor-Ladung des Knotens 3 und einem Anstieg der Auswahlsignale Sxn. Im allgemeinen steigt das Potential am Knoten 3 infolge zweifacher Ladung beim Start auf einen Wert, der viel höher als die Versorgungsspannung Vcc ist (zur Zeit, nämlich bei einem 4-Megabit-DRAM mit Vcc = 5 Volt, beträgt die höchste am Knoten 3 auftretende Spannung ungefähr 11 Volt). Deshalb ist es schwierig, am Knoten 3 einen P-N-Übergang hoher Zuverlässigkeit zu erreichen.
Bei einer früheren, CMOS-Transistoren verwendenden Treiberschaltung für Wortleitungen, wie sie in Fig. 7 gezeigt ist, wird eine zusätzliche Treiber-Spannungsquelle Vpp verwendet, die weit - mindestens um die Schwellenspannung des N-Kanal-MOS-Transistors - über der Versorgungsspannung Vcc liegt. Bei der Schaltung nach Fig. 7 besteht ein Nachteil darin, daß es im Vergleich zur Schaltung mit N-Kanal-MOS-Transistoren schwierig ist, eine Flächenverringerung zu erzielen, und ihre Treibkapazität verschlechtert sich.
Aber ein Vorteil besteht darin, daß selbst bei stetiger Verkleinerung einer solchen Einrichtung eine hohe Zuverlässigkeit derselben aufrechterhalten werden kann.
Da ferner kein Startladungsvorgang verwendet wird, gibt es kein Problem mit einer Konkurrenz zwischen der Vor-Ladung am Knoten 14 und dem Anstieg der Auswahlsignale Sxn.
Da jedoch eine Abhalte-Funktion durchgeführt wird, die darin besteht, nicht ausgewählte Wortleitungen auf Masse-Potential (d. h. 0 Volt) zu halten, um eine Einkopplung von Störsignalen zu verhindern, indem die nicht ausgewählten Wortleitungen jeweils über einen P-Kanal-MOS-Transistor MP11 mit dem auf Nullpotential liegenden Auswahlsignal Sxn verbunden werden, wird die Spannung an der gemeinsamen Steuerelektrode der Transistoren MP11 und MP12, d. h. am Knoten 14, gleich 0 Volt, und auch das Potential des Nicht-Auswahl-Signals Sxn wird 0 Volt. Deshalb gehen diese Wortleitungen, da während eines Intervalls von 0 V bis zum Absolutwert der Schwellenspannung Vtp der Transistor MP11 abgeschaltet ist, in den "1"-Zustand über. Somit besteht ein Nachteil darin, daß eine zusätzliche Abhalte-Schaltung benötigt wird.
Ein Ziel der Erfindung besteht dementsprechend darin, eine Treiberschaltung für Wortleitungen zu schaffen, welche die vorgenannten Nachteile nicht aufweist.
Erfindungsgemäß wird eine Treiberschaltung für Wortleitungen in einem dynamischen Schreib-Lese-Speicher bereitgestellt, die folgende Merkmale aufweist: eine Anzahl von Wortleitungs-Treiberstufen in CMOS-Technik; ein Übertragungsglied für hohe Spannungspegel, das mit einer Treiber-Spannungsquelle Vpp verbunden ist, die eine Treiberspannung erzeugt, welche zum Anlegen an einen gemeinsamen Steuerelektroden-Knoten der in CMOS-Technik ausgeführten Treiberstufen bestimmt ist und eine Versorgungsspannung Vcc um mindestens eine Schwellenspannung eines verwendeten N-Kanal-MOS-Transistors bei weitem übersteigt, wobei das Übertragungsglied zwei über Kreuz gekoppelte P-Kanal-MOS-Transistoren aufweist; und ein verlustfreies Übertragungsglied für negative Spannung, das zwischen das Übertragungsglied für hohe Spannungspegel und den gemeinsamen Steuerelektroden-Knoten der in CMOS-Technik ausgeführten Wortleitungs-Treiberstufen geschaltet ist, um an den gemeinsamen Steuerelektroden-Knoten ein Spannungssignal anzulegen, das von der Treiberspannung bis zu einer unter Nullpotential liegenden negativen Spannung variiert.
Die Erfindung geht aus der nachfolgenden Beschreibung unter Bezugnahme auf die beiliegenden Zeichnungen deutlicher hervor.
Fig. 1 stellt eine Ausführungsform einer erfindungsgemäßen Wortleitungs-Treiberschaltung dar;
Fig. 2 zeigt Signalformen, die zur Erläuterung des Betriebs der Schaltung nach Fig. 1 nützlich sind;
Fig. 3 zeigt eine Ausführungsform einer erfindungsgemäßen Schaltung zum Erzeugen eines negativen Spannungssignals;
Fig. 4 zeigt Signalformen, die zur Erläuterung des Betriebs der Schaltung nach Fig. 3 nützlich sind;
Fig. 5 zeigt eine herkömmliche Wortleitungs-Treiberschaltung mit N-Kanal-MOS-Transistoren;
Fig. 6 zeigt Signalformen, die zur Erläuterung des Betriebs der Schaltung nach Fig. 5 nützlich sind;
Fig. 7 zeigt eine herkömmliche Vortleitungs-Treiberschaltung mit CMOS-Transistoren; und
Fig. 8 zeigt Signalformen, die zur Erläuterung des Betriebs der Schaltung nach Fig. 7 nützlich sind.
Zunächst wird auf die Fig. 3 und 4 Bezug genommen; eine in Fig. 3 gezeigte Schaltung zum Erzeugen eines negativen Spannungssignals umfaßt zwei P-Kanal-MOS-Transistoren MC1 und MC2, die durch einen Startladevorgang eine negative Spannung an einem Knoten Qss hervorrufen. Ein von einem äußeren Anschlußstift kommendes Eingangssignal RAS sowie dessen Invertiertes Signal werden an den Transistor MC1 bzw. MC2 gelegt (die Funktion des Signals RAS besteht darin, Betriebsarten des DRAM festzulegen; wenn namlich RAS "hoch" ist, befindet sich das DRAM in Bereitschaftsstellung, und wenn RAS "niedrig" ist, arbeitet das DRAM in den normalen Betriebsarten Lesen/Schreiben oder Auffrischen). Ferner umfaßt die Schaltung zwei P-Kanal-MOS-Transistoren MS1 und MS2, die mit dem Transistor XC1 bzw. MC2 nach Art einer PMOS-Diodenverbindung verbunden sind. Diese Transistoren XS1 und MS2 erfüllen eine Starterfunktion, indem sie verhindern, daß sich die Schaltung nach dem Einschalten der Versorgungsspannung in einem inaktiven Zustand befindet, und dafür sorgen, daß die Schaltung einen Anfangszustand einnimmt. Zwei über Kreuz gekoppelte P-Kanal-MOS-Transistoren M41 und M42 üben die Funktion aus, das Potential an einem Knoten 32 bzw. das Potential am Knoten Qss auf Massepotential Vss (0 Volt) zu halten.
Aus Zweckmäßigkeitsgründen sei angenommen, daß, wenn im Normalzustand das Potential des Signals RAS null Volt und das Potential am Knoten 31 fünf Volt beträgt, dann das Potential am Knoten 32 durch die Wirkung des Transistors MC1 minus 3 Volt wird und das Potential am Knoten Qss vom Transistor MC2, der eine mit dem Knoten 32 verbundene Steuerelektrode besitzt, auf 0 Volt gehalten wird. Zu dieser Zeit beginnt, wenn das Potential des Signals RAS 5 Volt wird, das Potential am Knoten 32 durch Startladevorgänge der Transistoren MC1 und MC2 anzusteigen, und somit beginnt das Potential am Knoten Qss zu fallen und kommt infolgedessen bei minus 3 Volt an. Dementsprechend wird, da der Transistor M41 eingeschaltet wird, das Potential am Knoten 32 auf 0 Volt gehalten. Der kleinste Spannungswert am Knoten Qss wird durch das Potential bestimmt, das vom Transistor MC2 übertragen wird, sowie durch das Potential, das in einer Kapazität CL geladen ist, und kann somit angemessen eingestellt werden. Wenn jedoch der kleinstmögliche Spannungswert am Knoten Qss viel niedriger als die Spannung Vbb des p-dotierten Substrats ist, werden PN-Übergangsdioden, die jeweils Drain- und Source-Elektroden von P-Kanal-MOS-Transistoren bilden, leitend, was in der Folge tendenziell einen Selbsthalte-Zustand verursacht. Daher weist die in Fig. 3 gezeigte Schaltung eine Diode D1 auf, um das Potential am Knoten Qss auf der Spannung Vbb des p-dotierten Substrats festzuhalten.
Das gemäß vorstehender Beschreibung erzeugte negative Spannungssignal Qss am Knoten Qss wird an einen Knoten 26 übertragen, welcher in der in Fig. 1 gezeigten Schaltung mit der gemeinsamen Steuerelektrode von Wortleitungs-Treiberstufen B4 verbunden ist.
Fig. 1 zeigt eine erfindungsgemäße Treiberschaltung für Wortleitungen, und Fig. 2 zeigt Signalformen, die zur Erläuterung des Betriebs der Schaltung nützlich sind. Aus Zweckmäßigkeitsgründen sei beispielshalber angenommen, daß Vcc 5 Volt, Vpp 7 Volt und der kleinstmögliche Spannungswert des Signals Qss minus 3 Volt beträgt. In Fig. 2 befindet sich, da der Reihendecoder-Eingang AXÿ vor dem Zeitpunkt T1 "niedrig" ist, der Reihendecoder B1 in Bereitschaftsstellung, und das Potential des Signals Qss wird 0 Volt. Zu dieser Zeit wird, da das Potential an einem Knoten 21 fünf Volt und das Potential an einem Knoten 22 null Volt beträgt, das Potential an einem Knoten 23 null Volt und das Potential an einem Knoten 24 sieben Volt. Deshalb wird ein P-Kanal-MOS-Transistor M27 abgeschaltet und ein P-Kanal-MOS-Transistor M28 eingeschaltet. Zu dieser Zeit werden, da das Potential am Knoten 26 vom Transistor M28 bei 7 Volt gehalten wird, alle N-Kanal-MOS-Transistoren, die in gleicher Lage wie der Transistor M34 angeordnet sind, eingeschaltet und somit bleiben alle Wortleitungen auf null Volt. Zum Zeitpunkt T1, wenn das Potential des Signals Qss auf minus 3 Volt geht, wird dieses Potential (-3V) durch zwei über Kreuz gekoppelte N-Kanal-MOS-Transistoren M31 und M32 ohne Verlust auf den Knoten 25 übertragen.
Bei Erreichen des Zeitpunkts T2 wird, wenn der Reihendecoder B1 durch eine eingegebene Reihenadreßkombination ausgewählt wird, das Potential am Knoten 21 null Volt und das Potential am Knoten 22 fünf Volt. Zu dieser Zeit wird der Transistor M25 abgeschaltet und der Transistor X26 eingeschaltet. Daher wird der Transistor M27 eingeschaltet und der Transistor M28 abgeschaltet. Anschließend wird das Potential am Knoten 25 sieben Volt und schaltet somit den Transistor M27 ein. Zu dieser Zeit wird an den Knoten 26 die Spannung von minus 3 Volt angelegt. Dementsprechend werden alle P-Kanal-MOS-Transistoren, die in gleicher Lage angeordnet sind wie der Transistor M33, eingeschaltet und soweit werden die Auswahlsignale Sx1 bis Sx4 an die Wortleitungen WL1 bis WL4 gelegt. Zu dieser Zeit beträgt das Potential des Auswahlsignals Sxn, das an der ausgewählten dieser Wortleitungen liegt, sieben Volt und wird dann durch den P-Kanal-MOS-Transistor M33, der durch das Potential (-3V) am Knoten 26 eingeschaltet wird, an die ausgewählte Wortleitung gelegt. Die Potentiale der Auswahlsignale Sxn, die an die nicht ausgewählten Wortleitungen angelegt werden, betragen null Volt, und das Potential am Knoten 26 beträgt -3 Volt. Dementsprechend werden die nicht ausgewählten Wortleitungen durch die Potentiale (0 V) der Auswahlsignale Sxn auf null Volt gehalten, und somit wird die Abhalte-Funktion der nicht ausgewählten Wortleitungen erreicht.
Daher kann, obwohl bei der erfindungsgemäßen Treiberschaltung für Wortleitungen eines dynamischen Schreib-Lese-Speichers im Vergleich zu der in Fig. 7 gezeigten Wortleitungs- Treiberschaltung sechs Transistoren M27 bis M32 hinzugefügt werden, ein derartiger erhöhter Flächenbedarf ausgeglichen werden, da keine zusätzliche Abhalte-Schaltung benötigt wird. Daher ist es bei Halbleiterschaltungen mit sehr hohem Integrationsgrad (VLSI), die unter Verwendung der erfindungsgemäßen Wortleitungs-Treiberschaltung realisiert werden, vorteilhaft, daß eine hohe Schaltungszuverlässigkeit erzielt werden kann und daß die Abhalte-Funktion der Wortleitungen gegen die Einkopplung von Störsignalen, die von sehr dicht nebeneinander angeordneten Wortleitungen herrühren, ohne zusätzliche Abhalte-Schaltung erfüllt werden kann; und da der Spannungsbereich des Signals, das zum Betreiben der Wortleitungen an den P-Kanal-MOS-Transistor angelegt wird, vergrößert wird, können die Wortleitungen schneller betrieben werden.

Claims (3)

1. Treiberschaltung für Wortleitungen (WL1... WL4) in einem dynamischen Schreib-Lese-Speicher, die folgende Merkmale aufweist:
eine Anzahl von Wortleitungs-Treiberstufen (B4) in CMOS-Technik;
ein Übertragungsglied (B3) für hohe Spannungspegel, das mit einer Treiber-Spannungsquelle verbunden ist, die eine Treiberspannung (Vpp) erzeugt, welche zum Anlegen an einen gemeinsamen Steuerelektroden-Knoten (26) der in CMOS-Technik ausgeführten Treiberstufen (B4) bestimmt ist und eine Versorgungsspannung (Vcc) um mindestens eine Schwellenspannung eines verwendeten N-Kanal-MOS-Transistors weit übersteigt, wobei das Übertragungsglied zwei über Kreuz gekoppelte P-Kanal-MOS-Transistoren (M21, M22) aufweist; und
ein verlustfreies Übertragungsglied (B5) für negative Spannung, das zwischen das Übertragungsglied (B3) für hohe Spannungspegel und den gemeinsamen Steuerelektroden-Knoten (26) der in CMOS-Technik ausgeführten Wortleitungs-Treiberstufen (B4) geschaltet ist, um an den gemeinsamen Steuerelektroden-Knoten (26) ein Spannungssignal anzulegen, das von der Treiberspannung (Vpp) bis zu einer unter Massepotential (Vss) liegenden negativen Spannung (Qss) variiert.
2. Wortleitungs-Treiberschaltung nach Anspruch 1, bei der das verlustfreie Übertragungsglied (B5) für negative Spannung folgende Merkmale aufweist:
einen ersten und einen zweiten P-Kanal-MOS-Transistor (M27, M28), die mit der Treiberspannungsquelle (Vpp) verbunden sind und deren Steuerelektroden jeweils mit einem der über Kreuz gekoppelten P-Kanal-MOS-Transistoren (M21, M22) verbunden sind,
einen ersten und einen zweiten N-Kanal-MOS-Transistor (M29, M30), die mit dem ersten bzw. dem zweiten P-Kanal-MOS-Transistor (M27; M28) verbunden sind und deren Steuerelektroden mit der Versorgungsspannung (Vcc) verbunden sind, einen dritten und einen vierten N-Kanal-MOS-Transistor (M31, M32), die über Kreuz gekoppelt sind und mit dem ersten bzw. dem zweiten N-Kanal-MOS-Transistor (M29, M30) verbunden sind, und
eine Einrichtung zum Erzeugen eines negativen Spannungssignals (Qss), die mit einem gemeinsamen Sourceeiektroden-Knoten des dritten und des vierten N-Kanal-MOS-Transistors (M31, M32), die über Kreuz gekoppelt sind, verbunden ist.
3. Wortleitungs-Treiberschaltung nach Anspruch 2, bei der die Einrichtung zum Erzeugen eines negativen Spannungssignals folgende Merkmale aufweist:
einen dritten und einen vierten P-Kanal-MOS-Transistor (MC1, MC2) zum Hervorrufen der negativen Spannung an einem Ausgangsknoten (Qss) des Übertragungsglieds für negative Spannung, wobei an diese Transistoren von einem äußeren Anschlußstift ein Eingangssignal (RAS) bzw. dessen invertiertes Signal angelegt wird,
einen fünften und einen sechsten P-Kanal-MOS-Transistor (MS1, MS2), die an den dritten bzw. den vierten P-Kanal-MOS-Transistor (MC1, MC2) in der gleichen Weise wie eine PMOS-Diodenverbindung angeschlossen sind, um eine Starterfunktion auszuüben, nämlich zu verhindern, daß sich die Schaltung nach Einschalten der Versorgungsspannung (Vcc) in einem inaktiven Zustand befindet, und die Schaltung in einen Anfangszustand zu bringen,
einen siebten und einen achten P-Kanal-MOS-Transistor (M41, M42), die über Kreuz gekoppelt sind, um jeweils das Potential an einem Knoten (32, Qss), der einen Kontakt mit dem dritten bzw. dem vierten P-Kanal-MOS-Transistor (MC1, MC2) bildet, auf einem Massepotential (Vss) zu halten,
eine Diode (D1), die mit dem Ausgangsknoten (Qss) verbunden ist, um das Potential an dem Ausgangsknoten (Qss) auf einer Substratspannung (Vbb) zu halten, und
eine zur Diode (D1) parallel geschaltete Kapazität (CL).
DE4235543A 1991-10-21 1992-10-21 Wortleitungs-Treiberschaltung eines dynamischen Schreib-Lese-Speichers Expired - Lifetime DE4235543C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910018516A KR940010837B1 (ko) 1991-10-21 1991-10-21 Dram의 워드선 구동회로

Publications (2)

Publication Number Publication Date
DE4235543A1 true DE4235543A1 (de) 1993-05-27
DE4235543C2 DE4235543C2 (de) 2002-12-12

Family

ID=19321565

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4235543A Expired - Lifetime DE4235543C2 (de) 1991-10-21 1992-10-21 Wortleitungs-Treiberschaltung eines dynamischen Schreib-Lese-Speichers

Country Status (4)

Country Link
US (1) US5363338A (de)
JP (1) JP2916051B2 (de)
KR (1) KR940010837B1 (de)
DE (1) DE4235543C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19954889A1 (de) * 1999-11-15 2001-05-23 Infineon Technologies Ag Wortleitungsdecoder sowie Decoderelement und Decodereinheit für einen Wortleitungsdecoder

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3306682B2 (ja) * 1993-08-18 2002-07-24 日本テキサス・インスツルメンツ株式会社 駆動回路
US5696721A (en) * 1995-05-05 1997-12-09 Texas Instruments Incorporated Dynamic random access memory having row decoder with level translator for driving a word line voltage above and below an operating supply voltage range
US5633832A (en) * 1995-09-26 1997-05-27 Alliance Semiconductor Corporation Reduced area word line driving circuit for random access memory
US5781497A (en) * 1996-08-02 1998-07-14 Alliance Semiconductor Corp. Random access memory word line select circuit having rapid dynamic deselect
US5764589A (en) * 1997-03-28 1998-06-09 International Business Machines Corporation Array row and column decoder apparatus and method
US5978254A (en) * 1997-04-23 1999-11-02 Texas Instruments Incorporated Semiconductor memory structure for improved charge storage
JP3695967B2 (ja) * 1998-11-16 2005-09-14 株式会社東芝 半導体集積回路装置
US6331797B1 (en) * 1999-11-23 2001-12-18 Philips Electronics North America Corporation Voltage translator circuit
US6785186B2 (en) * 2002-08-21 2004-08-31 Micron Technology, Inc. Design of an high speed xdecoder driving a large wordline load consuming less switching current for use in high speed syncflash memory
US7110319B2 (en) * 2004-08-27 2006-09-19 Micron Technology, Inc. Memory devices having reduced coupling noise between wordlines
KR100630529B1 (ko) * 2004-11-15 2006-09-29 주식회사 하이닉스반도체 반도체 메모리 장치의 워드라인 구동회로
US7283406B2 (en) * 2005-07-11 2007-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage wordline driver with a three stage level shifter
US8116153B2 (en) * 2009-02-17 2012-02-14 Freescale Semiconductor, Inc. Read only memory and method of reading same
US8427889B2 (en) * 2010-02-26 2013-04-23 Elite Semiconductor Memory Technology Inc. Memory device and associated main word line and word line driving circuit
FR2959057B1 (fr) * 2010-04-20 2012-07-20 St Microelectronics Crolles 2 Dispositif de memoire vive dynamique avec circuiterie amelioree de commande des lignes de mots.
US8385150B2 (en) * 2011-03-04 2013-02-26 Oracle International Corporation Delay efficient gater repeater

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344005A (en) * 1978-07-18 1982-08-10 Rca Corporation Power gated decoding
US4437171A (en) * 1982-01-07 1984-03-13 Intel Corporation ECL Compatible CMOS memory
US4678941A (en) * 1985-04-25 1987-07-07 International Business Machines Corporation Boost word-line clock and decoder-driver circuits in semiconductor memories
US4787066A (en) * 1987-08-03 1988-11-22 Sgs-Thomson Microelectronics, Inc. Non-volatile shadow storage cell with improved level shifting circuit and reduced tunnel device count for improved reliability
US4845381A (en) * 1987-10-01 1989-07-04 Vlsi Technology, Inc. Voltage level shifting circuit
JPH03283091A (ja) * 1990-03-29 1991-12-13 Nec Corp 半導体記憶回路装置
GB2243233A (en) * 1990-04-06 1991-10-23 Mosaid Inc DRAM word line driver
JPH04302896A (ja) * 1991-03-29 1992-10-26 Toshiba Corp ダイナミック型半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19954889A1 (de) * 1999-11-15 2001-05-23 Infineon Technologies Ag Wortleitungsdecoder sowie Decoderelement und Decodereinheit für einen Wortleitungsdecoder

Also Published As

Publication number Publication date
KR930008856A (ko) 1993-05-22
US5363338A (en) 1994-11-08
DE4235543C2 (de) 2002-12-12
JPH05205466A (ja) 1993-08-13
KR940010837B1 (ko) 1994-11-17
JP2916051B2 (ja) 1999-07-05

Similar Documents

Publication Publication Date Title
DE4235543C2 (de) Wortleitungs-Treiberschaltung eines dynamischen Schreib-Lese-Speichers
DE102016209540B4 (de) Boost-steuerung zur verbesserung eines sram-schreibvorgangs
DE60030805T2 (de) Ferroelektrischer Speicher und Halbleiterspeicher
DE3903714C2 (de)
DE4126474C2 (de)
DE4314321A1 (de) Impulserzeugungsschaltung und Halbleiterspeichereinrichtung mit dieser Impulserzeugungsschaltung
DE4406035A1 (de) Halbleiterspeichereinrichtung
DE3742492C2 (de)
DE10019805A1 (de) Dynamische Halbleiterspeichervorrichtung mit reduziertem Stromverbrauch im Lesebetrieb
DE4240002C2 (de) Halbleiterspeichervorrichtung
DE10344020A1 (de) Halbleiterspeicherbaustein mit Bitleitungsspannungsausgleich
DE4236456C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE60119995T2 (de) System und verfahren zum frühen schreiben in speicher durch halten der bitleitung auf festem potential
DE19654577B4 (de) Verfahren zum Ansteuern von Wortleitungen in Halbleiter-Speichervorrichtungen
DE3826745C2 (de)
EP1119004A1 (de) Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
DE4131238C2 (de) Dynamische Halbleiterspeichervorrichtung und Verfahren zum Anheben des Pegels einer Wortleitung einer dynamischen Halbleiterspeichervorrichtung
DE19832960A1 (de) Halbleiterspeichervorrichtung mit Einbrenntestfunktion
DE10129262B4 (de) Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu dessen Ansteuerung
DE4323010C2 (de) Spannungserzeugungsschaltung zum Erzeugen einer Spannung mit vorbestimmter Polarität an einem Ausgangsknoten, wobei Schwellenspannungsverluste vermieden werden
DE102004055216A1 (de) Halbleiterspeichervorrichtung
DE3939849A1 (de) Halbleiterspeichereinrichtung mit einem geteilten leseverstaerker und verfahren zu deren betrieb
DE4234667C2 (de) Spannungserzeugungseinrichtung, Verwendung derselben in einem Halbleiterspeicher und Betriebsverfahren derselben zum Erzeugen einer konstanten Spannung
DE4309364A1 (de) Halbleiterspeichervorrichtung und Betriebsverfahren dafür
DE10335070A1 (de) Halbleiterspeichervorrichtung mit einer Speicherzelle mit geringem Zellverhältnis

Legal Events

Date Code Title Description
8181 Inventor (new situation)

Free format text: OH, JONG HOON, ICHONKUN, KYOUNGKIDO, KR

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G11C 8/08

D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right