DE19954889A1 - Wortleitungsdecoder sowie Decoderelement und Decodereinheit für einen Wortleitungsdecoder - Google Patents

Abstract

Der Wortleitungsdecoder weist mehrere Decodereinheiten DU auf, die jeweils mehrere Decoderelemente DE beinhalten. Jedes Decorderelement DE weist zwei Transistoren TP, TN auf. Das erste Steuersignal S1m an der Source des p-Kanal-Transistors TP hat ein Potential von OV oder ein positives Potential +VPP. Das zweite Steuersignal S2n an den Steuereingängen der Transistoren TP, TN hat entweder das positive Potential +VPP oder ein negatives Potential -VA. Hierdurch ist gewährleistet, daß trotz lediglich zweier Transistoren pro Decoderelement DE die mit deren Ausgang verbundene Wortleitung WLi niemals floated.

Description

Die Erfindung betrifft einen Wortleitungsdecoder für einen integrierten Speicher sowie eine Decodereinheit und ein Deco­ derelement für einen solchen Wortleitungsdecoder.

In der US 4 344 005 A ist ein Wortleitungsdecoder für einen integrierten Speicher beschrieben. Dieser weist Decoderele­ mente auf, die zur Decodierung bereits vordecodierter Wort­ leitungsadressen dienen. Jedem Decoderelement werden ein­ gangsseitig Steuersignale zugeführt, die abhängig von den vordecodierten Adressen sind. Ausgangsseitig ist es mit einer Wortleitung des Speichers verbunden. Jedes jeweils einer der Wortleitungen zugeordnete Decoderelement weist drei Transis­ toren auf.

Der Erfindung liegt die Aufgabe zugrunde, einen Wortleitungs­ decoder anzugeben, der mit weniger Komponenten realisierbar ist.

Diese Aufgabe wird mit einem Decoderelement gemäß Anspruch 1, einer Decodereinheit gemäß Anspruch 2 und einem Wortleitungs­ decoder gemäß Anspruch 3 gelöst.

Das erfindungsgemäße Decoderelement weist einen ersten Tran­ sistor eines ersten Leitungstyps und einen zweiten Transistor eines zweiten Leitungstyps auf, deren steuerbare Strecken zwischen einem ersten Steuersignal und einem ersten Potential in Reihe angeordnet sind. Die Transistoren weisen Steueran­ schlüsse auf, die miteinander verbunden sind und denen ein zweites Steuersignal zugeführt wird. Ein Schaltungsknoten, der zwischen den steuerbaren Strecken der Transistoren ange­ ordnet ist, ist mit einer Wortleitung des integrierten Spei­ chers verbunden. Das erste Steuersignal hat während des Be­ triebs des Decoderelements in Abhängigkeit von vordecodierten Zeilenadressen eines von zwei unterschiedlichen Potentialen, nämlich entweder das erste Potential oder ein zweites Poten­ tial, wobei eine Spannung zwischen dem zweiten Potential und dem ersten Potential ein erstes Vorzeichen hat. Das zweite Steuersignal hat während des Betriebs des Decoderelements in Abhängigkeit der vordecodierten Zeilenadressen ebenfalls ei­ nes von zwei unterschiedlichen Potentialen, nämlich entweder das zweite Potential oder ein drittes Potential, wobei eine Spannung zwischen dem dritten Potential und dem ersten Poten­ tial ein zweites Vorzeichen hat.

Das erfindungsgemäße Decoderelement, das einer der Wortlei­ tungen des Speichers zugeordnet ist, weist also lediglich zwei Transistoren auf, während die Decoderelemente in der US 4 344 005 A jeweils drei Transistoren aufweisen und somit ei­ nen um 50% größeren Flächenbedarf haben. Die gleiche Funktio­ nalität des Decoderelements wird dadurch erreicht, daß im Un­ terschied zur US 4 344 005 A eines der Steuersignale einen Betriebszustand hat, indem es ein negatives Potential an­ nimmt. Hierdurch ist gewährleistet, daß das Potential der Wortleitung bei allen Potentialzuständen der Steuersignale einen festen Wert annimmt, d. h. nicht floated. In der US 4 344 005 A dagegen ist der zusätzlich vorhandene, dritte Tran­ sistor notwendig, um ein Floaten der Wortleitung bei bestimm­ ten Potentialzuständen der dort verwendeten Steuersignale zu vermeiden.

Der erfindungsgemäße Wortleitungsdecoder ist durch mehrere Decodereinheiten gebildet, die wiederum jeweils mehrere der Decoderelemente aufweisen.

Die Erfindung wird im Folgenden anhand der Figuren näher er­ läutert. Es zeigen:

Fig. 1 ein Ausführungsbeispiel des erfindungsgemäßen Deco­ derelements,

Fig. 2 einen Ausschnitt des erfindungsgemäßen Wortleitungs­ decoders mit zwei erfindungsgemäßen Decodereinheiten,

Fig. 3 eine Signaltabelle zum in Fig. 1 dargestellten Deco­ derelement und

Fig. 4 die Erzeugung von in den Fig. 1 und 2 eingetrage­ nen Steuersignalen der Decoderelemente aus dem Speicher zuge­ führten Zeilenadressen.

Fig. 1 zeigt ein Ausführungsbeispiel des erfindungsgemäßen Decoderelements DE. Zwischen einem ersten Steuersignal S1m und Masse sind in einer Reihenschaltung die steuerbaren Stre­ cken eines p-Kanal-Transistors TP und eines n-Kanal- Transistors TN angeordnet. Die Drains der beiden Transistoren TP, TN sind mit einer Wortleitung WLi des integrierten Spei­ chers verbunden, dessen Bestandteil das Decoderelement DE ist. Dies kann insbesondere ein Speicher vom Typ DRAM (Dyna­ mic Random Access Memory) sein. Die Steueranschlüsse der Transistoren TP, TN sind mit einem zweiten Steuersignal S2n verbunden.

Fig. 3 zeigt eine Signaltabelle für das Decoderelement DE in Fig. 1. Das erste Steuersignal S1m kann zwei unterschiedli­ che Potentiale, nämlich 0 V und +VPP, also ein positives Po­ tential, annehmen. Das zweite Steuersignal S2n nimmt eben­ falls zwei unterschiedliche Potentiale, nämlich +VPP und -VA, also ein negatives Potential, an. Der letzten Spalte in Fig. 3 ist zu entnehmen, wie sich das Potential der Wortleitung WLi in Abhängikeit der beiden Steuersignale S1m, S2n ergibt. Die Wortleitung WLi wird nur bei einer der vier möglichen Signalkombinationen der Steuersignale aktiviert, d. h. auf einen positiven Pegel von +VPP gebracht. In den übrigen drei Fällen ist das Potential der Wortleitung 0 V. Nur bei akti­ vierter Wortleitung, also beim Potential von +VPP, erfolgt über die Wortleitung eine Auswahl der mit ihr verbundenen Speicherzellen des Speicher (in den Figuren nicht darge­ stellt).

Fig. 3 ist zu entnehmen, daß dank des negativen Potentials -VA am Gate des p-Kanaltransistor TP dieser sowohl durch­ schaltet, wenn das erste Steuersignal S1m an seiner Drain 0 V ist, als auch wenn dieses Potential gleich dem positiven Po­ tential +VPP ist. Hierdurch entfällt die Notwendigkeit des in der US 4 344 005 A gezeigten zusätzlichen, dritten Transis­ tors des Decoderelements. Bei der Erfindung wird ein Floaten der Wortleitungen mit lediglich zwei Transistoren pro Deco­ derelement DE verhindert.

Fig. 2 zeigt einen Ausschnitt des erfindungsgemäßen Wortlei­ tungsdecoders, der eine Vielzahl von Decodereinheiten DU auf­ weist, von denen lediglich zwei dargestellt wurden. Jede der Decodereinheiten DU weist vier Decoderelemente DE von der in Fig. 1 dargestellten Art auf. Jedes Decoderelement DE ist mit einer ihr zugeordneten Wortleitung WLi verbunden. Die vier Decoderelemente DE jeder Decodereinheit DU haben jeweils ein gemeinsames zweites Steuersignal S2n, während sich ihre ersten Steuersignale S1m voneinander unterscheiden. Jedes der vier in der Fig. 2 dargestellten ersten Steuersignale S1m ist jeweils einem der Decoderelemente DE jeder Decodereinheit DU zugeordnet. Die ersten und zweiten Steuersignale S1m, S2n werden so gewählt, daß in jedem Betriebszustand des Speichers lediglich eine der Wortleitungen WLi über das zugehörige De­ coderelement DE aktiviert, d. h. auf ein positives Potential von +VPP gebracht wird.

Fig. 4 zeigt die Erzeugung der ersten Steuersignale S1m und der zweiten Steuersignale S2n. Ihre Generierung erfolgt in Abhängigkeit von dem Speicher zugeführten Zeilenadressen WADR. Die ersten und zweiten Steuersignale sind vordecodierte Zeilenadressen, die aus der externen Zeilenadresse WADR mit­ tels eines Prädecoders PDEC erzeugt werden. Es sind x erste Steuersignale S1m und y zweite Steuersignale S2n vorhanden.

Das in Fig. 1 gezeigte Decoderelement kann selbst­ verständlich auch dahingehend variiert werden, daß das Poten­ tial an der Drain des p-Kanal-Transistors TP konstant gehal­ ten wird (beispielsweise auf Masse) und daß die Source des n- Kanal-Transistors TN mit dem ersten Steuersignal S1m verbun­ den wird. Allerdings sind dann die Vorzeichen der Potentiale -VA und +VPP zu vertauschen.

Claims (3)

1. Decoderelement (DE) für einen Wortleitungsdecoder eines integrierten Speichers,

• - mit einem ersten Transistor (TP) eines ersten Leitungstyps und einem zweiten Transistor (TN) eines zweiten Leitungs­ typs, deren steuerbare Strecken zwischen einem ersten Steuersignal (S1m) und einem ersten Potential (Masse) in Reihe angeordnet sind,
• - dessen Transistoren (TP, TN) Steueranschlüsse aufweisen, die miteinander verbunden sind und denen ein zweites Steu­ ersignal (S2n) zugeführt wird,
• - mit einem Schaltungsknoten, der zwischen den steuerbaren Strecken der Transistoren (TP, TN) angeordnet ist und der mit einer Wortleitung (WLi) verbunden ist,
• - dessen erstes Steuersignal (S1m) während seines Betriebs in Abhängigkeit von vordecodierten Zeilenadressen eines von zwei unterschiedlichen Potentialen hat, nämlich entwe­ der das erste Potential (Masse) oder ein zweites Potential (+VPP), wobei eine Spannung zwischen dem zweiten Potential und dem ersten Potential ein erstes Vorzeichen (+) hat,
• - und dessen zweites Steuersignal (S2n) während seines Be­ triebs in Abhängigkeit der vordecodierten Zeilenadressen ebenfalls eines von zwei unterschiedlichen Potentialen hat, nämlich entweder das zweite Potential (+VPP) oder ein drittes Potential (-VA), wobei eine Spannung zwischen dem dritten Potential und dem ersten Potential ein zweites Vorzeichen (-) hat.

2. Decodereinheit (DU) für einen Wortleitungsdecoder eines integrierten Speichers mit mehreren Decoderelementen (DE) nach Anspruch 1, deren Decoderelemente (DE) ausgangsseitig mit unterschiedli­ chen Wortleitungen (WLi) verbunden sind und unterschiedliche erste Steuersignale (S1m), jedoch ein gemeinsames zweites Steuersignal (S2n) aufweisen.

3. Wortleitungsdecoder für einen integrierten Speicher mit mehreren Decodereinheiten (DU) nach Anspruch 2,

• 1. dessen Decodereinheiten (DU) jeweils unterschiedliche zweite Steuersignale (S2n) aufweisen
  • - und bei dem jeweils eines der ersten Steuersignale (S1m) jeweils einem der Decoderelemente (DE) jeder Decoderein­ heit (DU) zugeordnet ist.