DE4203879C2

DE4203879C2 - Verfahren zur Umwandlung eines Meßsignals und eines Referenzsignals in ein Ausgangssignal, sowie Konverter zur Durchführung des Verfahrens

Info

Publication number: DE4203879C2
Application number: DE4203879A
Authority: DE
Inventors: Donald Allan Kerth; Navdeep Singh Sooch
Original assignee: Crystal Semiconductor Corp
Current assignee: Crystal Semiconductor Corp
Priority date: 1991-02-15
Filing date: 1992-02-11
Publication date: 1998-07-02
Anticipated expiration: 2012-02-12
Also published as: JPH0593742A; GB2252829B; US5579247A; GB9202341D0; GB2252829A; DE4203879A1; JP2554972B2

Description

Die vorliegende Erfindung betrifft einen Konverter, der ein Ein gangs-Meßsignal und ein Eingangs-Referenzsignal empfängt und ein Ausgangssignal abgibt, welches eine vorgegebene mathematische Funktion des Eingangs-Meßsignals und des Eingangs-Referenz signals ist.

Die Erfindung betrifft ferner ein Verfahren zur Umwandlung eines Meßsignals und eines Eingangs-Referenzsignals in ein Ausgangs signal, wobei das Ausgangssignal proportional zu dem Meßsignal und umgekehrt proportional zu dem Eingangs-Referenzsignal ist.

Solche Konverter werden vorzugsweise in Verbindung mit Gleich spannungs-Meßsystemen verwendet. Diese sind oft als Wheatsto ne'sche Brücke geschaltet, wobei ein Widerstandselement der Brücke ein Meßwandler ist, beispielsweise ein Dehnungsmeßstrei fen. Damit lassen sich beispielsweise Gewicht, Druck, Temperatur sowie andere mechanische Parameter messen. Das System wird durch Anlegen einer Gleichspannung mit Energie versorgt, und die Span nung über der Brücke stellt eine Referenzspannung für den Kon verter dar. Die über den anderen beiden Anschlußpunkten der Brücke erzeugte Spannung stellt die Meßspannung dar. Der Konver ter gibt dann ein Ausgangssignal ab, welches proportional zum Eingangs-Meßsignal und umgekehrt proportional zur Referenzspan nung ist.

Bei vielen Meßsystemen ist der Meßwandler in einiger Entfernung von dem Konverter angeordnet, oftmals in einer Entfernung von über 100 m. Jede Einstreuung von Interferenzen, beispielsweise von Versorgungsleitungs-Interferenzen, Hochfrequenz-Einstrahlun gen und anderen Arten elektromagnetischer Störungen, verfälschen die Messung erheblich oder machen diese sogar unmöglich.

Bekannt ist die Verwendung von Abschirmungen, wie durch Koaxial- Kabel, paarweiser Verdrillung (twisted-wire pairs) und/oder ana logen Filtern, um diese Interferenzen zu unterdrücken. Während diese Vorkehrungen für die meisten herkömmlichen Systeme durch aus wirksam sind, stellt sich mit dem Aufkommen von Systemen hö herer Meßgenauigkeit (beispielsweise 16-Bit-Digitalsysteme) die Forderung nach einer besseren Methode zur Verringerung bzw. zur Unterdrückung elektromagnetischer Interferenzen bzw. Störungen.

Die Patentschrift US 4 943 807 beschreibt die Kalibrierung eines Analog/Digital-Wandlers unter Verwendung von digitalen Kali brierparametern, die in einem Speicher abgespeichert und wieder ausgelesen werden, um ein digitales Ausgangssignal gemäß einem bestimmten Kompensationsalgorithmus zu kompensieren, so daß der digitale Wert des Ausgangssignals dem korrespondierenden Wert eines vorgegebenen analogen Eingangssignals gleichgemacht wird. Hierbei wird der Offset-kompensierte Wert mit einem bestimmten erwarteten Ergebnis verglichen, und es wird ein Verstärkungsfak tor bestimmt. Der digitale Verstärkungsfaktor wird mittels suk zessiver Approximation bestimmt und anschließend in einem RAM- Speicher abgespeichert. Die abgespeicherten Werte werden dazu benutzt, eine Offset-Verschiebung des digitalen Ausgangssignals um den Offset-Wert zu bewirken und den Offset-Kompensationswert mit dem Verstärkungsfaktor zu multiplizieren, um schließlich ei nen kompensierten digitalen Ausgangswert zu erhalten. Die abge speicherten Parameter dienen dazu, einen Vergleich sowohl des Offsets als auch der Verstärkung vor Ausgabe des digitalen Werts durchzuführen.

Der in der erwähnten US 4 943 807 beschriebene Kalibrierschalt kreis wird dazu benutzt, um die digitalen Ausgangswerte dazu zu bringen, daß sie den idealen linearen Verlauf haben. Hierbei entsprechen die digitalen Ausgangswerte 1 : 1 den analogen Ein gangswerten. Die digitalen Ausgangswerte werden so korrigiert, daß sie identisch den analogen Eingangswerten durch den Kali brierschaltkreis werden, welcher die Kalibrierparameter be stimmt. Später, während des normalen Betriebs, werden die zuvor abgespeicherten Kalibrierparameter aus dem Speicher wieder aus gelesen und als Korrekturfaktoren für das digitale Ausgangs signal benutzt.

Bei dem Konverter gemäß US 4 943 807 erfolgt keine Eliminierung zeitvarianter Interferenz- und Störsignale, wie sie beispiels weise von externen Quellen wie Wechselspannungsleitungen, Hoch frequenzfeldern oder Entladungsleuchten herrühren, und die mit hochempfindlichen Spannungsmeßschaltkreisen interferieren kön nen. Der beschriebene Kalibrierschaltkreis korrigiert nur Gleichspannungs-Offsetfehler und Verstärkungsfehler, die von in ternen Gleichspannungsdrift-Problemen herrühren, ferner interne Störsignale, die von Schaltvorgängen verursacht werden, sowie Quantisierungsrauschen. Alle diese, von intern erzeugten Stör signalen verursachten Effekte erzeugen Offset- und Verstärkungs fehler. Diese internen Störsignale werden im wesentlichen durch digitale Dezimierungsfilter unterdrückt. Es bleibt ein geringer Rest an Störgeräuschen übrig. Der Kalibrierschaltkreis führt ei ne Korrektur dieser Rest-Störsignale durch, in dem er zuvor be stimmte, abgespeicherte Kompensationswerte benutzt.

Gemäß der vorliegenden Erfindung wird die geforderte Störfrei heit durch einen Konverter mit den kennzeichnenden Merkmalen des Patentanspruchs 1 bzw. ein Verfahren mit den im Anspruch 12 an gegebenen Verfahrensschritten erreicht.

Der erfindungsgemäße Konverter empfängt ein analoges Eingangs- Meßsignal und eine analoges Eingangs-Referenzsignal und gibt ein digitales Ausgangssignal ab, welches eine vorgegebene mathemati sche Funktion des Eingangs-Meßsignals und des Eingangs-Referenz signals ist. Es wird ein Analog/Digital-Wandler benutzt, um das analoge Eingangs-Meßsignal in ein digitales Meßsignal umzuwan deln, wobei ein Konvertier-Referenzsignal benutzt wird, das un abhängig sowohl von dem analogen Eingangs-Meßsignal wie dem ana logen Eingangs-Referenzsignal ist. Der A/D-Wandler konvertiert also das analoge Eingangs-Referenzsignal in ein digitales Refe renzsignal unter Benutzung des Konvertier-Referenzsignals. Das digitale Meßsignal wird über ein digitales Filter eingegeben, um hochfrequente Störsignale zu unterdrücken. Das gefilterte digi tale Meßsignal und das gefilterte digitale Referenzsignal werden anschließend in einem Digitalprozessor gemäß einem vorgegebenen mathematischen Algorithmus miteinander verknüpft. Bevorzugt han delt es sich hierbei um eine Division, bei welcher das gefilter te digitale Abtastsignal dividiert wird durch das gefilterte di gitale Referenzsignal.

Eingangsseitig in den Abtastschaltkreis und den Referenzsignal- Schaltkreis eingestreute Störsignale werden virtuell eliminiert, weil das externe Meßsignal und das externe Referenzsignal unab hängig voneinander in digitale Signale umgewandelt und dann je weils separat gefiltert werden, bevor die Division ausgeführt wird. Es gibt somit keine Intermodulationsstörungen, die von der Analog/Digital-Wandlung herrühren, da das interne Referenzsignal nicht durch Interferenzstörungen verfälscht wird.

Anders als bei dem kalibrierten Konverter gemäß US 4 943 807 verwendet der erfindungsgemäße Konverter ein sowohl von dem ana logen Meßsignal als auch dem analogen Referenzsignal unabhängi ges Konvertier-Referenzsignal.

Ein Ausführungsbeispiel des erfindungsgemäßen Konverters und das erfindungsgemäße Verfahren werden nachstehend anhand der beige fügten Zeichnungen näher erläutert. Es zeigen:

Fig. 1 das Schaltschema eines Meßsystems mit einem Quotienten-Konverter;

Fig. 2 das Blockschaltbild des Quotienten-Konver ters von Fig. 2;

Fig. 3 das Blockschaltbild des Quotienten-Konver ters im Detail;

Fig. 4 den Frequenzgang des Digitalfilters von Fig. 3;

Fig. 5 das Blockschaltbild der Delta-Sigma-Modula toren von Fig. 3;

Fig. 6A, 6B Ersatzschaltbilder des Delta-Sigma-Modula tors von Fig. 5;

Fig. 7 ein Zeitdiagramm der Schalter von Fig. 6A, 6B;

Fig. 8 das Ersatzschaltbild einer alternativen Ausführung des Delta-Sigma-Modulators von Fig. 3;

Fig. 9 das Blockschaltbild einer alternativen Aus führung des Quotienten-Konverters von Fig. 1.

Aus Gründen der besseren Verständlichkeit sind gleiche Bezugs ziffern in den einzelnen Abbildungen wiederholt verwendet, um korrespondierende Merkmale zu kennzeichnen. Die in Fig. 7 dar gestellten Zeitsignale sind nicht maßstabsgetreu, um die Zeit verhältnisse besser sichtbar zu machen.

Bei bekannten Systemen, in denen das Meßsignal durch das Re ferenzsignal direkt dividiert wird, um das Ausgangssignal zu erhalten, erzeugt jede in das Meßsignal und das Referenzsig nal eingekoppelte Störung einen Gleichspannungsfehler im Aus gangssignal. Dies kann mathematisch hergeleitet werden, indem man das Meßsignal als die Summe aus einer Konstanten plus einem sinusförmigen Signal darstellt:

V_SEN = V_S + b cos(2π60t) (1)

und das Referenzsignal als zweite Konstante plus das gleiche sinusförmige Signal:

V_REF = V_R + b cos(2π60t) (2)

Bei der aus dem Stand der Technik bekannten Konvertierung mit Quotientenbildung wird ein Gleichspannungs-Ausgangssignal COUT gebildet aus:

Der Gleichspannungs-Fehler beträgt somit:

In gleicher Weise kann auch gezeigt werden, daß ein Gleich spannungs-Fehler auftritt, wenn die Störung allein in das Re ferenzsignal eingekoppelt wird. Wird jedoch die Umwandlung ge mäß der vorliegenden Erfindung durchgeführt, ist die Empfind lichkeit des Quotienten-Konverters gegenüber der Aufnahme von Interferenzstörungen, Hochfrequenz-Störsignalen und anderen Arten von elektromagnetischen Störungen scheinbar eliminiert, weil das externe Meßsignal und das externe Referenzsignal jeweils separat in digitale Signale umgewandelt und an schließend jeweils für sich gefiltert werden, und zwar vor der Durchführung der Division. Anders ausgedrückt: Es gibt hier keine Quellen für Intermodulations-Verzerrungen inner halb der Analog/Digital-Wandlung, da das interne Referenz signal nicht durch in die Meßleitung und die Leitung für die externe Referenz eingekoppelte Störsignale verfälscht wird.

In Fig. 1 ist ein System 10 zur Verhältnis- oder Quotienten messung im Blockschaltbild dargestellt; dieses umfaßt einen Quotienten-Konverter 12. Das System 10 umfaßt ferner eine Lastzelle 14, die hier als Wheatstone'sche Brücke mit vier Widerständen R1, R2, R3 und R4 ausgebildet ist. Die Lastzel le 14 wird durch Anlegen einer Gleichspannung zwischen VREF+ und VREF- über der Lastzelle 14 mit Energie versorgt. VREF+ und VREF- liegen gleichzeitig an zwei Eingängen des Quotien ten-Konverters 12, bezeichnet mit VREF+(EXT) bzw. VREF-(EXT). Von den zwei internen Abgriffen der Lastzelle 14 wird eine Differenz-Meßspannung erzeugt und an die Eingänge des Quo tienten-Konverters gelegt; hier bezeichnet mit AIN+ und AIN-. Der Quotienten-Konverter 12 liefert ein Ausgangssignal COUT, das proportional zu der an den Eingängen AIN+ und AIN- er scheinenden Differenz-Meßspannung ist und umgekehrt propor tional zu den an VREF + (EXT) und VREF - (EXT) erscheinenden Eingangs-Referenzsignalen.

Fig. 2 enthält das Blockschaltbild des Quotienten-Konver ters 17, welcher für den Quotienten-Konverter 12 in Fig. 1 benutzt wird. Dieser Typ von Konverterschaltkreis 17 enthält einen ersten Analog/Digital-Wandler 18, an dessen Eingang das Eingangs-Meßsignal AIN anliegt. Obwohl das Eingangssignal AIN hier als Einzelanschluß-Eingang dargestellt ist, sollte dies so verstanden werden, daß es das Differenz-Signal AIN+ und AIN- gemäß Fig. 1 repräsentiert. Ebenfalls dargestellt als Eingang zum Analog/Digital-Wandler 18 ist ein internes Refe renzsignal VREF(INT). Das Ausgangssignal des ersten Analog/ Digital-Wandlers 18 auf der Leitung 20 ist mit dem Eingang eines ersten Digitalfilters 22 verbunden. Der Ausgang des ersten Digitalfilters 22 ist mit einem Eingang eines digi talen Prozessorschaltkreises 24 verbunden, und das Ausgangs signal des digitalen Prozessorschaltkreises 24 bildet den Ausgang COUT auf der Leitung 16.

Gemäß Fig. 2 ist ein zweiter Analog/Digital-Wandler 26 vor gesehen, welcher VREF(EXT) als Eingangssignal aufnimmt. Ob wohl hier das Eingangssignal VREF(EXT) als Einzeleingang dargestellt ist, sollte klar sein, daß es die Differenzsig nale VREF+(EXT) und VREF-(EXT) gemäß Fig. 1 repräsentiert. Der Analog/Digital-Wandler 26 hat ferner einen zweiten Ein gang, an dem VREF(INT) anliegt. Das Ausgangssignal des zwei ten Analog/Digital-Wandlers 26 auf der Leitung 28 wird auf den Eingang eines zweiten Digitalfilters 28 gegeben. Der Ausgang des Digitalfilters 28 stellt einen zweiten Eingang für den digitalen Prozessorschaltkreis 24 dar.

Während des Betriebs wird das Meß-Eingangssignal AIN in ein digitales Signal in dem Analog/Digital-Wandler 18 umgewan delt. Diese Konvertierung basiert auf der internen Refe renzspannung VREF(INT). Das digitalisierte Meßsignal wird dann im Digitalfilter 22 gefiltert, bei dem es sich um einen beliebigen Typ von digitalem Filter handeln kann, also bei spielsweise um ein Tiefpaß-, Bandpaß- oder Hochpaßfilter oder auch eine Bandsperre. In gleicher Weise wird das externe Re ferenzsignal VREF(EXT) in ein digitales Signal in dem Analog/ Digital-Wandler 26 umgewandelt, wobei die interne Referenz spannung VREF(INT) als Referenz für die Umwandlung dient.

Das digitalisierte Referenzsignal wird in dem Digitalfil ter 30 gefiltert, bei welchem es sich um einen beliebigen Typ von bekanntem Digitalfilter handeln kann, also beispielsweise um ein Tiefpaß-, Bandpaß- oder Hochpaßfilter oder auch um eine Bandsperre. Die Filter 22 und 30 müssen nicht unbedingt vom selben Filtertyp sein; das heißt, daß das Digitalfil ter 22 ein Bandpaßfilter zur Ausfilterung von Störungen aus einem Wechselspannungs-Meßsignal sein kann, während das Digi talfilter 30 durchaus ein Tiefpaßfilter zur Ausfilterung von Störungen aus einem Gleichspannungs-Referenzsignal sein kann.

Das gefilterte digitale Meßsignal und das gefilterte digitale Referenzsignal werden in dem digitalen Prozessorschalt kreis 24 gemäß einem vorbestimmten Algorithmus miteinander kombiniert. Wenn der Konverterschaltkreis 17 als Quotienten- Konverter benutzt wird, dann handelt es sich bei dem vorbe stimmten Algorithmus des digitalen Prozessorschaltkreises 24 um eine Division, bei welcher das gefilterte digitale Meßsig nal durch das gefilterte digitale Referenzsignal dividiert wird. Es sind jedoch auch andere Algorithmen möglich, wie bei spielsweise Multiplikation (Demodulation) und Subtraktion.

Wenn die Quotienten-Konvertierfunktion des Quotienten-Konver ters 12 in Fig. 1 von einem Konverter des Typs des Konverter schaltkreises 17 ausgeführt wird, so kann beispielsweise der Ausgang des Analog/Digital-Wandlers 18 auf der Leitung 20 als Signal D₁ dargestellt werden, wobei gilt:

In gleicher Weise kann der Ausgang des Analog/Digital-Wand lers 26 auf der Leitung 28 dargestellt werden als D₂, mit:

Der Faktor x in der Gleichung (5) repräsentiert das Maß von VREF, welches das Meßsignal bildet und den Betrag der Un gleichheit der vier Widerstände in der Lastzelle 14 angibt. Diese Ausgangssignale werden in den Digitalfiltern 22 und 30 gefiltert. Die Digitalfilter 22 und 30 sind Tiefpaßfilter, welche die elektromagnetischen Interferenzen und Störgeräu sche in den Eingangs-Meßsignalen AIN und dem Eingangs-Refe renzsignal VREF(EXT) dämpfen. Der digitale Prozessorschalt kreis 24 führt dann die Operation der Division des gefilter ten Signals D₁ durch das gefilterte Signal D₂ aus, um COUT auf der Leitung 16 zu erhalten, welches gleich x ist. Das in terne Referenzsignal VREF(INT) muß nicht unbedingt ein exak tes Signal sein, da es bei dem Vorgang der Division heraus fällt.

Bei der in Fig. 3 dargestellten bevorzugten Ausführungsform des Quotienten-Konverters 12 von Fig. 1 sind die Analog/Digi tal-Wandler als Delta-Sigma-Modulatoren ausgeführt, und die Digitalfilter 22 und 30 sind kombiniert in einem einzigen Zeitmultiplex-Digitalfilter. Wie aus Fig. 3 hervorgeht, emp fängt ein erster Delta-Sigma-Modulator 32 AIN und VREF(INT) und gibt ein Ausgangssignal auf der Leitung 33 ab. Ein zwei ter Delta-Sigma-Modulator 34 nimmt VREF(EXT) und VREF(INT) auf und gibt ein Ausgangssignal auf der Leitung 35 ab. Die Ausgangssignale der Delta-Sigma-Modulatoren 32 und 34 werden in einem Zeitmultiplex-Digitalfilter 36 gefiltert, und die Ausgangssignale 23 und 31 von den Zeitmultiplex-Digitalfil tern werden in dem digitalen Dividier-Schaltkreis 37 durch einander dividiert.

Bei der in Fig. 3 dargestellten bevorzugten Ausführungsform ist das Zeitmultiplex-Digitalfilter 36 als Zeitmultiplex-Dezi mierungsfilter ausgeführt, dessen Filtercharakteristik in Fig. 4 dargestellt ist. Die Ausführungsform von Fig. 3 be nutzt zwei Delta-Sigma-Modulatoren und ein einziges Zeitmulti plex-Dezimierungsfilter, wobei das Dezimierungsfilter gleich zeitig auch die von den Digitalfiltern 22 und 30 in Fig. 2 ausgeführte Tiefpaß-Filterfunktion zur Verfügung stellt. Der Frequenzgang des Digitalfilters, wie er in Fig. 4 darge stellt ist, hat Nullstellen bei 50 Hz und 60 Hz und bei Viel fachen dieser Frequenzen, wodurch ein hoher Dämpfungsgrad für Wechselspannungsleitungs-Signale erreicht wird, wie sie häu fig auf den Eingangsleitungen von Quotienten-Konvertern vor kommen. Die Digitalfilter 22 und 30 erfordern keine Nullstel len bei 50 Hz und 60 Hz, wenn die Schaltkreise in einer elek trischen Umgebung eingesetzt werden, in der ausschließlich 50 Hz bzw. 60 Hz meßbare Störungen verursachen. Beispielsweise würden Nullstellen bei 60 Hz ausreichen, wenn der Schaltkreis ausschließlich innerhalb der Vereinigten Staaten von Amerika benutzt werden soll.

Die Erfindung kann auch in Wechselspannungs-Systemen einge setzt werden, in denen das Meßsignal und das externe Referenz signal Wechselspannungs-Signale anstelle von Gleichspannungs- Signalen sind. In diesen Systemen würden dann die Filter 22 und 30 Bandpaß-Filter sein, um tieffrequente und hochfrequen te Störsignale zu dämpfen, Hochpaß-Filter, um tieffrequente Störsignale zu dämpfen oder Bandsperren, um Störgeräusche bestimmter Frequenzen auszufiltern. Wird die vorliegende Er findung mit Wechselspannungs-Systemen benutzt, so liegt der Vorteil darin, daß jede in das Meßsignal und Referenz-Ein gangssignal eingekoppelte Störung Intermodulations-Fehler in herkömmlichen Quotienten-Konvertern erzeugt, die sowohl Wech selspannungs- als auch Gleichspannungs-Komponenten haben, und bei einwandfreiem Design der Bandpaß- bzw. Hochpaßfilter oder Bandsperren sämtliche Wechselspannungs- und Gleichspannungs fehler vermieden werden können. In Systemen, in denen das Meß signal eine Wechselspannung und das externe Referenzsignal eine Gleichspannung ist, kann ferner das Meßsignal-Filter 22 ein Bandpaß- bzw. Hochpaßfilter oder eine Bandsperre sein, während das Referenzsignal-Filter 30 ein Tiefpaßfilter sein würde. Die vorliegende Erfindung läßt also verschiedene Typen von Filtern für die Filter 22 und 30 zu, und verschiedene Kombinationen von Filtern für die Filter 22 und 30.

Fig. 5 zeigt ein Blockschaltbild der Delta-Sigma-Modulato ren 32 und 34 von Fig. 3. Aus Fig. 5 ist ersichtlich, daß das Eingangssignal AIN bzw. VREF(EXT) mit dem positiven Ein gang eines Addierers 38 verbunden ist. Der Ausgang des Addie rers 38 ist mit dem Eingang einer ersten Integrierstufe 40 verbunden, deren Ausgang mit dem positiven Eingang eines zweiten Addierers 32 verbunden ist. Der Ausgang des Addie rers 32 ist mit dem Eingang eines zweiten Integrators 44 verbunden, dessen Ausgang mit dem Eingang eines dritten Integrators 46 verbunden ist.

Der Ausgang des Integrators 46 ist mit dem Eingang eines Rückkopplungselements 48, das mit B bezeichnet ist, gekop pelt. Der Ausgang des Rückkopplungselements 48 ist mit dem negativen Eingang des Addierers 32 verbunden. Der Ausgang des Integrators 40 ist mit dem Eingang eines Mitkopplungsele ments 50, das mit A₁ gekennzeichnet ist, verbunden. Der Aus gang des Integrators 44 ist mit dem Eingang eines zweiten Mitkopplungselements 52, das mit A₂ gekennzeichnet ist, ver bunden. Der Ausgang des Integrators 46 ist mit dem Eingang eines dritten Mitkopplungselements 54, das mit A₃ gekenn zeichnet ist, verbunden. Die Ausgänge der drei Mitkopplungs elemente 50, 51 und 52 werden mittels eines Addierers 46 auf addiert, und der Ausgang des Addierers 46 ist mit dem positi ven Eingang eines Vergleichers 58 verbunden. Der negative Ein gang des Vergleichers 58 liegt hier beispielhaft an Masse. Der Ausgang des Vergleichers 58 bildet das Ausgangssignal DOUT auf Leitungen 33 und 35. Der Ausgang des Vergleichers 58 wird gleichzeitig dazu benutzt, einen Schalter 60 zu steuern, welcher zwischen der Anschaltung von VREF + (INT) und VREF - (INT) an den negativen Eingang des Addierers 38 auswählt.

Der in Fig. 5 gezeigte Delta-Sigma-Modulator 32, 34 ist ein Modulator dritter Ordnung, der nach den bekannten, für Delta- Sigma-Modulatoren geltenden Regeln arbeitet.

Die Fig. 6A und 6B enthalten Schaltschemata für den Delta- Sigma-Modulator 32, 34 von Fig. 5. Wie Fig. 6A zeigt, sind die Eingangssignale AIN+ und AIN- bzw. VREF + (EXT) und VREF - (EXT) überkreuz vor die ersten Kondensatorelemente geschal tet, um so die Unterdrückung des Schaltkreises am gemeinsamen Knotenpunkt zu verbessern. Diese sind kreuzgekoppelt mittels den in einem Block 62 dargestellten Schaltern. Die Operations verstärker 64, 66 und 68 bilden die aktiven Elemente der Inte gratoren 40, 44 und 46 von Fig. 5. Das Rückkopplungsele ment 48 in Fig. 5 ist in Fig. 6B ein Differenz-Rückkopp lungselement, dargestellt als Elemente 48' und 48''. In glei cher Weise sind die Vorwärtselemente 50, 52 und 54 als Elemen te 50' und 50'', 52' und 52'' und 54' und 54'' in Fig. 6B dargestellt.

Bei einer bevorzugten Ausführung sind die Meßleitungen von der Lastzelle 14 mit einer Vorverstärkung durch einen (nicht dargestellten) Meßwertverstärker ausgerüstet; die mit Verstär kung versehenen Meßleitungen sind mit den Meßeingängen des Quotienten-Konverters 12 verbunden. Sowohl der Meßverstärker als auch der Operationsverstärker 64 sind chopperstabili siert, um deren Rauschunterdrückung zu verbessern, obwohl eine solche Chopperstabilisierung nicht unbedingt notwendig ist, um die vorliegende Erfindung auszuführen. Auch in dem Ausführungsbeispiel sind die Signale VREF+ und VREF- zu der Lastzelle 14 gepulst bzw. zerhackt, um eine zusätzliche Un empfindlichkeit des Systems gemäß Fig. 1 gegenüber Rauschen zu verbessern.

Fig. 7 enthält ein Zeitdiagramm der Schalter von Fig. 6A und Fig. 6B. Die Pfeile geben die Schaltfolge an den Phasen grenzen der Signale S1-S4 und SA-SD an. Das Signal FC ist das Chopper-Signal, welches die Eingangssignale und Ausgangssig nale des Operationsverstärkers 64 und des (nicht dargestell ten) Meßverstärkers zerhackt bzw. schaltet. Bei dem hier dar gestellten Ausführungsbeispiel wird die Lastzelle 64 synchron mit dem Operationsverstärker 64, jedoch mit wesentlich ge ringerer Frequenz, gepulst. Allerdings ist diese Pulsung der Lastzelle 14 nicht unbedingt notwendig, um die vorliegende Erfindung auszuführen. Das gepulste externe Meßsignal und das Referenzsignal von der Lastzelle 14 werden durch die Schalter gruppe 62 in dem Delta-Sigma-Modulator 34 von Fig. 3 demo duliert.

Vorzugsweise ist der Integrator 40 ein zeitdiskret arbeiten der Integrator, bei welchem der Operationsverstärker 64 mit der Abtastfrequenz gepulst (chopped) wird. Diese Möglichkeit, in einem zeitdiskret arbeitenden Schaltkreis mit der Abtast rate zu pulsen, ergibt sich aus den Zeitsignalen S1-S4, die das Eingangssignal zweifach mit einer Abtastrate abtasten, welche doppelt so hoch ist wie die Abtastrate des Modulators. Dieser Schaltkreis nützt die Vorteile der Flacker- und Tief frequenzstörungs-Unterdrückung eines chopperstabilisierten Verstärkers ohne die Einführung von Tönen oder die Vorschal tung eines zeitkontinuierlichen Integrators vor den zeitdis kreten Integrator erforderlich zu machen.

Vorzugsweise ist der Quotienten-Konverter (einschließlich des Meßverstärkers) auf einem einzigen integrierten Schaltkreis (IC) hergestellt.

In Fig. 8 ist eine alternative Ausführung für die Delta- Sigma-Wandler 32 und 34 von Fig. 3 dargestellt. Wie in Fig. 8 gezeigt, arbeiten die beiden Delta-Sigma-Modulatoren im Zeitmultiplex, um die Anzahl der Bauelemente innerhalb des integrierten Schaltkreises, der den Quotienten-Konverter ent hält, zu reduzieren. Alternative Abtastwerte der Modulator- Zustandsvariablen für AIN und VREF(EXT) sind an den mit CA und CR bezeichneten Kondensatoren gespeichert.

Obwohl das Blockschaltbild in Fig. 8 einen Delta-Sigma-Modu lator erster Ordnung darstellt, können auch Delta-Sigma-Modu latoren höherer Ordnung gleichfalls im Zeitmultiplex betrie ben werden.

Fig. 9 zeigt das Blockschaltbild einer alternativen Ausfüh rungsform des erfindungsgemäßen Quotienten-Konverterschalt kreises. Der Konverter-Schaltkreis 17 hat einen Meßeingang AIN und einen Referenzeingang VREF(EXT) sowie einen dritten Eingang VMOD. Bei dieser Ausführung kommen das Meß-Eingangs signal AIN und das Referenz-Eingangssignal VREF(EXT) von der Lastzelle 14 von Fig. 1; das dritte Eingangssignal VMOD ist das Signal, das dazu benutzt wird, die Referenzspannung VREF+ und VREF- (vergleiche Fig. 1) zu modulieren bzw. zu pulsen. Dieses dritte Signal VMOD kann als zweites Meßsignal bzw. als zweites Referenzsignal angesehen werden.

Wie aus Fig. 9 hervorgeht, liegt das Signal AIN an einem Ein gang eines ersten Analog/Digital-Wandlers 70 an, während der andere Eingang des Analog/Digital-Wandlers 70 mit einem inter nen Referenzsignal VREF(INT) verbunden ist. Das Signal VMOD liegt an einem Eingang eines zweiten Analog/Digital-Wand lers 72 an, während an dessem anderen Eingang das interne Referenzsignal VREF(INT) anliegt. Das Signal VREF(EXT) liegt an einem Eingang eines dritten Analog/Digital-Wandlers 74, dessen anderer Eingang an das interne Referenzsignal VREF(INT) geschaltet ist. Die Ausgänge der drei Analog/Digi tal-Wandler 70, 72 und 74 sind jeweils mit den Eingängen der drei Digitalfilter 76, 78 und 80 verbunden. Die Ausgänge der drei Digitalfilter sind mit dem Eingang eines digitalen Pro zessorschaltkreises 74 verbunden.

Genauer betrachtet werden die Ausgangssignale der Digital filter 76 und 78 in einem digitalen Multiplizier-Schalt kreis 82 miteinander multipliziert. Somit werden also die Ausgänge der Digitalfilter 78 und 80 in einem digitalen Multiplizier-Schaltkreis 84 miteinander multipliziert. Die Ausgänge der digitalen Multiplizier-Schaltkreise 82 und 84 sind mit den Eingängen der Digitalfilter 86 und 88 jeweils verbunden. Die Ausgänge der Digitalfilter 86 und 88 werden in dem digitalen Dividier-Schaltkreis 37 digital verarbeitet, um das Ausgangssignal COUT von dem digitalen Dividier-Schalt kreis 37 zu erhalten, welches dann das Ausgangssignal des Quotienten-Konverterschaltkreises 17 darstellt.

Bei der hier dargestellten bevorzugten Ausführungsform der Erfindung wird die Demodulation des gepulsten Meßsignals AIN und des gepulsten Referenzsignals VREF(EXT) in analoger Weise ausgeführt, nämlich durch Umsteuern bestimmter Schalter in Synchronisation mit der Modulation bzw. Pulsen der an die Lastzelle 14 angelegten Referenzspannung. Bei der Ausführungs form von Fig. 9 wird diese Demodulation digital ausgeführt. Das bedeutet, daß das Signal VMOD digitalisiert und an schließend bandpaßgefiltert wird, und zwar jeweils in dem Analog/Digital-Wandler 72 und dem Digitalfilter 78. In glei cher Weise werden das Eingangssignal AIN und die Eingangssig nale VREF(EXT) in den Analog/Digital-Wandlern 70 und 74, bzw. den Digitalfiltern 76 und 78 in digitale Signale umgewandelt und anschließend bandpaßgefiltert.

Die Ausgangssignale der Digitalfilter 76 und 78 werden mit einander multipliziert bzw. demoduliert in dem digitalen Multiplizier-Schaltkreis 82, um so eine dem Digitalfilter 86 zugeleitete Gleichspannung zu erhalten. In gleicher Weise werden die Ausgangssignale von den Digitalfiltern 78 und 80 in dem digitalen Multiplizier-Schaltkreis 84 miteinander mul tipliziert bzw. demoduliert, um eine dem Digitalfilter 88 zugeleitete Gleichspannung zu erhalten. Die Digitalfilter 86 und 88 sind Tiefpaßfilter, um Rauschen und Oberfrequenz- Kreuzmodulationssignale zu unterdrücken. Das Ausgangssignal des Digitalfilters 86 wird durch das Ausgangssignal des Digi talfilters 88 in dem digitalen Dividierschaltkreis 87 divi diert, um so das Gleichspannungs-Ausgangssignal COUT zu erhal ten.

Obwohl der Schaltkreis von Fig. 9 eine dritte Analog/Digi tal-Wandlung verlangt, welche mittels eines zusätzlichen separaten Wandlers oder als Teil eines Multiplex-Konverters durchgeführt werden kann, hat dieser Schaltkreis den Vorteil, daß er jede Art von VMOD-Signal demoduliert, gleich ob es ein gepulstes Signal oder ein sinusförmiges Signal ist.

Claims

1. Konverter, der ein Eingangs-Meßsignal und ein Eingangs-Refe renzsignal empfängt und ein Ausgangssignal abgibt, welches eine vorgegebene mathematische Funktion des Eingangs-Meßsignals und des Eingangs-Referenzsignals ist, gekennzeichnet durch

1. - eine Analog/Digital-Wandlereinheit, die das Eingangs-Meßsignal empfängt und unter Benutzung eines von dem Meßsignal und dem Eingangs-Referenzsignal unabhängigen internen Referenzsignals in ein digitales Meßsignal umwandelt, und die das Eingangs-Re ferenzsignal empfängt und es in ein digitales Referenzsignal unter Verwendung des internen Referenzsignals umwandelt;
2. - wenigstens eine, an die Analog/Digital-Wandlereinheit ange schlossene Digitalfiltereinheit, welche das digitale Meßsignal filtert, um ein gefiltertes digitales Meßsignal zu erhalten, und welche das digitale Referenzsignal filtert, um ein gefil tertes digitales Referenzsignal zu erhalten;
3. - einen an die Digitalfiltereinheit angeschlossenen Prozessor Schaltkreis (24), welcher das gefilterte digitale Meßsignal und das gefilterte digitale Referenzsignal gemäß der vorgege benen mathematischen Funktion miteinander verknüpft, um das Ausgangssignal zu erhalten.

2. Konverter nach Anspruch 1, dadurch gekennzeich net, daß die Analog/Digital-Wandlereinheit umfaßt:

1. - einen ersten Analog/Digital-Wandler (18), der das Eingangs- Meßsignal empfängt und es unter Verwendung des unabhängigen internen Referenzsignals in ein digitales Meßsignal umwandelt; und
2. - einen zweiten Analog-Digital-Wandler (26), der das Eingangs- Referenzsignal empfängt und dieses unter Verwendung des unab hängigen internen Referenzsignals in ein digitales Referenz signal umwandelt.

3. Konverter nach Anspruch 1, dadurch gekennzeich net, daß die Analog/Digital-Wandlereinheit im Zeitmultiplex arbeitet, wobei sie während eines ersten Zeitintervalls das Ein gangs-Meßsignal empfängt und es in ein digitales Meßsignal um wandet und während eines zweiten Zeitintervalls das Eingangs-Re ferenzsignal empfängt und dieses in ein digitales Referenzsignal umwandelt.

4. Konverter nach einem der Ansprüche 1 bis 3, dadurch ge kennzeichnet, daß die Digitalfiltereinheit umfaßt:

1. - ein an den ersten Analog/Digital-Wandler (18) angeschlossenes erstes Digitalfilter (22), welches das digitale Meßsignal fil tert, um ein gefiltertes digitales Meßsignal zu erhalten; und
2. - ein an den zweiten Analog/Digital-Wandler (26) angeschlossenes zweites Digitalfilter (30), welches das digitale Referenz signal filtert, um ein gefiltertes digitales Referenzsignal zu erhalten.

5. Konverter nach einem der Ansprüche 1 bis 3, dadurch ge kennzeichnet, daß die Digitalfiltereinheit ein an die Analog/Digital-Wandlereinheit angeschlossenes, im Zeitmulti plex arbeitendes Digitalfilter (36) umfaßt, welches das digitale Meßsignal filtert, um ein gefiltertes digitales Meßsignal zu er halten, und welches das digitale Referenzsignal filtert, um ein gefiltertes digitales Referenzsignal zu erhalten.

6. Konverter nach einem der Ansprüche 1 bis 5, dadurch ge kennzeichnet, daß der digitale Prozessor-Schalt kreis einen an die Digitalfiltereinheit (36) angeschlossenen Di vidierschaltkreis (37) umfaßt, welcher das gefilterte digitale Meßsignal durch das gefilterte digitale Referenzsignal divi diert, um das Ausgangssignal zu erhalten.

7. Konverter nach einem der Ansprüche 1 bis 6, dadurch ge kennzeichnet, daß die Analog/Digital-Wandlerein heit ein unabhängiges internes Referenzsignal für die Konvertie rung des Eingangs-Meßsignals in ein digitales Meßsignal bzw. des Eingangs-Referenzsignals in ein digitales Referenzsignal be nutzt.

8. Konverter nach einem der Ansprüche 1 bis 7, dadurch ge kennzeichnet, daß die Analog/Digital-Wandlerein heit wenigstens einen Delta-Sigma-Modulator (32, 34) enthält.

9. Konverter nach einem der Ansprüche 1 bis 8, dadurch ge kennzeichnet, daß die Digitalfiltereinheit wenig stens ein Dezimier-Filter enthält.

10. Konverter nach einem der Ansprüche 4 bis 9, dadurch ge kennzeichnet, daß die Digitalfilter (22, 30; 36) ein Tiefpaßfilter, ein Bandpaßfilter, ein Hochpaßfilter oder ei ne Bandsperre ist.

11. Konverter nach Anspruch 1 zur Aufnahme eines Eingangs-Meß signals und eines Eingangs-Referenzsignals von einem Quotienten- Meßsystem und zur Erzeugung eines Ausgangssignals, welches pro portional zu dem Eingangs-Meßsignal und umgekehrt proportional zu dem Eingangs-Referenzsignal ist, gekennzeich net durch

1. - einen ersten Analog/Digital-Wandler (18, 32), der das Ein gangs-Meßsignal aufnimmt und es in ein digitales Meßsignal um wandelt, das auf einem internen Referenzsignal beruht;
2. - einen zweiten Analog/Digital-Wandler (26, 34), der das Ein gangs-Referenzsignal aufnimmt und es in ein digitales Refe renzsignal umwandelt, das auf dem internen Referenzsignal be ruht;
3. - ein erstes, an den ersten Analog/Digital-Wandler (18, 32) an geschlossenes Tiefpaßfilter (22) zum Filtern des digitalen Meßsignals, um ein gefiltertes digitales Meßsignal zu erhal ten;
4. - ein zweites, an den zweiten Analog/Digital-Wandler (26, 34) angeschlossenes digitales Tiefpaßfilter (30) zum Filtern des digitalen Referenzsignals, um ein gefiltertes digitales Refe renzsignal zu erhalten; und
5. - einen an das erste (22) und das zweite (30) Tiefpaßfilter an geschlossener Dividier-Schaltkreis (24, 37) zum Dividieren des gefilterten digitalen Meßsignals durch das gefilterte digitale Referenzsignal, um das Ausgangssignal zu erhalten.

12. Verfahren zur Umwandlung eines Meßsignals und eines Ein gangs-Referenzsignals in ein Ausgangssignals, wobei das Aus gangssignal proportional zu dem Meßsignal und umgekehrt propor tional zu dem Eingangs-Referenzsignal ist, gekenn zeichnet durch folgende Verfahrensschritte:

1. - Umwandeln des Meßsignals in ein digitales Meßsignal unter Be nutzung eines internen Referenzsignals, das von dem Meßsignal und von dem externen Referenzsignal unabhängig ist;
2. - Umwandeln des Eingangs-Referenzsignals in ein digitales Refe renzsignal unter Verwendung des internen Referenzsignals;
3. - Filtern des digitalen Meßsignals, um ein gefiltertes digitales Meßsignal zu erhalten;
4. - Filtern des digitalen Referenzsignals, um ein gefiltertes di gitales Referenzsignal zu erhalten; und
5. - Dividieren des gefilterten digitalen Meßsignals durch das ge filterte digitale Referenzsignal, um das Ausgangssignal zu er halten.

13. Verfahren nach Anspruch 12, dadurch gekenn zeichnet, daß

1. - der Schritt der Umwandlung des Meßsignals in ein digitales Meßsignal unter Verwendung eines unabhängigen internen Refe renzsignals als Referenz durchgeführt wird; und
2. - der Schritt der Umwandlung des Eingangs-Referenzsignals in ein digitales Referenzsignal unter Verwendung des internen Re ferenzsignals als Referenz durchgeführt wird.

14. Verfahren nach Anspruch 12 oder Anspruch 13, dadurch ge kennzeichnet, daß die Verfahrensschritte der Um wandlung des Meßsignals in ein digitales Meßsignal und der Um wandlung des Eingangs-Referenzsignals in ein digitales Referenz signal jeweils durch Delta-Sigma-Modulation des Meßsignals bzw. Referenzsignals durchgeführt wird.

15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß der Verfahrensschritt der Filterung des digitalen Meßsignals mittels eines Tiefpaßfilters, eines Bandpaßfilters, eines Hochpaßfilters oder einer Bandsperre erfolgt.

16. Verfahren nach Anspruch 12, gekennzeichnet durch die Verfahrensschritte:

1. - Umwandeln des Meßsignals in ein digitales Signal auf der Basis eines internen Referenzsignals, das von dem Meßsignal und von dem Eingangs-Referenzsignal unabhängig ist;
2. - Umwandeln des Eingangs-Referenzsignals in ein digitales Signal auf der Basis des internen Referenzsignals;
3. - Filtern des digitalen Meßsignals durch ein digitales Tiefpaß filter, um ein gefiltertes digitales Meßsignal zu erhalten;
4. - Filtern des digitalen Referenzsignals durch ein digitales Tiefpaßfilter, um ein gefiltertes digitales Referenzsignal zu erhalten; und
5. - Dividieren des gefilterten digitalen Meßsignals durch das ge filterte digitale Referenzsignal, um ein einziges Ausgangs signal zu erhalten, welches proportional zu dem Meßsignal und umgekehrt proportional zu dem Eingangs-Referenzsignal ist.