DE4134547C2 - Isolationsstruktur für eine integrierte Halbleiterschaltung und Verfahren zur Herstellung derselben - Google Patents

Isolationsstruktur für eine integrierte Halbleiterschaltung und Verfahren zur Herstellung derselben

Info

Publication number
DE4134547C2
DE4134547C2 DE19914134547 DE4134547A DE4134547C2 DE 4134547 C2 DE4134547 C2 DE 4134547C2 DE 19914134547 DE19914134547 DE 19914134547 DE 4134547 A DE4134547 A DE 4134547A DE 4134547 C2 DE4134547 C2 DE 4134547C2
Authority
DE
Germany
Prior art keywords
film
regions
impurity
semiconductor element
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19914134547
Other languages
English (en)
Other versions
DE4134547A1 (de
Inventor
Hiroshi Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4134547A1 publication Critical patent/DE4134547A1/de
Application granted granted Critical
Publication of DE4134547C2 publication Critical patent/DE4134547C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft eine Isolationsstruktur für eine integrierte Halbleiterschaltung nach dem Oberbegriff des Patentanspruches 1 und ein Verfahren zur Herstellung einer derartigen Isolationsstruktur für eine integrierte Halbleiterschaltung.
Eine Isolationsstruktur für eine integrierte Halbleiterschaltung nach dem Oberbegriff des Patentanspruches 1 ist aus Leblanc, A.R.: One-Device-Storage Cell Method, IBM Technical Disclosure Bulletin, Band 16, Nr. 3, August 1973, Seiten 956 bis 957 bekannt. Bei dieser Isolationsstruktur werden die zweiten Störstellenbereiche durch Ionenimplantation gebildet, wobei die Ionen an der Stelle, an der Source/Drain-Bereiche zu bilden sind, in das Substrat eindringen. Diese zweiten Störstellenbereiche haben daher den Vorteil, daß sie nicht die Source/Drain-Bereiche beeinflussen. Auf der anderen Seite können sie aber auch nichts zur Isolation von Halbleiterbauelementen, insbesondere von Feldeffekttransistoren beitragen.
Die Fig. 3A-3F zeigen Querschnitte der Prozesse zur Bildung eines Isolierbereichs unter Verwendung herkömmlicher selektiver Oxidation.
Wie in Fig. 3A gezeigt ist, wird ein SiO2-Film 22 mit einer Dicke von etwa 50 nm durch thermische Oxidation auf einem Siliziumsubstrat 21 gebildet. Der SiO2-Film wird durch CVD (Chemical Vapour Deposition = chemische Dampfabscheidung) mit einem Si3N4-Film 23 bedeckt, der eine Dicke von etwa 300 nm aufweisen soll.
Wie in Fig. 3B dargestellt ist, wird auf dem Si3N4-Film 23 eine Photolackschicht gebildet. Dieser Photolackschicht wird ein Muster aufgeprägt, um das Photolackmuster 24 zu schaffen.
Wie in Fig. 3C gezeigt ist, wird der Si3N4-Film unter Verwendung des Photolackmusters 24 als Maske geätzt, um ein Si3N4-Muster 23a zu bilden. Anschließend werden das Si3N4-Filmmuster 23 und das Photo­ lackmuster 24 bei einer Ionenbestrahlung als Maske benutzt, um einen Störstellenbereich 26 in einer Oberflächenschicht des Siliziumsub­ strats 21 zu bilden. Ist das Substrat 21 vom p⁻-Leitfähigkeitstyp, so werden bei diesem Prozeß üblicherweise Borionen mit einer Dosisrate von 1·1013cm-2 bei einem Beschleunigungsspannungsbereich von 20 bis 30keV injiziert.
Wie in Fig. 3D dargestellt ist, wird das Photolackmuster 24 entfernt.
Wie in Fig. 3E gezeigt ist, wird das Siliziumsubstrat 21 unter Verwendung des Si3N4-Filmmusters 23a als Maske thermisch selektiv oxidiert, um einen Feldoxidfilm 22a mit einer Dicke von etwa 5000 Å zu schaffen. Bei diesem Prozeß wird Sauerstoff durch Diffusion auch lateral von einem Ende der Öffnung im Si3N4-Film 23a zugeführt, so daß ein Vogelschnabel 22b gebildet wird, der sich lateral ungefähr 0,3-0,5µm vom Feldoxidfilm 22a aus erstreckt. Während der selektiven Oxidation diffundiert der Störstellenbereich 26 nicht nur in Tiefen­ richtung, sondern auch in lateraler Richtung, wie das durch die Pfeile 27 dargestellt ist, um einen Kanalstopper 26a zu bilden, der sich lateral etwa 0,2µm unterhalb der Kante des Vogelschnabels 22b erstreckt.
Um die Aktivierung eines parasitären MOS-Transistors (Metall-Oxid- Halbleiter-Transistors) während der Bildung einer (nicht dargestellten) Leiterbahn auf dem Feldoxidfilm 22a zu verhindern, soll der Feldoxidfilm 22a eine möglichst große Dicke aufweisen. Der Feldoxidfilm 22a erhöht jedoch die Breite des Vogelschnabels 22b. In einem Halbleiter-IC mit einer Versorgungsspannung von 5 V wird der Feldoxidfilm 22a üblicherweise mit einer Dicke von etwa 5000 Å gebildet, um eine exzessive Erweiterung des Vogelschnabels 22b zu vermeiden und die Schwellenspannung des parasitären MOS-Transistors auf einen Wert von 10 V oder mehr einzustellen.
Wie in Fig. 3F gezeigt ist, wird das Si3N4-Filmmuster 23a entfernt. Anschließend werden Ionen unter Verwendung der Feldoxidfilme 22a und 22b als Maske injiziert, wie durch die Pfeile 28 dargestellt ist, um Source-/Drain-Bereiche 29 von z. B. dem FET (Feldeffekttransistor) zu schaffen.
Um die Aktivierung des parasitären MOS-Transistors zu verhindern, ist im Kanalstopper 26a eine hohe Störstellenkonzentration günstig. Eine exzessiv hohe Störstellenkonzentration im Kanalstopper 26a reduziert jedoch die Übergangsdurchbruchspannung der Source-/Drain- Bereiche 29, die mit dem Kanalstopper 26a in Kontakt stehen. Daher werden die Borionen 25 mit einer Dosisrate von etwa 1·1013cm-2 injiziert, wie unter Bezugnahme auf die Fig. 3C bereits beschrieben worden ist.
In Fig. 4A ist eine Draufsicht auf ein Beispiel eines Speicherzel­ lenfeldes gezeigt, das einen Feldoxidfilm enthält, der mittels der selektiven Oxidation gebildet worden ist. In der oberen Hälfte der Fig. 4A sind zur Vereinfachung keine Bitleitungen BL dargestellt. Fig. 4C zeigt einen vergrößerten Querschnitt entlang der Achse 4C-4C in Fig. 4A.
Wie aus den Fig. 4A und 4C ersichtlich ist, weist jeder langge­ streckte Halbleiterschaltkreis-Elementbereich 30 drei Source-/Drain- Bereiche 9 auf, die in seiner Längsrichtung angeordnet sind. Die drei Source-/Drain-Bereiche 9 bilden ein Paar von FETs, und der mittlere Source-/Drain-Bereich 9 wird von den zwei FETs gemeinsam benutzt und ist über ein Kontaktloch 31 mit der Bitleitung BL verbunden. Jeder FET wird durch eine entsprechende Wortleitung WL selektiv durchgeschaltet oder gesperrt.
In den Halbleiterelementbereichen 30, die vom Feldoxidfilm 22a umgeben sind, erstrecken sich die Vogelschnäbel 22b mit Breiten von etwa 0,3µm entlang von deren Rändern, wodurch die effektiven Breiten der Halbleiterelementbereiche 30 reduziert werden.
Nun wird Bezug auf die Fig. 4B genommen, die einen vergrößerten Querschnitt entlang der Achse 4B-4B der Fig. 4A darstellt. Auf dem Si-Substrat 21 ist der Feldoxidfilm 22a gebildet, und die Vogel­ schnäbel 22b mit einer Breite von etwa 0,3µm erstrecken sich in den Halbleiterelementbereich 30. Der Kanalstopper 26a, der im Si- Substrat gebildet ist und sich in Kontakt mit den Bodenflächen der SiO2-Filme 22a und 22b befindet, erstreckt sich in der Breite ungefähr 0,2µm unterhalb der Kante des Vogelschnabels 22b in den Halbleiterelementbereich 30 hinein. Zwischen den einander gegenüber­ liegenden Kanten der Vogelschnäbel 22b ist auf dem Si-Substrat 21 ein Gate-Isolierfilm 32 gebildet. Auf dem Gate-Isolierfilm 32 ist eine Wortleitung WL geschaffen.
Wie aus den Fig. 4A und 4B ersichtlich ist, wird der Halbleiterele­ mentbereich 30 nicht ganz mit dem Vogelschnabel 22b bedeckt, wenn der Halbleiterelementbereich 30 eine Breite von 1µm oder mehr aufweist, und der Kanalstopper 26a erstreckt sich nicht in die gesamte Fläche des Halbleiterelementbereichs 30. Das bedeutet, daß ein Bereich oder eine Fläche zum Bilden eines FET im Kanalstopper 26a und des Vogelschnabels 22a übrigbleibt, die sich vom Rand des Halbleiterelementbereichs 30 nach innen erstreckt, wenn der Halblei­ terelementbereich 30 eine Breite von 1 µm oder mehr besitzt.
Wird jedoch die Breite des Halbleiterelementbereichs 30 etwa 1 µm klein, so wird auch der effektive Bereich zum Bilden des FET schmaler, wodurch sich der Stromwert des FET reduziert und der Kontaktwiderstand des Kontaktlochs 31 ansteigt. Das führt zu einer Verschlechterung der Leistungsfähigkeit des Halbleiter-IC. Genauer gesagt tritt in einem kleinen FET mit einem Kanal von weniger als 1µm durch das Eindringen des Kanalstoppers 26a in die Source-/Drain- Bereiche ein sogenannter Kurzkanaleffekt auf, bei dem die Schwellen­ spannung schwankt.
Ferner streckt sich im Halbleiterelementbereich 30 mit einer Breite von weniger als 1 µm der Kanalstopper 26 über den Halbleiterelement­ bereich 30, wodurch die Bildung des FET schwierig wird. Wird die Breite des Halbleiterelementbereichs 30 auf weniger als 0,6 µm reduziert, so wird darüber hinaus der Halbleiterelementbereich 30 vollkommen mit dem Vogelschnabel 22b bedeckt, wodurch die Bildung des FET unmöglich ist.
In Fig. 5 ist die gleichzeitige Bildung einer Kanalstopperschicht und einer Durchgriff-Verhinderungsschicht durch Ionenimplantation mittels eines Feldoxidfilmmusters entsprechend dem Stand der Technik dargestellt. Beispielsweise werden Borionen 35 mit einer Beschleuni­ gungsenergie von 200 keV durch ein Feldoxidfilmmuster 22a, 22b mit einer Dicke von 5000 Å implantiert. Damit werden gleichzeitig eine Kanalstopperschicht 36a und eine Durchgriff-Verhinderungsschicht 36b gebildet.
Das Feldoxidfilmmuster weist jedoch einen Vogelschnabel 22b auf, dessen Dicke allmählich abnimmt. Damit wird zwischen der Kanalstop­ perschicht 36a und der Durchgriff-Verhinderungsschicht 36b eine Übergangsstörstellenschicht 36c gebildet. Während einer Wärmebehand­ lung in einer späteren Stufe kann sich die Übergangsstörstellen­ schicht 36c in unvorhersehbarer Weise durch Diffusion in den Halb­ leiterelementbereich ausbreiten, der dem Feldoxidfilm 22a, 22b benachbart ist.
Aus Wang, W.: Sidewall-Defined Self-Aligned Reach-Up Isolation, IBM Technical Disclosure Bulletin, Band 27, Nr. 3, August 1984, Seiten 1470 bis 1471 ist es noch bekannt, auf den Seitenwänden von Trennisolierfilmen, die zum Trennen von Halbleiterelementbereichen dienen, Seitenwandisolierfilme zur selbstjustierenden Erzeugung von Störstellenbereichen anzubringen.
Aus der EP 03 17 257 A2 ist es bekannt, eine durch Ionenimplantation erzeugte p⁺-Schicht unterhalb eines Feldeffekttransistors anzuordnen, die als Ladungsbarriereschicht für durch Alpha-Teilchen erzeugte Elektronen-Loch-Paare dient.
Schließlich ist es aus der US 46 44 386 bekannt, eine durch Ionenimplantation erzeugte p⁺-Schicht vorzusehen, die einen Durchgriff bei einem Feldeffekttransistor verhindert. Diese p⁺-Schicht ist unterhalb des Feldeffekttransistors angeordnet. Die Halbleiterbauelemente werden durch Trennisolierfilme mit sogenannten "Vogelschnäbeln" voneinander getrennt. Dabei verhindern die "Vogelschnäbel" eine weitergehende Miniaturisierung der Halbleitereinrichtung im Sub-Mikrometerbereich.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Isolationsstruktur für eine integrierte Halbleiterschaltung der eingangs beschriebenen Art vorzusehen, die eine weitergehende Miniaturisierung durch eine verbesserte Isolation der Halbleiterbauelemente voneinander ermöglicht. Es ist ebenfalls Aufgabe der Erfindung, ein Herstellungsverfahren für eine derartige Isolationsstruktur anzugeben.
Diese Aufgabe wird gelöst durch eine Isolationsstruktur für eine integrierte Halbleiterschaltung der eingangs beschriebenen Art, die durch die Merkmale des Patentanspruches 1 gekennzeichnet ist.
Bevorzugte Ausgestaltungen der Isolationsstruktur ergeben sich aus den zugehörigen Unteransprüchen.
Weiterhin wird die Aufgabe gelöst durch ein Verfahren zur Herstellung einer Isolationsstruktur für eine integrierte Halbleiterschaltung, das die Merkmale des Patentanspruches 9 aufweist. Bevorzugte Ausgestaltungen des Verfahrens ergeben sich aus den zugehörigen Unteransprüchen.
Da der Trennisolierfilm mit der im wesentlichen vertikalen Seiten­ wand in Übereinstimmung mit der Erfindung mittels Photolithographie gebildet wird, werden die Halbleiterelementbereiche präzise festgelegt. Da die Ionenimplantation durch den Trennisolierfilm hindurch den ersten Störstellenbereich bildet, der als Kanalstopper dient, können ferner die zweiten Störstellenbereiche, die als sogenannte Durchgriff-Verhinderungsschicht dienen, gleichzeitig geschaffen werden. Da der Seitenwand-Isolierfilm durch anisotropes Ätzen mit einer Breite von etwa 0,1µm oder weniger gebildet werden kann, läßt sich darüber hinaus die Breite des Halbleiterelementbe­ reiches reduzieren. Da die Störstellenschichten wie Source/Drain des FET durch Ionenimplantation gebildet werden, wobei nicht nur der Trennisolierfilm, sondern auch der Seitenwand-Isolierfilm als Maske benutzt werden, gibt es keine Überlappung zwischen dem Source /Drain-Bereich und dem Kanalstopper. Entsprechend verschlechtert der Kanalstopper die Eigenschaften des FET nicht.
Es folgt die Beschreibung eines Ausführungsbeispieles anhand der Figuren. Von den Figuren zeigen:
Fig. 1A-1F Querschnitte des Verfahrens zur Herstellung einer Isolationsstruktur nach einer Ausführungsform der Erfindung;
Fig. 2A eine schematische Draufsicht, die ein Speicherzellenfeld mit einer Isolationsstruktur nach der Erfindung darstellt;
Fig. 2B einen vergrößerten Querschnitt entlang der Achse 2B-2B in Fig. 2A;
Fig. 2C einen vergrößerten Querschnitt entlang der Achse 2C-2C in Fig. 2A;
Fig. 3A-3F Querschnitte der Verfahren zur Herstellung eines Feldoxidfilms nach dem Stand der Technik;
Fig. 4A eine schematische Draufsicht, die ein Speicherzellenfeld mit einem Feldoxidfilm nach dem Stand der Technik darstellt;
Fig. 4B einen vergrößerten Querschnitt entlang der Achse 4B-4B in Fig. 4A;
Fig. 4C einen vergrößerten Querschnitt entlang der Achse 4C-4C in Fig. 4A;
Fig. 5 einen Querschnitt, der die gleichzeitige Bildung einer Kanalstopperschicht und einer Durchgriff- Verhinderungsschicht durch Ionenimplantation nach dem Stand der Technik darstellt.
Wie in Fig. 1A gezeigt ist, wird z. B. durch CVD ein erster Trennfilm 2 (z. B. SiO2) mit einer Dicke von etwa 400 nm auf einem Halbleiter­ substrat 1 (z. B. Silizium) vom p⁻-Leitfähigkeitstyp abgeschieden. Auf den ersten Trennfilm 2 wird eine Photolackschicht 3 aufgebracht. Die Photolackschicht 3 wird Licht 4 ausgesetzt, das durch eine Photomaske hindurchtritt.
Wie in Fig. 1B dargestellt ist, wird durch Entwicklung der Photo­ lackschicht 3 ein Photolackmuster 3a gebildet. Das Photolackmuster 3a wird als Maske für eine anisotrope Ätzung des ersten Trennfilms 2 benutzt, wobei ein Trennisolierfilm 2a mit einer im wesentlichen vertikalen Wand gebildet wird.
Wie in Fig. 1c gezeigt ist, werden z. B. Borionen 5 mit einer Dosis­ rate im Bereich von 1·1012-1·1014cm-2 abhängig von der Breite des Trennisolierfilms 2a etc. und bevorzugt mit 1·1014cm-2 bei einer Beschleunigungsenergie im Bereich von 110-210keV und bevorzugter­ weise 160KeV implantiert. Ist die Beschleunigungsenergie zu klein, so können die Ionen nicht in den Trennisolierfilm 2a eindringen. Ist andererseits die Beschleunigungsenergie zu hoch, so wird die Stör­ stellenkonzentration unmittelbar unter dem Trennisolierfilm 2a nicht hoch. Nebenbei bemerkt können auch Aluminium- und Galliumionen anstelle der Borionen benutzt werden. Als Ergebnis der Ionenimplan­ tation werden ein erster Störstellenbereich 6, der eine Dicke von etwa 200 nm besitzt und als Kanalstopper unter dem Trennisolierfilm 2a dient, und zweite Störstellenbereiche 7, die voneinander durch den Trennisolierfilm 2a getrennt sind und eine Dicke von etwa 200 nm aufweisen, in einer Tiefe von ungefähr 400 nm von der Oberfläche des Halbleitersubstrats 1 entfernt gebildet. Die zweiten Störstellenbe­ reiche 7 sollen den Durchgriff der FETs, die in einem nachfolgenden Prozeß in den Halbleiterelementbereichen gebildet werden, verhindern.
Da in diesem Fall der Trennisolierfilm 2a eine gleichmäßige Dicke von etwa 400 nm und vertikale Seitenwände aufweist, wird keine uner­ wünschte Übergangsstörstellenschicht wie in Fig. 5 dargestellt gebildet, wie das aus Fig. 1C ersichtlich ist.
Wie in Fig. 1D gezeigt ist, wird z. B. durch CVD ein zweiter Trenn­ film 8 (z. B. SiO2) mit einer Dicke im Bereich von 100 nm bis 200 nm abgeschieden, um die Oberflächen des Trennisoliermusters 2a und des Halbleitersubstrats 1 zu bedecken. Der zweite Trennfilm 8 kann aus einem anderen Material als der Trennfilm 2a gebildet sein.
Wie in Fig. 1E dargestellt ist, wird mit dem zweiten Trennfilm 8 von oben ohne Maske ein anisotropes Ätzen ausgeführt. Damit bleibt ein Seitenwand-Isolierfilm 8a auf der vertikalen Seitenwand des Trenn­ films 2a übrig. Die Breite des Seitenwand-Isolierfilms 8a hängt von der Dicke des zweiten Trennfilms 8 ab, und damit kann der Seitenwand-Isolierfilm 8a mit einer kleinen Breite von etwa 0,1µm geschaffen werden. Somit läßt sich der Seitenwand-Isolierfilm 8a präzise mit geringerer Breite als beim herkömmlichen Vogelschnabel bilden.
Wie in Fig. 1F gezeigt ist, werden der Trennisolierfilm 2a und der Seitenwand-Isolierfilm 8a als Maske benutzt und es werden z. B. Arsenionen 9a mit einer Dosisrate von 5·1015cm-2 bei einer Energie von 50keV implantiert, um Source-/Drain-Bereiche 9 des FET zu bilden. Die so gebildeten Source-/Drain-Bereiche 9 sind vom Kanal­ stopperbereich 6 um die Distanz von etwa 0,1µm getrennt, die der Breite des Seitenwand-Isolierfilms 8a entspricht.
Damit wird der FET nicht durch das Eindringen des Kanalstopperbe­ reichs 6 in die Source-/Drain-Bereiche 9 nachteilig beeinflußt. Entsprechend kann die Dosis der Ionen im Kanalstopper 6 auf das Zehnfache der Dosis beim Stand der Technik erhöht werden, wie im Zusammenhang mit den Fig. 1C und 3F erwähnt wird. Es ist zu bemerken, daß die Dicke der Source-/Drain-Bereiche 9 durch die Beschleunigungsenergie der Ionen gesteuert werden kann und üblicherweise im Bereich von 100 nm bis 300 nm liegt.
Nun wird auf die Fig. 2A Bezug genommen, die eine schematische Draufsicht auf ein Speicherzellenfeld mit einem erfindungsgemäßen Trennbereich darstellt. In der oberen Hälfte der Fig. 2A sind zur Vereinfachung keine Bitleitungen BL gezeigt. Fig. 2C zeigt einen vergrößerten Querschnitt entlang der Achse 2C-2C der Fig. 2A.
Wie aus den Fig. 2A und 2C ersichtlich ist, weist jeder langge­ streckte Halbleiterschaltkreis-Elementbereich 10 drei Source-/Drain- Bereiche 9 auf, die in dessen Längsrichtung angeordnet sind. Die drei Source-/Drain-Bereiche 9 bilden ein Paar von FETs, und der mittlere Source-/Drain-Bereich 9 wird von diesen zwei FETs gemeinsam benutzt und ist über ein Kontaktloch 11 mit der Bitleitung BL verbunden. Jeder FET wird durch eine entsprechende Wortleitung WL selektiv durchgeschaltet oder gesperrt.
Der Seitenwand-Isolierfilm 8a mit einer Breite von etwa 0,1µm ist entlang des Randes des jeweiligen Halbleiterelementbereichs 10 gebildet, der vom Trennisolierfilm 2a umgeben ist. Der Vogelschnabel 22b beim Stand der Technik besitzt die große Breite von etwa 0,3-0,5 µm und eine genaue Steuerung der Breite war schwierig. Dagegen kann die Breite des Seitenwand-Isolierfilms 8a genau gesteuert werden, um den Seitenwand-Isolierfilm 8a mit der Dicke von höchstens 0,1µm zu bilden. Daher wird die effektive Breite des Halbleiterele­ mentbereichs 10 durch den Seitenwand-Isolierfilm 8a nur in geringem Maße reduziert.
Nun wird auf die Fig. 2B Bezug genommen, die einen vergrößerten Querschnitt entlang der Achse 2B-2B der Fig. 2A darstellt. Ein Trennisolierfilm 2a wird auf dem Halbleitersubstrat 1 und der Kanal­ stopper 6 unmittelbar unter dem Trennisolierfilm 2a gebildet. Die vertikale Seitenwand des Trennisolierfilms 2a, der mittels Photolithographie und anisotropem Ätzen exakt gebildet worden ist, bestimmt den Halbleiterelementbereich 10, in dem der Störstellenbereich 7 zur Verhinderung des Durchgriffs gebildet wird. Auf der vertikalen Seitenwand des Trennisolierfilms 2a wird der Seitenwand-Isolierfilm 8a mit einer Dicke von etwa 0,1µm geschaffen. Zwischen den einander gegenüberliegenden Abschnitten der Seitenwand- Isolierfilme 8a wird auf der Oberfläche des Halbleitersubstrats 1 ein Gate-Isolierfilm 12 gebildet. Auf dem Gate-Isolierfilm 12 wird eine Wortleitung WL geschaffen.
Obwohl bei der oben beschriebenen Ausführungsform der erste Trenn­ film 2 mit einer Dicke von etwa 400 nm durch CVD abgeschieden wird, kann er auch durch thermische Oxidation gebildet werden. Wird das Siliziumsubstrat oxidiert, um einen Oxidfilm zu bilden, wird das Volumen des Oxidfilms wesentlich größer als das des verbrauchten Siliziums. Beim Stand der Technik führt das vor allem in der Nähe des Vogelschnabels zu einer Spannungskonzentration zwischen dem Siliziumsubstrat und dem durch LOCOS gebildeten Oxidfilm. Bei der vorliegenden Erfindung wird der thermische Oxidfilm dagegen auf der gesamten Oberfläche des Siliziumsubstrats gebildet. Damit ist die Spannungskonzentration zwischen dem Oxidfilm und dem Siliziumsub­ strat wesentlich geringer als in der Nähe des Vogelschnabels.
Da bei der vorliegenden Erfindung wie oben beschrieben der Trenniso­ lierfilm mit der im wesentlichen vertikalen Seitenwand mittels Photolithographie gebildet wird, kann der Halbleiterelementbereich präzise festgelegt werden. Da ferner der Störstellenbereich, der als Kanalstopper dient, durch Ionenimplantation durch den Trennisolier­ film hindurch geschaffen wird, kann der zweite Störstellenbereich, der als Durchgriff-Verhinderungsschicht dient, gleichzeitig gebildet werden, ohne daß eine Übergangsstörstellenschicht auftritt. Da der Seitenwand-Isolierfilm durch anisotropes Ätzen exakt mit einer Breite von weniger als 0,1µm geschaffen werden kann, wird die Breite des Halbleiterelementbereichs reduziert. Weil die Störstellenschicht wie z. B. Source/Drain des FET durch Ionenimplantation gebildet wird, wobei nicht nur der Trennisolierfilm, sondern auch der Seitenwand- Isolierfilm als Maske benutzt werden, gibt es darüber hinaus keine Überlappung des Source-/Drain-Bereichs mit dem Kanalstopper. Damit verschlechtert der Kanalstopper die Eigenschaften des FET nicht.

Claims (14)

1. Isolationsstruktur für eine integrierte Halbleiterschaltung, aufweisend
ein Halbleitersubstrat (1) mit einer Hauptoberfläche, einen Trennisolierfilm (2a), der auf der Hauptoberfläche gebildet und strukturiert ist und im wesentlichen vertikale Seitenwände besitzt,
eine Mehrzahl von Halbleiterelementbereichen (10), in der Hauptoberfläche, die von dem Trennisolierfilm (2a) umgeben sind, zum Bilden von Halbleiterschaltkreiselementen in ihnen, einen ersten Störstellenbereich (6), der im Substrat (1) unterhalb des Trennisolierfilms (2a) in einer vorbestimmten Tiefe in Bezug auf die Grenzfläche, die zwischen dem Trennisolierfilm (2a) und dem Substrat (1) besteht, durch Ionenimplantation (5) gebildet ist, und
zweite Störstellenbereiche (7), die in den Halbleiterelementbereichen (10) gleichzeitig mit dem ersten Störstellenbereich durch die Ionenimplantation (5) gebildet werden und sich in einer vorbestimmten Tiefe in Bezug auf die Hauptoberfläche befinden,
dadurch gekennzeichnet, daß die zweiten Störstellenbereiche (7) räumlich derart angeordnet sind, daß ein Durchgriff von Feldeffekttransistoren, die in den Halbleiterelementbereichen (10) gebildet sind, verhindert ist, und daß an jede der vertikalen Seitenwände des Trennisolierfilms ein Seitenwand-Isolierfilm (8a) angrenzt.
2. Isolationsstruktur nach Anspruch 1, dadurch gekennzeichnet, daß der Trennisolierfilm (2a) aus einer ersten Oxidschicht und der Seitenwand-Isolierfilm (8a) aus einer zweiten Oxidschicht besteht.
3. Halbleitereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Oxidschicht eine Dicke von etwa 400 nm aufweist.
4. Isolationsstruktur nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Einrichtung ferner dritte Störstellenbereiche (9) aufweist, die durch eine zweite Ionenimplantation (9a) unter Verwendung des Trennisolierfilms (2a) und des Seitenwand-Isolierfilms (8a) als Maske gebildet sind.
5. Isolationsstruktur nach Anspruch 4, dadurch gekennzeichnet, daß die ersten und dritten Störstellenbereiche (6, 7) mit Störstellen desselben Typs gebildet sind.
6. Isolationsstruktur nach Anspruch 4, dadurch gekennzeichnet, daß die dritten Störstellenbereiche (9) als Source-/Drain-Bereiche der Feldeffekttransistoren, die sich in den Halbleiterelementbereichen (10) befinden, dienen.
7. Isolationsstruktur nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die zweiten Störstellenbereiche (9) mit einem Störstellentyp gebildet sind, der sich von dem der ersten und dritten Bereiche (6, 7) unterscheidet.
8. Isolationsstruktur nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die ersten Störstellenbereiche (6) als Kanalstopper dienen.
9. Verfahren zur Herstellung einer Isolationsstruktur, für eine integrierte Halbleiterschaltung mit den Verfahrensschritten:
Bilden eines ersten Trennfilms (2) auf der Hauptoberfläche eines Halbleitersubstrats (1),
Mustern des ersten Trennfilms (2), um einen Trennisolierfilm (2a) mit einer im wesentlichen vertikalen Seitenwand zu schaffen,
Ausführen einer ganzflächigen Ionenimplantation (5), wobei erste Störstellenbereiche (6) im Substrat (1) unterhalb des Trennisolierfilms (2a) in einer vorbestimmten Tiefe in Bezug auf die Grenzfläche, die zwischen dem Trennisolierfilm (2a) und dem Substrat (1) besteht, entstehen und gleichzeitig in den Halbleiterelementbereichen (10), die vom Trennisolierfilm (2a) umgeben sind, zweite Störstellenbereiche (7) in einer solchen Tiefe in Bezug auf die Hauptoberfläche gebildet werden, daß ein Durchgriff von Feldeffekttransistoren, die sich in den halbleiterelementbereichen (10) befinden, verhindert wird,
ganzflächiges Aufbringen und anschließendes anisotropes Rückätzen eines zweiten Trennfilms (8), wodurch ein an jede der vertikalen Seitenwände des Trennisolierfilms (2a) angrenzender Seitenwand-Isolierfilm (8a) gebildet wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der erste Trennfilm (2) durch CVD abgeschieden wird.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der erste Trennfilm (2) durch Oxidation der gesamten Hauptoberfläche des Substrats (1) gebildet wird.
12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß das Verfahren ferner den Schritt der Ausführung einer zweiten Ionenimplantation (9a) unter Verwendung des Trennisolierfilms (2a) und des Seitenwand-Isolierfilms (8a) zum Bilden von dritten Störstellenbereichen (9) aufweist.
13. Verfahren nach dem Anspruch 12, dadurch gekennzeichnet, daß die dritten Störstellenbereiche (9) als Source-/Drain-Bereiche der Feldeffekttransistoren, die sich in Halbleiterelementbereichen (10) befinden, dienen.
14. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß die ersten Störstellenbereichs (6) als Kanalstopper dienen.
DE19914134547 1990-10-12 1991-10-18 Isolationsstruktur für eine integrierte Halbleiterschaltung und Verfahren zur Herstellung derselben Expired - Fee Related DE4134547C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27436090 1990-10-12

Publications (2)

Publication Number Publication Date
DE4134547A1 DE4134547A1 (de) 1992-04-23
DE4134547C2 true DE4134547C2 (de) 1994-01-20

Family

ID=17540575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914134547 Expired - Fee Related DE4134547C2 (de) 1990-10-12 1991-10-18 Isolationsstruktur für eine integrierte Halbleiterschaltung und Verfahren zur Herstellung derselben

Country Status (1)

Country Link
DE (1) DE4134547C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964890B1 (en) * 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593964A (ja) * 1982-06-29 1984-01-10 Semiconductor Res Found 半導体集積回路
JPH06105774B2 (ja) * 1987-11-17 1994-12-21 富士通株式会社 半導体記憶装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964890B1 (en) * 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same

Also Published As

Publication number Publication date
DE4134547A1 (de) 1992-04-23

Similar Documents

Publication Publication Date Title
DE69029618T2 (de) Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
DE68918619T2 (de) Verfahren zum Herstellen eines selbstisolierenden source/drain-Kontaktes in einem MOS-Transistor.
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE2933849C2 (de)
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE69015868T2 (de) Herstellungsverfahren einer logischen Halbleiterschaltung mit nichtflüchtigem Speicher.
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3103143A1 (de) Halbleiterspeicher
DE4028488A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE3685969T2 (de) Integrierte schaltung mit halbleiterkondensator und verfahren zu ihrer herstellung.
DE3224287C2 (de)
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE3543937C2 (de)
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE19708031A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE69009196T2 (de) EEPROM, dessen Löschgate-Elektrodenmuster, die Muster des Source-Bereiches kreuzen und Verfahren zur Herstellung desselben.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licenses declared (paragraph 23)
8339 Ceased/non-payment of the annual fee