DE4124757A1 - Halbleitervorrichtung - Google Patents
HalbleitervorrichtungInfo
- Publication number
- DE4124757A1 DE4124757A1 DE4124757A DE4124757A DE4124757A1 DE 4124757 A1 DE4124757 A1 DE 4124757A1 DE 4124757 A DE4124757 A DE 4124757A DE 4124757 A DE4124757 A DE 4124757A DE 4124757 A1 DE4124757 A1 DE 4124757A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- protective
- structuring
- potential
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Description
Die Erfindung bezieht sich auf eine Halbleitervorrichtung,
und bezieht sich insbesondere auf die Verhinderung aufgrund
von Rauschen oder dergleichen verursachter Fehlfunktionen
bei einer Brückenleistungsschaltvorrichtung, sowie deren
Steuerschaltung, welche in Modulbauweise auf einem Einzelme
tallsubstrat angeordnet ist.
Fig. 12 zeigt ein Schaltungsdiagramm einer Drei-Phasen-Brüc
keninverterschaltung für den Antrieb eines Motors oder
dergleichen. Die Inverterschaltung weist sechs Leistungs-
NPN-Transistoren 1 bis 6 auf. Die Transistoren 1 und 2, 3
und 4, und 5 und 6 sind jeweils totempolartig verbunden, und
sind parallel zwischen Leistungsquellenanschlüssen P und N
verbunden. Zwischen den Leistungsquellenanschlüssen P und N
wird eine Hochspannung angelegt, welche auf der Seite des
Anschlusses P positiv ist. Ein Übergang des Emitters des
Transistors 1 und des Kollektors des Transistors 2 ist mit
einem U-Phasenausgangsanschluß U verbunden, ein Übergang des
Emitters des Transistors 3 und des Kollektors des Transi
stors 4 ist mit einem V-Phasenausgangsanschluß V verbunden,
und ein Übergang des Emitters des Transistors 5 und des
Kollektors des Transistors 6 ist mit einem W-Phasenausgangs
anschluß W verbunden. Zwischen den Emittern und Kollektoren
der Transistoren 1 bis 6 sind jeweils Rücklaufdioden 7 bis
12 verbunden.
Steuerschaltungen 13 bis 18 zum Steuern des EIN/AUS-Schal
tens der Transistoren 1 bis 6 sind jeweils mit den Basen der
Transistoren 1 bis 6 verbunden. Die Steuerschaltungen 13 bis
18 weisen Treiber 25 bis 30 auf, die an Eingangsanschlüssen
19 bis 24 angelegte Steuersignale zum Erzeugen von Basis
treibersignalen der Transistoren 1 bis 6 empfangen. Die
Transistoren 1 bis 6 schalten als Reaktion auf die an die
Eingangsanschlüsse 19 bis 24 eingegebenen Steuersignale
EIN/AUS. Nach Bedarf weisen die Steuerschaltungen 13 bis 18
ferner Schutzschaltungen zum Erfassen von Überströmen, Über
spannungen, Überheizung und dergleichen zur Gewährleistung
eines geeigneten Schutzes auf. Des weiteren weisen die Steu
erschaltungen 13, 15 und 17 auf der oberen Seite Schnitt
stellenschaltungen auf, beispielsweise Fotokoppler und der
gleichen, zum Verschieben der bei einem niedrigen Spannungs
pegel an die Eingangsanschlüsse 19, 21 und 23 angelegten
Steuersignale auf einen hohen Spannungspegel. Jede der Steu
erschaltungn 13 bis 18 ist aus einem IC, diskreten Transis
toren, Widerständen, Kondensatoren und dergleichen zusammen
gesetzt. Die Steuerschaltungen 13, 15 und 17 auf der oberen
Seite weisen jeweils Leistungsquellen VUP, VVP und VWP auf,
während die Steuerschaltungen 14, 16 und 18 auf der unteren
Seite eine gemeinsame Leistungsquelle VN aufweisen.
Die Schaltung gemäß Fig. 12 ist in Modulbauweise auf einem
Einzelmetallsubstrat außer für VUP, VVP, VWP und VN angeord
net. Mit einer Boost-Spannung der Leistungsquelle VN auf der
unteren Seite mit einer auf dem Metallsubstrat ausgebildeten
Ladungspumpenschaltung können die Leistungsquellen VUP, VVP
und VWP auf der oberen Seite in dem Modul hergestellt sein.
Fig. 13 zeigt in Schnittansicht eine Anordnung des U-Phasen
teiles, wenn die Schaltung gemäß Fig. 12 auf einem Einzelme
tallsubstrat gebildet ist. Eine Isolierschicht 32 ist auf
einem Aluminiumsubstrat 31 gebildet, und darauf ist eine
Kupferstrukturierung 33 ähnlich einer Verdrahungsstrukturie
rung einer gedruckten Verdrahtungskarte gebildet. Die Lei
stungstransistoren 1, 2 und die Steuerschaltungen 13, 14
sind auf der Kupferstrukturierung 33 durch Löten oder der
gleichen befestigt. Aluminiumdrähte 34, 35 stellen Basis
drähte dar, während Aluminiumdrähte 36, 37 Emitterdrähte
darstellen. Die Kupferstrukturierungen 33 sind auf geeignete
Weise (nicht dargestellt) verbunden, wobei ein Teil der
Verbindungen äquivalent mit Verbindungsleitungen 38, 39
dargestellt ist. Auf diese Weise ist der U-Phasenschaltkreis
gemäß Fig. 12 auf dem Einzelaluminiumsubstrat 31 gebildet,
und über externe Anschlüsse U, N, P, 19 und 20, die auf dem
Aluminiumsubstrat 31 gebildet sind, verbunden.
Fig. 14 zeigt in schematischer Schnittansicht einen ver
größerten Abschnitt der oberen Seite aus Fig. 13. Da sich
die Kupferstrukturierung 33 und das Aluminiumsubstrat 31 ge
genüberstehen, wobei die Isolierschicht 32 dazwischen an
geordnet ist, werden hierbei Kapazitäten gebildet. Mit ande
ren Worten, die Kupferstrukturierung 33 befindet sich in ka
pazitiver Kopplung mit dem Aluminiumsubstrat 31. In Fig. 14
wird jeweils eine Kapazität zwischen einer Kupferstrukturie
rung 33a, an welcher der Ausgangsanschluß U (d. h. der Emit
ter des Leistungstransistors 1, der Kollektor des Leistungs
transistors 2 und die Minusseite der Leistungsquelle VUP)
verbunden ist, und dem Aluminiumsubstrat 31, bzw. eine Kapa
zität zwischen einer Kupferstrukturierung 33b, mit der der
Eingangsanschluß 19 verbunden ist, und dem Aluminiumsubstrat
31 jeweils als C1 bzw. C2 bezeichnet. Eine Kapazität zwi
schen den Kupferstrukturierungen 33a und 33b ist mit C3 be
zeichnet. Ein mit dem Aluminiumsubstrat 31 verbundener An
schluß S ist lediglich für Zwecke der Erläuterung gezeigt.
Als nächstes wird das Augenmerk allein auf die Kapazitäten
C1, C2 und C3 gerichtet, um zu erläutern, welchen Einfluß
das zwischen den Anschlüssen U und S vorhandene Rauschen auf
den Anschluß 19 ausübt, wobei die weiteren Kapazitäten ver
nachlässigt werden.
Fig. 15 zeigt ein äquivalentes Schaltungsdiagramm mit den
Kapazitäten C1, C2 und C3. Da die Kupferstrukturierung 33a
flächenmäßig größer ist als die Kupferstrukturierung 33b,
ist die Kapazität C1 größer als die Kapazität C2. Die Kapa
zität C3 ist sehr klein im Verhältnis zu den Kapazitäten C1
und C2, da diese eine Kapazität zwischen den Strukturierun
gen darstellt. Damit werden die folgenden Beziehungen erhal
ten.
C1<C2»C3
Es wird nun angenommen, daß dV/dt (U) an den Anschluß U be
züglich dem Anschluß S als Rauschen angelegt wird. Dabei
kann das bezüglich dem Anschluß U an den Anschluß 19 ange
legte Rauschen dV/dt (19) wie folgt durch eine Gleichung
ausgedrückt werden:
Aus der Beziehung gemäß Gleichung (1) erhält man die fol
gende Formel:
Somit ergibt sich in dem Anschluß 19 bezüglich dem Anschluß
U ein Rauschen mit derselben Größenordnung wie in dem An
schluß U bezüglich dem Anschluß S. Wie es aus Fig. 12 er
sichtlich ist, stellt der Anschluß U einen mit der Ausgangs
elektrode (Emitter) des Leistungstransistors 1 verbundenen
Ausgangsanschluß dar und legt ein Referenzpotential der
Steuerschaltung 13 des Leistungstransistors 1 an. Auf der
anderen Seite stellt der Anschluß 19 einen Eingangsanschluß
der Steuerschaltung 13 dar. Hierbei ergibt sich das Problem,
daß Fehlfunktionen in der Steuerschaltung 13 verursacht wer
den, da Rauschen in dem Anschluß 19 aufgrund des Anlegens
eines Steuereingangs für die Steuerschaltung 13 bezüglich
des Anschlusses U, bei dem das Referenzpotential der Steuer
schaltung 13 angelegt wird, auftritt. Ein derartiges Rau
schen tritt nicht nur bei dem Eingangsanschluß 19 auf, son
dern in verschiedenen Signalpfaden in der Steuerschaltung 13
und verursacht Fehlfunktionen, beispielsweise fehlerhaftes
Durchführen von Schutzfunktionen (Schutz vor Überströmen,
Überspannung oder dergleichen). Derartige Nachteile ergeben
sich auch, wenn Rauschen an die Anschlüsse V, W, P und N
(d. h. Strompfade in den Leistungstransistoren 1 bis 6)
bezüglich dem Aluminiumsubstrat 31 angelegt ist.
Die Lösung dieses technischen Problems erfolgt durch die in
den Ansprüchen 1 und 5 angegebenen Halbleitervorrichtungen.
Eine erste Halbleitervorrichtung entsprechend der vorliegen
den Erfindung weist auf: ein Metallsubstrat; eine auf dem
Metallsubstrat gebildete erste Isolierschicht; eine aus auf
der ersten Isolierschicht gebildeten Leitern zusammenge
setzte erste Schutzstrukturierung; einen Anschluß zum Anle
gen eines gewissen Referenzpotentiales; eine erste Verbin
dungseinrichtung zum Verbinden der ersten Schutzstrukturie
rung mit dem Versorgungsanschluß; eine auf der ersten
Schutzstrukturierung gebildete zweite Isolierschicht; aus
auf der zweiten Isolierschicht gebildeten Leitern zusammen
gesetzte zweite und dritte Schutzstrukturierungen; eine auf
der zweiten Schutzstrukturierung gebildete dritte Iso
lierschicht; eine auf der dritten Schutzstrukturierung ge
bildete vierte Isolierschicht; auf der ersten Isolierschicht
gebildete erste und zweite Leistungsschaltelemente, welche
miteinander totempolartig verbinden sind; eine auf der drit
ten Isolierschicht gebildete erste Steuerschaltung zum Ein-
und Ausschalten des ersten Leistungsschaltelementes; eine
auf der vierten Isolierschicht gebildete zweite Steuerschal
tung zum Ein- und Ausschalten des zweiten Leistungsschalt
elementes; eine zweite Verbindungseinrichtung zum Verbinden
der zweiten Schutzstrukturierung mit einem ersten Knoten ei
nes Potentiales, welches reagiert auf ein Potential einer
Ausgangselektrode des ersten Leitungsschaltelementes; und
eine dritte Verbindungseinrichtung zum Verbinden der dritten
Schutzstrukturierung mit einem zweiten Knoten eines Poten
tiales, welches reagiert auf ein Potential einer Ausgangs
elektrode des zweiten Leistungsschaltelementes.
Bei einer zweiten Halbleitervorrichtung entsprechend der
vorliegenden Erfindung sind die ersten und zweiten Lei
stungsschaltelemente auf der zweiten Isolierschicht anstelle
der ersten Isolierschicht gebildet. Ansonsten ist die zweite
Halbleitervorrichtung im Aufbau ähnlich zur ersten Halblei
tervorrichtung.
Entsprechend der ersten und zweiten Halbleitervorrichtung
ist die erste Steuerschaltung auf dem Metallsubstrat durch
die erste Isolierschicht, die erste Schutzstrukturierung,
die zweite Isolierschicht, die zweite Schutzstrukturierung
und die dritte Isolierschicht gebildet. Auf ähnliche Weise
ist die zweite Steuerschaltung auf dem Metallsubstrat durch
die erste Isolierschicht, die erste Schutzstrukturierung,
die zweite Isolierschicht, die dritte Schutzstrukturierung
und die vierte Isolierschicht gebildet. Dementsprechend
tritt keine direkte kapazitive Kopplung zwischen der ersten
und der zweiten Steuerschaltung auf. Auf der anderen Seite
sind die Kapazitäten zwischen der ersten und der zweiten
Steuerschaltung und der zweiten und der dritten Schutzstruk
turierung jeweils groß. Die zweite und die dritte Schutz
strukturierung wird jeweils auf entsprechenden Potentialen
der Ausgangsanschlüsse der ersten und zweiten Leistungs
schaltelemente gehalten. Falls somit Rauschen an die
Strompfade der ersten und zweiten Leistungsschaltelemente
bezüglich dem Metallsubstrat angelegt ist, würde das Rau
schen ebenfalls in den Steuerschaltungen bezüglich dem Me
tallsubstrat auftreten. Im Ergebnis bedeutet dies für die
Ausgangsanschlüsse der ersten und zweiten
Leistungsschaltelemente, daß kein Rauschen in den
Steuerschaltungen auftritt. Somit wird die Fehlfunktion der
Steuerschaltung aufgrund von Rauschen verhindert. Gleichsam
bedeutend ist, daß eine erhebliche Reduzierung des
Leckstromes in das Metallsubstrat, welcher beim Ein- und
Ausschalten der Leistungsschaltelemente erzeugt wird,
möglich ist. Der Grund hierfür liegt darin, daß kein
direktes kapazitives Koppeln zwischen den zweiten und den
dritten Schutzstrukturierungen und dem Metallsubstrat
aufgrund der ersten Schutzstrukturierung, welche auf einem
gewissen Referenzpotential gehalten wird, vorhanden ist.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus
den Unteransprüchen.
Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden
Erfindung ergeben sich aus der nachfolgenden Beschreibung
unter Bezugnahme auf die Zeichnung.
Es zeigt:
Fig. 1 ein Schaltungsdiagramm einer Drei-Phasen-
Brückeninverterschaltung eines ersten
Ausführungsbeispieles einer
Halbleitervorrichtung entsprechend der
vorliegenden Erfindung;
Fig. 2 eine Schnittansicht einer Struktur eines U-Pha
senschaltkreises in dem Fall, bei dem die Halb
leitervorrichtung gemäß Fig. 1 auf einem Metall
substrat gebildet ist,;
Fig. 3 eine die obere Seite aus Fig. 2 vergrößernde
Schnittansicht;
Fig. 4 ein Äquivalenzschaltungsdiagramm von Kopplungs
kapazitäten;
Fig. 5 ein Schaltungsdiagramm einer Modifikation des
ersten Ausführungsbeispieles;
Fig. 6 ein Schaltungsdiagramm einer weiteren Modifika
tion des ersten Ausführungsbeispieles,
Fig. 7 eine Schnittansicht einer Halbleitervorrichtung
entsprechend einem zweiten Ausführungsbeispiel
der vorliegenden Erfindung;
Fig. 8 ein Schaltungsdiagramm einer Halbleitervorrich
tung entsprechend einem dritten Ausführungsbei
spiel der vorliegenden Erfindung;
Fig. 9 eine Schnittansicht einer Struktur eines U-Pha
senschaltkreises in dem Fall, bei dem die Halb
leitervorrichtung gemäß Fig. 8 auf einem Metall
substrat gebildet ist;
Fig. 10 ein Schaltungsdiagramm einer Halbleitervorrich
tung entsprechend einem vierten Ausführungsbei
spiel der vorliegenden Erfindung;
Fig. 11 eine Schnittansicht einer Struktur eines U-Pha
senschaltkreises in dem Fall, bei dem die Halb
leitervorrichtung gemäß Fig. 10 auf einem Me
tallsubstrat gebildet ist;
Fig. 12 ein Schaltungsdiagramm einer Drei-Phasen-
Brückeninverterschaltung;
Fig. 13 eine Schnittansicht einer Struktur eines U-Pha
senschaltkreises in dem Fall, bei dem die Schal
tung gemäß Fig. 12 auf einem Metallsubstrat ge
bildet ist;
Fig. 14 eine die in Fig. 13 gezeigte obere Seite ver
größernde Schnittansicht; und
Fig. 15 ein Äquivalenzschaltungsdiagramm von Kopplungs
kapazitäten.
Fig. 1 zeigt in einem Schaltungsdiagramm eine Drei-Phasen-
Brückeninverterschaltung eines Ausführungsbeispieles einer
Halbleitervorrichtung entsprechend der vorliegenden
Erfindung. Dessen Schaltungsstruktur ist dieselbe wie bei
der oben erwähnten Inverterschaltung (Fig. 12), und deshalb
wird deren Erläuterung weggelassen.
Bei diesem Ausführungsbeispiel sind Steuerschaltungen 13, 15
und 17 auf einer oberen Seite jeweils auf individuellen
Schutzstrukturierungen 101, 102 und 103 gebildet. Steuer
schaltungen 14, 16 und 18 auf der unteren Seite sind auf ei
ner gemeinsamen Schutzstrukturierung 104 gebildet. Die
Schutzstrukturierungen 101, 102 und 103 sind jeweils auf den
Potentialen der Ausgangsanschlüsse U, V und W festgelegt
(d. h. den Potentialen der Ausgangselektroden (Emitter) der
Leistungstransistoren 1, 3 und 5), während die Schutzstruk
turierung 104 auf ein Potential eines Leistungsquellenan
schlusses N festgelegt ist (ein Potential der Ausgangselek
troden (Emitter) der Leistungstransistoren 2, 4 und 6). Die
Steuerschaltungen 13, 15 und 17 arbeiten jeweils mit den als
Referenz angelegten Emitterpotentialen der Leistungstransi
storen 1, 3 und 5, während die Steuerschaltungen 14, 16 und
18 mit dem als Referenz angelegten gemeinsamen Emitterpoten
tial der Leistungstransistoren 2, 4 und 6 arbeiten; somit
werden die Potentiale der Schutzstrukturierungen 101, 102
und 103 jeweils bei denselben Potentialen wie die Referenz
potentiale der Steuerschaltungen 13, 15 und 17 gehalten,
während das Potential der Schutzstrukturierung 104 bei dem
selben Potential wie das gemeinsame Referenzpotential der
Steuerschaltungen 14, 16 und 18 gehalten wird.
Fig. 2 zeigt in einer Schnittansicht eine Struktur eines U-
Phasenteiles, wenn die Schaltung gemäß Fig. 1 auf einem Ein
zelmetallsubstrat gebildet ist. Eine Isolierschicht 32 ist
auf einem Aluminiumsubstrat 31 gebildet, und eine Kupfer
strukturierung 33 und die Schutzstrukturierungen 101 und
104, die ähnlich sind wie eine Verdrahtungsstrukturierung
einer gedruckten Verdrahtungskarte ("printed wiring board"),
sind darauf gebildet. Die Schutzstrukturierungen 101 und 104
sind ebenfalls Kupferstrukturierungen ähnlich wie die
Kupferstrukturierung 33. Die Kupferstrukturierung 33 kann
dieselbe Dicke aufweisen wie die Schutzstrukturierungen 101
und 104, oder kann dicker sein. Wenn sie sämtlich dieselbe
Dicke aufweisen, können sie gleichzeitig gebildet werden.
Isolierschichten 105 und 106 werden jeweils auf den Schutz
strukturierungen 101 und 104 gebildet, und eine Kupferstruk
turierung 41 ähnlich zur Kupferstrukturierung 33 wird hier
auf gebildet. Die Leistungstransistoren 1 und 2 werden auf
der Kupferstrukturierung 33 durch Löten oder dergleichen wie
beim bisher verwendeten Verfahren befestigt, während die
Steuerschaltungen 13 und 14 auf der Kupferstrukturierung 41
durch Löten oder dergleichen befestigt werden. Die Isolier
schicht 105 ist mit einer Durchgangsöffnung 107 versehen,
über das eine mit einer Minusseite einer Leistungsquelle VUP
(d. h. eine Ausgangselektroden(emitter)seite des Leistungs
transistors 1) verbundene Kupferstrukturierung 41a und die
Schutzstrukturierung 101 verbunden sind. Die Isolierschicht
106 ist mit einer Durchgangsöffnung 108 versehen, durch wel
che eine mit einer Minusseite einer Leistungsquelle VN (d. h.
eine Ausgangselelektroden(emitter)seite des Leistungstransi
stors 2) verbundene Kupferstrukturierung 41b und die Schutz
strukturierung 104 verbunden sind.
Aluminiumdrähte 34 und 35 stellen Basisdrähte dar, während
Aluminiumdrähte 36 und 37 Emitterdrähte darstellen. Die Kup
ferstrukturierungen 33 bzw. die Kupferstrukturierungen 41
werden auf geeignete Weise (nicht näher gezeigt) verbunden
bzw. die Kupferstrukturierungen 33 und 41 können auf ge
eignete Weise durch Aluminiumdraht oder dergleichen verbun
den werden. Ein Teil dieser Verbindungen ist auf äquivalente
Weise als Verbindungsleitungen 42 und 43 dargestellt. Auf
diese Weise wird der in Fig. 1 gezeigte U-Phasenschaltkreis
auf dem Einzelaluminiumsubstrat 31 gebildet und über auf dem
Aluminiumsubstrat 31 gebildete externe Anschlüsse U, N, P,
19 und 20 mit externen Elementen verbunden. Die externen An
schlüsse U, N, P sind auf der Isolierschicht 32 gebildet,
während die externen Anschlüsse 19 und 20 jeweils auf den
Isolierschichten 105 und 106 gebildet sind.
Fig. 3 zeigt als Schnittansicht einen vergrößerten Abschnitt
einer oberen Seite aus Fig. 2. Da die Kupferstrukturierung
33 und das Aluminiumsubstrat 31 einander gegenüberliegen,
wobei die Isolierschicht dazwischen angeordnet ist, wird
hierdurch eine Kapazität ausgebildet. Da ferner die Kupfer
strukturierung 41 und die Schutzstrukturierung 101 gegen
überliegen, wobei die Isolierschicht 105 hierzwischen ange
ordnet ist, wird dazwischen eine Kapazität gebildet. In Fig.
3 wird die Kapazität zwischen einer Kupferstrukturierung
33a, mit der der Ausgangsanschluß U (d. h. der Emitter des
Leistungstransistors 1, der Kollektor des Leistungstransi
stors 2 und eine Minusseite der Leistungsquelle VUP) verbun
den ist, und das Aluminiumsubstrat 31 als C1 bezeichnet. Die
Kapazität C1 enthält eine Kapazität zwischen der Schutz
strukturierung 101 und dem Aluminiumsubstrat 31, da das Po
tential der Schutzstrukturierung 101 dasselbe ist wie dasje
nige des Ausgangsanschlusses U. Eine Kapazität zwischen
einer Kupferstrukturierung 41c, mit welcher der
Eingangsanschluß 19 verbunden ist, und der
Schutzstrukturierung 101 wird als C4 bezeichnet. Des
weiteren wird eine Kapazität, durch welche sich die
Kupferstrukturierungen 41c und das Aluminiumsubstrat 31
direkt in kapazitiver Kopplung miteinander befinden, als C5
bezeichnet. Ein mit dem Aluminiumsubstrat 31 verbundener
Anschluß S dient lediglich der leichteren Erläuterung. Als
nächstes wird lediglich den Kapazitäten C1, C4 und C5 für die
Erläuterung Beachtung beigemessen, welcher Einfluß das
zwischen den Anschlüssen U und S angelegte Rauschen auf den
Anschluß 19 ausübt, wobei die weiteren Kapazitäten
vernachlässigt werden.
Fig. 4 zeigt als Äquivalenzschaltungsdiagramm die Kapazitä
ten C1, C4 und C5. Die Gesamtfläche der Kupferstrukturierung
33a und der Schutzstrukturierung 101 ist größer als dieje
nige der Kupferstrukturierung 41c, und somit ist die Kapazi
tät C1 größer als die Kapazität C4. Die Kapazität C5 stellt
eine Kapazität einer direkten kapazitiven Kopplung der
Kupferstrukturierung 41c mit dem Aluminiumsubstrat 31 dar;
da aber die Kupferstrukturierungen 101 zwischen der
Kupferstrukturierung 41c und dem Aluminiumsubstrat 31
angeordnet ist zum Verhindern einer direkten kapazitiven
Kopplung, ist die Kapazität C5 im wesentlichen gleich null.
Somit gilt das folgende:
C1<C4»C5≒0. (4)
In Folge wird angenommen, daß dV/dt (U) an den Anschluß U
bezüglich dem Anschluß S als Rauschen angelegt wird. Dabei
kann das Rauschen dV /dt (19), welches an den Anschluß 19
bezüglich dem Anschluß U angelegt ist, wie folgt ausgedrückt
werden:
und dann,
Sogar falls Rauschen an den Anschluß U bezüglich des An
schlusses S angelegt wird, entsteht somit niemals Rauschen
in dem Anschluß 19 bezüglich dem Anschluß U. Mit anderen
Worten, da ein Potential der Schutzstrukturierung 101 bei
demselben Wert wie derjenige des Anschlusses U gehalten
wird, wird das Potential der Schutzstrukturierung 101 vari
iert, wenn Rauschen in dem Anschluß U bezüglich dem Anschluß
S, (d. h. dem Aluminiumsubstrat 31) entsteht, und dementspre
chend wird als Reaktion darauf ein Potential der Kupfer
strukturierung 41c (d. h. des Anschlusses 19), welche sich in
kapazitiver Kopplung mit der Schutzstrukturierung 101 befin
det, ebenfalls variiert. Somit hat der Anschluß 19, aus der
Sicht von dem Anschluß U, ein Rauschäquivalent ohne Bezugs
größe bzw. einen solchen von Null.
Der Anschluß U stellt einen mit der Ausgangselektrode (Emit
ter) des Leistungstransistors 1 verbundenen Ausgangsanschluß
dar und legt ein Referenzpotential der Steuerschaltung 13
des Leistungstransitors 1 an. Auf der anderen Seite stellt
der Anschluß 19 einen Eingangsanschluß der Steuerschaltung
13 dar. Sogar falls Rauschen an den Anschluß U bezüglich dem
Aluminiumsubstrat 31 angelegt wird, wird in der Steuerschal
tung 13 keine Fehlfunktion verursacht, da in dem Anschluß 19
niemals Rauschen entsteht, welcher einen Steuereingang der
Steuerschaltung 13 bezüglich des Anschlusses U anlegt, der
das Referenzpotential der Steuerschaltung 13 anlegt.
Darüber hinaus wird das Entstehen von Rauschen nicht nur in
dem Eingangsanschluß 19 verhindert, sondern auch in
verschiedenen Signalpfaden der auf der Schutzstrukturierung
101 gebildeten Steuerschaltung 13, und somit können
Fehlfunktionen, beispielsweise fehlerhaft ausgeführte
Schutzfunktionen (Schutz vor übermäßigem Strom, übermäßiger
Spannung oder dergleichen) verhindert werden. Das gleiche
gilt für die anderen Steuerschaltungen 14 bis 18.
Wenn des weiteren Rauschen an die Anschlüsse V, W, P und N
(d. h. die Strompfade der Leistungstransistoren 1 bis 6) be
züglich dem Aluminiumsubstrat 31 angelegt ist, können die
Fehlfunktionen auf ähnliche Weise vermieden werden. Da ein
Kondensator mit großer Kapazität im allgemeinen zwischen den
Anschlüssen P und N verbunden ist, mit denen eine Hochspan
nungsleistungsquelle verbunden ist, entsteht Rauschen in den
Anschlüssen P und N auf genau dieselbe Weise.
Obwohl die Schutzstrukturierungen 101 bis 104 direkt mit den
Potentialen der Ausgangselektroden (Emitter) der entspre
chenden Leistungstransistoren 1 bis 6 bei dem obigen Ausfüh
rungsbeispiel verbunden sind, muß dies nicht unbedingt so
sein. Wenn beispielsweise, wie es in Fig. 5 gezeigt ist, ein
Kondensator 44 mit relativ großer Kapazität zwischen den
Plus- und Minusanschlüssen der Leistungsquelle VN verbunden
ist, wird ein Potential auf der Plusseite der Leistungs
quelle VN entsprechend dem in dem Emitter (d. h. im Anschluß
N) des Leistungstransistors 2 entstehenden Rauschens vari
iert. Wie es in Fig. 6 bei dem Fall gezeigt ist, bei dem
eine rückwärts vorgespannte Schaltung bestehend aus einem
Widerstand 45 und Dioden 46 und 47 mit dem Emitter des Lei
stungstransistors 2 verbunden ist zum entgegengesetzten Vor
spannen der Basis des Leistungstransistors 2, während sich
dieser in einem AUS-Zustand befindet und somit das Emitter
potential des Leistungstransistors 2 nach oben im Pegel ver
schoben wird, entsteht Rauschen bei der Minusseite der Lei
stungsquelle VN, wenn Rauschen in dem Emitter des Leistungs
transistors 2 entsteht. Die Dioden 46 und 47 können Zener-
Dioden sein. Die Schutzstrukturierung 104 kann den oben er
wähnten Effekt ausüben, wenn sie auf einem Potential ent
sprechend dem Potential der Ausgangselektrode (Emitter) des
Leistungstransistors 2 festgehalten ist, und somit nicht di
rekt mit dem Emitter des Leistungstransistors 2 verbunden
ist, sondern beispielsweise mit der Plusseite der Leistungs
quelle VN in dem Falle der Fig. 5 oder der Minusseite der
Leistungsquelle VN im Falle der Fig. 6 verbunden sein kann.
Dies gilt auch für die anderen Schutzstrukturierungen 101
bis 103.
Bei dem in Fig. 2 dargestellten Ausführungsbeispiel sind die
Schutzstrukturierungen 101 und 104 auf dem Aluminiumsubstrat
31 vorzugsweise auf eine der folgenden Weisen angeordnet.
Bei der ersten Möglichkeit wird die Kupferstrukturierung 33
zuerst auf der Isolierschicht 32 gebildet. Daran an
schließend wird eine geschichtete Struktur, bei der die Kup
ferstrukturierung 41 und die Schutzstrukturierung 101 auf
den oberen und unteren Oberflächen der Isolierschicht 105
gebildet sind, und eine geschichtete Struktur, bei der die
Kupferstrukturierung 41 und die Schutzstrukturierung 104 auf
den oberen und unteren Oberflächen der Isolierschicht 106
gebildet sind, aus doppelseitigen gedruckten Karten oder
dergleichen hergestellt, und in vorbestimmte Positionen auf
der Isolierschicht 32 angeordnet. Bei der zweiten Möglich
keit werden die Kupferstrukturierung 33 und die Schutzstruk
turierungen 101 und 104 gleichzeitig auf der Isolierschicht
32 gebildet. Daran anschließend werden die geschichteten
Strukturen mit der Kupferstrukturierung 41 auf den Oberflä
chen der Isolierschichten 105 und 106 aus einzelseitigen ge
druckten Karten oder dergleichen gebildet und jeweils auf
den Schutzstrukturierungen 101 und 104 angeordnet.
Fig. 7 zeigt in einer Schnittansicht ein zweites Ausfüh
rungsbeispiel der Halbleitervorrichtung entsprechend der
vorliegenden Erfindung. Im Gegensatz zum ersten Ausführungs
beispiel (Fig. 2) sind die Schutzstrukturierungen 101 und
104 jeweils auf relativ dicken, auf der Isolierschicht 32
gebildeten Isolierschichten 109 und 110 angeordnet. Die Kup
ferstrukturierungen 33 für die Leistungstransistoren 1 und 2
sind relativ dick ausgebildet. Da ein großer Strom in den
Leistungstransistoren 1 und 2 fließt, ist es wünschenswert,
daß die Kupferstrukturierungen 33 dick ausgebildet sind. Die
geschichtete Struktur bestehend aus der Isolierschicht 109,
der Schutzstrukturierung 101, der Isolierschicht 105 und der
Kupferstrukturierung 41 können aus einer doppellagigen ge
druckten Karte oder dergleichen hergestellt sein und in ei
ner vorbestimmten Position auf der Isolierschicht 32 ange
ordnet sein. Entsprechend dem zweiten Ausführungsbeispiel
besteht der Vorteil, daß die geschichtete Struktur über die
Kupferstrukturierung 33 gelegt wird, so daß die Fläche ver
ringert werden kann.
Bei dem zweiten Ausführungsbeispiel sind die elektrischen
Verbindungen unter Verwendung der Durchgangsöffnungen 107
und 108 als Mittel zum Festhalten der Potentiale der Schutz
strukturierungen 101 und 104 dargestellt. Jedoch können für
die Verbindungen auch Aluminiumdraht, Lötungen,
kurzschließende Teile bestehend aus einem Metallstück und
dergleichen verwendet werden. Bei derartigen Modifikationen
können die Verbindungen leicht durch teilweises Entfernen
der Isolierschichten 105 und 106 zum dadurch teilweisen
Freilegen der oberen Oberflächen der Schutzstrukturierungen
101 und 104 durchgeführt werden.
Neben dem Vorteil der Vermeidung von Fehlfunktionen der
Steuerschaltungen 13 bis 18 aufgrund von Rauschen sollte an
dieser Stelle festgehalten werden, daß die bis hierher be
schriebenen Halbleitervorrichtungen entsprechend dem ersten
und dem zweiten Ausführungsbeispiel (Fig. 2 und 7) nicht im
mer frei von Problemen sind. Der Grund hierzu liegt darin,
daß die Schutzstrukturierungen 101 und 104 und das Alumini
umsubstrat 31 kapazitiv miteinander gekoppelt sind, während
sie in einer gegenüberstehenden Beziehung angeordnet sind,
mit der dazwischen gehaltenen Isolierschicht 32. Bei
derartigen Halbleitervorrichtungen würden die Potentiale der
Ausgangselektroden (Emitter) der Leistungstransistoren 1, 3
und 5 in der oberen Seite weithin variieren entsprechend der
Tatsache, welcher von dem oberen Leistungstransistor und dem
unteren Leistungstransistor eingeschaltet ist und welcher
ausgeschaltet ist für jeden Phasenteil. Im folgenden wird
beispielsweise der U-Phasenteil angenommen. Wenn der
Leistungstransistor 1 eingeschaltet wird und der
Leistungstransistor 2 ausgeschaltet wird, ist das Potential
der Schutzstrukturierung 101 gleich dem Potential des
Anschlusses P. Wenn der Leistungstransistor 1 ausgeschaltet
wird, und der Leistungstransistor 2 eingeschaltet wird im
Gegensatz hierzu, ist das Potential der Schutzstrukturierung
101 gleich dem Potential des Anschlusses N. Falls somit die
Leistungstransistoren 1 und 2 PWM-gesteuert sind, würde
beispielsweise das Potential der Schutzstrukturierung 101
rapide variieren mit einem Ansteigen in der
Trägerimpulsfrequenz, welche an die Basis gegeben wird. Das
Ergebnis hiervon würde ein in das Aluminiumsubstrat 31
erzeugter Leckstrom sein wegen einer zwischen der
Schutzstrukturierung 101 und dem Aluminiumsubstrat 31
ausgebildeten Kapazität. Die Schutzstrukturierung 101 ist
flächenmäßig relativ groß. Daher ist die Kapazität zwischen
der Schutzstrukturierung 101 und dem Aluminiumsubstrat 31
entsprechend groß. Als Ergebnis übersteigt oftmals der
aufgrund der großen Kapazität erhöhte Leckstrom den Normwert
für die Halbleitervorrichtung. Jedoch kann ein derartiger
Leckstrom in das Aluminiumsubstrat 31 bei einer
Halbleitervorrichtung entsprechend einem dritten Ausfüh
rungsbeispiel, welches in den Fig. 8 und 9 dargestellt ist,
verringert werden.
Eine Drei-Phasen-Brückeninverterschaltung gemäß Fig. 8 weist
ähnlich wie die entsprechende Inverterschaltung gemäß Fig. 1
dieselbe Struktur auf wie die Inverterschaltung gemäß Fig. 12
und wird daher bezüglich der Struktur nicht erläutert.
Ähnlich zu der in Fig. 1 gezeigten Halbleitervorrichtung
weist die Halbleitervorrichtung gemäß Fig. 8 Schutzstruktu
rierungen 101, 102, 103 und 104 auf, wobei die Schutzstruk
turierungen 101, 102 und 103 jeweils bei gleichen Poten
tialen zu den Referenzpotentialen der Steuerschaltungen 13,
15 und 17 gehalten werden, und die Schutzstrukturierung 104
bei einem gleichen Potential des gemeinsamen Referenzpoten
tiales der Steuerschaltungen 14, 16 und 18 gehalten wird.
Die Schutzstrukturierungen 101 bis 104, welche über densel
ben Herstellungsweg wie im Falle der in Fig. 1 gezeigten
Halbleitervorrichtung ausgebildet sind, werden nicht in den
Einzelheiten beschrieben.
Entsprechend dem dritten Ausführungsbeispiel sind eine
Schutzstrukturierung 111 und eine Isolierschicht 112 zwi
schen einer auf einem Aluminiumsubstrat 31 gebildeten Iso
lierschicht 32 und den Schutzstrukturierungen 101 bis 104
vorgesehen. Die Schutzstrukturierung 111 ist auf der Iso
lierschicht 32 gebildet, und auf der Schutzstrukturierung
111 ist die Isolierschicht 112 gebildet. Die Schutzstruktu
rierung 111 wird bei einem Referenzpotential der totempolartig
verbundenen Leistungstransistoren 1 und 2 (bzw. Leistungs
transistoren 3 und 4, bzw. Leistungstransistoren 5 und 6),
d. h. dem Potential eines Leistungsquellenanschlusses N ge
halten.
Die Schutzstrukturierung 111 wird bei dem Potential des Lei
stungsquellenanschlusses N gehalten, wie es beispielsweise
in Fig. 9 dargestellt ist, welche eine schematische
Schnittansicht einer U-Phasenteilstruktur darstellt, wie
wenn die Schaltung gemäß Fig. 8 auf einem Einzelmetallsub
strat gebildet sein würde. Die Isolierschicht 32, welche
ähnlich ist zu der Isolierschicht 32 gemäß Fig. 2, ist auf
dem Aluminiumsubstrat 31 gebildet. Die Schutzstrukturierung
111 aus Kupfer ist auf der Isolierschicht 32 vollständig
oberhalb der Fläche der Isolierschicht 32 überdeckt. Auf
ähnliche Weise ist die Isolierschicht 112 auf der Schutz
strukturierung 111 vollständig oberhalb der Fläche der
Schutzstrukturierung 111 gebildet. Auf der Isolierschicht
112 ist eine Kupferstrukturierung 33 und die Schutzstruktu
rierungen 101 und 104 auf exakt dieselbe Weise wie bei dem
zweiten Ausführungsbeispiel gebildet. Da sie exakt dieselbe
darstellt wie bei dem zweiten Ausführungsbeispiel, kann eine
genaue Erläuterung der Struktur oberhalb der Kupferstruktu
rierung 33 und der Schutzstrukturierungen 101 und 104 im
folgenden weggelassen werden.
Die Isolierschicht 112 ist in einer Position entsprechend
einer Kupferstrukturierung 33c vorgesehen, welche ein Teil
der Kupferstrukturierung 33 ist, mit einer Durchgangsöffnung
113, durch welche die Schutzstrukturierung 111 mit der Kup
ferstrukturierung 33c verbunden ist. Die Kupferstrukturie
rung 33c stellt einen Anschluß zum Verbinden der Ausgangs
elektrode (Emitter) des Leistungstransistors 2 und dem Lei
stungsquellenanschluß N dar. Genauer gesagt ist über die
Kupferstrukturierung 33c die Schutzstrukturierung 111 mit
dem Leistungsquellenanschluß N verbunden und somit bei einem
bestimmten Referenzpotential gehalten.
Bei der Halbleitervorrichtung entsprechend dem dritten Aus
führungsbeispiel haben aufgrund des Vorliegens der Schutz
strukturierung 111, welche bei einem bestimmten Referenzpo
tential gehalten ist, und der Isolierschicht 112 zwischen
den Schutzstrukturierungen 101 und 104 und der Isolier
schicht 32 weisen die Schutzstrukturierung 101 und das
Aluminiumsubstrat 31 mit dem dazwischenliegenden, durch die
Schutzstrukturierung 111 abgeschirmten Raum keine direkte
kapazitive Kopplung dazwischen auf. Auch falls das Potential
bei der Schutzstrukturierung 101 sich rapide ändert, wie es
zuvor erwähnt wurde, ist somit die resultierende
Verringerung des Leckstromes in das Aluminiumsubstrat 31
beträchtlich kleiner als es sein würde bei der
Halbleitervorrichtung entsprechend dem zweiten
Ausführungsbeispiel.
Gemäß einer in Fig. 10 gezeigten Halbleitervorrichtung
(viertes Ausführungsbeispiel) sind eine Schutzstrukturierung
111A, die bei einem bestimmten Referenzpotential gehalten
ist, und eine Isolierschicht 112A zwischen einer Isolier
schicht 32 und Schutzstrukturierungen 101 bis 104 vorgese
hen, deren Struktur ähnlich ist mit derjenigen der Halblei
tervorrichtung gemäß Fig. 8. Die Schutzstrukturierung 111A
und die Isolierschicht 112A sind jedoch nicht in Flächen
ausgebildet, die den Leistungstransistoren 1 bis 6 entspre
chen. Mit anderen Worten, die Schutzstrukturierung 111A
schirmt nicht die Flächen entsprechend den Leistungstransi
storen 1 bis 6 ab. Die Halbleitervorrichtung gemäß Fig. 10
ist darüber hinaus ähnlich in der Struktur wie die Halblei
tervorrichtung nach Fig. 8.
Fig. 11 zeigt in einer Schnittansicht eine U-Phasenteil
struktur der Halbleitervorrichtung gemäß Fig. 10. Die
Schutzstrukturierung 111A ist auf der Isolierschicht 32 ge
bildet, außer den Flächen, welche den Leistungstransistoren
1 und 2 entsprechen. Die Schutzstrukturierung 111A ist über
einen externen Draht 114 und einer Kupferstrukturierung 33c
mit dem Leistungsquellenanschluß N verbunden, wobei der ex
terne Draht 114 durch einen Aluminiumdraht, Lötungen, Kurz
schlußteilen und dergleichen ausgebildet ist. Die Isolier
schicht 112A ist auf der Schutzstrukturierung 111A vorgese
hen, und auf der Isolierschicht 112A sind die Schutzstruktu
rierungen 101 und 104 vorgesehen. Die Struktur oberhalb der
Schutzstrukturierungen 101 und 104 sind dieselben wie bei
den vorhergehenden Ausführungsbeispielen beschrieben und
wird daher nicht mehr erläutert.
Eine Kupferstrukturierung wird auf der Isolierschicht 32 in
den Flächen, welche den Leistungstransistoren 1 und 2 ent
sprechen, gebildet. Die Kupferstrukturierung 33 kann gleich
zeitig mit oder getrennt von dem Vorsehen der Schutzstruktu
rierung 111A ausgebildet sein. Mit der Kupferstrukturierung
33 sind die Leistungstransistoren 1 und 2 durch Löten und
dergleichen verbunden.
Die Schutzstrukturierung 111A kann durch Vergrößern einer
Kupferstrukturierung 33c, welche den bestimmten Abschnitt
der Kupferstrukturierung 33, der den Ausgangsanschluß des
Leistungstransistors 4 bildet, ausgebildet sein. In einem
derartigen Fall kann der externe Draht zum Verbinden der
Schutzstrukturierung 111A und dem Leistungsquellenanschluß N
vereinfacht sein.
Somit kann der Leckstrom in das Aluminiumsubstrat 31 bei der
Halbleitervorrichtung gemäß den Fig. 10 und 11 verringert
werden, wobei der Grund dafür derselbe ist wie im Falle der
in den Fig. 8 und 9 gezeigten Halbleitervorrichtung. Als
weitergehender Vorteil ist gemäß dem vierten Ausführungsbei
spiel der thermische Widerstand bei den Leistungstransisto
ren 1 bis 6 geringer als bei der Halbleitervorrichtung gemäß
den Fig. 8 und 9. Der Grund dafür liegt darin, daß eine Iso
lierschicht geradewegs unterhalb der Leistungstransistoren 1
bis 6 die Isolierschicht 32 allein in der Halbleitervorrich
tung entsprechend dem vierten Ausführungsbeispiel ist, wäh
rend bei der Halbleitervorrichtung gemäß den Fig. 8 und 9
die geradewegs unterhalb der Leistungstransistoren 1 bis 6
vorgesehene zweifache Isolierung aufgrund der Isolierschicht
32 und der Isolierschicht 112 ist.
Obwohl die Verringerung des Leckstromes durch Verbinden der
Schutzstrukturierung 111 bzw. 111A, von denen jede auf der
Isolierschicht 32 gebildet ist, mit dem Leistungsquellenan
schluß N entsprechend dem dritten und dem vierten Ausfüh
rungsbeispiel (Fig. 8 und 10) erzielt wird, wird betont, daß
dies nicht als beschränkt ausgelegt werden darf. Derselbe
Effekt ist erreichbar durch eine Verbindung zwischen der
Schutzstrukturierung 111 bzw. 111A und dem Leistungsquellen
anschluß P. Somit wird eine Reduktion des Leckstromes
erzielt, solange die Schutzstrukturierung 111 bzw. 111A bei
einem bestimmten Referenzpotential gehalten wird.
Obwohl sämtliche beschriebenen Ausführungsbeispiele bei An
wendungen vorgesehen sind, bei denen Bipolartransistoren als
Leistungsschaltvorrichtungen verwendet sind, können jedoch
auch Leistungs-MOSFETs bzw. Bipolartransistoren mit isolier
tem Gate (IGBTs) alternativ verwendet werden. Die verwende
ten Transistoren sind nicht auf NPN-Transistoren begrenzt,
sondern können ebenso auch PNP-Transistoren sein.
Claims (9)
1. Halbleitervorrichtung, welche aufweist:
ein Metallsubstrat;
eine auf dem Metallsubstrat gebildete erste Isolier schicht;
eine aus auf der ersten Isolierschicht gebildeten Lei tern zusammengesetzte erste Schutzstrukturierung;
einen Anschluß zum Anlegen eines gewissen Referenzpo tentiales;
eine erste Verbindungseinrichtung zum Verbinden der ersten Schutzstrukturierung mit dem Versor gungsanschluß;
eine auf der ersten Schutzstrukturierung gebildete zweite Isolierschicht;
aus auf der zweiten Isolierschicht gebildeten Leitern zusammengesetzte zweite und dritte Schutzstrukturierun gen;
eine auf der zweiten Schutzstrukturierung gebildete dritte Isolierschicht;
eine auf der dritten Schutzstrukturierung gebildete vierte Isolierschicht;
auf der ersten Isolierschicht gebildete erste und zweite Leistungsschaltelemente, welche miteinander totempolartig verbunden sind;
eine auf der dritten Isolierschicht gebildete erste Steuerschaltung zum Ein- und Ausschalten des ersten Leistungsschaltelementes;
eine auf der vierten Isolierschicht gebildete zweite Steuerschaltung zum Ein- und Ausschalten des zweiten Leistungsschaltelementes;
eine zweite Verbindungseinrichtung zum Verbinden der zweiten Schutzstrukturierung mit einem ersten Knoten eines Potentiales, welches reagiert auf ein Potential einer Ausgangselektrode des ersten Leitungsschaltele mentes;
und eine dritte Verbindungseinrichtung zum Verbinden der dritten Schutzstrukturierung mit einem zweiten Kno ten eines Potentiales, welches reagiert auf ein Poten tial einer Ausgangselektrode des zweiten Leistungs schaltelementes.
ein Metallsubstrat;
eine auf dem Metallsubstrat gebildete erste Isolier schicht;
eine aus auf der ersten Isolierschicht gebildeten Lei tern zusammengesetzte erste Schutzstrukturierung;
einen Anschluß zum Anlegen eines gewissen Referenzpo tentiales;
eine erste Verbindungseinrichtung zum Verbinden der ersten Schutzstrukturierung mit dem Versor gungsanschluß;
eine auf der ersten Schutzstrukturierung gebildete zweite Isolierschicht;
aus auf der zweiten Isolierschicht gebildeten Leitern zusammengesetzte zweite und dritte Schutzstrukturierun gen;
eine auf der zweiten Schutzstrukturierung gebildete dritte Isolierschicht;
eine auf der dritten Schutzstrukturierung gebildete vierte Isolierschicht;
auf der ersten Isolierschicht gebildete erste und zweite Leistungsschaltelemente, welche miteinander totempolartig verbunden sind;
eine auf der dritten Isolierschicht gebildete erste Steuerschaltung zum Ein- und Ausschalten des ersten Leistungsschaltelementes;
eine auf der vierten Isolierschicht gebildete zweite Steuerschaltung zum Ein- und Ausschalten des zweiten Leistungsschaltelementes;
eine zweite Verbindungseinrichtung zum Verbinden der zweiten Schutzstrukturierung mit einem ersten Knoten eines Potentiales, welches reagiert auf ein Potential einer Ausgangselektrode des ersten Leitungsschaltele mentes;
und eine dritte Verbindungseinrichtung zum Verbinden der dritten Schutzstrukturierung mit einem zweiten Kno ten eines Potentiales, welches reagiert auf ein Poten tial einer Ausgangselektrode des zweiten Leistungs schaltelementes.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn
zeichnet,
daß die erste Verbindungseinrichtung aufweist:
eine auf der ersten Isolierschicht gebildete und mit dem Versorgungsanschluß verbundene Metallverdrahtungs strukturierung; und
einen externen Draht zum Verbinden der Metallverdrah tungsstrukturierung und der ersten Schutzstrukturie rung.
eine auf der ersten Isolierschicht gebildete und mit dem Versorgungsanschluß verbundene Metallverdrahtungs strukturierung; und
einen externen Draht zum Verbinden der Metallverdrah tungsstrukturierung und der ersten Schutzstrukturie rung.
3. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn
zeichnet, daß
der Anschluß einer der Leistungsquellenanschlüsse ist,
die mit beiden Enden der ersten und zweiten Leistungs
schaltelemente totempolartig verbunden sind.
4. Halbleitervorrichtung nach Anspruch 3, dadurch gekenn
zeichnet, daß
die ersten und zweiten Knoten Ausgangselektroden je
weils der ersten und zweiten Leistungsschaltelemente
sind.
5. Halbleitervorrichtung, welche aufweist:
ein Metallsubstrat;
eine auf dem Metallsubstrat gebildete erste Isolier schicht;
eine aus auf der ersten Isolierschicht gebildeten Leitern zusammengesetzte erste Schutzstrukturierung;
einen Anschluß zum Anlegen eines gewissen Referenzpo tentiales;
eine erste Verbindungseinrichtung zum Ver binden der ersten Schutzstrukturierung mit dem Versor gungsanschluß;
eine auf der ersten Schutzstrukturierung gebildete zweite Isolierschicht;
aus auf der zweiten Isolierschicht gebildeten Leitern zusammengesetzten zweiten und dritten Schutzstrukturie rungen;
eine auf der zweiten Schutzstrukturierung gebildete dritte Isolierschicht;
eine auf der dritten Schutzstrukturierung gebildete vierte Isolierschicht;
auf der ersten Isolierschicht gebildete erste und zweite Leistungsschaltelemente, welche miteinander totempolartig verbunden sind;
eine auf der dritten Isolierschicht gebildete erste Steuerschaltung zum Ein- und Ausschalten des ersten Leistungsschaltelementes;
eine auf der vierten Isolierschicht gebildete zweite Steuerschaltung zum Ein- und Ausschalten des zweiten Leistungsschaltelementes,
eine zweite Verbindungseinrichtung zum Verbinden der zweiten Schutzstrukturierung mit einem ersten Knoten eines Potentiales, welches reagiert auf ein Potential einer Ausgangselektrode des ersten Leitungsschaltele mentes;
und eine dritte Verbindungseinrichtung zum Verbinden der dritten Schutzstrukturierung mit einem zweiten Kno ten eines Potentiales, welches reagiert auf ein Poten tial einer Ausgangselektrode des zweiten Leistungs schaltelementes.
ein Metallsubstrat;
eine auf dem Metallsubstrat gebildete erste Isolier schicht;
eine aus auf der ersten Isolierschicht gebildeten Leitern zusammengesetzte erste Schutzstrukturierung;
einen Anschluß zum Anlegen eines gewissen Referenzpo tentiales;
eine erste Verbindungseinrichtung zum Ver binden der ersten Schutzstrukturierung mit dem Versor gungsanschluß;
eine auf der ersten Schutzstrukturierung gebildete zweite Isolierschicht;
aus auf der zweiten Isolierschicht gebildeten Leitern zusammengesetzten zweiten und dritten Schutzstrukturie rungen;
eine auf der zweiten Schutzstrukturierung gebildete dritte Isolierschicht;
eine auf der dritten Schutzstrukturierung gebildete vierte Isolierschicht;
auf der ersten Isolierschicht gebildete erste und zweite Leistungsschaltelemente, welche miteinander totempolartig verbunden sind;
eine auf der dritten Isolierschicht gebildete erste Steuerschaltung zum Ein- und Ausschalten des ersten Leistungsschaltelementes;
eine auf der vierten Isolierschicht gebildete zweite Steuerschaltung zum Ein- und Ausschalten des zweiten Leistungsschaltelementes,
eine zweite Verbindungseinrichtung zum Verbinden der zweiten Schutzstrukturierung mit einem ersten Knoten eines Potentiales, welches reagiert auf ein Potential einer Ausgangselektrode des ersten Leitungsschaltele mentes;
und eine dritte Verbindungseinrichtung zum Verbinden der dritten Schutzstrukturierung mit einem zweiten Kno ten eines Potentiales, welches reagiert auf ein Poten tial einer Ausgangselektrode des zweiten Leistungs schaltelementes.
6. Halbleitervorrichtung nach Anspruch 5, dadurch gekenn
zeichnet, daß
die zweite Isolierschicht mit einer Durchgangsöffnung
versehen ist, und die erste Verbindungseinrichtung die
erste Schutzstrukturierung mit dem Versorgungsanschluß
über die Durchgangsöffnung verbindet.
7. Halbleitervorrichtung nach Anspruch 6, dadurch gekenn
zeichnet, daß
die erste Verbindungseinrichtung eine in der Durch
gangsöffnung gebildete Metallverdrahtungsstrukturierung
aufweist.
8. Halbleitervorrichtung nach Anspruch 7, dadurch gekenn
zeichnet, daß
der Anschluß einer der Leistungsquellenanschlüsse ist,
die mit beiden Enden der ersten und zweiten Leistungs
schaltelemente totempolartig verbunden sind.
9. Halbleitervorrichtung nach Anspruch 8, dadurch gekenn
zeichnet, daß
die ersten und zweiten Knoten Ausgangsanschlüsse je
weils der ersten und zweiten Leistungsschaltelemente
sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP482891A JPH06101636B2 (ja) | 1990-01-25 | 1991-01-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4124757A1 true DE4124757A1 (de) | 1992-07-30 |
DE4124757C2 DE4124757C2 (de) | 1995-03-23 |
Family
ID=11594561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4124757A Expired - Lifetime DE4124757C2 (de) | 1991-01-21 | 1991-07-25 | Halbleiter-Leistungsmodul |
Country Status (2)
Country | Link |
---|---|
US (1) | US5296735A (de) |
DE (1) | DE4124757C2 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE9403108U1 (de) * | 1994-02-24 | 1994-04-14 | Siemens AG, 80333 München | Niederinduktive Hochstromverschienung für Stromrichtermodule |
DE19706798B4 (de) * | 1996-02-23 | 2006-02-09 | Fuji Electric Co., Ltd., Kawasaki | Halbleiter-Leistungsmodul |
DE4418426B4 (de) * | 1993-09-08 | 2007-08-02 | Mitsubishi Denki K.K. | Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls |
US7791208B2 (en) | 2007-09-27 | 2010-09-07 | Infineon Technologies Ag | Power semiconductor arrangement |
DE102022208580A1 (de) | 2022-08-18 | 2023-07-06 | Zf Friedrichshafen Ag | Halbbrückenmodul |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2286286B (en) * | 1993-12-31 | 1998-05-27 | Hyundai Electronics Ind | Improvements in or relating to the fabrication of semiconductor devices |
US5906310A (en) * | 1994-11-10 | 1999-05-25 | Vlt Corporation | Packaging electrical circuits |
JP2732823B2 (ja) * | 1995-02-02 | 1998-03-30 | ヴィエルティー コーポレーション | はんだ付け方法 |
JP3394377B2 (ja) * | 1996-01-09 | 2003-04-07 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
FR2747235B1 (fr) * | 1996-04-03 | 1998-07-10 | Bull Sa | Boitier de circuit integre |
DE19720695A1 (de) * | 1997-05-16 | 1998-11-26 | Honeywell Ag | Umformer |
DE19912441A1 (de) * | 1999-03-19 | 2000-09-21 | Elfo Ag Sachseln Sachseln | Multi-Chip-Modul |
US6424131B1 (en) | 1999-06-18 | 2002-07-23 | Matsushita Electric Industrial Co., Ltd. | Output controller |
US6316737B1 (en) | 1999-09-09 | 2001-11-13 | Vlt Corporation | Making a connection between a component and a circuit board |
JP4146607B2 (ja) * | 2000-07-28 | 2008-09-10 | 三菱電機株式会社 | パワーモジュール |
DE10103472A1 (de) * | 2001-01-26 | 2002-08-22 | Eupec Gmbh & Co Kg | Halbleitermodul |
US6985341B2 (en) * | 2001-04-24 | 2006-01-10 | Vlt, Inc. | Components having actively controlled circuit elements |
US7443229B1 (en) | 2001-04-24 | 2008-10-28 | Picor Corporation | Active filtering |
JP2006196853A (ja) * | 2004-12-13 | 2006-07-27 | Daikin Ind Ltd | ヒートポンプ装置 |
KR101095100B1 (ko) * | 2010-06-14 | 2011-12-16 | 삼성전기주식회사 | 방열기판 및 그 제조방법 |
KR101095202B1 (ko) * | 2010-06-15 | 2011-12-16 | 삼성전기주식회사 | 하이브리드형 방열기판 및 그 제조방법 |
JP6500565B2 (ja) * | 2015-04-01 | 2019-04-17 | 富士電機株式会社 | 半導体モジュール |
JP6103122B1 (ja) * | 2016-08-17 | 2017-03-29 | 富士電機株式会社 | パワー半導体モジュール用信号中継基板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0216699A1 (de) * | 1985-09-20 | 1987-04-01 | Thomson-Csf | Hyperfrequenzschaltung mit schwachen parasitären Kapazitäten |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4851831A (en) * | 1981-05-13 | 1989-07-25 | Drexelbrook Engineering Co. | Two-wire level measuring instrument |
JPS62120058A (ja) * | 1984-11-14 | 1987-06-01 | インタ−ナシヨナル・スタンダ−ド・エレクトリツク・コ−ポレイシヨン | デバイスの固着方法 |
US4847603A (en) * | 1986-05-01 | 1989-07-11 | Blanchard Clark E | Automatic closed loop scaling and drift correcting system and method particularly for aircraft head up displays |
JPS63124555A (ja) * | 1986-11-14 | 1988-05-28 | Sumitomo Electric Ind Ltd | 半導体装置用基板 |
JPS63265461A (ja) * | 1986-12-15 | 1988-11-01 | Fuji Electric Co Ltd | 半導体装置 |
US4806188A (en) * | 1988-03-04 | 1989-02-21 | E. I. Du Pont De Nemours And Company | Method for fabricating multilayer circuits |
US5077595A (en) * | 1990-01-25 | 1991-12-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
-
1991
- 1991-07-09 US US07/727,449 patent/US5296735A/en not_active Expired - Lifetime
- 1991-07-25 DE DE4124757A patent/DE4124757C2/de not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0216699A1 (de) * | 1985-09-20 | 1987-04-01 | Thomson-Csf | Hyperfrequenzschaltung mit schwachen parasitären Kapazitäten |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4418426B4 (de) * | 1993-09-08 | 2007-08-02 | Mitsubishi Denki K.K. | Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls |
DE9403108U1 (de) * | 1994-02-24 | 1994-04-14 | Siemens AG, 80333 München | Niederinduktive Hochstromverschienung für Stromrichtermodule |
DE19706798B4 (de) * | 1996-02-23 | 2006-02-09 | Fuji Electric Co., Ltd., Kawasaki | Halbleiter-Leistungsmodul |
US7791208B2 (en) | 2007-09-27 | 2010-09-07 | Infineon Technologies Ag | Power semiconductor arrangement |
DE102022208580A1 (de) | 2022-08-18 | 2023-07-06 | Zf Friedrichshafen Ag | Halbbrückenmodul |
Also Published As
Publication number | Publication date |
---|---|
US5296735A (en) | 1994-03-22 |
DE4124757C2 (de) | 1995-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4124757C2 (de) | Halbleiter-Leistungsmodul | |
DE4034674C2 (de) | Halbleiterbauelement | |
DE19817767C2 (de) | Halbleiter-Leistungsschaltung | |
DE69013267T2 (de) | Integrierte Halbleiterschaltungsanordnung. | |
DE4208695C2 (de) | Leitungsmodulations MOSFET | |
DE69527146T2 (de) | Integriertes MOS-Bauelement mit einer Gateschutzdiode | |
DE2707843B2 (de) | Schutzschaltungsanordnung für einen Feldeffekttransistor | |
EP1708346A2 (de) | Aktive primärseitige Schaltungsanorndung für ein schaltnetzteil | |
DE102021110214A1 (de) | Halbleitervorrichtung | |
DE10216015A1 (de) | Überspannungsschutzschaltung | |
DE112014003204B4 (de) | Leistungsmodul | |
DE10065852A1 (de) | Halbleitervorrichtung umfassend einen Überbrückungskondensator mit einem Aufbau zur Erleichterung automatischer Konstruktion sowie Halbleitervorrichtung-Anordnungsverfahren | |
DE2808558C3 (de) | Schaltung zur Unterdrückung von Störungen (Rauschen) auf Mehrphasen-Taktsignalleitungen | |
EP0573838A2 (de) | Mehrchipmodul | |
DE68916192T2 (de) | Ausgangspuffer einer integrierten Schaltung mit einem verbesserten ESD-Schutz. | |
DE2030423A1 (de) | Integrierte Metall Oxid Halbleiter schaltung mit einer Schutzschaltung gegen Spannungsstoßc | |
DE3635729A1 (de) | Elektronische anordnung zum schutz von integrierten schaltungen vor elektrostatischer aufladung und verfahren zu deren herstellung | |
DE19943146C1 (de) | Brückenschaltung zum Schalten hoher Ströme | |
DE102018216399B4 (de) | Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul | |
DE69306919T2 (de) | Halbleiter-Umwandlungsvorrichtung | |
DE112022000862T5 (de) | Halbleitervorrichtung | |
DE102019200965A1 (de) | Leistungsmodul, das eine aktive miller-clamp-funktion aufweist | |
DE10014455B4 (de) | Pegelschieber | |
DE69218850T2 (de) | Halbleitermodul | |
DE3786693T2 (de) | Programmierbarer Kontaktfleck. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
R071 | Expiry of right | ||
R071 | Expiry of right |