DE4122347A1 - Halbleiterbauelement mit einem stossspannungsschutzelement - Google Patents

Halbleiterbauelement mit einem stossspannungsschutzelement

Info

Publication number
DE4122347A1
DE4122347A1 DE4122347A DE4122347A DE4122347A1 DE 4122347 A1 DE4122347 A1 DE 4122347A1 DE 4122347 A DE4122347 A DE 4122347A DE 4122347 A DE4122347 A DE 4122347A DE 4122347 A1 DE4122347 A1 DE 4122347A1
Authority
DE
Germany
Prior art keywords
mosfet
electrode
gate electrode
zener diode
voltage protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4122347A
Other languages
English (en)
Other versions
DE4122347C2 (de
Inventor
Tatsuhiko Fujihira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE4122347A1 publication Critical patent/DE4122347A1/de
Application granted granted Critical
Publication of DE4122347C2 publication Critical patent/DE4122347C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung betrifft ein MOSFET-Halbleiterbauelement mit einem Halbleiterelement und einer integrierten dynamischen Klemmschaltung gemäß dem Oberbegriff des Anspruches 1 und ferner ein solches Halbleiterbauelement, das eine Steuerelektrode zur Steuerung des Stromes zwischen einem Paar von Hauptelektroden des Bauelementes aufweist.
Eine dynamische Klemmschaltung wird in einer Schaltung verwendet, die mit einer induktiven Last (z. B. einem Elektromagneten) gekoppelt ist, um eine Stoßspannung zu absorbieren, die von der Energie in der induktiven Last erzeugt wird, wenn der Strom plötzlich abgeschaltet wird. In Fig. 4 ist ein Schaltplan einer solchen Klemmschaltung, wie sie von M. Glogolia und M. Jihanyi in Conference Record, IEEE Industrial Application Society Annual Meeting, S. 429 bis 433 (1986) beschrieben wird, gezeigt.
Wenn in der in Fig. 4 gezeigten Schaltung ein Schaltungs-MOSFET Q₀ 20 in den Sperrzustand versetzt wird, wird ein Gate-Anschluß G auf dasselbe Potential wie ein Source-Anschluß S gesetzt. Die in der (nicht gezeigten) induktiven Last erzeugte Stoßspannung liegt an einem mit dem Drain des MOSFET Q₀ 20 verbundenen Anschluß D an. Ein Paar von Zenerdioden Z₁ 21 und Z₂ 22 werden Rückseite an Rückseite zwischen dem Anschluß D und einem Gate-Widerstand RG angeschlossen. Der Gate-Widerstand RG ist zwischen den Gate-Anschluß G und die Gate-Elektrode des MOSFET Q₀ 20 geschaltet.
Wenn in dieser Form der Schaltung die Zenerspannung VZ1 (der Zenerdiode Z₁ 21) um einen kleinen Betrag niedriger als die Durchbruchspannung des MOSFET Q₀ 20 ist und zugleich das Potential am Drain-Anschluß D das Potential VZ1 erreicht, schaltet die Zenerdiode Z₁ 21 durch, so daß der Strom von D über Z₁, über Z₂ und über RG bis zum Anschluß G fließen kann. Folglich wird der MOSFET Q₀ 20 auf Durchlaß geschaltet, wodurch die Stoßspannung absorbiert wird.
Wenn die Gate-Elektrode G ein positives Potential besitzt, würde bei Abwesenheit der Zenerdiode Z₂ 22 der Strom von G über RG und über Z₁ 21 bis zum Drain-Anschluß D fließen, so daß das Potential an der Gate-Elektrode nicht steigen würde. Um dies zu vermeiden, ist die Zenderdiode Z₂ 22 vorgesehen. Die Schaltung arbeitet ähnlich, wenn der MOSFET Q₀ 20 von einem Leistungs-Halbleiterbauelement (z. B. einem IGBT oder einem bipolaren Transistor) ersetzt wird, das unter der Steuerung des zur Gate- bzw. zur Basiselektrode fließenden Stromes arbeitet.
In Fig. 5 ist ein Querschnitt eines in einen Halbleiterchip integrierten Bereiches der dynamischen Klemmschaltung von Fig. 4 gezeigt. Der Halbleiterchip enthält einen vertikalen Leistungs-MOSFET. In Fig. 5 umfaßt der Halbleiterchip eine Gruppe von Zenerdioden Z1, die eine Mehrzahl von Zenerdioden Z1-1 bis Z1-n aufweist, und eine Zenerdiode Z₂. Jede Zenerdiode umfaßt eine p⁺-Anodenschicht 3, die zusammen mit der (nicht gezeigten) p--Potentialwanne des (nicht gezeigten) MOSFET hergestellt wird, und eine n⁺-Kathodenschicht 4 im Oberflächenbereich der p⁺-Anodenschicht 3, die zusammen mit der (nicht gezeigten) n⁺-Source-Schicht des MOSFET hergestellt wird. Die p⁺-Anodenschicht 3 und die n⁺-Kathodenschicht 4 werden im Oberflächenbereich einer n--Epitaxieschicht 1 gebildet, die als Driftschicht auf einer n⁺-Substratschicht 2 dient. Die n⁺-Substratschicht 2 steht mit einer Drain-Elektrode 12 des MOSFET in Kontakt.
Die n⁺-Kathodenschicht 4 der Zenerdiode Z₂ ist an der (nicht gezeigten) Gate-Elektrode des MOSFET über eine Leitung 61 angeschlossen. Die Leitung 61 ist über eine Öffnung in einem Zwischenschichtisolierfilm 52, der einen Feldoxidfilm 51 abdeckt, mit der Kathodenschicht 4 in Kontakt. Die p⁺-Anodenschicht 3 der Zenerdiode Z₂ ist mit der p⁺- Anodenschicht 3 der Zenerdiode Z1-1 über eine Leitung 62 verbunden. In jedem Paar von benachbarten Zenerdioden Z1-1 bis Z1-n in der Zenerdiodengruppe Z₁ sind die n⁺-Kothodenschicht 4 und die p⁺- Anodenschicht 3 über eine Leitung 63 verbunden.
In Fig. 5 sind die erste Zenerdiode Z1-1 und die letzte Zenerdiode Z1-n entsprechend ihrer Anordnung in der Zenerdiodengruppe Z₁ gezeigt. Der Einfachheit halber sind die anderen Zenerdioden zwischen diesen nicht gezeigt. Die n⁺-Kathodenschicht 4 der letzten Zenerdiode Z1-n an einem Ende der Zenerdiodengruppe Z₁ ist über eine Leitung 64 mit einer n⁺-Kontaktschicht 41 und über eine n--Driftschicht 1 und eine n⁺-Substratschicht 2 außerdem an die Drain-Elektrode 12 gekoppelt.
Der obenbeschriebene Aufbau von Fig. 5 mit der herkömmlichen dynamischen Klemmschaltung, die in den einen vertikalen MOSFET enthaltenden Halbleiterchip integriert ist, besitzt den Nachteil, daß die Durchbruchspannung des Chips im Verhältnis zu der des MOSFET aufgrund der Bildung eines parasitären bipolaren Transistors innerhalb des Chips sinkt: der Emitter des parasitären Transistors wird von der n⁺-Kathodenschicht 4 der Zenerdiode Z₂ gebildet, die Basis von einer p⁺-Anodenschicht und der Kollektor von der n--Driftschicht 1 und der n⁺-Substratschicht 2.
Gemäß dem Aufbau von Fig. 5 werden, wenn der MOSFET abgeschaltet ist, der Gate- und der Source-Anschluß des MOSFET auf ein gleiches Erdpotential gesetzt, die n⁺-Kathodenschicht 4 wird ebenfalls geerdet, während die mit der Drain-Elektrode 12 in Kontakt stehende n⁺-Substratschicht 2 auf ein Potential der Leistungsquelle gesetzt wird. In diesem Zustand entspricht die Durchbruchspannung des Chips der Kollektor-Emitter-Durchbruchspannung VCE0. Die Durchbruchspannung des vertikalen MOSFET entspricht im allgemeinen der Durchbruchspannung zwischen der n--Schicht 1 und der p⁺-Potentialwanne, der zusammen mit den Anodenschichten 3 der Zenerdioden Z₁ und Z₂ gebildet wird (d. h. der Spannung VCB0 des parasitären Transistors). Die Beziehung zwischen den Durchbruchspannungen VCE0 und VCB0 wird allgemein beschrieben durch
VCE0≅0,5 bis Z₁ 0,7 · VCB0.
Mit anderen Worten, die Durchbruchspannung des Chips wird durch VCE0 festgelegt und entspricht in etwa dem 0,5- bis 0,7fachen der Durchbruchspannung des vertikalen MOSFET. Wenn deshalb die Durchbruchspannung des vertikalen MOSFET z. B. 130 V beträgt, beträgt die Chip-Durchbruchspannung 80 V.
Es ist daher die Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement zu schaffen, das eine hohe Durchbruchspannung besitzt, die aufgrund der verschiedenen in dem Bauelement integrierten Halbleiterelemente nicht verringert wird, und das einen ausreichenden Schutz gegen Stoßspannungen bietet.
Diese Aufgabe wird bei einem Halbleiterbauelement der gattungsgemäßen Art erfindungsgemäß gelöst durch die Merkmale im kennzeichnenden Teil des Anspruches 1.
Weitere Aufgaben, Merkmale und Vorteile der Erfindung sind in den Unteransprüchen, die sich auf besondere Ausführungsformen der Erfindung beziehen, angegeben.
Die Erfindung wird im folgenden anhand bevorzugter Ausführungsformen mit Bezug auf die Zeichnungen näher erläutert; es zeigt
Fig. 1 ein Schaltbild eines MOSFET mit einer dynamischen Klemmschaltung gemäß einer Ausführungsform der vorliegenden Erfindung;
Fig. 2 einen Querschnitt einer in einen Halbleiterchip integrierten dynamischen Klemmschaltung, die einen vertikalen MOSFET enthält, gemäß einer Ausführungsform der vorliegenden Erfindung;
Fig. 3 einen Querschnitt einer in einen Halbleiterchip integrierten dynamischen Klemmschaltung, die einen vertikalen MOSFET enthält, gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
Fig. 4 ein Schaltbild eines MOSFET mit einer herkömmlichen dynamischen Klemmschaltung;
Fig. 5 einen Querschnitt eines Bereiches der herkömmlichen dynamischen Klemmschaltung aus Fig. 4, der in einem Halbleiterchip integriert ist und einen vertikalen MOSFET enthält.
Wenn möglich, werden für die gleichen oder ähnlichen Teile in sämtlichen Figuren dieselben Bezugszeichen verwendet.
In Fig. 1 ist eine Zenerdiode Z₁ 21 und ein MOSFET Q₁ 23 in Reihe zwischen einen Knotenpunkt zwischen der Gate-Elektrode eines MOSFET Q₀ 20 und einem Gate-Widerstand RG und einem Drain-Anschluß D des MOSFET Q₀ 20 geschaltet. Die Gate-Elektrode des MOSFET Q₁ 23 ist mit der Anode der Zenerdiode Z₁ 21 gekoppelt, während der Back-Gate-Anschluß des MOSFET Q₁ 23 mit den Drain-Anschluß S des MOSFET Q₀ 20 gekoppelt ist.
Wenn in dieser Schaltungsanordnung das Potential am Drain-Anschluß D die Zenerspannung VZ1 (der Zenerdiode Z₁ 21) erreicht, schaltet die Zenerdiode Z₁ 21 durch, so daß die Spannung am Drain-Anschluß D über der Zenerdiode Z₁ 21 am Gate des MOSFET Q₁ 23 anliegt. Folglich wird der MOSFET Q₁ 23 auf Durchlaß geschaltet, so daß der Strom von D nach Z₁ nach Q₁ nach RG bis G fließt. Wenn der MOSFET Q₁ 23 auf Durchlaß geschaltet ist, wird das Potential am Gate- Anschluß G größer als dasjenige am Drain-Anschluß D, weshalb der MOSFET Q₁ 23 auf Durchlaß geschaltet wird und damit das Potential an der Gate-Elektrode des MOSFET Q₀ 20 ansteigt.
Fig. 2 ist ein Querschnitt einer dynamischen Klemmschaltung, die in einen Halbleiterchip integriert ist, einen vertikalen Leistungs-MOSFET enthält und funktional dem Schaltbild von Fig. 1 entspricht. Der (nicht gezeigte) vertikale Leistungs-MOSFET wird innerhalb des Halbleiterchips ausgebildet. In Fig. 2 werden dieselben Bezugszeichen wie in Fig. 1 verwendet, um die gleichen oder ähnliche Teile zu kennzeichnen.
In Fig. 2 ist anstelle der Zenerdiode Z₂ von Fig. 5 ein horizontaler MOSFET Q₁ eingesetzt, dessen Substratschichtbereich durch eine im Oberflächenbereich einer n--Schicht 1 gebildete p--Potentialwanne 7 gebildet wird. Der horizontale MOSFET Q₁ entspricht funktional dem Transistor Q₁ in Fig. 1.
Der horizontale MOSFET Q₁ in Fig. 2 umfaßt n⁺-Schichten 81 und 82 als Source- bzw. Drain-Bereiche und eine Gate-Elektrode 9 auf einem Gateoxidfilm 5. Der Gateoxidfilm 5 wird auf der Oberfläche einer p-- Potentialwanne 7 hergestellt, die sich horizontal zu den n⁺-Schichten 81 und 82 erstreckt. Die n⁺-Schicht oder der Source-Bereich 81 des MOSFET Q₁ ist mit der (nicht gezeigten) Gate-Elektrode eines (nicht gezeigten) vertikalen MOSFET über eine Leitung 61 verbunden. Die Gate-Elektrode 9 und n⁺-Schicht oder der Drain-Bereich 82 des MOSFET Q₁ sind über eine Leitung 65 mit einer p⁺-Anodenschicht 3 einer Zenerdiode Z1-1 gekoppelt.
Die p--Potentialwanne 7 ist über eine Leitung 66 als Back-Gate-Elektrode mit der (nicht gezeigten) Source-Elektrode des vertikalen MOSFET gekoppelt. Die Back-Gate-Elektrode steht in Kontakt mit einer p⁺- Potentialwanne 31. Die n⁺-Kathodenschicht 4 der Zenerdiode Z1-n an einem Ende der Zenerdiodengruppe Z₁ ist wie in Fig. 5 über eine Leitung 64 gekoppelt mit der Drain-Elektrode 12, der n--Driftschicht 1, der n⁺-Substratschicht 2 und der n⁺-Kontaktschicht 41.
Fig. 3 ist ein Querschnitt eines Bereiches einer dynamischen Klemmschaltung, die in einen Halbleiterchip integriert ist und einen vertikalen MOSFET besitzt, gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. In Fig. 3 werden dieselben Bezugszeichen wie in Fig. 2 verwendet, um die gleichen oder ähnliche Bereiche zu kennzeichnen. Die Klemmschaltung dieser Ausführungsform kann auf die gleiche Art wie die Anordnung in Fig. 2 hergestellt werden.
Die dynamische Klemmschaltung, die hier beschrieben wird und in Fig. 3 gezeigt ist, umfaßt anstelle einer Mehrzahl von Zenerdioden wie sie in Fig. 2 gezeigt sind, eine einzelne Zenerdiode Z₁ mit vertikaler Struktur. Die Anode der Zenerdiode Z₁ ist eine p⁺-Schicht 32, die zusammen mit der p⁺-Potentialwanne 31 des horizontalen MOSFET Q₁ ausgebildet wird. Die Kathode der Zenerdiode Z₁ besteht aus einer n-- Driftschicht 1 und einer n⁺-Substratschicht 2. Die Gate-Elektrode 9 und der n⁺-Drain-Bereich 82 des horizontalen MOSFET Q₁ sind, wie in Fig. 2 gezeigt, über eine Leitung 65 mit der p⁺-Anodenschicht 32 der Zenerdiode Z₁ gekoppelt. Die n⁺-Substratschicht 2, die in Verbindung mit der n--Driftschicht 1 als Kathode der Zenerdiode Z₁ dient, ist mit der Drain-Elektrode 12 des vertikalen MOSFET Q₀ gekoppelt.
In diesem Fall wird die Zenerspannung VZ1 (der Zenerdiode Z₁) von der Dicke der n--Schicht 1 und der Tiefe der p⁺-Schicht 31 bestimmt. Diese kann hoch gewählt werden, wodurch die einzelne Zenerdiode Z₁ anstelle einer Mehrzahl von in Reihe geschalteten Zenerdioden wie in Fig. 2 einen ausreichenden Stoßspannungsschutz liefern kann.
Der Halbleiterchip, der die dynamische Klemmschaltung der obenbeschriebenen Ausführungsformen enthält (Fig. 2 und 3), besitzt eine maximale Durchbruchspannung von 125 V. Diese Durchbruchspannung des Chips liegt nahe an der Durchbruchspannung von 130 V des im Chip integrierten Leistungs-MOSFET Q₀ 20 und ist ungefähr um den Faktor 1,5 größer als die der herkömmlichen Chips der Fig. 4 und 5.
Der Halbleiterchip der obenbeschriebenen Ausführungsformen kann durch die nun folgenden Fertigungs-Schritte hergestellt werden. Wie in Fig. 2 gezeigt,
  • (a) läßt man die n--Driftschicht 1 mit einem Widerstand von 3 Ωcm und einer Dicke von 12 µm epitaktisch auf der n⁺-Substratschicht 2 mit einem Widerstand von 0,01 Ωcm und einer Dicke von 500 µm aufwachsen;
  • (b) werden die p⁺-Anodenschichten 3 der Zenerdiode Z₁ und die p⁺- Potentialwannen 31 gleichzeitig mit dem vertiaklen MOSFET, der dem in Fig. 1 gezeigten MOSFET Q₀ entspricht, durch Photolithographie und Ionenimplantation von Bor mit einer Dosierung von 5 · 10¹⁴/cm² und zweistündiger Hochtemperatur-Hitzebehandlung mit 1100°C in dieser Reihenfolge hergestellt;
  • (c) wird die p--Potentialwanne 7 durch Photolithographie und Ionenimplantation von Bor mit einer Dosierung von 5 · 10¹⁴/cm² und zweistündiger Hochtemperatur-Hitzebehandlung von 1100°C hergestellt (in diesem Schritt können auch eine p--Potentialwanne für eine Treiberschaltung und eine Steuerschaltung, die beide in den Aufbau integriert werden können, und die dynamische Klemmschaltung hergestellt werden);
  • (d) wird ein 1 µm dicker Feldoxidfilm 51 durch thermische Oxidation hergestellt, woraufhin die Kontaktöffnungen im Feldoxidfilm 51 mittels Photolithographie gebildet werden;
  • (e) werden ein Gateoxidfilm 5 des horizontalen MOSFET Q₁ mit einer Dicke von 550 Å und der Gateoxidfilm des vertikalen MOSFET Q₀ mittels eines thermischen Oxidationsprozesses gebildet;
  • (f) wird polykristallines Silizium z. B. durch chemisches Abscheiden von Feststoffen aus der Gasphase (CVD) auf die Struktur abgeschieden, woraufhin man Phosphor eindringen läßt und unnötige Bereiche des eingedrungenen polykristallinen Siliziums mittels Photolithographie entfernt werden, um die Gate-Elektrode 9 und die Gate-Elektrode des vertikalen MOSFET Q₀ zu bilden;
  • (g) wird die p-Basis des vertikalen MOSFET Q₀ mittels Photolithographie, Ionenimplantation von Bor und Hitzebehandlung hergestellt;
  • (h) werden die n⁺-Kathodenschicht 4 der Zenerdiode Z₁, der Source- Bereich 81 und der Drain-Bereich 82 des horizontalen MOSFET Q₁, die n⁺-Kontaktschicht 41 und die n⁺-Source-Schicht durch Photolithographie und Ionenimplantation von Phosphor mit einer Dosis von 1 · 10¹⁶/cm² hergestellt;
  • (i) wird ein Zwischenschicht-Isolierfilm 52 aus phosphorisiertem Glas durch chemisches Abscheiden von Feststoffen aus der Gasphase (CVD) abgeschieden und werden die Kontaktöffnungen mittels Photolithographie erzeugt;
  • (j) wird eine Al-Si-Legierung aufgedampft und durch Photolithographie strukturiert, um die Elektroden des vertikalen MOSFET Q₀ und die Leitungen 61, 63, 64, 65 und 66 zu erzeugen; und
  • (k) werden Metalle auf die dem MOSFET gegenüberliegende Oberfläche aufgedampft, um die Drain-Elektrode des vertikalen MOSFET Q₀ und eine gemeinsame Elektrode 12 zu erzeugen.
Gemäß den Ausführungsformen der vorliegenden Erfindung (siehe Fig. 1) bildet ein Knotenpunkt zwischen der Source-Elektrode des horizontalen MOSFET Q₁, die über den Gate-Widerstand RG mit einer Gate-Elektrode G gekoppelt ist, dem vertikalen MOSFET Q₀ und einem Bereich des horizontalen MOSFET Q₁, der mit der ersten Hauptelektrode (die der Source-Elektrode S in Fig. 1 entspricht) gekoppelt ist, die sich auf derselben Hauptoberfläche der Substratschicht wie die Gate-Elektrode G befindet, die Basis-Emitter-Verbindung eines parasitären bipolaren Transistors und ist stets entgegengesetzt vorgespannt. Deshalb schaltet der parasitäre bipolare Transistor nicht auf Durchlaß, so daß die Durchbruchspannung des Chips im Verhältnis zu derjenigen des in ihm integrierten vertikalen MOSFET Q₀ nicht absinkt. Die Durchbruchspannung ist bis zu VCB0 gesichert.
Da die Gate- und Drain-Elektrode des horizontalen MOSFET Q₁ mit dem Anodenbereich der Zenerdiode Z₁ gekoppelt sind, wird der horizontale MOSFET Q₁ auf Durchlaß geschaltet, wenn die Zenerdiode durchschaltet. Außerdem wird der Bereich zwischen der zweiten Hauptelektrode (der der Drain-Elektrode von Fig. 1 entspricht) und der Gate-Elektrode des horizontalen MOSFETQ₁ leitend, beginnt die dynamische Klemmschaltung zu arbeiten und wird der vertikale MOSFET Q₀ auf Durchlaß geschaltet. Wenn zu diesem Zeitpunkt an der Gate- Elektrode G eine Spannung angelegt wird und die Steuerspannung des horizontalen MOSFET Q₁ unter eine Grenzspannung fällt, wird der horizontale MOSFET Q₁ in den Sperrzustand versetzt, so daß der Bereich zwischen der Gate-Elektrode und der zweiten Hauptelelektrode isolierend wird.
Wie oben beschrieben, ist in der herkömmlichen dynamischen Klemmschaltung (wie in Fig. 4 gezeigt) ein Paar von Zenerdioden Rückseite an Rückseite zwischen der Gate-Elektrode und der zweiten Hauptelektrode des vertikalen MOSFET angeschlossen. Die dynamische Klemmschaltung der vorliegenden Erfindung besitzt gegenüber herkömmlichen Klemmschaltungen das deutliche Unterscheidungsmerkmal, daß eine der beiden Zenerdioden der herkömmlichen Schaltung, die an die Gate- Elektrode angeschlossen ist, durch einen horizontalen MOSFET ersetzt wird.
Dieses erfinderische Merkmal im Chip hält den parasitären bipolaren Transistor im Chip entgegengesetzt vorgespannt, wodurch dieser nicht arbeiten kann. Deshalb liegt die Durchbruchspannung des Chips der vorliegenden Erfindung nahe an der Durchbruchspannung des in ihn integrierten vertikalen MOSFET. Außerdem können die obenbeschriebenen Ausführungsformen der vorliegenden Erfindung nicht nur den im Chip integrierten vertikalen MOSFET, sondern auch bipolare Transistoren und IGBTs vor Stoßspannungen schützen, die erzeugt werden, wenn der Strom in der induktiven Last abgeschaltet wird.
Für den Fachmann ist es offensichtlich, daß der Bereich der vorliegenden Erfindung nicht auf die hier beispielhaft im einzelnen gezeigten und beschriebenen Ausführungsformen beschränkt ist und daß andere Ausführungsformen anhand der Beschreibung naheliegen. Der Bereich und Geist der vorliegenden Erfindung wird jedoch allein durch die folgenden Ansprüche begrenzt.

Claims (11)

1. MOSFET-Halbleiterbauelement mit Stoßspannungsschutz, mit einem Transistorelement, das eine Gate-Elektrode (G), eine Source-Elektrode (S) und eine Drain-Elektrode (D) umfaßt, und einer Zenerdiode (21), die eine mit der Drain-Elektode (D) des Transistorelements gekoppelte Kathodenelektrode (4) und eine Anodenelektrode (3) umfaßt, gekennzeichnet durch ein horizontales MOSFET-Element (23) mit einer Gate-Elektrode (9) und einer Drain-Elektrode (82), die mit der Anodenelektrode (3) der Zenerdiode (21) gekoppelt sind, einer mit der Gate-Elektrode (G) des Transistorelementes gekoppelten Source-Elektrode (81) und einer mit der Source-Elektrode (S) des Transistorelementes gekoppelten Back-Gate-Elektrode.
2. MOSFET-Halbleiterbauelement mit Stoßspannungsschutz gemäß Anspruch 1, dadurch gekennzeichnet, daß das Bauelement eine Halbleitersubstratschicht (2) einer ersten Leitfähigkeit umfaßt und das horizontale MOSFET-Element (23) in der Oberfläche (1) der Halbleitersubstratschicht (2) einen ersten Bereich (7) einer zweiten Leitfähigkeit;
in der Oberfläche (1) des ersten Bereiches (2) einen zweiten (81) und einen dritten (82) horizontal in einem gegenseitigen Abstand befindliche Bereiche der ersten Leitfähigkeit;
eine den ersten Bereich zwischen dem zweiten und dem dritten Bereich überlagernde Gate-Isolierschicht (5), die wenigstens teilweise den zweiten (81) und dritten (82) Bereich überdeckt, umfaßt; und die Gate-Elektrode (9) des horizontalen MOSFET-Elementes (23) die Gate-Isolierschicht (5) überlagert.
3. MOSFET-Halbleiterbauelement mit Stoßspannungsschutz gemäß Anspruch 1, dadurch gekennzeichnet, daß das Transistorelement ein vertikales MOSFET-Element (23) umfaßt.
4. MOSFET-Halbleiterbauelement mit Stoßspannungsschutz gemäß Anspruch 1, dadurch gekennzeichnet, daß das Transistorelement einen bipolaren Transistor umfaßt.
5. MOSFET-Halbleiterbauelement mit Stoßspannungsschutz gemäß Anspruch 1, dadurch gekennzeichnet, daß das Transistorelement einen bipolaren Transistor mit isoliertem Gate umfaßt.
6. MOSFET-Halbleiterbauelement mit Stoßspannungsschutz gemäß Anspruch 1, dadurch gekennzeichnet, daß die Zenerdiode (21) eine Vielzahl von in Reihe geschalteten Zenerdioden (Z1-1 bis Z1-n) umfaßt.
7. MOSFET-Halbleiterbauelement mit Stoßspannungsschutz gemäß Anspruch 1, dadurch gekennzeichnet, daß die Zenerdiode (21) eine einzelne Zenerdiode (Z₁) ist.
8. MOSFET-Halbleiterbauelement mit Stoßspannungsschutz gemäß Anspruch 1, dadurch gekennzeichnet, daß zusätzlich eine Gate-Elektrode und ein zwischen der Gate-Elektrode und der Gate-Elektrode (G) des Transistorelementes gekoppelter Widerstand (RG) vorgesehen sind.
9. MOSFET-Halbleiterbauelement mit Stoßspannungsschutz gemäß Anspruch 2, dadurch gekennzeichnet, daß der zweite Bereich (81) mit der Source-Elektrode des horizontalen MOSFET (23) und der dritte Bereich (82) mit der Drain-Elektrode des horizontalen MOSFET (23) gekoppelt sind.
10. MOSFET-Halbleiterbauelement mit Stoßspannungsschutz gemäß Anspruch 2, dadurch gekennzeichnet, daß der erste Bereich (7) mit der Back-Gate-Elektrode des horizontalen MOSFET-Elementes (23) gekoppelt ist.
11. MOSFET-Halbleiterbauelement mit Stoßspannungsschutz gemäß Anspruch 2, dadurch gekennzeichnet, daß der horizontale MOSFET (23) in der Oberfläche (1) der Halbleitersubstratschicht (2) in horizontaler Richtung innerhalb des ersten Bereiches (7) einen oder mehrere vierte Bereiche (31) der zweiten Leitfähigkeit umfaßt und die vierten Bereiche (31) mit dem ersten Bereich (7) in Verbindung stehen.
DE4122347A 1990-07-06 1991-07-05 MOSFET-Halbleiterbauelement mit integriertem Stoßspannungsschutzelement Expired - Fee Related DE4122347C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2178908A JPH0465878A (ja) 1990-07-06 1990-07-06 半導体装置

Publications (2)

Publication Number Publication Date
DE4122347A1 true DE4122347A1 (de) 1992-02-06
DE4122347C2 DE4122347C2 (de) 1994-03-24

Family

ID=16056783

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4122347A Expired - Fee Related DE4122347C2 (de) 1990-07-06 1991-07-05 MOSFET-Halbleiterbauelement mit integriertem Stoßspannungsschutzelement

Country Status (3)

Country Link
US (1) US5162966A (de)
JP (1) JPH0465878A (de)
DE (1) DE4122347C2 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4300100A1 (de) * 1992-01-06 1993-07-08 Fuji Electric Co Ltd
DE4225409C1 (de) * 1992-07-31 1993-11-25 Siemens Nixdorf Inf Syst Schaltungsanordnung zum Abbauen von Überspannungen an Transistoren
EP0580242A1 (de) * 1992-07-23 1994-01-26 Philips Electronics Uk Limited Halbleiterbauelement mit einem Schutzmittel
DE4225408C1 (de) * 1992-07-31 1994-04-28 Siemens Nixdorf Inf Syst Schaltungsanordnung zum Abbauen von Überspannungen an Gegentakt-Transistoren
US5521414A (en) * 1993-04-28 1996-05-28 Sgs-Thomson Microelectronics S.R.L. Monolithic integrated structure to protect a power transistor against overvoltage
DE19629056C1 (de) * 1996-07-18 1997-09-18 Siemens Ag Schaltungsanordnung zum Schutz eines Leistungs-MOSFET
EP0881682A1 (de) * 1997-05-28 1998-12-02 STMicroelectronics S.A. Hochspannungsschutz für einen integrierten MOS-Leistungstransistor
EP2757688A1 (de) * 2013-01-18 2014-07-23 HS Elektronik Systeme GmbH Aktive geklemmte Transistorschaltung für Niedertemperaturbetriebsbedingungen

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9115699D0 (en) * 1991-07-19 1991-09-04 Philips Electronic Associated An overvoltage protected semiconductor switch
US5416351A (en) * 1991-10-30 1995-05-16 Harris Corporation Electrostatic discharge protection
US5289028A (en) * 1991-11-04 1994-02-22 Motorola, Inc. High power semiconductor device with integral on-state voltage detection structure
GB9207860D0 (en) * 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor component
EP0624906B1 (de) * 1993-05-13 2001-08-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Integrierte Schaltungsstruktur für den Schutz von Leistungsvorrichtung gegen Überspannungen
EP0646964B1 (de) * 1993-09-30 1999-12-15 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Integrierte aktive Klammerungsstruktur für den Schutz von Leistungsanordnungen gegen Überspannungen, und Verfahren zu ihrer Herstellung
DE69328932T2 (de) * 1993-12-13 2000-12-14 Cons Ric Microelettronica Integrierte aktive Klammerungsstruktur für den Schutz von Leistungshalbleiterbauelementen gegen Überspannungen
US5538907A (en) * 1994-05-11 1996-07-23 Lsi Logic Corporation Method for forming a CMOS integrated circuit with electrostatic discharge protection
US5519242A (en) * 1994-08-17 1996-05-21 David Sarnoff Research Center, Inc. Electrostatic discharge protection circuit for a NMOS or lateral NPN transistor
FR2734429B1 (fr) * 1995-05-19 1997-08-01 Sgs Thomson Microelectronics Module interrupteur et d'alimentation-application au demarrage d'un tube fluorescent
KR0161415B1 (ko) * 1995-06-29 1998-12-01 김광호 BiCMOS 반도체장치 및 그 제조방법
KR0182030B1 (ko) * 1995-11-30 1999-03-20 김광호 바이시모스 트랜지스터 및 그 제조 방법
KR970054363A (ko) * 1995-12-30 1997-07-31 김광호 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법
US5789951A (en) * 1997-01-31 1998-08-04 Motorola, Inc. Monolithic clamping circuit and method of preventing transistor avalanche breakdown
KR100248504B1 (ko) * 1997-04-01 2000-03-15 윤종용 바이폴라 트랜지스터 및 그의 제조 방법
JP3814958B2 (ja) * 1997-07-09 2006-08-30 日産自動車株式会社 半導体集積回路
JP4156717B2 (ja) * 1998-01-13 2008-09-24 三菱電機株式会社 半導体装置
US6069372A (en) * 1998-01-22 2000-05-30 Mitsubishi Denki Kabushiki Kaisha Insulated gate type semiconductor device with potential detection gate for overvoltage protection
JP3707942B2 (ja) * 1998-12-17 2005-10-19 三菱電機株式会社 半導体装置とそれを用いた半導体回路
JP2000216277A (ja) * 1999-01-20 2000-08-04 Nec Corp 半導体装置及びその製造方法
US6614633B1 (en) 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
DE69933203D1 (de) * 1999-07-21 2006-10-26 St Microelectronics Srl Schwellwertreduzierung eines als Diode geschalteten Transistors
JP3317347B2 (ja) * 1999-09-02 2002-08-26 日本電気株式会社 ダイオードを備えた半導体装置およびその製造方法
JP3348711B2 (ja) * 1999-12-03 2002-11-20 セイコーエプソン株式会社 半導体装置およびその製造方法
US6392463B1 (en) * 2000-07-07 2002-05-21 Denso Corporation Electrical load driving circuit with protection
JP4228586B2 (ja) * 2002-05-21 2009-02-25 富士電機デバイステクノロジー株式会社 半導体装置
JP4738922B2 (ja) * 2005-07-14 2011-08-03 ルネサスエレクトロニクス株式会社 過電圧保護回路
US20070153441A1 (en) * 2006-01-05 2007-07-05 Chien-Chin Hsiao Voltage-responsive protection device, and lamp-string apparatus that incorporates the same
JP5274815B2 (ja) * 2007-11-20 2013-08-28 ルネサスエレクトロニクス株式会社 電力供給制御回路
CA2795813A1 (en) * 2010-04-08 2011-10-13 Siemens Aktiengesellschaft Circuit and method for protecting a controllable power switch
JP5682269B2 (ja) * 2010-12-06 2015-03-11 サンケン電気株式会社 ゲート駆動回路及び半導体装置
US8830640B2 (en) * 2012-06-21 2014-09-09 Texas Instruments Deutschland Gmbh Electrostatic discharge protection circuit
US9843181B2 (en) * 2013-07-25 2017-12-12 Infineon Technologies Austria Ag Semiconductor device including a control circuit
DE102014106486B4 (de) * 2014-05-08 2019-08-29 Infineon Technologies Austria Ag Integrierte Schaltung mit einer Klemmstruktur und Verfahren zum Einstellen einer Schwellenspannung eines Klemmtransistors
JP6619522B1 (ja) 2018-03-29 2019-12-11 新電元工業株式会社 ワイドギャップ半導体装置
CN110518063A (zh) * 2019-09-30 2019-11-29 深圳市芯电元科技有限公司 集成esd保护的沟槽mosfet及制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2304710B2 (de) * 1972-01-31 1975-07-03 Mitsubishi Denki K.K., Tokio Schutzschaltung für Feldeffekttransistoren
US4928157A (en) * 1988-04-08 1990-05-22 Kabushiki Kaisha Toshiba Protection diode structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2539890B2 (de) * 1975-09-08 1978-06-01 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zum Schutz von Eingängen integrierter MOS-Schaltkreise
JPH0748652B2 (ja) * 1987-07-23 1995-05-24 三菱電機株式会社 半導体回路装置の入力保護装置
JPH01289281A (ja) * 1988-05-17 1989-11-21 Sharp Corp ゲート保護回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2304710B2 (de) * 1972-01-31 1975-07-03 Mitsubishi Denki K.K., Tokio Schutzschaltung für Feldeffekttransistoren
US4928157A (en) * 1988-04-08 1990-05-22 Kabushiki Kaisha Toshiba Protection diode structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Glogoljy, M., Tikanyi, J.: Smart-SIPMOS - an In- telligent Power Switch. In: Conf. Rec., IEEE Ind. Appl. Soc. Annu. Meet. (1986), S. 429-433 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4300100A1 (de) * 1992-01-06 1993-07-08 Fuji Electric Co Ltd
DE4300100C2 (de) * 1992-01-06 1998-12-24 Fuji Electric Co Ltd Halbleitervorrichtung mit einer Überspannungsschutzschaltung
EP0580242A1 (de) * 1992-07-23 1994-01-26 Philips Electronics Uk Limited Halbleiterbauelement mit einem Schutzmittel
DE4225409C1 (de) * 1992-07-31 1993-11-25 Siemens Nixdorf Inf Syst Schaltungsanordnung zum Abbauen von Überspannungen an Transistoren
DE4225408C1 (de) * 1992-07-31 1994-04-28 Siemens Nixdorf Inf Syst Schaltungsanordnung zum Abbauen von Überspannungen an Gegentakt-Transistoren
US5521414A (en) * 1993-04-28 1996-05-28 Sgs-Thomson Microelectronics S.R.L. Monolithic integrated structure to protect a power transistor against overvoltage
DE19629056C1 (de) * 1996-07-18 1997-09-18 Siemens Ag Schaltungsanordnung zum Schutz eines Leistungs-MOSFET
US6043701A (en) * 1996-07-18 2000-03-28 Siemens Aktiengesellschaft Circuit configuration for protecting a power MOSFET
EP0881682A1 (de) * 1997-05-28 1998-12-02 STMicroelectronics S.A. Hochspannungsschutz für einen integrierten MOS-Leistungstransistor
FR2764136A1 (fr) * 1997-05-28 1998-12-04 Sgs Thomson Microelectronics Protection contre des surtensions d'un transistor mos de puissance integre
EP2757688A1 (de) * 2013-01-18 2014-07-23 HS Elektronik Systeme GmbH Aktive geklemmte Transistorschaltung für Niedertemperaturbetriebsbedingungen

Also Published As

Publication number Publication date
JPH0465878A (ja) 1992-03-02
US5162966A (en) 1992-11-10
DE4122347C2 (de) 1994-03-24

Similar Documents

Publication Publication Date Title
DE4122347C2 (de) MOSFET-Halbleiterbauelement mit integriertem Stoßspannungsschutzelement
DE19964481B4 (de) MOS-Halbleiteranordnung mit Schutzeinrichtung unter Verwendung von Zenerdioden
DE3821065C2 (de)
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE4235175C2 (de) Halbleitervorrichtung
DE3443854A1 (de) Halbleiteranordnung
DE2257846B2 (de) Integrierte Halbleiteranordnung zum Schutz gegen Überspannung
DE4208695C2 (de) Leitungsmodulations MOSFET
DE102005052731A1 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE2558017C2 (de) Schaltungsanordnung zur Durchführung Boolescher Verknüpfungen digitaler Signale
DE2047166A1 (de) Halbleitervorrichtung
DE3824836C2 (de) Isolierschicht-Bipolartransistor
DE3942640A1 (de) Mos-halbleitervorrichtung
DE2757762A1 (de) Monolithische kombination zweier komplementaerer bipolartransistoren
DE112017008299T5 (de) Halbleitereinheit
DE4022022A1 (de) Hochspannungshalbleitervorrichtung
DE3540433A1 (de) Integriertes mosfet-bauelement
DE3838964C2 (de)
DE2531249A1 (de) Vielschicht-thyristor
DE2320579A1 (de) Halbleiterelement
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE1639177C3 (de) Monolithisch integrierte Gleichrichterschaltung
DE3003911C2 (de) Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand
DE3331631A1 (de) Halbleiter-bauelement
DE3622141A1 (de) Treiberelement fuer induktive lasten

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee