DE4107165C2 - - Google Patents
Info
- Publication number
- DE4107165C2 DE4107165C2 DE4107165A DE4107165A DE4107165C2 DE 4107165 C2 DE4107165 C2 DE 4107165C2 DE 4107165 A DE4107165 A DE 4107165A DE 4107165 A DE4107165 A DE 4107165A DE 4107165 C2 DE4107165 C2 DE 4107165C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating film
- memory cell
- capacitor electrode
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Description
Die vorliegende Erfindung bezieht sich auf eine Halb
leiterspeicherzelle mit einem Feldeffekttransistor und
einem Kondensator nach dem Oberbegriff des Patentanspruches 1.
Fig. 3A bis 3H sind schematische Querschnittsdarstellungen
zur Erklärung des Herstellungsprozesses einer ferroelektri
schen Speicherzelle nach 1989 IEEE International Solid-State
Circuits Conference; Digest of Technical Papers, Seiten 242
bis 243.
Auf einem Halbleitersubstrat 1 aus Silizium ist eine Oxid
schicht 2 zu dessen Isolation gebildet, wie Fig. 3A zeigt.
Wie Fig. 3B zeigt, ist durch einen thermischen Oxidations
vorgang eine Gateisolierschicht 3 gebildet. Auf der Gate
isolierschicht 3 ist eine als Gateelektrode dienende Wort
leitung 4 gebildet. Die Wortleitung 4 kann durch Abscheiden
einer zur Gewährleistung ihrer Leitfähigkeit Verunreinigungen
enthaltenden Polysiliziumschicht durch einen LPCVD (Nieder
druckdampfphasenabscheidungs-)Prozeß und durch anschließendes
Strukturieren der abgeschiedenen Polysiliziumschicht mittels
Fotolithografie gebildet werden.
Wie Fig. 3C zeigt, sind die Source-/Drain-Gebiete 5 unter
Nutzung der Gateelektrode 4 und des Isolationsbereiches 2
als Masken auf selbstausrichtende Weise gebildet.
Wie in Fig. 3D gezeigt, sind die Gateelektrode 4 und die
Source-/Drain-Gebiete 5 mit einem ersten Zwischenschichtiso
lierfilm 6 bedeckt.
Wie Fig. 3E zeigt, wird dann auf dem ersten Zwischenschicht
isolierfilm 6 oberhalb der Gateelektrode 4 eine untere Kon
densatorelektrode 7 gebildet. Die untere Kondensatorelektrode
7 kann durch Abscheidung einer Leitungsschicht auf dem ersten
Zwischenschichtisolierfilm 6 durch Sputtern oder ähnliches
und anschließendes Strukturieren der abgeschiedenen Leitungs
schicht gebildet werden. Nachfolgend wird die untere Konden
satorelektrode 7 mit einem Kondensatordielektrikum 8 bedeckt.
Das Kondensatordielektrikum 8 kann durch Abscheidung einer
ferroelektrischen Schicht mittels einer Sputtermethode oder
einer Sol-Gel-Methode, anschließende geeignete Wärmebehand
lung der Schicht und abschließendes Strukturieren der wärme
behandelten resultierenden Schicht gebildet werden.
Wie Fig. 3F zeigt, wird auf dem Kondensatordielektrikum 8
eine obere Kondensatorelektrode 9 gebildet. Die obere Konden
satorelektrode 9 kann durch Sputtern und Fotolithografie
gebildet werden. Die obere Kondensatorelektrode wird dann
mit einem zweiten Zwischenschichtisolierfilm 10 bedeckt.
Wie Fig. 3G zeigt, werden zur Gewährleistung des elektrischen
Anschlusses der Source-/Drain-Gebiete 5 und der oberen Kon
densatorelektrode 9 Kontaktlöcher 5a und 9a durch die ent
sprechenden Zwischenschichtisolierfilme 6 und 10 mittels
Fotolithografie ausgebildet.
Wie in Fig. 3H gezeigt, wird dann eine mit einem der
Source-/Drain-Gebiete 5 verbundene Bitleitung 11 gebildet,
und schließlich wird eine Verbindung 12 zur Verbindung des
anderen Source-/Drain-Gebietes 5 mit der oberen Kondensator
elektrode gebildet. Die Bitleitung 11 und die Verbindung
12 können derart gebildet werden, daß eine den Zwischen
schichtisolierfilm 10 und die Kontaktlöcher 5a und 9a be
deckende Leitungsschicht abgeschieden und anschließend struk
turiert wird. Schließlich wird zur Fertigstellung der ferro
elektrischen Speicherzelle eine Oberflächenpassivierungs
schicht (nicht gezeigt) aufgebracht.
Fig. 4 zeigt eine Draufsicht der Oberflächenstruktur der
ferroelektrischen Speicherzelle von Fig. 3H. Fig. 3H ent
spricht einer Querschnittsdarstellung entlang der Linie
3H-3H von Fig. 4.
Ein Ferroelektrikum kann als eine Substanz definiert werden,
die die folgenden Eigenschaften (1) und (2) hat:
- 1) die Substanz hat eine bestimmte spontane Polarisation in einem externen elektrischen Feld von 0; und
- 2) die Richtung ihrer spontanen Polarisation kann beim An legen eines äußeren elektrischen Feldes entsprechend dessen Richtung umgekehrt werden. Das Speichern einer binären Infor mation in einer ferroelektrischen Schicht bedeutet, daß die Richtung der Polarisation der ferroelektrischen Schicht ent sprechend einer "0"- oder "1"-Eingangsinformation geändert wird.
Genauer gesagt, wenn an die untere Kondensatorelektrode 7
eine Spannung von 5 V und an die obere Kondensatorelektrode
9 eine Spannung von 0 V in Fig. 3H angelegt wird, ist die
spontane Polarisation der ferroelektrischen Schicht 8 von
negativer Polarität auf ihrer unteren Seite zu positiver
Polarität auf ihrer oberen Seite gerichtet. Umgekehrt ist,
wenn an die untere Kondensatorelektrode 7 eine Spannung von
0 V und an die obere Kondensatorelektrode 9 eine Spannung
von 5 V angelegt wird, die spontane Polarisation der ferro
elektrischen Schicht 8 von negativer Polarität auf der oberen
Seite zu positiver Polarität auf der unteren Seite gerichtet.
Die Fig. 5A und 5B veranschaulichen Inversionen der spon
tanen Polarisation im sogenannten PZT, das eine ferroelektri
sche Substanz darstellt. PZT hat eine Perovskit-Kristall
struktur, wie in Fig. 5A und 5B gezeigt, und wird dar
gestellt durch die Formel ABO3 = Pb (TixZr1-x) O3, worin
ein Atom A Blei entspricht, ein Atom B Titan oder Zr
bezeichnet und ein Atom O Sauerstoff bezeichnet.
In dem in Fig. 5A gezeigten Zustand ist das Atom B vom Mit
telpunkt der Einheitszelle aus leicht nach deren oberer
Fläche verschoben, und die spontane Polarisation von PZT
ist von negativer Polarität an der unteren Seite zu posi
tiver Polarität an der oberen Seite gerichtet, was durch
den Pfeil verdeutlicht wird. Wie in Fig. 5B gezeigt, kann
das Atom B vom Mittelpunkt der Einheitszelle leicht zu deren
Unterseite verschoben sein, wenn ein externes elektrisches
Feld angelegt wird. Die spontane Polarisation des PZT ist
folglich jetzt umgekehrt und von negativer Polarität an der
Oberseite zu positiver Polarität an der Unterseite gerichtet,
wie durch den Pfeil gezeigt wird. Während der Umkehrung der
spontanen Polarisation bewegen sich alle Atome in der Ein
heitszelle ein wenig um die Bewegung des Atomes B zu ge
statten, so daß die Einheitszelle sich in Richtung der Pola
risation etwas ausdehnt. Das heißt, ein PZT-Kristall dehnt
sich bei jeder Umkehrung der spontanen Polarisation in Rich
tung der Polarisation aus und zieht sich wieder zusammen.
Andererseits ist die Ausdehnung und Zusammenziehung des PZT-
Kristalls in der Richtung senkrecht zur Richtung der spon
tanen Polarisation nur klein. Daraus ergeben sich einige
Probleme, wenn eine ferroelektrische Schicht gekrümmte Ober
flächenteile beinhaltet.
Fig. 6 zeigt den Querschnitt eines oberhalb der Gateelektrode
4 ausgebildeten Kondensators. Der Kondensator von Fig. 6
kann eine große Fläche einnehmen, aber die ferroelektrische
Schicht 8 hat eine gekrümmte Oberfläche mit einer beträcht
lichen Krümmung an der Stufe S, die durch die gepunktete
Linie markiert ist. Jedesmal, wenn die spontane Polarisation
durch die obere und untere Kondensatorelektrode 9 bzw. 7
umgekehrt wird, dehnt sich die ferroelektrische Schicht 8
in Richtung der Schichtdicke aus bzw. zieht sich zusammen,
wie es durch die Pfeile gezeigt ist. Dementsprechend ist
die ferroelektrische Schicht 8 an der Stufe S konzentrierten
mechanischen Spannungen infolge der Expansion und Kontraktion
ausgesetzt, so daß an dieser Stelle die Gefahr von Ermüdungs
brüchen nach vielen Umkehrungen der Polarisation besteht.
Aus DE 39 29 129 A1 ist eine Halbleiterspeicherzelle mit einem
Feldeffekttransistor und einem Kondensator bekannt, mit einem Halbleiter
substrat (1), Source-/Drain-Gebieten (5), die auf der Hauptober
fläche des Halbleitersubstrates (1) und an gegenüberliegenden
Seiten eine Kanalregion gebildet sind, einem Gate bzw. einer Wort
leitung (4), die auf einer Gate-Isolierschicht über der Kanal
region gebildet ist, einer Bitleitung (10), die auf einer Isolier
schicht auf der Hauptoberfläche gebildet und elektrisch mit einem
der Source-/Drain-Gebiete (5) verbunden ist, Zwischenschicht
isolierfilme (8, 11a, 11b), die die Wortleitung (4) und Bitleitung
(10) bedecken und eine im wesentlichen ebene obere Oberfläche
besitzen, einer unteren Kondensatorelektrode (13a, 13b), die im
wesentlichen eben auf dem Zwischenschichtisolierfilm (11b) gebildet
und elektrisch mit dem anderen der Source-/Drain-Gebiete (5)
verbunden ist, wie sie im Oberbegriff des Patent
anspruches 1 angegeben ist. Dabei wird noch darauf hingewiesen, daß eine
obere Kondensatorelektrode an sich bekannt ist.
Bei diesem Speicherzellenaufbau ist der Kondensator sich über die
Gate-Elektrode bzw. Wortleitung erstreckend gebildet, und die
unteren Kondensatorelektroden zweier benachbarter Speicherzellen
liegen zur weiteren Vergrößerung der Kondensatorfläche teilweise
übereinander.
Ein solcher Aufbau ist zwangsweise mit einer mehrfachen starken
Krümmung der dielektrischen Schicht verbunden und kommt daher
wegen des oben erwähnten Zuverlässigkeitsproblems nicht für eine
ferroelektrische Speicherzelle in Betracht.
In der ferroelektrischen Speicherzelle der Fig. 3H ist die
flache Ausbildung der ferroelektrischen Schicht 8 auf einen
kleinen Bereich oberhalb der Gateelektrode 4 begrenzt, da
an den gegenüberliegenden Seiten der Gateelektrode 4 die
Bitleitung 11 und Verbindung 12 angeordnet sind. Wenn
die Größe der Speicherzelle der Fig. 3H verringert wird,
wird die Breite der Gateelektrode 4 ebenfalls verringert.
Die Fläche der ferroelektrischen Schicht 8 muß daher zwangs
läufig ebenfalls verringert werden. Dementsprechend wird
die Kapazität des Kondensators, der die ferroelektrische
Schicht 8 beinhaltet, verringert, und, wenn diese Kapazität
kleiner oder gleich 50 fC wird, ist eine stabile Betriebs
weise des Speichers nicht mehr gewährleistet.
Dieser Einschränkung unterliegt auch die (DRAM-)Halbleiter
speicherzelle mit einem Feldeffekttransistor und einem Kondensator
nach EP 03 38 157 A2, die ein Halbleitersubstrat (30), Source-/
Drain-Gebiete (32, 34), die auf der Hauptoberfläche des Halblei
tersubstrates (30) und an gegenüberliegenden Seiten der Kanal
region gebildet sind, eine Wortleitung (46), die auf einer Gate-
Isolierschicht über der Kanalregion gebildet ist, eine Bitleitung
(50), die auf einer Isolierschicht (36) auf der Hauptoberfläche
gebildet und elektrisch mit einem der Source-/Drain-Gebiete (34)
verbunden ist, eine untere Kondensatorelektrode (40), die auf der
Isolierschicht (36) gebildet und elektrisch mit dem anderen der
Source-/Drain-Gebiete (32) verbunden ist, eine ferroelektrische
Schicht (42), die auf der unteren Kondensatorelektrode (40) gebildet
ist, und eine obere Kondensatorelektrode (44), die auf der
ferroelektrischen Schicht (42) gebildet ist, aufweist.
Im Lichte der oben genannten Nachteile des Standes der Tech
nik besteht die Aufgabe der Erfindung darin, eine einen Kondensator
aufweisende Speicherzelle anzugeben,
die so aufgebaut ist, daß der Kondensator bei Verringerung
der Speicherzellen-Abmessungen noch über eine für stabilen
Betrieb ausreichende Kapazität verfügt und die Speicherzelle
im Dauerbetrieb hohe Zuverlässigkeit zeigt.
Eine Halbleiterspeicherzelle mit einem Feldeffekttransistor
und einem Kodensator entsprechend der Erfindung
weist die Merkmale des Patentanspruchs 1 auf.
In dieser Halbleiterspeicherzelle vom Ein-Transistor/Ein-Konden
sator-Typ ist ein
eine ferroelektrische Schicht beinhaltender Kondensator auf
einem die Wortleitung und die Bitleitung bedeckenden und
im wesentlichen eine ebene Oberfläche besitzenden Zwischen
schichtisolierfilm angeordnet, der eine ferroelektrische
Schicht mit großer ebener Fläche möglich macht.
Zweckmäßige Ausgestaltungen ergeben sich aus den Unteransprüchen.
Es folgt die Beschreibung von Ausführungsbeispielen anhand
der Figuren. Von den Figuren zeigen:
Fig. 1A-1J schematische Querschnittsdarstellungen zur
Erklärung des Herstellungsprozesses einer
ferroelektrischen Speicherzelle entsprechend
einer Ausführungsform der vorliegenden Erfin
dung;
Fig. 2 eine Draufsicht der ferroelektrischen Spei
cherzelle von Fig. 1J;
Fig. 3A-3H schematische Querschnittsdarstellungen zur
Erklärung des Herstellungsprozesses einer
ferroelektrischen Speicherzelle nach herkömm
licher Technik;
Fig. 4 eine Draufsicht der ferroelektrischen Spei
cherzelle von Fig. 3H;
Fig. 5A und 5B schematische Darstellungen zur Erklärung
der Umkehrung der spontanen Polarisation
in PZT; und
Fig. 6 eine Querschnittsdarstellung zur Erklärung
der Häufung von Spannungen in einer ferro
elektrischen Schicht, die eine gekrümmte
Oberfläche beinhaltet.
Fig. 1A bis 1J zeigen ein Herstellungsverfahren für eine
ferroelektrische Speicherzelle entsprechend einer Ausfüh
rungsform der vorliegenden Erfindung.
Wie in Fig. 1A gezeigt, werden eine Feldoxidschicht 22 zur Iso
lation und eine Gateisolierschicht 23 auf einem Halbleiter
substrat 21 aus Silizium durch thermische Oxidation oder
ähnliches gebildet. Auf der Gateisolierschicht 23 wird mit
tels eines LPCVD-Verfahrens eine Polysiliziumschicht abge
schieden, die zur Steigerung der Leitfähigkeit Verunreini
gungen enthält. Dann wird auf der Polysiliziumschicht mit
tels eines CVD-Verfahrens eine Isolierschicht, z. B. eine
Siliziumoxidschicht, abgeschieden. Die abgeschiedene Poly
silizium- und Isolierschicht werden mittels Fotolithografie
strukturiert, um eine Gateelektrode 24 auszubilden, deren
obere Oberfläche mit einer Isolierschicht 26 bedeckt ist.
Die Gateelektrode 24 kann auch aus einem Polyzid, wie z. B.
WSi2, MoSi2, TiSi2 oder ähnlichem oder einem Metall mit hohem
Schmelzpunkt, wie z. B. W, Mo, Ti oder ähnlichem anstelle
von Polysilizium gebildet sein.
Wie in Fig. 1B gezeigt, werden die Seitenwände der Gate
elektrode 24 in selbstausrichtender Weise durch anisotropes
Atzen einer weiteren abgeschiedenen Siliziumoxidschicht von
oben mit einer Isolierschicht 26a bedeckt.
Unter Nutzung der Gateelektrode 24 und der Oxidschicht 22
als Masken werden anschließend Verunreinigungen ionenimplan
tiert und die implantierten Verunreinigungen einer thermi
schen Diffusion unterzogen, um Source-/Drain-Gebiete 25 in
selbstausrichtender Weise zu erzeugen, wie in Fig. 1C gezeigt
ist.
Wie in Fig. 1D gezeigt, wird mittels Fotolithografie ein Kon
taktloch 25a zur Herstellung einer elektrischen Verbindung
mit einem der Source/Drain-Gebiete 25 hergestellt. Nachfol
gend wird eine Bitleitung 31 ausgebildet, die durch das Kon
taktloch 25a mit einem der Source/Drain-Gebiete verbunden
wird. Die Bildung der Bitleitung 31 wird ermöglicht, indem
zuerst eine Stoppermetallschicht, wie z. B. Polysilizium,
Polyzid, TiN oder ähnliches auf dem Boden des Kontaktloches
25a ausgebildet wird, danach eine Leitungsschicht aus einem
Metall mit hohem Schmelzpunkt, wie z. B. W, Ti, Mo oder ähn
lichem abgeschieden wird, und die sich ergebende Schicht
mittels Fotolithografie strukturiert wird.
Wie in Fig. 1E gezeigt, wird ein Zwischenschichtisolierfilm
30 abgeschieden, um die Bitleitung 31 zu bedecken. Die obere
Oberfläche des abgeschiedenen Zwischenschichtisolierfilms
30 wird durch "Reflow" (z. B. Tempern von Bor-Phosphor-Silikatglas bei 850°C
in Naßgasatmosphäre) oder Rückätzen im wesentlichen eben gemacht.
Wie in Fig. 1F bezeigt, wird zur Herstellung einer elektri
schen Verbindung zum anderen Source/Drain-Gebiet 25 ein den
Zwischenschichtisolierfilm 30 durchdringendes weiteres Kon
taktloch 25b hergestellt.
Wie in Fig. 1G gezeigt, wird das Kontaktloch 25b mit einer
Verbindungsschicht 32 ausgefüllt. Die Verbindungsschicht
32 kann durch selektive Abscheidung einer Wolframschicht auf
dem im Kontaktloch 25b freigelegten Siliziumsubstrat gebildet
werden. (DieWolframschicht wächst auf einem Siliziumkristall
bevorzugt). Anstelle dieser Herstellungsmethode kann eine
im Kontaktloch 25b verbleibende Verbindungsschicht 32 auch
durch Rückätzen einer durch CVD abgeschiedenen Wolfram-
oder Polysiliziumschicht gebildet werden.
Wie in Fig. 1H gezeigt, wird dann auf dem Zwischenschicht
isolierfilm 30 eine untere Kondensatorelektrode, z. B. aus
Platin, Vanadium, Tantal oder Wolfram und danach eine ferro
elektrische Schicht auf der unteren Kondensatorelektroden
schicht abgeschieden. Auf der ferroelektrischen Schicht wird
ähnlich zur unteren Kondensatorelektrodenschicht eine obere
Kondensatorelektrodenschicht abgeschieden. Die abgeschiedene
untere Kondensatorelektrodenschicht, ferroelektrische Schicht
und obere Kondensatorelektrodenschicht werden zweckmäßiger
weise durch Fotolithografie strukturiert, wodurch ein Kon
densator gebildet wird, der eine untere Kondensatorelektrode
27, eine ferroelektrische Schicht 28 und eine obere Konden
satorelektrode 29 beinhaltet. Die untere Kondensatorelektrode
27 ist mit einem der Source/Drain-Gebiete 25 mittels der
Verbindungsschicht 32 verbunden.
Wie Fig. 1I zeigt, ist der eine obere und eine untere Kon
densatorelektrode 27 und 29 und eine ferroelektrische Schicht
28 enthaltende Kondensator mit einem weiteren Zwischen
schichtisolierfilm 33 bedeckt. Im Zwischenschichtisolierfilm
33 wird zur Herstellung einer elektrischen Verbindung mit
der oberen Kondensatorelektrode 29 ein Kontaktloch 29a herge
stellt.
Wie in Fig. 1J gezeigt, wird eine den Zwischenschichtisolier
film 33 und das Kontaktloch 29a bedeckende Leitungsschicht,
z. B. aus Aluminium, Wolfram, Wolframsilizid oder Kupfer,
abgeschieden und anschließend durch Fotolithografie struk
turiert, wodurch eine Verbindungsschicht 34 ausgebildet wird.
Dabei kann zwischen der Verbindungsschicht 34 und der oberen
Kondensatorelektrode 29 eine Stoppermetallschicht, wie z. B.
aus TiN oder TiW ausgebildet werden. Darüber hinaus kann auf
der Verbindungsschicht 34 eine Oberflächenpassivierungs
schicht oder alternativ eine Mehrschicht-Verbindungsstruktur
ausgebildet werden.
Fig. 2 zeigt eine Draufsicht der ferroelektrischen Speicher
zelle von Fig. 1J. Fig. 1J entspricht einer Querschnittsdar
stellung entlang der Linie 1J-1J von Fig. 2.
Wie oben beschrieben, wird entsprechend der vorliegenden
Erfindung der Kondensator auf einem Zwischenschichtisolier
film 30 gebildet der eine Wortleitung 24 und eine Bitleitung
31 bedeckt, und eine im wesentlichen flache obere Oberfläche
hat. Dies ermöglicht die Ausbildung des Kondensators in einer
großen Fläche ohne Begrenzung durch die Lage der Wortleitung
24 und der Bitleitung 31 und damit die flache Ausbildung
einer ferroelektrischen Schicht 28 im Kondensator. Damit
wird es möglich, die Kapazität des Kondensators pro Speicher
zelle zu erhöhen und Ermüdungsbrüche der ferroelektrischen
Schicht 28 zu vermeiden.
Claims (8)
1. Halbleiterspeicherzelle mit einem Feldeffekttransistor
und einem Kondensator, mit:
- - einem Halbleitersubstrat (21) ;
- - Source-/Drain-Gebieten (25), die auf der Hauptoberfläche des Halbleitersubstrates (21) und an gegenüberliegenden Seiten einer Kanalregion gebildet sind;
- - einer Wortleitung (24), die auf einer Gateisolierschicht (23) über der Kanalregion gebildet ist;
- - einer Bitleitung (31), die auf einer Isolierschicht (26) auf der Hauptoberfläche gebildet und elektrisch mit einem der Source-/Drain-Gebiete (25) verbunden ist;
- - einem Zwischenschichtisolierfilm (30), der die Wortleitung (24) und die Bitleitung (31) bedeckt und eine im wesentli chen ebene obere Oberfläche besitzt; und
- - einer unteren Kondensatorelektrode (27), die im wesentlichen eben auf dem Zwischenschichtisolierfilm (30) gebildet und elektrisch mit dem anderen der Source-/Drain-Gebiete (25) verbunden ist;
gekennzeichnet durch:
- - eine ferroelektrische Schicht (28), die im wesentlichen eben auf der unteren Kondensatorelektrode (27) gebildet ist; und
- - eine obere Kondensatorelektrode (29), die auf der ferro elektrischen Schicht (28) gebildet ist, wobei die untere Kondensatorelektrode (27), die ferroelektrische Schicht (28) und die obere Konden satorelektrode (29) so ausgebildet sind, daß sie zumindest Teile der Wortleitung (24) und der Bitleitung (31) über decken.
2. Halbleiterspeicherzelle nach Anspruch 1,
dadurch gekennzeichnet, daß die ferroelektrische Schicht
(28) Pb (TixZr1-x) O3 enthält.
3. Halbleiterspeicherzelle nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die obere Oberfläche des Zwi
schenschichtisolierfilms (30) durch ein "Reflow"-Verfahren
eben gemacht wurde.
4. Halbleiterspeicherzelle nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die obere Oberfläche des Zwi
schenschichtisolierfilmes (30) durch ein Rückätzverfahren
eben gemacht wurde.
5. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß das Halbleitersubstrat (21)
Silizium umfaßt und daß die elektrische Verbindung zwischen
der unteren Kondensatorelektrode (27) und dem Source-/Drain-
Gebiet (25) durch eine Wolframschicht hergestellt wird, die
auf der in einem den Zwischenschichtisolierfilm (30) durch
dringenden Kontaktloch (25a) freigelegten Oberfläche des
Siliziumsubstrats selektiv abgeschieden wurde.
6. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß die elektrische Verbindung zwi
schen der unteren Kondensatorelektrode (27) und dem
Source-/Drain-Gebiet (25) durch eine Polysiliziumschicht
hergestellt wird, die zur hinreichenden Ausfüllung des den
Zwischenschichtisolierfilm (30) bis auf das Substrat durch
dringenden Kontaktloches (25b) abgeschieden und anschließend
rückgeätzt wurde.
7. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 6,
weiterhin enthaltend:
- - einen zweiten Zwischenschichtisolierfilm (33), der auf der oberen Kondensatorelektrode (29) ausgebildet ist, und
- - eine zweite Verbindungsschicht (34), die auf dem zweiten Zwischenschichtisolierfilm (33) ausgebildet und durch ein Kontaktloch (29a) im zweiten Zwischenschichtisolierfilm (33) mit der oberen Kondensatorelektrode (29) verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2098951A JPH03296262A (ja) | 1990-04-13 | 1990-04-13 | 半導体メモリセル |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4107165A1 DE4107165A1 (de) | 1991-10-17 |
DE4107165C2 true DE4107165C2 (de) | 1993-08-12 |
Family
ID=14233406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4107165A Granted DE4107165A1 (de) | 1990-04-13 | 1991-03-06 | Halbleiterspeicherzelle |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH03296262A (de) |
KR (1) | KR950006471B1 (de) |
DE (1) | DE4107165A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0503078B1 (de) * | 1990-09-28 | 2001-06-06 | Ramtron International Corporation | Halbleiter-bauteil |
JP2715736B2 (ja) * | 1991-06-28 | 1998-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
US5401680A (en) * | 1992-02-18 | 1995-03-28 | National Semiconductor Corporation | Method for forming a ceramic oxide capacitor having barrier layers |
JP3319869B2 (ja) * | 1993-06-24 | 2002-09-03 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
US5439840A (en) * | 1993-08-02 | 1995-08-08 | Motorola, Inc. | Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric |
EP0740348B1 (de) | 1995-04-24 | 2002-02-27 | Infineon Technologies AG | Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung |
ATE223108T1 (de) * | 1995-04-24 | 2002-09-15 | Infineon Technologies Ag | Halbleiter-speichervorrichtung unter verwendung eines ferroelektrischen dielektrikums und verfahren zur herstellung |
JP3113173B2 (ja) * | 1995-06-05 | 2000-11-27 | シャープ株式会社 | 不揮発性ランダムアクセスメモリ及びその製造方法 |
US5985731A (en) * | 1998-08-17 | 1999-11-16 | Motorola, Inc. | Method for forming a semiconductor device having a capacitor structure |
US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0338157B1 (de) * | 1988-04-22 | 1994-07-06 | Ramtron International Corporation | DRAM-Zelle mit verstärkter Ladung |
JPH01308069A (ja) * | 1988-06-07 | 1989-12-12 | Fujitsu Ltd | 半導体メモリのメモリセル構造 |
JPH0294471A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JP2898686B2 (ja) * | 1990-03-06 | 1999-06-02 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
-
1990
- 1990-04-13 JP JP2098951A patent/JPH03296262A/ja active Pending
-
1991
- 1991-02-05 KR KR1019910001961A patent/KR950006471B1/ko not_active IP Right Cessation
- 1991-03-06 DE DE4107165A patent/DE4107165A1/de active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
Also Published As
Publication number | Publication date |
---|---|
JPH03296262A (ja) | 1991-12-26 |
KR950006471B1 (ko) | 1995-06-15 |
DE4107165A1 (de) | 1991-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19829300B4 (de) | Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung | |
DE3922456C2 (de) | ||
DE19625883C2 (de) | Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben | |
DE4016686C2 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
DE4107165C2 (de) | ||
DE4220497A1 (de) | Halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
DE19904781A1 (de) | Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem | |
DE4126046A1 (de) | Herstellungsverfahren und struktur eines dram-speicherzellenkondensators | |
DE19838741A1 (de) | Kondensator und Verfahren zur Herstellung eines Kondensators | |
DE10028424A1 (de) | DRAM-Speicherzelle für DRAM-Speichervorrichtung und deren Herstellungsverfahren | |
DE4029256C2 (de) | Halbleiterspeichervorrichtung mit wenigstens einer DRAM-Speicherzelle und Verfahren zu deren Herstellung | |
DE10242033A1 (de) | Ferroelektrische Speichervorrichtung und Verfahren zum Ausbilden derselben | |
DE4232817B4 (de) | Halbleiter-Speicherzelle und Verfahren zu deren Herstellung | |
DE4203565C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE19854418C2 (de) | Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung | |
DE19712540C1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
DE69836947T2 (de) | Verbindung zwischen MOS-Transistor und Kapazität | |
DE19834649C1 (de) | Verfahren zum Herstellen einer Speicherzelle | |
DE19620185C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung | |
EP0859405B1 (de) | Herstellverfahren für eine erhabene Kondensatorelektrode | |
EP1202333B1 (de) | Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung | |
DE19906192A1 (de) | Halbleiteranordnung mit Kapazitätselementen hoher Dichte und Herstellungsverfahren davon | |
DE3930622C2 (de) | Statischer RAM | |
EP1277230B1 (de) | Verfahren zur herstellung von kondensatorstrukturen | |
DE4120592A1 (de) | Halbleitereinrichtung und verfahren zu deren herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |