DE4107165A1 - Halbleiterspeicherzelle - Google Patents

Halbleiterspeicherzelle

Info

Publication number
DE4107165A1
DE4107165A1 DE4107165A DE4107165A DE4107165A1 DE 4107165 A1 DE4107165 A1 DE 4107165A1 DE 4107165 A DE4107165 A DE 4107165A DE 4107165 A DE4107165 A DE 4107165A DE 4107165 A1 DE4107165 A1 DE 4107165A1
Authority
DE
Germany
Prior art keywords
layer
memory cell
capacitor electrode
insulating film
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4107165A
Other languages
English (en)
Other versions
DE4107165C2 (de
Inventor
Hideaki Arima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4107165A1 publication Critical patent/DE4107165A1/de
Application granted granted Critical
Publication of DE4107165C2 publication Critical patent/DE4107165C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Description

Die vorliegende Erfindung bezieht sich allgemein auf Halb­ leiterspeicherzellen vom Ein-Transistor/Ein-Kondensator-Typ und im besonderen auf Verbesserungen einer Halbleiterspei­ cherzelle mit einem Kondensator unter Verwendung einer ferro­ elektrischen Schicht (im folgenden bezeichnet als "ferro­ elektrische Speicherzelle").
Fig. 3A bis 3H sind schematische Querschnittsdarstellungen zur Erklärung des Herstellungsprozesses einer ferroelektri­ schen Speicherzelle nach 1989 IEEE International Solid-State Circuits Conference; Digest of Technical Papers, Seiten 242 bis 243.
Auf einem Halbleitersubstrat 1 aus Silizium ist eine Oxid­ schicht 2 zu dessen Isolation gebildet, wie Fig. 3A zeigt.
Wie Fig. 3B zeigt, ist durch einen thermischen Oxidations­ vorgang eine Gateisolierschicht 3 gebildet. Auf der Gate­ isolierschicht 3 ist eine als Gateelektrode dienende Wort­ leitung 4 gebildet. Die Wortleitung 4 kann durch Abscheiden einer zur Gewährleistung ihrer Leitfähigkeit Verunreinigungen enthaltenden Polysiliziumschicht durch einen LPCVD (Nieder­ druckdampfphasenabscheidungs-)Prozeß und durch anschließendes Strukturieren der abgeschiedenen Polysiliziumschicht mittels Fotolithografie gebildet werden.
Wie Fig. 3C zeigt, sind die Source-/Drain-Gebiete 5 unter Nutzung der Gateelektrode 4 und des Isolationsbereiches 2 als Masken auf selbstausrichtende Weise gebildet.
Wie in Fig. 3D gezeigt, sind die Gateelektrode 4 und die Source-/Drain-Gebiete 5 mit einem ersten Zwischenschichtiso­ lierfilm 6 bedeckt.
Wie Fig. 3E zeigt, wird dann auf dem ersten Zwischenschicht­ isolierfilm 6 oberhalb der Gateelektrode 4 eine untere Kon­ densatorelektrode 7 gebildet. Die untere Kondensatorelektrode 7 kann durch Abscheidung einer Leitungsschicht auf dem ersten Zwischenschichtisolierfilm 6 durch Sputtern oder ähnliches und anschließendes Strukturieren der abgeschiedenen Leitungs­ schicht gebildet werden. Nachfolgend wird die untere Konden­ satorelektrode 7 mit einem Kondensatordielektrikum 8 bedeckt. Das Kondensatordielektrikum 8 kann durch Abscheidung einer ferroelektrischen Schicht mittels einer Sputtermethode oder einer Sol-Gel-Methode, anschließende geeignete Wärmebehand­ lung der Schicht und abschließendes Strukturieren der wärme­ behandelten resultierenden Schicht gebildet werden.
Wie Fig. 3F zeigt, wird auf dem Kondensatordielektrikum 8 eine obere Kondensatorelektrode 9 gebildet. Die obere Konden­ satorelektrode 9 kann durch Sputtern und Fotolithografie gebildet werden. Die obere Kondensatorelektrode wird dann mit einem zweiten Zwischenschichtisolierfilm 10 bedeckt.
Wie Fig. 3G zeigt, werden zur Gewährleistung des elektrischen Anschlusses der Source-/Drain-Gebiete 5 und der oberen Kon­ densatorelektrode 9 Kontaktlöcher 5a und 9a durch die ent­ sprechenden Zwischenschichtisolierfilme 6 und 10 mittels Fotolithografie ausgebildet.
Wie in Fig. 3H gezeigt, wird dann eine mit einem der Source-/Drain-Gebiete 5 verbundene Bitleitung 11 gebildet, und schließlich wird eine Verbindung 12 zur Verbindung des anderen Source-/Drain-Gebietes 5 mit der oberen Kondensator­ elektrode gebildet. Die Bitleitung 11 und die Verbindung 12 können derart gebildet werden, daß eine den Zwischen­ schichtisolierfilm 10 und die Kontaktlöcher 5a und 9a be­ deckende Leitungsschicht abgeschieden und anschließend struk­ turiert wird. Schließlich wird zur Fertigstellung der ferro­ elektrischen Speicherzelle eine Oberflächenpassivierungs­ schicht (nicht gezeigt) aufgebracht.
Fig. 4 zeigt eine Draufsicht der Oberflächenstruktur der ferroelektrischen Speicherzelle von Fig. 3H. Fig. 3H ent­ spricht einer Querschnittsdarstellung entlang der Linie 3H-3H von Fig. 4.
Ein Ferroelektrikum kann als eine Substanz definiert werden, die die folgenden Eigenschaften (1) und (2) hat:
  • 1) die Substanz hat eine bestimmte spontane Polarisation in einem externen elektrischen Feld von 0; und
  • 2) die Richtung ihrer spontanen Polarisation kann beim An­ legen eines äußeren elektrischen Feldes entsprechend dessen Richtung umgekehrt werden. Das Speichern einer binären Infor­ mation in einer ferroelektrischen Schicht bedeutet, daß die Richtung der Polarisation der ferroelektrischen Schicht ent­ sprechend einer "0"- oder "1"-Eingangsinformation geändert wird.
Genauer gesagt, wenn an die untere Kondensatorelektrode 7 eine Spannung von 5 V und an die obere Kondensatorelektrode 9 eine Spannung von 0 V in Fig. 3H angelegt wird, ist die spontane Polarisation der ferroelektrischen Schicht 8 von negativer Polarität auf ihrer unteren Seite zu positiver Polarität auf ihrer oberen Seite gerichtet. Umgekehrt ist, wenn an die untere Kondensatorelektrode 7 eine Spannung von 0 V und an die obere Kondensatorelektrode 9 eine Spannung von 5 V angelegt wird, die spontane Polarisation der ferro­ elektrischen Schicht 8 von negativer Polarität auf der oberen Seite zu positiver Polarität auf der unteren Seite gerichtet.
Die Fig. 5A und 5B veranschaulichen Inversionen der spon­ tanen Polarisation im sogenannten PZT, das eine ferroelektri­ sche Substanz darstellt. PZT hat eine Perovskit-Kristall­ struktur, wie in Fig. 5A und 5B gezeigt, und wird dar­ gestellt durch die Formel ABO3 = Pb (TixZr1-x) O3, worin ein Atom A Blei entspricht, ein Atom B Titan oder Zr bezeichnet und ein Atom O Sauerstoff bezeichnet.
In dem in Fig. 5A gezeigten Zustand ist das Atom B vom Mit­ telpunkt der Einheitszelle aus leicht nach deren oberer Fläche verschoben, und die spontane Polarisation von PZT ist von negativer Polarität an der unteren Seite zu posi­ tiver Polarität an der oberen Seite gerichtet, was durch den Pfeil verdeutlicht wird. Wie in Fig. 5B gezeigt, kann das Atom B vom Mittelpunkt der Einheitszelle leicht zu deren Unterseite verschoben sein, wenn ein externes elektrisches Feld angelegt wird. Die spontane Polarisation des PZT ist folglich jetzt umgekehrt und von negativer Polarität an der Oberseite zu positiver Polarität an der Unterseite gerichtet, wie durch den Pfeil gezeigt wird. Während der Umkehrung der spontanen Polarisation bewegen sich alle Atome in der Ein­ heitszelle ein wenig um die Bewegung des Atomes B zu ge­ statten so daß die Einheitszelle sich in Richtung der Pola­ risation etwas ausdehnt. Das heißt, ein PZT-Kristall dehnt sich bei jeder Umkehrung der spontanen Polarisation in Rich­ tung der Polarisation aus und zieht sich wieder zusammen. Andererseits ist die Ausdehnung und Zusammenziehung des PZT- Kristalls in der Richtung senkrecht zur Richtung der spon­ tanen Polarisation nur klein. Daraus ergeben sich einige Probleme, wenn eine ferroelektrische Schicht gekrümmte Ober­ flächenteile beinhaltet.
Fig. 6 zeigt den Querschnitt eines oberhalb der Gateelektrode 4 ausgebildeten Kondensators. Der Kondensator von Fig. 6 kann eine große Fläche einnehmen, aber die ferroelektrische Schicht 8 hat eine gekrümmte Oberfläche mit einer beträcht­ lichen Krümmung an der Stufe S, die durch die gepunktete Linie markiert ist. Jedesmal, wenn die spontane Polarisation durch die obere und untere Kondensatorelektrode 9 bzw. 7 umgekehrt wird, dehnt sich die ferroelektrische Schicht 8 in Richtung der Schichtdicke aus bzw. zieht sich zusammen, wie es durch die Pfeile gezeigt ist. Dementsprechend ist die ferroelektrische Schicht 8 an der Stufe S konzentrierten mechanischen Spannungen infolge der Expansion und Kontraktion ausgesetzt, so daß an dieser Stelle die Gefahr von Ermüdungs­ brüchen nach vielen Umkehrungen der Polarisation besteht. Daher wird ein Kondensator, der eine ferroelektrische Schicht beinhaltet, vorzugsweise auf einer im wesentlichen flachen Oberfläche gebildet.
In der ferroelektrischen Speicherzelle der Fig. 3H ist die flache Ausbildung der ferroelektrischen Schicht 8 auf einen kleinen Bereich oberhalb der Gateelektrode 4 begrenzt, da an den gegenüberliegenden Seiten der Gateelektrode 4 die Bitleitung 11 und Verbindung 12 angeordnet sind. Wenn die Größe der Speicherzelle der Fig. 3H verringert wird, wird die Breite der Gateelektrode 4 ebenfalls verringert. Die Fläche der ferroelektrischen Schicht 8 muß daher zwangs­ läufig ebenfalls verringert werden. Dementsprechend wird die Kapazität des Kondensators, der die ferroelektrische Schicht 8 beinhaltet, verringert, und, wenn diese Kapazität kleiner oder gleich 50 fC wird, ist eine stabile Betriebs­ weise des Speichers nicht mehr gewährleistet.
Im Lichte der oben genannten Nachteile des Standes der Tech­ nik besteht die Aufgabe der Erfindung darin, eine ferro­ elektrische Speicherzelle anzugeben, in der eine ferroelek­ trische Schicht mit einer großen ebenen Fläche Anwendung finden kann.
Eine Halbleiterspeicherzelle des Ein-Transistor/Ein-Konden­ sator-Typs entsprechend der vorliegenden Erfindung beinhaltet ein Halbleitersubstrat, Source-/Drain-Bereiche, die auf der Hauptoberfläche des Halbleitersubstrates auf gegenüberlie­ genden Seiten einer Kanalregion gebildet sind, eine Wort­ leitung, die auf der Kanalregion mit einer dazwischenliegen­ den Isolierschicht gebildet ist, eine Bitleitung, die auf der Hauptoberfläche des Halbleitersubstrates mit einer da­ zwischenliegenden Isolierschicht gebildet und elektrisch mit einem der Source/Drain-Gebiete verbunden ist, einen Zwi­ schenschichtisolierfilm, der die Wortleitung und die Bit­ leitung bedeckt und eine im wesentlichen flache obere Ober­ fläche hat, eine untere Kondensatorelektrode, die im wesent­ lichen flach auf dem Zwischenschichtisolierfilm ausgebildet und elektrisch mit dem anderen Source/Drain-Gebiet verbunden ist, eine ferroelektrische Schicht, die im wesentlichen flach auf der unteren Kondensatorelektrode ausgebildet ist, und eine obere Kondensatorelektrode, die auf der ferroelektri­ schen Schicht ausgebildet ist.
In der Halbleiterspeicherzelle vom Ein-Transistor/Ein-Konden­ sator-Typ entsprechend der vorliegenden Erfindung ist ein eine ferroelektrische Schicht beinhaltender Kondensator auf einem die Wortleitung und die Bitleitung bedeckenden und im wesentlichen eine ebene Oberfläche besitzenden Zwischen­ schichtisolierfilm angeordnet, der eine ferroelektrische Schicht mit großer ebener Fläche möglich macht.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1A-1J schematische Querschnittsdarstellungen zur Erklärung des Herstellungsprozesses einer ferroelektrischen Speicherzelle entsprechend einer Ausführungsform der vorliegenden Erfin­ dung;
Fig. 2 eine Draufsicht der ferroelektrischen Spei­ cherzelle von Fig. 1J;
Fig. 3A-3H schematische Querschnittsdarstellungen zur Erklärung des Herstellungsprozesses einer ferroelektrischen Speicherzelle nach herkömm­ licher Technik;
Fig. 4 eine Draufsicht der ferroelektrischen Spei­ cherzelle von Fig. 3H;
Fig. 5A und 5B schematische Darstellungen zur Erklärung der Umkehrung der spontanen Polarisation in PZT; und
Fig. 6 eine Querschnittsdarstellung zur Erklärung der Häufung von Spannungen in einer ferro­ elektrischen Schicht, die eine gekrümmte Oberfläche beinhaltet.
Fig. 1A bis 1J zeigen ein Herstellungsverfahren für eine ferroelektrische Speicherzelle entsprechend einer Ausfüh­ rungsform der vorliegenden Erfindung.
Wie in Fig. 1A gezeigt, werden eine Feldoxidschicht 22 zur Iso­ lation und eine Gateisolierschicht 23 auf einem Halbleiter­ substrat 21 aus Silizium durch thermische Oxidation oder ähnliches gebildet. Auf der Gateisolierschicht 23 wird mit­ tels eines LPCVD-Verfahrens eine Polysiliziumschicht abge­ schieden, die zur Sicherung der Leitfähigkeit Verunreini­ gungen enthält. Dann wird auf der Polysiliziumschicht mit­ tels eines CVD-Verfahrens eine Isolierschicht, z. B. eine Siliziumoxidschicht, abgeschieden. Die abgeschiedene Poly­ silizium- und Isolierschicht werden mittels Fotolithografie strukturiert, um eine Gateelektrode 24 auszubilden, deren obere Oberfläche mit einer Isolierschicht 26 bedeckt ist. Die Gateelektrode 24 kann auch aus einem Polyzid, wie z. B. WSi2, MoSi2, TiSi2 oder ähnlichem oder einem Metall mit hohem Schmelzpunkt, wie z. B. W, Mo, Ti oder ähnlichem anstelle von Polysilizium gebildet sein.
Wie in Fig. 1B gezeigt, werden die Seitenwände der Gate­ elektrode 24 in selbstausrichtender Weise durch anisotropes Atzen einer weiteren abgeschiedenen Siliziumoxidschicht von oben mit einer Isolierschicht 26a bedeckt.
Unter Nutzung der Gateelektrode 24 und der Oxidschicht 22 als Masken werden anschließend Verunreinigungen ionenimplan­ tiert und die implantierten Verunreinigungen einer thermi­ schen Diffusion unterzogen, um Source-/Drain-Gebiete 25 in selbstausrichtender Weise zu erzeugen, wie in Fig. 1C gezeigt ist.
Wie in Fig. 1D gezeigt, wird mittels Fotolithografie ein Kon­ taktloch 25a zur Herstellung einer elektrischen Verbindung mit einem der Source/Drain-Gebiete 25 hergestellt. Nachfol­ gend wird eine Bitleitung 31 ausgebildet, die durch das Kon­ taktloch 25a mit einem der Source/Drain-Gebiete verbunden wird. Die Bildung der Bitleitung 31 wird ermöglicht, indem zuerst eine Stoppermetallschicht, wie z. B. Polysilizium, Polyzid, TiN oder ähnliches auf dem Boden des Kontaktloches 25a ausgebildet wird, danach eine Leitungsschicht aus einem Metall mit hohem Schmelzpunkt, wie z. B. W, Ti, Mo oder ähn­ lichem abgeschieden wird, und die sich ergebende Schicht mittels Fotolithografie strukturiert wird.
Wie in Fig. 1E gezeigt, wird ein Zwischenschichtisolierfilm 30 abgeschieden, um die Bitleitung 31 zu bedecken. Die obere Oberfläche des abgeschiedenen Zwischenschichtisolierfilms 30 wird durch "Reflow" (z. B. Tempern von Bor-Phosphor-Silikatglas bei 850°C in Naßgasatmosphäre) oder Rückätzen im wesentlichen eben gemacht.
Wie in Fig. 1F bezeigt, wird zur Herstellung einer elektri­ schen Verbindung zum anderen Source/Drain-Gebiet 25 ein den Zwischenschichtisolierfilm 30 durchdringendes weiteres Kon­ taktloch 25b hergestellt.
Wie in Fig. 1G gezeigt, wird das Kontaktloch 25b mit einer Verbindungsschicht 32 ausgefüllt. Die Verbindungsschicht 32 kann durch selektive Abscheidung einer Wolframschicht auf dem im Kontaktloch 25b freigelegten Siliziumsubstrat gebildet werden. (DieWolframschicht wächst auf einem Siliziumkristall bevorzugt). Anstelle dieser Herstellungsmethode kann eine im Kontaktloch 25b verbleibende Verbindungsschicht 32 auch durch Rückätzen einer durch CVD abgeschiedenen Wolfram- oder Polysiliziumschicht gebildet werden.
Wie in Fig. 1H gezeigt, wird dann auf dem Zwischenschicht­ isolierfilm 30 eine untere Kondensatorelektrode, z. B. aus Platin, Vanadium, Tantal oder Wolfram und danach eine ferro­ elektrische Schicht auf der unteren Kondensatorelektroden­ schicht abgeschieden. Auf der ferroelektrischen Schicht wird ähnlich zur unteren Kondensatorelektrodenschicht eine obere Kondensatorelektrodenschicht abgeschieden. Die abgeschiedene untere Kondensatorelektrodenschicht, ferroelektrische Schicht und obere Kondensatorelektrodenschicht werden zweckmäßiger­ weise durch Fotolithografie strukturiert, wodurch ein Kon­ densator gebildet wird, der eine untere Kondensatorelektrode 27, eine ferroelektrische Schicht 28 und eine obere Konden­ satorelektrode 29 beinhaltet. Die untere Kondensatorelektrode 27 ist mit einem der Source/Drain-Gebiete 25 mittels der Verbindungsschicht 32 verbunden.
Wie Fig. 1I zeigt, ist der eine obere und eine untere Kon­ densatorelektrode 27 und 29 und eine ferroelektrische Schicht 28 enthaltende Kondensator mit einem weiteren Zwischen­ schichtisolierfilm 33 bedeckt. Im Zwischenschichtisolierfilm 33 wird zur Herstellung einer elektrischen Verbindung mit der oberen Kondensatorelektrode 29 ein Kontaktloch 29a herge­ stellt.
Wie in Fig. 1J gezeigt, wird eine den Zwischenschichtisolier­ film 33 und das Kontaktloch 29a bedeckende Leitungsschicht, z. B. aus Aluminium, Wolfram, Wolframsilizid oder Kupfer, abgeschieden und anschließend durch Fotolithografie struk­ turiert, wodurch eine Verbindungsschicht 34 ausgebildet wird. Dabei kann zwischen der Verbindungsschicht 34 und der oberen Kondensatorelektrode 29 eine Stoppermetallschicht, wie z. B. aus TiN oder TiW ausgebildet werden. Darüber hinaus kann auf der Verbindungsschicht 34 eine Oberflächenpassivierungs­ schicht oder alternativ eine Mehrschicht-Verbindungsstruktur ausgebildet werden.
Fig. 2 zeigt eine Draufsicht der ferroelektrischen Speicher­ zelle von Fig. 1J. Fig. 1J entspricht einer Querschnittsdar­ stellung entlang der Linie 1J-1J von Fig. 2.
Wie oben beschrieben, wird entsprechend der vorliegenden Erfindung der Kondensator auf einem Zwischenschichtisolier­ film 30 gebildet der eine Wortleitung 24 und eine Bitleitung 31 bedeckt, und eine im wesentlichen flache obere Oberfläche hat. Dies ermöglicht die Ausbildung des Kondensators in einer großen Fläche ohne Begrenzung durch die Lage der Wortleitung 24 und der Bitleitung 31 und damit die flache Ausbildung einer ferroelektrischen Schicht 28 im Kondensator. Damit wird es möglich, die Kapazität des Kondensators pro Speicher­ zelle zu erhöhen und Ermüdungsbrüche der ferroelektrischen Schicht 28 zu vermeiden.
Obgleich die vorliegende Erfindung im einzelnen beschrieben und illustriert wurde, sind die Veranschaulichungen und Bei­ spiele nicht im Sinne einer Begrenzung zu sehen, der Gedanke und Blickwinkel der Erfindung ist nur durch den Wortlaut der Ansprüche begrenzt.

Claims (8)

1. Halbleiterspeicherzelle mit einem Feldeffekttransistor und einem Kondensator, enthaltend:
  • - ein Halbleitersubstrat (21) ;
  • - Source-/Drain-Gebiete (25), die auf der Hauptoberfläche des Halbleitersubstrates (21) und an gegenüberliegenden Seiten der Kanalregion gebildet sind;
  • - eine Wortleitung (24), die auf einer Gateisolierschicht (23) über der Kanalregion gebildet ist;
  • - eine Bitleitung (31), die auf einer Isolierschicht (26) auf der Hauptoberfläche gebildet und elektrisch mit einem der Source-/Drain-Gebiete (25) verbunden ist;
  • - einen Zwischenschichtisolierfilm (30), der die Wortleitung (24) und die Bitleitung (31) bedeckt und eine im wesentli­ chen ebene obere Oberfläche besitzt;
  • - eine untere Kondensatorelektrode (27), die im wesentlichen eben auf dem Zwischenschichtisolierfilm (30) gebildet und elektrisch mit dem anderen der Source-/Drain-Gebiete (25) verbunden ist;
  • - eine ferroelektrische Schicht (28), die im wesentlichen eben auf der unteren Kondensatorelektrode (27) gebildet ist; und
  • - eine obere Kondensatorelektrode (29), die auf der ferro­ elektrischen Schicht (28) gebildet ist.
2. Halbleiterspeicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die untere Kondensatorelektrode (27), die ferroelektrische Schicht (28) und die obere Konden­ satorelektrode (29) so ausgebildet sind, daß sie zumindest Teile der Wortleitung (24) und der Bitleitung (31) über­ decken.
3. Halbleiterspeicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die ferroelektrische Schicht (28) Pb (TixZr1-x) O3 enthält.
4. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die obere Oberfläche des Zwi­ schenschichtisolierfilms (30) durch ein "Reflow"-Verfahren eben gemacht wurde.
5. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die obere Oberfläche des Zwi­ schenschichtisolierfilmes (30) durch ein Rückätzverfahren eben gemacht wurde.
6. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Halbleitersubstrat (21) Silizium umfaßt und daß die elektrische Verbindung zwischen der unteren Kondensatorelektrode (27) und dem Source-/Drain- Gebiet (25) durch eine Wolframschicht hergestellt wird, die auf der in einem den Zwischenschichtisolierfilm (30) durch­ dringenden Kontaktloch (25a) freigelegten Oberfläche des Siliziumsubstrats selektiv abgeschieden wurde.
7. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die elektrische Verbindung zwi­ schen der unteren Kondensatorelektrode (27) und dem Source-/Drain-Gebiet (25) durch eine Polysiliziumschicht hergestellt wird, die zur hinreichenden Ausfüllung des den Zwischenschichtisolierfilm (30) bis auf das Substrat durch­ dringenden Kontaktloches (25b) abgeschieden und anschließend rückgeätzt wurde.
8. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 7, weiterhin enthaltend:
  • - einen zweiten Zwischenschichtisolierfilm (33), der auf der oberen Kondensatorelektrode (29) ausgebildet ist, und
  • - eine zweite Verbindungsschicht (34), die auf dem zweiten Zwischenschichtisolierfilm (33) ausgebildet und durch ein Kontaktloch (29a) im zweiten Zwischenschichtisolierfilm (33) mit der oberen Kondensatorelektrode (29) verbunden ist.
DE4107165A 1990-04-13 1991-03-06 Halbleiterspeicherzelle Granted DE4107165A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2098951A JPH03296262A (ja) 1990-04-13 1990-04-13 半導体メモリセル

Publications (2)

Publication Number Publication Date
DE4107165A1 true DE4107165A1 (de) 1991-10-17
DE4107165C2 DE4107165C2 (de) 1993-08-12

Family

ID=14233406

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4107165A Granted DE4107165A1 (de) 1990-04-13 1991-03-06 Halbleiterspeicherzelle

Country Status (3)

Country Link
JP (1) JPH03296262A (de)
KR (1) KR950006471B1 (de)
DE (1) DE4107165A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0503078A1 (de) * 1990-09-28 1992-09-16 Ramtron International Corporation Halbleiter-bauteil
EP0521676A1 (de) * 1991-06-28 1993-01-07 Nec Corporation Dünnschicht-Kapazität in einer integrierten Schaltung eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
EP0637845A1 (de) * 1993-08-02 1995-02-08 Motorola, Inc. Kondensator mit Metall-Oxid-Dielektrikum
US5401680A (en) * 1992-02-18 1995-03-28 National Semiconductor Corporation Method for forming a ceramic oxide capacitor having barrier layers
US5436477A (en) * 1993-06-24 1995-07-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with high dielectric capacitor structure
EP0740347A1 (de) * 1995-04-24 1996-10-30 Siemens Aktiengesellschaft Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
EP0740348A1 (de) * 1995-04-24 1996-10-30 Siemens Aktiengesellschaft Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
US5985731A (en) * 1998-08-17 1999-11-16 Motorola, Inc. Method for forming a semiconductor device having a capacitor structure
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3113173B2 (ja) * 1995-06-05 2000-11-27 シャープ株式会社 不揮発性ランダムアクセスメモリ及びその製造方法
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0338157A2 (de) * 1988-04-22 1989-10-25 Ramtron International Corporation DRAM-Zelle mit verstärkter Ladung
DE3929129A1 (de) * 1988-09-30 1990-04-05 Toshiba Kawasaki Kk Dynamischer speicher mit wahlfreiem zugriff (ram),und verfahren zur herstellung desselben

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01308069A (ja) * 1988-06-07 1989-12-12 Fujitsu Ltd 半導体メモリのメモリセル構造
JP2898686B2 (ja) * 1990-03-06 1999-06-02 株式会社日立製作所 半導体記憶装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0338157A2 (de) * 1988-04-22 1989-10-25 Ramtron International Corporation DRAM-Zelle mit verstärkter Ladung
DE3929129A1 (de) * 1988-09-30 1990-04-05 Toshiba Kawasaki Kk Dynamischer speicher mit wahlfreiem zugriff (ram),und verfahren zur herstellung desselben

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
C. Kittel, Einführung in die Festkörperphysik, 5. Aufl., 1980, R. Oldenburg Verlag München/Wien, S. 456 *
IEEE International Solid-State Circuits Confe- rence, Digest of Technical Papers, S. 242-243 *
Schade/Köhler/Theß, Fertigung integrierter Schaltungen, VEB Verlag Technik Berlin 1988, S. 35 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0503078A4 (en) * 1990-09-28 1992-11-19 Seiko Epson Corporation Semiconductor device
US5475248A (en) * 1990-09-28 1995-12-12 Ramtron International Corporation Semiconductor device with a conductive reaction-preventing film
EP0503078A1 (de) * 1990-09-28 1992-09-16 Ramtron International Corporation Halbleiter-bauteil
EP0521676A1 (de) * 1991-06-28 1993-01-07 Nec Corporation Dünnschicht-Kapazität in einer integrierten Schaltung eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
US5401680A (en) * 1992-02-18 1995-03-28 National Semiconductor Corporation Method for forming a ceramic oxide capacitor having barrier layers
US5543644A (en) * 1992-02-18 1996-08-06 National Semiconductor Corporation High density electrical ceramic oxide capacitor
US5604145A (en) * 1993-06-24 1997-02-18 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing DRAM capable of randomly inputting/outputting memory information at random
US5436477A (en) * 1993-06-24 1995-07-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with high dielectric capacitor structure
EP0637845A1 (de) * 1993-08-02 1995-02-08 Motorola, Inc. Kondensator mit Metall-Oxid-Dielektrikum
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US5696394A (en) * 1993-08-02 1997-12-09 Motorola, Inc. Capacitor having a metal-oxide dielectric
US5583068A (en) * 1993-08-02 1996-12-10 Motorola, Inc. Process for forming a capacitor having a metal-oxide dielectric
EP0740348A1 (de) * 1995-04-24 1996-10-30 Siemens Aktiengesellschaft Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
EP0740347A1 (de) * 1995-04-24 1996-10-30 Siemens Aktiengesellschaft Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
US5828092A (en) * 1995-04-24 1998-10-27 Siemens Aktiengesellschaft Semiconductor memory device and method for its production
US6083765A (en) * 1995-04-24 2000-07-04 Siemens Aktiengesellschaft Method for producing semiconductor memory device having a capacitor
US6232169B1 (en) 1995-04-24 2001-05-15 Infineon Technologies Ag Method for producing a capacitor
US6468812B2 (en) 1995-04-24 2002-10-22 Infineon Technologies Ag Method for producing a semiconductor memory device with a multiplicity of memory cells
US5985731A (en) * 1998-08-17 1999-11-16 Motorola, Inc. Method for forming a semiconductor device having a capacitor structure
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt

Also Published As

Publication number Publication date
JPH03296262A (ja) 1991-12-26
KR950006471B1 (ko) 1995-06-15
DE4107165C2 (de) 1993-08-12

Similar Documents

Publication Publication Date Title
DE19829300B4 (de) Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung
DE19603288B4 (de) Halbleitervorrichtung
DE3929129C2 (de)
DE4016686C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE19838741A1 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
DE4107165C2 (de)
DE19630310A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4126046A1 (de) Herstellungsverfahren und struktur eines dram-speicherzellenkondensators
DE4029256A1 (de) Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung
DE4232817B4 (de) Halbleiter-Speicherzelle und Verfahren zu deren Herstellung
DE19854418C2 (de) Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE4203565A1 (de) Dram und verfahren zu dessen herstellung
DE19834649C1 (de) Verfahren zum Herstellen einer Speicherzelle
DE19620185C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
EP0859405B1 (de) Herstellverfahren für eine erhabene Kondensatorelektrode
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE19906192A1 (de) Halbleiteranordnung mit Kapazitätselementen hoher Dichte und Herstellungsverfahren davon
EP1277230B1 (de) Verfahren zur herstellung von kondensatorstrukturen
EP1113488A2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht
EP0931342B1 (de) Eine barrierenfreie halbleiterspeicheranordnungen und deren herstellungsverfahren
DE19950540A1 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE19929307C1 (de) Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode
DE19620833A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE19640244A1 (de) Kondensator mit einem Elektrodenkern und einer dünnen Edelmetallschicht als erster Elektrode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee