DE4027534A1 - Rauscharmer cmos-treiber - Google Patents

Description

Die Erfindung betrifft einen rauscharmen CMOS-Treiber, und zwar im besonderen einen solchen innerhalb eines hochintegrierten Halbleiterbauelementes, gemäß dem Oberbegriff des Patentan­ spruchs 1.

Seit kurzem wird das Rauschen eines Eingabe/Ausgabe-Treibers ein wichtiger Faktor, da ein CMOS-Halbleiterbauelement als hochintegriertes System und mit hoher Leistungsfähigkeit er­ zielbar ist. Insbesondere ein Treibertransistor eines Ausgabe-Treibers besitzt eine hohe Stromtreiberfähigkeit. Die in der Ausgangsstufe erzeugte große Stromänderung wird in das Innere des Chips zurückgeführt, was zu einem Faktor des Rau­ schens von Speise- und Erdleitung in einem internen Schaltkreis mit dem Ergebnis wird, daß sich ein fehlerhafter Betrieb des internen Schaltkreises ergeben kann.

Das obige Problem wurde von Thaddens Gabara und David Thompson in einem Artikel erwähnt, der 1988 in der Reihe "Digest of IEEE ISSCC" auf den Seiten 88 und 89 erschien. Um die obigen Probleme zu lösen, wird in dem Artikel von Gabara und Thompson eine Technik zum Treiben von PMOS- und NMOS-Transistoren offenbart, bei welcher ein Spannungssteuersignal in Abhängigkeit von der Änderung der Speisespannung erzeugt wird.

Andererseits hat die Anmelderin der vorliegenden Erfindung eine Anmeldung mit der koreanischen Patentanmeldungsnummer 89-20 605 mit dem Titel "Rauscharmer Datenausgabepuffer" eingereicht, die eine Technik offenbart, welche ein bei Datenausgabezustandsän­ derung erzeugtes Ausgangsstörimpulsphänomen verringern kann.

Aufgabe der vorliegenden Erfindung ist es, einen rauscharmen CMOS-Treiber zu schaffen, bei dem die Probleme der oben erwähn­ ten, bekannten Technik nicht auftreten.

Zur Lösung der Aufgabe enthält der rauscharme CMOS-Treiber nach dem Oberbegriff des Patentanspruches 1 eine Begrenzereinrich­ tung, die zwischen der Speisespannung und der ersten Stromelek­ trode des "pull-up" PMOS-Transistors zwecks Verminderung auf einen voreingestellten Pegel geschaltet ist, der an dem Aus­ gangsknoten anliegt, wenn der "pull-up" PMOS-Transistor ange­ schaltet ist, sowie im Fall der Ausgangsanstiegs-Zustandsände­ rung des Ausgangsknotens zur Reduzierung des Spitzenstroms des Ausgangsknotens auf einen vorbestimmten Stromwert.

Weiterbildungen der Erfindung ergeben sich aus den Unteransprü­ chen.

Eine bevorzugte Ausführungsform der vorliegenden Erfindung ist in den Zeichnungen dargestellt und wird nachfolgend beschrie­ ben.

Fig. 1 ist ein Schaltkreisdiagramm eines bekannten Datenausgabepuffers,

Fig. 2 ein Schaltkreisdiagramm eines Ausgabepuffers mit einem erfindungsgemäßen, rauscharmen CMOS-Treiber und

Fig. 3 ein Querschnitt, der den Aufbau des "pull-up" PMOS- Transistors und einer pn-Flächendiode auf dem Halb­ leitersubstrat zeigt.

Wie aus Fig. 1 zu erkennen ist, enthält der Schaltkreis des be­ kannten Datenausgabepuffers folgende Elemente: NOR-Gatter (NOR1 und NOR2), denen ein Ausgabe-Freigabesignal () und Signale (SAS und ) zugeführt werden, die nach Abta­ stung in einem in der Zeichnung nicht gezeigten Abtastverstär­ ker ausgegeben werden; Inverter (INT2 und INT3), von denen dem einen das Ausgangssi­ gnal des NOR-Gatters (NOR1) und dem anderen das invertierte Aus­ gangssignal des NOR-Gatters (NOR2) und eines Inverters (INT1) zugeführt werden;
Treibertransistoren (PM und NM), deren jeweiligen Steuerelek­ troden die Ausgangssignale der Inverter (INT2 bzw. INT3) zuge­ führt werden; und
MOS-Kondensatoren (C1 und C2), von denen jeweils einer zwischen die Steuerelektrode des Treibertransistors (PM bzw. NM) und ei­ nem Masseanschluß geschaltet ist.

In diesem Datenausgabepuffer mit dem oben beschriebenen Aufbau ist das Ausgangsrauschen eines Ausgangsknotens (N3) durch die Parasitäre Kapazität von Steuerelektroden-Knoten (N1 und N2) der Treibertransistoren (PN und NM) rückgeführt, weshalb das Ausgangsstörimpulsphänomen erzeugt wird. Dieses Phänomen läßt sich reduzieren, indem die jeweiligen MOS-Kondensatoren (C1 und C2) zwischen die Steuerelektroden-Knoten (N1 bzw. N2) und jedem Masseanschluß hinzugefügt werden. Mit diesem Aufbau ist der Stromverbrauch reduziert und die Betriebsgeschwindigkeit des Ausgabetreibers erhöht, so daß die Zuverlässigkeit des Halblei­ terbauelementes verbessert ist.

Andererseits kann der oben erwähnte Datenausgabepuffer zwar das zu ihm selbst zurückgeführte Rauschen der Erdleitung vermin­ dern, er kann aber nicht das von dem Datenausgabepuffer erzeug­ te Rauschen der Speise- und der Erdleitung vollständig reduzie­ ren. Dies beruht darauf, daß das Rauschen der Speise- und der Erdleitung mit der Höhe der Stromänderung zusammenhängt. Die Stromänderungsrate ist gegeben durch

wobei [di/dt]_max die maximale Stromänderungsrate, C die Last­ kapazität, V der Spannungshub und ts die Anstiegs-/Abfallzeit des Ausgabepuffers ist. Das Ausgangsrauschen VN ergibt sich da­ her wie folgt:

wobei L die Induktivität von Bonddraht, Leiterrahmen der Spei­ seleitung und Erdleitungsdraht ist.

Die Verwendung des CMOS-Ausgabetreibers in dem bekannten Daten­ ausgabepuffer bewirkt daher, daß dieser Puffer den vollen Vcc- Pegel als "high" Ausgabe-Pegel und einen Massepotential-Pegel (Vss) als "low" Ausgabe-Pegel aufweist, so daß der Spannungshub (V) im Bereich zwischen (Vcc) und (Vss) liegt. Dementsprechend existiert das Ausgangsrauschen (VN) zur Gänze auf der Speise­ und der Erdleitung.

Wie aus Fig. 2 ersichtlich, ist bei der vorliegenden Erfindung eine pn-Flächendiode (D) zu dem in Fig. 1 gezeigten, bekannten Datenausgabepuffer hinzugefügt, welche zwischen die Speiselei­ tung (Vcc) und die Sourceelektrode des PMOS-Transistors (PM) geschaltet ist, um das Rauschen der Speise- und der Erdleitung zu reduzieren.

In Fig. 3 ist der "pull-up" PMOS-Transistor (PM) des erfin­ dungsgemäßen, rauscharmen CMOS-Treibers im Querschnitt darge­ stellt. Ein dort abgebildetes Halbleitersubstrat (10) besteht im wesentlichen aus drei Teilen. Von links nach rechts sind dies ein PMOS-Transistorbereich (20), ein Diffusionsbereich (30) zur Bauelementisolierung und ein pn-Flächendiodenbereich (40), welche jeweils durch Feldoxidschichten (50) voneinander getrennt sind. Der PMOS-Transistorbereich (20) ist durch den Bereich zwischen den Feldoxidschichten (50a und 50b) festgelegt und enthält eine Steuerelektrodenschicht (21) sowie p⁺-Ionen­ schichten (22 und 23), d. h. eine Source- und eine Drainelektro­ denschicht, die an der Oberseite im Inneren des Halbleitersub­ strats, und zwar speziell an den beiden Seiten der Steuerelek­ trodenschicht (21) gebildet sind. Der Diffusionsbereich (30) zur Bauelementisolierung ist durch den Bereich zwischen den Feldoxidschichten (50b und 50c) festgelegt und enthält eine n⁺-Ionenschicht (31), die an der Oberseite im Inneren des Halb­ leitersubstrats (10) gebildet ist. In diesem Diffusionsbereich (30) wird die n⁺-Ionenschicht (31) mit der Speisespannung (Vcc) beaufschlagt, um die Bildung eines parasitären Transistors zu unterbinden. Der pn-Flächendiodenbereich (40) ist durch den Be­ reich zwischen den Feldoxidschichten (50c und 50d) definiert. Detaillierter gesagt, ist ein p⁻-Graben (41) an der Oberseite im Inneren des Halbleitersubstrats (10) und daraufhin eine n⁺-Ionenschicht (42) innerhalb des Teils der Oberseite des Halbleitersubstrats gebildet, der von dem p⁻-Graben (41) einge­ nommen wird, um solchermaßen den Bereich (40) zu bilden. Der p⁻-Graben (41) ist mit der Speisespannung (Vcc) beaufschlagt, und die n⁺-Ionenschicht (42) ist mittels metallischer Verdrah­ tung mit der Sourceelektrodenschicht (22) des PMOS-Transistors (PM) verbunden. Der Spannungsabfall (VD) in Durchlaßrichtung ist gegeben durch:

und der Strom (ID) in Durchlaßrichtung ist gegeben durch:

ID ∼ Is · exp (VD/2VT), (4),

wobei ND die Störstellenkonzentration des p⁻-Grabens (41),
NA die Störstellenkonzentration der n⁺-Ionenschicht (42),
ni eine intrinsische Ladungsträgerkonzentration,
Is einen Sättigungssperrstrom und
VT eine Spannung mit dem Zahlenwert T/11 600 mit dem absoluten Temperaturwert T bezeichnet.

Der Spannungsabfall (VD) der pn-Flächendiode (D) in Durchlaß­ richtung kann deshalb durch Regulierung der Störstellenkonzen­ trationen des p⁻-Grabens (41) und der n⁺-Ionenschicht (42) als ein gerade passender Wert erhalten werden. Da weiterhin der Durchlaßstrom (ID) dem Sättigungssperrstrom (Is) und dieser wiederum der Sperrschichtfläche mit einer vorbestimmten La­ dungsträgerdichte proportional ist, kann der Durchlaßstrom (ID) durch Steuerung der Größe der pn-Verbindungsfläche einen gerade passenden Wert haben.

Im folgenden wird die erfindungsgemäße Betriebsweise des oben aufgeführten Aufbaus erläutert.

Entsprechend dem Schaltkreisdiagramm der Fig. 2 werden der PMOS- Transistor (PM) und der NMOS-Transistor (NM) im Falle einer "high" Ausgangszustandsänderung sofort zur selben Zeit leitend geschaltet, so daß der Spitzenstrom von der Speisespannungslei­ tung zur Erdleitung fließt. Hierbei wird der Spitzenstrom durch den Durchlaßstrom (ID) der pn-Flächendiode (D) begrenzt und somit verringert. Außerdem ist der Ausgangsknoten (N3) mit einer um den Durchlaßspannungsabfall (VD) der pn-Flächendiode (D) reduzierten Spannung, d. h. Vcc-VD, beaufschlagt. Das Rauschen der Speise- und der Erdleitung aufgrund der Datenaus­ gabe ist daher proportional zum Spannungshub (V), wie in den Gleichungen 1 und 2 gezeigt, so daß das Rauschen entsprechend dem Wert von (Vcc- VD)/Vcc vermindert ist.

Beispielsweise erhält der Spannungshub bei einer Speisespannung von 5 V einen Wert von 4,4 V, wenn der Spannungsabfall der pn- Flächendiode (D) auf 0,6 V eingestellt ist, um so den "high" Ausgabe-Pegel der Ausgabe-Treibereinrichtung bestmöglichst zu schützen und auch das Rauschen entsprechend dem Spannungsabfall zu reduzieren.

Weiterhin ist im Fall der Ausgangszustandsänderung der Spitzen­ strom vermindert, so daß der erfindungsgemäße, rauscharme Datenausgabepuffer verglichen mit dem bekannten, rauscharmen Datenausgabepuffer mit denselben Abmessungen der MOS-Kondensa­ toren (C1 und C2) das Ausgabestörimpulsphänomen in hohem Maße unterdrückt. Andererseits können bei Beibehaltung derselben Wirkung die Abmessungen der MOS-Kondensatoren (C1 und C2) kleiner gewählt werden, so daß ein hoher Integrationsgrad er­ reicht ist. Weiterhin ist bei der Ausgangszustandsänderung der Spitzenstrom vermindert und der Ausgabehub um einen voreinge­ stellten Wert vermindert, so daß die Leistungsaufnahme im Vergleich mit bekannten Schaltkreisen reduziert ist.

Wie oben beschrieben, wird gemäß der vorliegenden Erfindung eine mit der kommerziellen Verfahrenstechnik herstellbare pn- Flächendiode mit einstellbarer Störstellenkonzentration und Größe benutzt, so daß im Fall der Ausgangszustandsänderung des CMOS-Treibers der Spitzenstrom ebenso wie das Rauschen der Speise- und Erdleitung vermindert wird. Das bedeutet, daß der Ausgabe-Pegel "high" des Halbleiterbauelements auf den herstel­ lungsbedingten Pegel gesetzt ist, so daß das Rauschen vermin­ dert und der "high"-Ausgabe-Pegel gesichert ist, indem VD und ID abhängig von der Speisespannung für den Betrieb des Chips passend eingestellt sind.

Claims (7)

1. Rauscharmer CMOS-Treiber mit
einem "pull-up" PMOS-Transistor, der eine erste an eine Speisespannung angekoppelte Stromelektrode, eine zweite, mit einem Ausgangsknoten verbundene Stromelektrode und eine Steuer­ elektrode aufweist, die Eingangssignale empfängt, und
einem "pull-down" NMOS-Transistor, der eine erste, an eine Massespannung angekoppelte Stromelektrode, eine zweite, mit dem Ausgangsknoten verbundene Stromelektrode und eine Steuerelek­ trode aufweist, die invertierte Eingangssignale empfängt,
gekennzeichnet durch eine zwischen die Speisespannung (Vcc) und die erste Stromelektrode des "pull-up" PMOS-Transi­ stors (PM) geschaltete Begrenzereinrichtung (D) zur Verminde­ rung auf einen bestimmten, den Ausgangsknoten (N3) bei leitend geschaltetem "pull-up" PMOS-Transistor (PM) beaufschlagenden Pegel und zur Reduzierung des Spitzenstroms des Ausgangsknotens (N3) auf einen vorbestimmten Stromwert im Falle einer Ausgabe­ anstiegs-Zustandsänderung des Ausgabeknotens (N3).

2. Rauscharmer CMOS-Treiber nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Begrenzereinrichtung eine pn-Flächendiode (D) ist.

3. Rauscharmer CMOS-Treiber nach Anspruch 2, dadurch ge­ kennzeichnet, daß die pn-Flächendiode eine Charakteristik für den Durchlaßspannungsabfall (VD) aufweist, welche den "high" Ausgabe-Pegel des Ausgabeknotens (N3) innerhalb eines Bereichs reduziert, welcher den "high"-Ausgabe-Pegel bestmöglichst sichert.

4. Rauscharmer CMOS-Treiber nach Anspruch 3, dadurch ge­ kennzeichnet, daß die pn-Flächendiode eine Charakteristik für den Durchlaßstrom (ID) aufweist, mit welcher der im Fall der Ausgabeanstiegs-Zustandsänderung erzeugte Spitzenstrom auf einen Bereich begrenzt ist, bei dem maximal der für den Ausgangsknoten (N3) erlaubte Ausgangslastfaktor abnehmbar ist.

5. Rauscharmer CMOS-Treiber nach Anspruch 3 oder 4, da­ durch gekennzeichnet, daß die Charakteristik für den Durchlaß­ spannungsabfall (VD) durch die Ladungsträgerdichte der pn-Flä­ chendiode eingestellt ist.

6. Rauscharmer CMOS-Treiber nach Anspruch 4 oder 5, da­ durch gekennzeichnet, daß die Durchlaßstromcharakteristik (ID) durch die Größe der pn-Übergangsfläche der pn-Flächendiode eingestellt ist, nachdem die Ladungsträgerdichte bestimmt ist.

7. Rauscharmer CMOS-Treiber nach einem der Ansprüche 1 bis 6, gekennzeichnet durch Kondensatoren (C1 und C2) zwischen den jeweiligen Steuerelektroden des PMOS-Transistors (PM) und des NMOS-Transistors (NM) und der Massespannung (Vss).