IT9021350A1 - Stadio pilota cmos a basso livello di rumore. - Google Patents

Stadio pilota cmos a basso livello di rumore. Download PDF

Info

Publication number
IT9021350A1
IT9021350A1 IT021350A IT2135090A IT9021350A1 IT 9021350 A1 IT9021350 A1 IT 9021350A1 IT 021350 A IT021350 A IT 021350A IT 2135090 A IT2135090 A IT 2135090A IT 9021350 A1 IT9021350 A1 IT 9021350A1
Authority
IT
Italy
Prior art keywords
low noise
current
driver stage
cmos driver
aforementioned
Prior art date
Application number
IT021350A
Other languages
English (en)
Other versions
IT1246198B (it
IT9021350A0 (it
Inventor
Byeong-Yun Kim
Yong-Bo Park
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of IT9021350A0 publication Critical patent/IT9021350A0/it
Publication of IT9021350A1 publication Critical patent/IT9021350A1/it
Application granted granted Critical
Publication of IT1246198B publication Critical patent/IT1246198B/it

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)

Description

"STADIO PILOTA CMOS A BASSO LIVELLO DI RUMORE"
Campo dell'invenzione
La presente invenzione riguarda uno stadio pilota CMOS a basso livello di rumore, e più in particolare uno stadio pilota CMOS in un dispositivo semiconduttore ad alta densità.
Generalità dell'invenzione
Recentemente, poiché i dispositivi a semiconduttore CMOS realizzano sistemi fortemente integrati ed elevate prestazioni, il rumore da parte di uno stadio pilota di immissione / uscita {input/output) diventa un fattore importante. In particolare, un transistore pilota di uno stadio pilota di uscita presenta una elevata capacità di pilotaggio della corrente. Cosi, la grande variazione di corrente generata nello stadio di uscita viene alimentata reattivamente all'interno del microcircuito integrato ("chip"), di modo che ciò dà come risultato un fattore del rumore della linea di potenza e della linea di terra in un circuito interno, con il risultato che si può avere un funzionamento difettoso del circuito interno.
L'articolo presentato alle pagine 88 e 89 nella rivista IEEE ISSCC nel 1988 da Thaddens Gabara e David Thompson citava il problema visto sopra. Nell'articolo di Thaddens Gabara e David Thompson, per risolvere i problemi visti sopra, è rivelata una tecnica per pilotare transistori PMOS e NMOS generando un segnale di controllo di tensione secondo la variazione della tensione di potenza.
D'altra parte, i depositanti della presente invenzione hanno depositato la domanda di brevetto coreano Nr. 89-20605 di titolo "a low noise data output buffer" (memoria di transito per l'emissione di dati a basso livello di rumore), che rivela una tecnica che può ridurre il fenomeno dell'impulso spurio generato nella transizione di emissione dei dati.
Sommario dell'invenzione
Costituisce un oggetto della presente invenzione il mettere a disposizione uno stadio pilota CMOS a basso livello di rumore avente un mezzo limitatore di tensione / corrente per risolvere il problema della tecnica tradizionale vista sopra.
Per realizzare l'oggetto, lo stadio pilota CMOS a basso livello di rumore secondo la presente invenzione include un transistore PMOS di elevazione ("pull-up") avente un primo elettrodo di corrente accoppiato con una tensione di potenza, un secondo elettrodo di corrente collegato ad un nodo di uscita ("output"), e un elettrodo di controllo che riceve una immissione ("input"); e un transistore NMOS di abbassamento ("pulldown") avente un primo elettrodo di corrente collegato ad una tensione di massa, un secondo elettrodo di corrente collegato al suddetto nodo di uscita e un elettrodo di controllo che riceve un ingresso ("input") invertito.
Lo stadio pilota CMOS a basso livello di rumore comprende inoltre un mezzo limitatore collegato tra la suddetta tensione di potenza e il primo elettrodo di corrente del suddetto transistore PMOS di elevazione ("pull-up") per ottenere una caduta al livello predeterminato applicato al suddetto nodo di uscita quando il transistore PMOS di elevazione ("pull-up") viene attivato, e ridurre la corrente di picco del suddetto nodo di uscita al valore di corrente predeterminato nel caso della transizione che eleva l'uscita del suddetto nodo di uscita.
Breve descrizione dei disegni
L'oggetto visto sopra e altri vantaggi della presente invenzione risulteranno più evidenti dalla descrizione della realizzazione preferita della presente invenzione con riferimento ai disegni allegati, nei quali:
Figura 1 è uno schema circuitale della memoria di transito di emissione dati tradizionale;
Figura 2 è uno schema circuitale della memoria di transito di emissione avente uno stadio pilota CMOS a basso livello di rumore secondo la presente invenzione; e
Figura 3 è una vista in sezione trasversale che mostra la struttura del transistore PMOS di elevazione ("pull-up") e il diodo a giunzione P-N sul substrato semiconduttore.
Descrizione della realizzazione preferita
Figura 1 è uno schema circuitale della memoria di transito di emissione dati tradizionale.
Facendo riferimento alla Figura 1, il circuito della memoria di transito ("buffer") di emissione dati convenzionale comprende le porte NOR N0R1 e N0R2 per l'immissione dei segnali SAS e SAS, che vengono emessi dopo essere stati sentiti in un amplificatore sensore che non è mostrato in questo disegno, e un segnale di abilitazione dell'emissione OE; invertitori INT2 e INT3 rispettivamente per immettere ed emettere il segnale della suddetta porta NOR N0R1, e i segnali di emissione invertiti della porta NOR N0R2 e un invertitore INT1; transistori di pilotaggio PM e NM per immettere le uscite dei suddetti invertitori INT2 e INT3 nelle porte rispettive; e transistori KOS CI e C2, uno dei quali è collegato tra la porta del transistore di pilotaggio PM o NM e un terminale a massa. In questa memoria di transito di emissione dati avente la struttura sopra descritta, il rumore in uscita del nodo di emissione N3 è alimentato in retroazione da una capacitanza parassitica dei nodi di porte NI e N2 dei transistori di pilotaggio PN e NM, di modo che viene generato il fenomeno dell'impulso spurio in uscita. Cioè, aggiungendo i rispettivi condensatori MOS CI e C2 tra il nodo di porta NI o N2 e ciascun terminale a massa, è possibile ridurre il fenomeno dell'impulso spurio di emissione. Da questa struttura, il consumo di corrente viene ridotto e la velocità operazionale dello stadio pilota di emissione viene migliorata, di modo che si migliora l'affidabilità del dispositivo a semiconduttore.
D'altra parte, la succitata memoria di transito di emissione dati può ridurre il rumore della linea di base che viene alimentato in retroazione a se stessa, ma non può ridurre in modo completo il rumore della linea di potenza e della linea di massa generato dalla memoria di transito di emissione dati. Questo si verifica perchè il rumore della linea di potenza e della linea di terra è in relazione con la velocità di variazione della corrente. La velocità di variazione della corrente è data da
dove di/dt è la velocità massima di variazione della corrente, C è la capacitanza di carico, V è l'oscillazione di tensione, e ts è il tempo di aumento / diminuzione della memoria di transito di emissione. Così, il rumore di uscita VN è il seguente:
dove L è l'induttanza del telaio di filo metallico e conduttore isolato di legame della linea di potenza e del filo metallico della linea di massa.
Cosi, la memoria di transito di emissione dati tradizionale costituisce lo stadio pilota CMOS di emissione con il risultato che questa memoria di transito attiene un livello Vcc pieno al livello di emissione elevato, e un livello di potenziale di massa al livello di emissione basso, di modo che l'oscillazione di tensione V è compresa nell'intervallo da Vcc a Vss. In accordo a ciò, il rumore di uscita VN esiste totalmente sulla linea di potenza e sulla linea di terra.
Facendo riferimento alla Figura 2, nella presente invenzione, per ridurre il rumore della linea di potenza e della linea di terra, si aggiunge un diodo D a giunzione P-N, che è collegato tra la linea di potenza Vcc e la sorgente del transistore PMOS PM, alla memoria di transito di emissione dati tradizionale mostrata in Figura 1.
La struttura in sezione trasversale del transistore PMOS di elevazione ("pull-up") PM dello stadio pilota CMOS a basso livello di rumore secondo la presente invenzione è illustrata in Figura 3. Facendo riferimento alla Figura 3, un substrato semiconduttore 10 presenta principalmente tre parti. Dal lato sinistro, la regione 20 del transistore PMOS, la regione di diffusione 30 per l'isolamento del dispositivo e una regione di diodo a giunzione P-N 40 sono rispettivamente separate da strati di ossido di campo 50. La regione 20 del transistore PMOS è definita dalla regione tra gli strati di ossido di campo 50a e 50b e comprende uno strato elettrodico di porta 21, e strati di ioni P+ 22 e 23, cioè uno strato elettrodico sorgente e uno strato elettrodico di drenaggio che sono formati all'interno della superficie del substrato semiconduttore, in particolare su ambedue i lati dello strato elettrodico di porta 21. La regione di diffusione 30 per l'isolamento del dispositivo è definita dalla regione tra gli strati di ossido di campo 50b e 50c, e comprende uno strato di ioni N+ 31 che è formato sull'interno della superficie del substrato semiconduttore 10. In questa regione di diffusione 30, per inibire la generazione di transistore parassitico, la tensione di potenza Vcc è applicata allo strato di ioni N+ 31. La regione del diodo a giunzione P-N 40 definita come la regione tra gli strati di ossido di campo 50c e 50d. In maggior dettaglio, sull'interno della superficie del substrato semiconduttore 10 si forma un pozzo P~ 41, e poi si forma uno strato di ioni N+ 42 all'interno della parte della superficie del substrato semiconduttore nel quale esiste il pozzo P- 41, di modo da costituire la regione 30. La tensione di potenza Vcc viene applicata al pozzo P~ 41 e lo strato N+ 42 è collegato allo strato elettrodico sorgente 42 del transistore PMOS PM mediante collegamento con fili metallici. La caduta di tensione diretta VD è data da:
e la corrente diretta ID è data da:
dove ND definisce la concentrazione delle impurezze del pozzo P~ 41, NA definisce la concentrazione delle impurezze dello strato di ioni N+ 42,
ni definisce la concentrazione di trasportatori intrinseci, Is definisce la corrente di saturazione inversa e
VT definisce T/11,6000 con la temperatura assoluta T.
Cosi, la caduta di tensione diretta VD del diodo a giunzione P-N D può essere ottenuta come valore corretto regolando le concentrazioni delle impurezze del pozzo P“ 41 e dello strato di ioni N+ 42. Inoltre, poiché la corrente diretta ID è proporzionale alla corrente di saturazione inversa e la corrente di saturazione inversa Is è proporzionale all'area della giunzione con la densità di trasportatori predeterminata, la corrente diretta ID può avere un valore corretto regolando la dimensione dell'area di congiunzione.
Dopo avere illustrato qui sopra l'effetto operazionale della presente invenzione, sarà spiegata la struttura nel modo seguente.
Facendo riferimento allo schema circuitale illustrato in Figura 2. nel caso della transizione di emissione elevata, il transistore PMOS PM e il transistore NMOS NM sono attivati istantaneamente nello stesso momento di modo che il picco di corrente fluisce dalla linea della tensione di potenza alla linea di massa. A questo momento, la corrente di picco è limitata alla corrente diretta ID del diodo a giunzione P-N D di modo che essa viene diminuita. Inoltre, al nodo di emissione N3 viene applicata la tensione ridotta dalla caduta di tensione diretta VD da parte del diodo a giunzione P-N D, cioè Vcc - VD. Cosi, il rumore della linea di potenza e della linea di massa secondo l'emissione dei dati è proporzionale all'oscillazione di tensione V come mostrato nelle equazioni (1) e (2), di modo che il rumore viene ridotto nella misura di (Vcc-VD)/Vcc.
Per esempio, ad una tensione di potenza di 5V se la caduta di tensione del diodo D a giunzione P-N viene regolata al livello di 0,6V, l'oscillazione di tensione diventa 4,4 V in modo da proteggere al massimo il livello di emissione elevato del mezzo di pilotaggio dell'emissione, e inoltre da ridurre il rumore secondo la caduta di tensione.
Inoltre, nel caso della transizione di emissione, la corrente di picco viene ridotta di modo che la memoria di transito di emissione dati a basso livello di rumore secondo la presente invenzione sopprime in ampia misura il fenomeno dell'impulso spurio in emissione in confronto con la memoria di transito di emissione dati a basso livello di rumore tradizionale con condensatori MOS CI e C2 di uguali dimensioni. D'altra parte, mentre si mantiene lo stesso effetto, le dimensioni dei condensatori MOS CI e C2 possono essere più piccole, in modo da ottenere una elevata densità. Inoltre, con la transizione di emissione si riduce la corrente di picco e l'oscillazione di emissione è ridotta per la larghezza predeterminata, di modo che il consumo di energia è ridotto in confronto con i circuiti convenzionali.
Come descritto precedentemente, secondo la presente invenzione con la tecnica di lavorazione commerciale si utilizza il diodo a giunzione P-N in cui si può regolare la concentrazione delle impurezze e la dimensione in modo che nel caso della transizione di emissione dello stadio pilota CMOS la corrente di picco può essere ridotta e inoltre il rumore della linea di potenza e della linea di terra può essere ridotto. Cioè, il livello di emissione elevato nel dispositivo a semiconduttore è fissato al livello commerciale di modo che si riduce il rumore e il livello di emissione elevato è assicurato regolando in modo opportuno i valori di VD e ID secondo la tensione di potenza usata per far funzionare il microcircuito integrato.

Claims (7)

  1. RIVENDICAZIONI 1. In uno stadio pilota CMOS a basso livello di rumore includente un transistore PMOS di elevazione ("pull-up'') avente un primo elettrodo di corrente accoppiato con una tensione di potenza, un secondo elettrodo di corrente collegato ad un nodo di uscita ("output"), e un elettrodo di controllo che riceve una immissione ("input"); e un transistore NMOS di abbassamento ("pull-dovn") avente un primo elettrodo di corrente collegato ad una tensione di massa, un secondo elettrodo di corrente collegato al suddetto nodo di uscita e un elettrodo di controllo che riceve un ingresso ("input") invertito; il miglioramento che comprende; un mezzo limitatore collegato tra la suddetta tensione di potenza e il primo elettrodo di corrente del suddetto transistore PMOS di elevazione ("pull-up") per ottenere una caduta al livello predeterminato applicato al suddetto nodo di uscita quando il transistore PMOS di elevazione ("pull-up") viene attivato, e ridurre la corrente di picco del suddetto nodo di uscita al valore di corrente predeterminato nel caso della transizione che eleva l'uscita del suddetto nodo di uscita.
  2. 2. Lo stadio pilota CMOS a basso livello di rumore secondo la rivendicazione 1 nel quale il suddetto mezzo limitatore è un diodo a giunzione P-N.
  3. 3. Lo stadio pilota CMOS a basso livello di rumore secondo la rivendicazione 2 nel quale il suddetto diodo a giunzione P-N ha la caratteristica che la caduta di tensione diretta può ridurre il livello di emissione elevato del suddetto nodo di emissione all'interno del campo che può assicurare in modo massimo l'elevato livello di emissione.
  4. 4. Lo stadio pilota CMOS a basso livello di rumore secondo la rivendicazione 3 nel quale il suddetto diodo a giunzione P-N ha la caratteristica che la corrente diretta può limitare la corrente di picco generata nel caso della transizione di elevazione dell'emissione all'interno dell'intervallo che può ricevere in modo massimo il carico massimo in uscita ("fan-out") ammesso nel nodo di emissione.
  5. 5. Lo stadio pilota CMOS a basso livello di rumore secondo la rivendicazione 4 nel quale la suddetta caratteristica di caduta della tensione diretta viene regolata mediante la densità di trasportatori del diodo a giunzione P-N.
  6. 6. Lo stadio pilota CMOS a basso livello di rumore secondo la rivendicazione 5 nel quale la suddetta caratteristica di corrente diretta viene regolata mediante la dimensione della giunzione del diodo a giunzione P-N quando è determinata la suddetta densità dei trasportatori.
  7. 7. Lo stadio pilota CMOS a basso livello di rumore come presentato nella rivendicazione 1 nel quale il suddetto stadio pilota CMOS a basso livello di rumore comprende inoltre condensatori tra i rispettivi elettrodi di controllo del suddetto transistore PMOS e del suddetto transistore NMOS e la tensione di terra.
IT02135090A 1990-07-19 1990-08-31 Stadio pilota cmos a basso livello di rumore. IT1246198B (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900010972A KR930003001B1 (ko) 1990-07-19 1990-07-19 저잡음 cmos 드라이버

Publications (3)

Publication Number Publication Date
IT9021350A0 IT9021350A0 (it) 1990-08-31
IT9021350A1 true IT9021350A1 (it) 1992-03-02
IT1246198B IT1246198B (it) 1994-11-16

Family

ID=19301429

Family Applications (1)

Application Number Title Priority Date Filing Date
IT02135090A IT1246198B (it) 1990-07-19 1990-08-31 Stadio pilota cmos a basso livello di rumore.

Country Status (5)

Country Link
JP (1) JPH0477016A (it)
KR (1) KR930003001B1 (it)
DE (1) DE4027534A1 (it)
FR (1) FR2665012A1 (it)
IT (1) IT1246198B (it)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546036A (en) * 1992-08-27 1996-08-13 Siemens Aktiengesellschaft Circuit array for amplifying and holding data with different supply
ATE168214T1 (de) * 1992-08-27 1998-07-15 Siemens Ag Schaltungsanordnung zum verstärken und halten von daten mit verschiedenen versorgungsspannungen
DE4233850C1 (de) * 1992-10-08 1994-06-23 Itt Ind Gmbh Deutsche Schaltungsanordnung zur Stromeinstellung eines monolithisch integrierten Padtreibers
CN112350552B (zh) * 2020-10-29 2022-03-04 西安微电子技术研究所 一种输出峰值电流不受电源电压变化影响的mosfet驱动器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856286B2 (ja) * 1980-12-25 1983-12-14 富士通株式会社 出力バッファ回路
JPH0681029B2 (ja) * 1985-12-27 1994-10-12 株式会社東芝 出力回路装置
JPH0736272B2 (ja) * 1986-12-24 1995-04-19 株式会社日立製作所 半導体集積回路装置
US4797579A (en) * 1987-07-27 1989-01-10 Raytheon Company CMOS VLSI output driver with controlled rise and fall times
US4875196A (en) * 1987-09-08 1989-10-17 Sharp Microelectronic Technology, Inc. Method of operating data buffer apparatus

Also Published As

Publication number Publication date
JPH0477016A (ja) 1992-03-11
KR930003001B1 (ko) 1993-04-16
DE4027534A1 (de) 1992-01-23
IT1246198B (it) 1994-11-16
IT9021350A0 (it) 1990-08-31
FR2665012A1 (fr) 1992-01-24
KR920003640A (ko) 1992-02-29

Similar Documents

Publication Publication Date Title
USRE38213E1 (en) Data output circuit with reduced output noise
US7298010B1 (en) Radiation-hardened transistor and integrated circuit
KR102113375B1 (ko) 듀얼 포트 메모리 셀
US6566914B2 (en) Sense amplifier having reduced Vt mismatch in input matched differential pair
US5525923A (en) Single event upset immune register with fast write access
US9000840B2 (en) Integrated circuit comprising a clock tree cell
KR20090030306A (ko) 4 단자 jfet 소자를 갖는 회로 구성
US8547155B2 (en) Soft error robust low power latch device layout techniques
US4388536A (en) Pulse generator for IC fabrication
JP2535082B2 (ja) 双極性相補形金属酸化物半導体出力駆動回路
IT9021350A1 (it) Stadio pilota cmos a basso livello di rumore.
KR930005498B1 (ko) 반도체 집적 회로
US4288706A (en) Noise immunity in input buffer circuit for semiconductor memory
US5134312A (en) Shared current source for alpha particle insensitive bipolar latch
EP0110916B1 (en) Current-driven enfet logic circuits
JP3652668B2 (ja) 半導体集積回路
US4280070A (en) Balanced input buffer circuit for semiconductor memory
US7480169B2 (en) Ideal CMOS SRAM system implementation
WO2003058628A1 (en) Full rail drive enhancement to differential seu hardening circuit
JPH0973780A (ja) 半導体集積回路
CN102945682B (zh) 一种抗单粒子翻转的静态随机存储单元
Majumder et al. Current profile generated by gating logic reduces power supply noise of integrated CPU chip
US20040100320A1 (en) Full rail drive enhancement to differential seu hardening circuit while loading data
JP2000029665A (ja) 半導体集積回路
JPS6134266B2 (it)

Legal Events

Date Code Title Description
0001 Granted