DE3871663T2

DE3871663T2 - Herstellungsverfahren von halbleiterbauelementen mit ccd- und peripherie-schaltkreis.

Info

Publication number: DE3871663T2
Application number: DE8888112319T
Authority: DE
Inventors: Hiroshige Goto
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-07-31
Filing date: 1988-07-29
Publication date: 1992-12-10
Anticipated expiration: 2008-07-30
Also published as: EP0305742A1; JPS6436073A; EP0305742B1; DE3871663D1; US4859624A

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer integrierten Halbleiterschaltungseinrichtung, und insbesondere auf ein Verfahren zur Herstellung einer Halbleitereinrichtung, die als Bildsensoreinrichtung verwendet wird und ein ladungsgekoppeltes Schaltelement (CCD) mit seinen Peripherieschaltungen auf dem gleichen Substrat aufweist.
Seit kurzem wird ein CCD, ein Treiber zum Ansteuern des CCD, eine logische Schaltung für die Signalverarbeitung und dgl. als integrierte Einzelchipeinrichtung auf dem gleichen Halbleitersubstrat hergestellt. Die Herstellung des CCD-Elementes und seiner Peripherieschaltung auf dem gleichen Substrat bietet bei der Systemgestaltung viele Vorteile, wie etwa das Fortlassen äußerer Taktleitungen sowie eine verbesserte Betriebsgeschwindigkeit des gesamten Systems.
Ein Beispiel für derartige Einrichtungen ist beispielsweise in einem Paper mit dem Titel "CCD Delay Line with Integrated CMOS Driver" von Sakagami et al., das auf der Joint Meeting of Four Electric Societies in Japan, 1977 S. 4-28 bis 4-31, präsentiert wurde, offenbart.
Eine Halbleitereinrichtung mit einem CCD-Element und seiner Peripherietransistorschaltung auf dem gleichen Substrat ist jedoch notwendigerweise mit dem Nachteil eines niedrigen Schwellenpegels der Transistoren der Peripherieschaltung behaftet, was einen geringen logischen Amplitudenbereich der CMOS-Transistoren und eine Anfälligkeit für fehlerhaftes Funktionieren zur Folge hat.
Das Dokument JP-A-58 140 162 beschreibt ein Verfahren zur Herstellung einer Halbleitereinrichtung mit einem CCD-Element und einem MOS-Transistor, das den Schritt der gleichzeitigen Herstellung eines vergrabenen Kanals für das CCD-Element und eines Kanaldotierbereiches für einen im Verarmungsmodus arbeitenden MOS-Transistor des gleichen Leitfähigkeitstyps umfaßt (vgl. PATENTS ABSTRACTS OF JAPAN, Bd. 7, Nr. 255 (E-210) (1400), 1983).
Es ist daher ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleitereinrichtung zu schaffen, bei der ein hoher Schwellenpegel und ein stabiler Betrieb der Transistoren erzielt wird.
Gemäß der vorliegenden Erfindung weist das Verfahren zur Herstellung einer Halbleitereinrichtung folgende Schritte auf: Bildung eines vergrabenen Kanals für eine ladungsgekoppelte Einrichtung in einem Halbleitersubstrat; und Bildung eines Störstellendiffusionsbereiches, in welchem ein Feldeffekttransistor für eine periphere Schaltung der ladungsgekoppelten Einrichtung mit einem Kanalleitungstyp, der demjenigen des vergrabenen Kanals entgegengesetzt ist, gebildet ist, wobei das Störstellendiffusionsbereich dem gleichen Leitungstyp angehört wie dasjenige des vergrabenen Kanals, und worin der vergrabene Kanal und das Störstellendiffusionsbereich gleichzeitig durch einen einzigen Prozeß gebildet werden.
Gemäß diesem Verfahren wird ein einzelner Prozeß zur gleichzeitigen Herstellung des vergrabenen Kanals für das CCD-Element und den Störstellendiffusionsbereich benutzt, bei dem der Transistor einen dem Leitfähigkeitstyp des vergrabenen Kanals entgegengesetzten Typ besitzt und der Störstellendiffusionsbereich den gleichen Leitfähigkeitstyp aufweist wie der des vergrabenen Bereiches. Daher kann die Störstellenkonzentration des Störstellendiffusionsbereiches für Peripherieschaltungstransistoren substanziell hoch bemessen werden, so daß eine entsprechend stabile Funktionsweise erzielt wird. Da weiter ein Substrat mit niedriger Störstellenkonzentration verwendet werden kann, kann eine stabile Mulde gebildet werden. Da ferner ein einzelner Prozeß zur Herstellung des vergrabenen Kanals und des entsprechenden Störstellenbereiches benutzt wird, können die Gesamtherstellungsprozesse vereinfacht werden.
Bevorzugte Ausführungsbeispiele dieser Erfindung werden unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
Fig. 1 stellt einen Querschnitt zur Veranschaulichung des Aufbaus einer herkömmlichen Halbleitereinrichtung dar;
Fig. 2A, 2B und 2D stellen Querschnitte zur Veranschaulichung der Verfahrensschritte bei einer Ausführungsform gemäß der vorliegenden Erfindung dar; und
Fig. 3A, 3B und 3C stellen Querschnitte zur Veranschaulichung der Herstellungsschritte bei einer anderen Ausführungsform der vorliegenden Erfindung dar.
Zunächst sollen unter Bezugnahme auf Fig. 1 die mit einer Halbleitereinrichtung des Standes der Technik verbundenen Probleme beschrieben werden.
Die in Fig. 1 dargestellte Halbleitereinrichtung besitzt ein n-leitendes Substrat 11, in dem eine p-Mulde 12 mit Kanalsperren 13 und n-leitenden Bereichen 14 hergestellt wird. In der p-Mulde 12 wird ein CCD-Element des Oberflächenkanaltyps mit Elektroden 15-1, ..., 15-7 gebildet. Im gleichen Substrat wird ein p-leitender MOS-Transistor mit p-leitenden Bereichen 19 hergestellt, während in einer anderen p-Mulde 16 ein MOS-Transistor mit n-Kanal und Kanalsperren 18 hergestellt wird. So kann man das Anwachsen des Dunkelstroms des CCD-Elementes aufgrund des Temperaturanstiegs des Chips in einem Falle vermeiden, bei dem die Abmessungen einer aus den oben beschriebenen CMOS-Transistoren aufgebauten Schaltung groß werden.
Die in Fig. 1 dargestellten CCD-Elemente des Oberflächenkanaltyps weisen einen schlechten Transferwirkungsgrad auf, so daß oft ein vergrabener Kanal angewandt wird. In diesem Falle wird eine n-leitende Störstellenschicht durch Ionenimplantation im Kanalbereich eines in einer p-Mulde geschaffenen CCD-Elementes gebildet. Um eine stabile n-leitende Störstellenschicht zu erzeugen, ist es wünschenswert, die Störstellenkonzentration der p-Mulde niedrig zu bemessen. Da die p-Mulde ebenfalls durch Ionenimplantation hergestellt wird, ist es wünschenswert, auch die Störstellenkonzentration des n-leitenden Substrats niedrig zu halten. Entsprechend unterscheiden sich die Störstellenkonzentrationen des n-leitenden Substrats und er n-leitenden Störstellenschicht im Kanalbereich mehrere hundert mal.
Falls bei einem Substrat mit niedriger Störstellenkonzentration Peripherieschaltungs-CMOS-Transistoren gebildet werden, fällt der absolute Schwellenpegel eines im n-leitenden Substat hergestellten p-leitenden MOS-Transistors niedrig aus, woraus sich das oben erwähnte Problem ergibt.
Nachfolgend wird die vorliegende Erfindung beschrieben.
Die Fig. 2A, 2B und 2C stellen Querschnitte zur Veranschaulichung der Herstellungsschritte einer Ausführungsform gemäß der vorliegenden Erfindung dar.
Zunächst wird ein n&supmin;-leitendes Halbleitersubstrat 1 hergestellt. Nach Aufbringen von Fotolack als Maske für eine Ionenimplantation in der Weise, daß nur die benötigten Bereiche exponiert werden, werden Borionen implantiert, um für die Peripherieschaltung einen p-Muldenbereich 2 für ein CCD-Element, und einen p-Muldenbereich 3 für einen CMOS-Transistor mit n-Kanal herzustellen. Der Widerstand der p-Muldenbereiche 2 und 3 liegt in der Größenordnung von einigen Ohm-cm.
Als nächstes wird Fotolack als Maske für eine Ionenimplantation in der Weise aufgebracht, daß der p-Muldenbereich 2 für das CCD-Element und den Substratbereich exponiert wird, in welchem ein CMOS-Transistor mit p-Kanal für die Peripherieschaltung hergestellt wird. Danach werden gleichzeitig durch Ionenimplantation von Phosphor ein Bereich 4 für einen vergrabenen Kanal und ein n-leitender Bereich 5 für einen Transistor mit p-Kanal hergestellt. Die Dosis dieser Ionenimplantation ist mehrere zehn mal höher als die für die in Fig. 2A dargestellte P-Mulde. Daher wird die Störstellenkonzentration der n-leitenden Bereiche, in denen der Transistor mit p-Kanal hergestellt wird, trotz der niedrigen Störstellenkonzentration des Substrates hoch, so daß auch der Schwellenpegel des Transistors groß wird.
Als nächstes werden mit Hilfe einer bekannten Methode, wie etwa dem Mustern eines polykristallinen Siliciumfilms, Elektroden 8 für die CMOS-Transistoren hergestellt; und anschließend werden im n-leitenden Bereich 5 jeweils n&spplus;-Bereiche 6 für die Sources/Drains der in der p-Mulde 3 befindlichen Transistoren mit n-Kanal, und p&spplus;-Bereiche 7 für die Sources/Drains der Transistoren mit p-Kanal gebildet. Danach werden über dem vergrabenen Kanal 4 Vierphasentransferelektroden 9-1, ..., 9-4 für ein CCD-Element hergestellt. Die gewünschte Verdrahtung wird durch Dampfbeschichtung und Bemustern von Aluminium oder einem entsprechenden Leiter hergestellt, um eine fertige Halbleitereinrichtung zu erhalten (Fig. 2C).
Die Fig. 3A, 3B und 3C stellen Querschnitte zur Veranschaulichung der Herstellungsschritte einer anderen Ausführungsform gemäß der vorliegenden Erfindung dar.
Der Unterschied zwischen der in den Fig. 3A, 3B und 3C dargestellten Ausführungsform und derjenigen der Fig. 2A, 2B und 2C besteht in der Verwendung eines p-leitenden Substrats 21 anstelle eines n&supmin;-leitenden Substrates. Daher können der vergrabene Kanal 4 für das CCD-Element und der n-leitende Bereich, in welchem ein p-leitender CMOS-Transistor hergestellt wird, gleichzeitig gebildet werden, ohne daß die Notwendigkeit zur Herstellung von Mulden besteht (Fig. 3A).
Als nächstes werden in einem Bereich, in dem CMOS-Transistoren hergestellt werden müssen, Gateelektroden 8 durch Aufbringen und Mustern eines polykristallinen Siliciumfilms gebildet. Im Substrat 21 und im n-leitenden Bereich 5 müssen jeweils n&spplus;-Bereiche 6 und p&spplus;-Bereiche 7 unter Verwendung der Gateelektroden 8 als Ionenimplantationsmaske hergestellt werden (Fig. 3B). Um den n-leitenden Bereich 5 auf einem vorbestimmten Potential zu halten, wird bei dieser Ausführungsform im n-leitenden Bereich 5 ein n&spplus;-leitender Bereich 22 mit hoher Störstellenkonzentration gebildet.
Als nächstes werden mit Hilfe der Technik der Herstellung von Mehrfachschichten aus polykristallinem Silicium Vierphasentransferelektroden 9-2 bis 9-4 hergestellt. Schließlich werden die gewünschten Verdrahtungen durch Dampfabscheidung und Bemustern von Aluminium oder einem entsprechenden Leiter gebildet, um eine fertige Halbleitereinrichtung zu erhalten (Fig. 3C).
Bei dieser Ausführungsform ist es nicht erforderlich, eine p-Mulde herzustellen, so daß die Herstellungsprozesse weiter vereinfacht werden können.
Bei den oben beschriebenen Ausführungsformen werden die Transferelektroden für das CCD-Element und die Gateelektorden für die CMOS-Transistoren durch getrennte Prozesse hergestellt. Sie können aber auch gleichzeitig in einem einzigen Prozeß hergestellt werden.
Obwohl bei den oben beschriebenen Ausführungsformen für das CCD-Element Vierphasentransferelektroden verwendet worden sind, ist die Erfindung nicht auf diese Struktur beschränkt. Es können auch zweiphasige, dreiphasige oder andere Typen von Transferelektroden verwendet werden.
Falls weiter der Schwellenwert des MOS-Transistors mit n-Kanal in einer p-Mulde nicht genügend groß ist, kann zum Einstellen des Schwellenwertes eine Ionenimplantation zwischen der Source und dem Drain durchgeführt werden.

Claims

1. Verfahren zur Herstellung einer Halbleitereinrichtung, das folgende Schritte umfaßt:

- Bildung eines vergrabenen Kanals (4) für eine ladungsgekoppelte Einrichtung (CCD) in einem Halbleitersubstrat; und

- Bildung eines Störstellendiffusionsbereiches (5), in welchem ein Feldeffekttransistor für eine periphere Schaltung der ladungsgekoppelten Einrichtung (CCD) mit einem Kanalleitungstyp, der demjenigen des vergrabenen Kanals entgegengesetzt ist, gebildet ist, wobei das Störstellendiffusionsbereich dem gleichen Leitungstyp angehört wie dasjenige des vergrabenen Kanals, und worin

- der vergrabene Kanal und das Störstellendiffusionsbereich gleichzeitig durch einen einzigen Prozeß gebildet werden.

2. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 1,

wobei der vergrabene Kanal und das Störstellendiffusionsbereich durch Ionenimplantation gebildet werden.

3. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 1,

wobei das Substrat, der vergrabene Kanal und das Störstellendiffusionsbereich gleicher Leitfähigkeit wie der des vergrabenen Kanals sämtlich dem n-Typ angehören.

4. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 3,

das weiter die Schritte zur Bildung einer p-Mulde (2) für eine ladungsgekoppelte Einrichtung (CCD) im Substrat, und zur Bildung eines vergrabenen Kanals (4) vom n-Typ in der p-Mulde umfaßt.