DE3843366C2 - - Google Patents

Description

Die Erfindung betrifft einen Kaskodeverstärker mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen, wie er sich beispielsweise zur Verwendung bei einem Signalintegrator eines ΣΔ-Modulators eignet.

Aus der JP 59-12 603 A ist ein mit Feldeffekttransistoren auf­ gebauter Kaskodeverstärker bekannt, bei dem die Gateelektrode des Ausgangstransistors nicht wie üblich an einem Festpotential liegt, sondern vom Verbindungspunkt der beiden Transistoren über einen invertierenden Differenzverstärker angesteuert wird, dessen nichtinvertierender Anschluß an einer Bezugsspannung liegt. Auf diese Weise wird die Ausgangsimpedanz an der nicht mit dem Eingangstransistor verbundenen Hauptelektrode des Aus­ gangstransistors heraufgesetzt.

Aus der DE 33 07 602 C2 ist eine Schaltungsanordnung zur Gleich­ spannungspegelverschiebung von Signalen bekannt, bei der zwei npn-Transistoren derart in Reihe geschaltet sind, daß die Emitter­ impedanz des Eingangstransistors durch die Reihenschaltung eines Widerstandes mit der Kollektor-Emitter-Strecke des zweiten Tran­ sistors gebildet wird. Während der Kollektor des Eingangstran­ sistors an der Betriebsspannung liegt, ist der Kollektor des zweiten Transistors mit der Ausgangsklemme und dem nichtinver­ tierenden Eingang eines Differenzverstärkers verbunden, dessen Ausgang auf die Basis des zweiten Transistors geführt ist.

Bei einem Stereodecoder beispielsweise, der mit Digitaltechnik arbeitet, verwendet man einen A/D-Wandler zur Umwandlung eines analogen Basisband-Stereosignals in ein digitales Ausgangs­ signal. Dieses digitale Ausgangssignal wird im Stereodecoder zu einem Paar decodierter Tonsignale verarbeitet, die üblicher­ weise als Tonsignale des linken bzw. rechten Kanals bezeichnet werden. Ein der BTSC-Norm entsprechendes Basisband-Stereosignal kann eine Bandbreite von 75 kHz haben. Daher muß die erforder­ liche A/D-Umwandlungsrate höher als das dem Nyquist-Abtast­ kriterium entsprechende Minimum von beispielsweise 200 kHz sein. Damit man ein minimales Signal/Rausch-Verhältnis erhält, muß die Quantisierungsauflösung im Ausgangswort des A/D-Wandlers beispielsweise 20 Bit betragen.

Der Erfindung liegt die Aufgabe zugrunde, Maßnahmen zur Tempera­ turkompensierung eines MOS-Kaskodeverstärkers zur Verwendung in einen ΣΔ-A/D-Wandler anzugeben.

Diese Aufgabe wird durch die im Kennzeichenteil des Anspruchs 1 angegebenen Merkmale gelöst.

Bei einer gemäß der Erfindung ausgebildeten Ausführungsform arbeitet der A/D-Wandler als ein ΣΔ-A/D-Wandler, der vorzugs­ weise der Metalloxid-Halbleitertechnik (MOS-Technik) auf­ gebaut ist, beispielsweise in CMOS-Technologie. Diese zeichnet sich durch relativ hohe Arbeitsgeschwindigkeit bei niedrigem Leistungsverbrauch aus.

Ein ΣΔ-A/D-Wandler enthält eine Signalintegratorstufe, der ein Summensignal zugeführt wird. Dieses wird durch Summierung eines analogen Eingangssignals mit einem intern erzeugten zweipegeligen Analogsignal gebildet. Das Ausgangssignal die­ ses Integrators wird dem Eingang eines Schwellwertdetektors zugeführt, welcher ein zweipegeliges Digitalsignal erzeugt, das einen ersten Zustand einnimmt, wenn das Ausgangssignal des Integrators kleiner als ein erster vorbestimmter Schwell­ wert ist, während es andernfalls einen zweiten Zustand an­ nimmt. Das vom Schwellwertdetektor erzeugte Signal wird mit einer vorbestimmten Rate in einem Flipflop gespeichert, des­ sen Ausgangssignal zur Erzeugung des zweipegeligen Analog­ signalteils des Summensignals benutzt wird.

Ein gemäß einem Gesichtspunkt der Erfindung ausgebildeter Signalintegrator wird aufgebaut unter Verwendung einer ge­ schalteten Kondensatorschaltung, die mit einer gegebenen Frequenz betrieben wird. Der Signalintegrator enthält einen Verstärker, der einen weiteren Gesichtspunkt der Erfindung bildet, und einen Signalintegrationskondensator, der zwischen einen invertierenden Eingang und einen Ausgang des Verstär­ kers gekoppelt wird. Die an den Ausgang des die Integrations­ kapazität enthaltenden Verstärkers angekoppelte Last stellt eine hohe Impedanz dar.

Im Interesse geringer harmonischer Verzerrungen oder einer hohen Linearität, die besser als beispielsweise 0,1% ist, muß der Dauerzustand oder die Gleichspannungsverstärkung des Ver­ stärkers einen vorbestimmten Minimalwert überschreiten. Weil die an den Verstärker angekoppelte externe Last eine hohe Impedanz darstellt, kann man eine hohe Offenschleifen-Gleich­ stromverstärkung dadurch erhalten, daß man die innere Aus­ gangsimpedanz des Verstärkers groß macht.

Eine zwischen Elektroden vorhandene Kapazität, die am Eingang des Verstärkers wirksam ist, kann nichtlinear sein und die Verstärkerlinearität beeinträchtigen. Daher soll der soge­ nannte Miller-Effekt für die Eingangskapazität des Verstär­ kers reduziert werden, um die Wirkung der Eingangskapazität klein zu halten.

Ein gemäß einem Gesichtspunkt der Erfindung aufgebauter Ver­ stärker hat einen Eingangsanschluß zur Zuführung eines Ein­ gangssignals. Er enthält einen ersten und einen zweiten Tran­ sistor, zwischen deren jeweils erster und zweiter Elektrode je eine Hauptstromstrecke verläuft, deren Leitungszustand durch die zwischen der ersten Elektrode und einer Steuerelek­ trode liegende Spannung steuerbar ist. Die Steuerelektrode des ersten Transistors ist mit dem Eingangsanschluß gekoppelt. Seine zweite Elektrode ist mit der ersten Elektrode des zwei­ ten Transistors gekoppelt. Mit der ersten Elektrode und der Steuerelektrode des zweiten Transistors sind Eingang bzw. Ausgang eines Spannungsverstärkers gekoppelt, der eine Gegen­ kopplung zur ersten Elektrode des zweiten Transistors bildet, um Spannungsschwankungen an der zweiten Elektrode des ersten Transistors praktisch auszuschließen und auf diese Weise die an der zweiten Elektrode des zweiten Transistors herrschende Ausgangsimpedanz zu vergrößern.

Die Fig. 1A und 1B der Fig. 1 veranschaulichen das Schalt­ bild eines ΣΔ-A/D-Wandlers, der einen erfindungsgemäßen Signalintegrator enthält, und

Fig. 2 zeigt ein detailliertes Schaltbild eines Verstärkers nach einem weiteren Gesichtspunkt der Erfindung, der im Signalintegrator nach Fig. 1 enthalten ist.

Der in Fig. 1 gezeigte ΣΔ-A/D-Wandler 100 enthält einen Signalintegrator 110, welcher sich der Schaltungstechnik ge­ schalteter Kapazitäten bedient. Der Signalintegrator 110 er­ hält an einem Eingangsanschluß 110a ein analoges Eingangs­ signal 160, welches in sein digitales Äquivalent umzuwandeln ist, und er erhält ferner an einem Anschluß 110b ein intern erzeugtes Zweipegelsignal DIG. Der Integrator 110 liefert ein Signal OUT am Ausgangsanschluß 200c eines Verstärkers 200. Das Eingangssignal 160 kann beispielsweise ein Basisband- Stereosignal sein, das etwa von einem FM-Decoder eines hier nicht gezeigten Fernsehempfängers stammt und der BTSC-Norm entsprechen kann. Der Verstärker 200 hat einen invertierenden Eingang 200a, zwischen dem und dem Ausgang 200c ein Integra­ tionskondensator C3 liegt. Ein nicht invertierender Eingang 200b ist mit einer Gleichspannung VREF gekoppelt. Die ge­ schlossene Schleife des Verstärkers mit dem Rückkopplungs­ kondensator dient der Stabilisierung der Spannung am inver­ tierenden Eingang 200a des Verstärkers 200 auf den Pegel der Bezugsspannung VREF.

Das Eingangssignal 160 am Anschluß 110a gelangt zu einem ersten Anschluß C1a eines Kondensators C1 über beispielswei­ se ein übliches Komplementärtransistor-Übertragungstor T1. Das in CMOS-Technologie ausgeführte Tor T1 wird durch komple­ mentäre Taktsignale P2D und P2DN gesteuert, die ein entspre­ chendes Transistorpaar des Tores T1 leiten lassen, wenn das Signal P2D ein Signal TRUE ist oder einen hohen Wert hat. Der andere Anschluß des Kondensators C1 ist über ein Übertra­ gungstor T6 mit dem invertierenden Eingang 200a des Verstär­ kers 200 gekoppelt. Das Tor T6 wird durch komplementäre Takt­ signale P2 und P2N gesteuert, die es leiten lassen, wenn das Signal P2 den hohen Wert hat, also ein Signal TRUE ist. Die Tore T1 und T6 sind während des ersten Teils jeder Periode beispielsweise des Signals P2D gleichzeitig leitend und wäh­ rend seiner zweiten Periode beide gesperrt. Die Tore T1 und T6 arbeiten so mit der Frequenz des Signals P2D, die bei­ spielsweise 11 MHz beträgt.

Der Anschluß C1a des Kondensators C1 ist über ein Übertra­ gungstor T2, wenn dieses leitet, auch mit einer Spannung VREF gekoppelt. Der andere Anschluß des Kondensators C1 ist über ein Übertragungstor T3, wenn dieses leitet, ebenfalls mit der Spannung VREF gekoppelt. Die Tore T2 und T3 werden durch Taktsignale P1 und P1N gesteuert und arbeiten mit derselben Frequenz wie das Signal P2D. Wenn die Tore T2 und T3 leiten, sind die Tore T1 und T6 gesperrt und umgekehrt.

Ein Zeitgenerator 180 nach Fig. 1B erzeugt ein Paar Zeit­ steuersignale, die entsprechenden Zweigen einer Schaltung zu­ geführt werden, welche Inverter U20 bis U23, eine Verzöge­ rungseinheit U24 und weitere Inverter U25 und U26 enthalten, um schließlich die Zeitsteuersignale P1, P1N, P2, P2N, P2D und P2DN zu erzeugen.

Ein in noch zu erläuternder Weise erzeugtes Zweipegelsignal DIG wird dem Anschluß 110b des Integrators 110 zugeführt. Dieser Anschluß ist über ein Übertragungstor T5 mit einem Anschluß C2a eines Kondensators C2 gekoppelt. Das Tor T5 wird durch komplementäre Taktsignale P2D und P2DN gesteuert, wel­ che es leiten lassen, wenn das Taktsignal PSD einen hohen Pegel hat. Der andere Anschluß des Kondensators C2 ist an einen Verbindungspunkt zwischen den Übertragungstoren T6 und T3 angeschlossen. Der Anschluß C2a ist über das Übertragungs­ tor T4, wenn dieses leitet, mit der Spannung VREF verbunden. Das Tor T4 wird durch die Taktsignale P1 und P1N gesteuert. Die Tore T4 und T5 arbeiten in gleicher Weise und gleichzei­ tig mit den Toren T2 bzw. T1.

Die Taktsignale P2D und P2DN, welche die Tore T1 und T5 steu­ ern, gleichen den Taktsignalen P2 bzw. P2N, jedoch mit einer Verzögerung um 5 ns. Jedes der Signale P1, P2 und P2D ist ein Zweipegelsignal, dessen Signalform ein Tastverhältnis von beispielsweise 40% und eine Periodendauer von etwa näherungs­ weise 90 ns hat. Wenn das Signal P1 ein Signal TRUE ist, also einen hohen Pegel hat, ist das Pegel P2 ein Signal FALSE, hat einen niedrigen Pegel, so daß sich die Signale P1 und P2 nicht überlappen. Daher sind bei leitenden Toren T1, T5 und T6 die Tore T2, T3 und T4 gesperrt und umgekehrt.

Im Betrieb werden die Tore T2, T3 und T4 während eines ersten Teils jeder Periode beispielsweise des Taktsignals P1 leitend gemacht, um die Kondensatoren C1 und C2 zu entladen. Das Po­ tential an den jeweiligen Elektroden der Kondensatoren C1 und C2 wird auf das der Spannung VREF eingestellt, die praktisch gleich dem Potential am invertierenden Eingang 200a des Ver­ stärkers 200 ist (zuzüglich der Eingangs-Offsetspannung des Verstärkers). Die Tore T2, T3 und T4 werden dann gesperrt, und die Tore T1, T5 und T6 werden leitend. Der Eingang 200a wird wegen der Verstärkerrückkopplung virtuell auf Wechsel­ spannungsmasse gehalten. Somit laden sich die Kondensatoren C1 und C2 auf die jeweiligen Eingangsspannungen an den An­ schlüssen 110a und 110b auf. Der Ladestrom wird im Kondensa­ tor C3 integriert und erzeugt ein Ausgangssignal OUT, das proportional dem zeitlichen Integral der Summe der beiden Eingangsspannungen an den Anschlüssen 110a und 110b ist.

Die N-Kanal- und P-Kanal-MOS-Transistoren eines gegebenen Übertragungstores, wie es in Fig. 1 gezeigt ist, sind paral­ lel geschaltet und benötigen entgegengesetzte Taktsignale. Eine Signalübertragung zu einem Ausgangsanschluß OUTPUT eines solchen Tores infolge des Taktsignals wird infolge einer Auslöschung reduziert, jedoch ist diese Auslöschung nicht vollständig.

Weiterhin ist ungünstigerweise der Pegel des nicht ausgelösch­ ten durchlaufenden Signals nicht linear abhängig von den Span­ nungen an den Signalanschlüssen EINGANG und AUSGANG eines solchen Übertragungstores. Die Spannungsabhängigkeit rührt daher, daß beispielsweise die in der Inversionsschicht jedes der MOS-Transistoren eines solchen Tores, wenn dieses leitet, gespeicherte Ladung nicht linear von den Spannungen an den An­ schlüssen EINGANG und AUSGANG abhängt. Eine Spannungsänderung in eine gegebene Richtung, beispielsweise am Anschluß EINGANG kann eine Vergrößerung der Ladung in der Inversionsschicht eines der komplementären Transistoren um einen entsprechenden Betrag und im anderen Transistor eine Verringerung um einen anderen Betrag bewirken, so daß die Differenz zwischen La­ dungsvergrößerung und Ladungsverringerung nicht linear von der Spannung am Anschluß EINGANG abhängig ist.

Ein entsprechender Teil der in der Inversionsschicht jedes der komplementären Transistoren gespeicherten Ladung wird während der Ausschaltflanke des Tores zum Anschluß AUSGANG gekoppelt, so daß eine Nettoladung, die gleich der Differenz zwischen den entsprechenden Teilen der Ladungen in jedem der Komplementärtransistoren beispielsweise des Tores T1 zum An­ schluß AUSGANG gelangt. Beim Betrieb des Tores T1 kann die Nettoladung während der Flanken der Taktsignale P2D und P2DN, welche das Tor T1 sperren, zum Kondensator C1 übertragen wer­ den. Eine solche Nettoladung hängt nicht linear von der Span­ nung an seinem Anschluß EINGANG ab, der gleich dem Signal­ eingang 160 ist. Läßt man zu, daß eine solche Nettoladung zum Integrationskondensator C3 gelangt, dann führt dies nach­ teiligerweise zu einer Linearitätsverschlechterung beim Be­ trieb beispielsweise des Signalintegrators 110.

Zur Vermeidung einer solchen Linearitätsbeeinträchtigung wird das Tor T6, welches durch die Taktsignale P2 und P2N gesteu­ ert wird, vorzugsweise etwa 5 ns vor dem Sperren der Tore T1 und T5 gesperrt. Eine solche Nettoladungsübertragung bei­ spielsweise im Tor T1 kann somit vorteilhafterweise durch das dann schon gesperrte Tor T6 das Signal OUT nicht mehr beein­ flussen.

Wenn der Verstärker 200 im eingeschwungenen Zustand eine hohe Verstärkung hat und wenn der Integrator 110 vor der Sperr­ flanke des Tores T6 seinen eingeschwungenen Zustand erreicht hat, dann beeinträchtigt die vom Tor T6 während seiner Sperr­ flanke gekoppelte Nettoladung nicht die Linearität des Inte­ grators 110, weil diese Nettoladung nicht vom Pegel des Signals 160 abhängt, da die entsprechenden Spannungen an je­ dem der Signalanschlüsse des Tores T6 den gleichen konstanten Wert haben, der näherungsweise gleich der Spannung VREF ist.

Infolge einer relativ schnellen Änderung des Eingangssignals 160 beispielsweise kann es sein, daß der eingeschwungene Zu­ stand nicht unmittelbar vor dem Sperren des Tores T6 erreicht wird, so daß die Spannungen an den Signalanschlüssen des Tores T6 unmittelbar vor dessen Sperrzeitpunkt entsprechend dem Wert des Eingangssignals 160, der zu dieser Sperrzeit vorliegt, unterschiedlich sein können. In diesem Fall kann die zum Anschluß AUSGANG des Tores T6 gekoppelte Ladung nach­ teiligerweise nicht linear vom Eingangssignal 160 abhängen. Es ist wünschenswert, die nicht lineare Spannungsabhängigkeits­ wirkung auf die Nettoladung im Tor T6 zu reduzieren.

Die nicht lineare Spannungsabhängigkeit der Nettoladung wird herabgesetzt durch einen symmetrischen Betrieb der beiden Transistoren. Das bedeutet im Falle der Transistoren des Tores T6, daß jeder der komplementären Transistoren des Tores zumindest unmittelbar vor dem Sperren des Tores im wesent­ lichen die gleiche Ladung enthält.

Ein symmetrischer Betrieb wird erreicht durch eine solche Vorspannung der Schaltung, daß die Eingangs- und Ausgangs­ anschlüsse des Übertragungstores in die Mitte zwischen den komplementären Potentialen der an die Gateelektroden geleg­ ten Taktsignale vorgespannt werden.

Für diesen symmetrischen Betrieb wird die dem nicht invertie­ renden Anschluß 200b zugeführte Spannung VREF auf einen Wert gebracht, der in der Mitte zwischen den beiden Pegeln bei­ spielsweise des Taktsignals P2 liegt. Auf diese Weise kommt infolge der Rückkopplung die am Anschluß AUSGANG des Tores T6 entstehende Spannung V_Eingang ebenfalls auf den Wert der Spannung VREF. Der Eingangsanschluß des Tores T6 folgt dem Potential an seinem Ausgangsanschluß, weil es als Schalter mit relativ niedriger Impedanz arbeitet.

Da die beiden Transistoren des Übertragungstores T6 symme­ trisch arbeiten und gleiche Charakteristika haben, ist eine Änderung der Nettoladung, die durch eine gegebene Änderung der Spannung beispielsweise am Anschluß AUSGANG erzeugt wird, vorteilhafterweise kleiner als bei einem nicht symmetrischen Betrieb. Die Nettoladung ist vorteilhafterweise auch weniger nicht linear abhängig vom Wert des Eingangssignals 160.

Den Eingängen 110b′ und 110a′ eines zweiten Signalintegrators 110′, der in gleicher Weise wie der Integrator 110 arbeitet, werden ein Signal DIG′, dessen Kurvenform invers zum Signal DIG ist, und ein Signal OUT zugeführt. Gleiche Teile und Funktionen der Integratoren 110 und 110′ sind in gleicher Weise mit Bezeichnungen und Symbolen angegeben. Der Integra­ tor 110′ erzeugt ein Ausgangssignal OUT′, das proportional dem zeitlichen Integral der Summe des Signals OUT vom Inte­ grator 110 und des Signals DIG′ ist.

Das Signal OUT′ wird einem Eingang einer Vergleichsschaltung 120 zugeführt, die ein digitales Zweipegelsignal 120a erzeugt, das den Zustand TRUE hat, wenn das Signal OUT′ unter einem vorbestimmten Schwellwert liegt, der praktisch gleich der Spannung VREF ist, und das andernfalls einen Zustand FALSE hat. Das Zweipegelsignal 120a wird durch die Rückflanke des Taktsignals P2 in ein D- oder Daten-Flipflop 130 eingetaktet. Dieses erzeugt an seinen entsprechenden Ausgängen komplemen­ täre Signale DIG und DIG′ mit Pegeln, die vom Zustand des Signals 120a abhängen. Da die Rückflanke des Signals P2 so­ wohl das Takten des Flipflops 130 als auch das Sperren der Tore T6 und T 6′ verursacht, läßt sich vorteilhafterweise ver­ hindern, daß durch das Sperren der Tore T6 und T 6′ bewirkte Ausgleichsschwingungen die Signale DIG und DIG′ beeinflussen. Das Signal DIG wird dem Integrator 110 gegenkoppelnd zuge­ führt, und das gleiche gilt für das Signal DIG′ hinsichtlich des Integrators 110′.

Das Signal DIG kann in jeder Periode beispielsweise des Signals P2 einen seiner Zustände TRUE oder FALSE haben. Im Zustand TRUE ist es größer als die Spannung VREF, im Zustand FALSE oder im niedrigen Zustand ist es dagegen kleiner als VREF. Wenn also in einer gegebenen Periode des Signals P2 das Signal DIG seinen Zustand TRUE hat, dann bewirkt es ein Ab­ nehmen des Signals OUT. Hat andererseits das Signal DIG sei­ nen Zustand FALSE, dann bewirkt es ein Anwachsen des Signals OUT. Das Signal DIG sorgt also für eine solche Gegenkopplung, daß es einen ersten Teil eines Stroms im Kondensator C2 bil­ det, dessen Mittelwert gleich aber von entgegengesetzter Polarität wie ein zweiter Teil des Stroms im Kondensator C2 ist, der durch das Signal 160 verursacht wird. Wenn also das Eingangssignal 160 beispielsweise eine Zunahme des Signals OUT vom Integrator 110 bewirkt, dann verursacht das Signal DIG in gegenkoppelnder Weise folglich eine Abnahme und umge­ kehrt. Für den Integrator 110′ gilt gleichermaßen: Wenn das Signal OUT beispielsweise ein Anwachsen des Signals OUT′ zur Folge hat, dann bewirkt das Signal DIG′ in gegenkoppelnder Weise eine Abnahme und umgekehrt. Die Vorteile der Anwendung einer doppelten Integration, wie sie durch die Integratoren 110 und 110′ erfolgt, ist etwa in einem Artikel "A Use Of Double Integration In Sigma Delta Modulation" von James C. Candy beschrieben, der in den IEEE Transactions on Communications, Band COM-33, Nr. 3, vom März 1985 erschienen ist.

Das Signal DIG wird einer Dezimierungsschaltung 140 zugeführt, die ein Parallelwort RESULT erzeugt und für eine digitale Darstellung des analogen Eingangssignals 160 sorgt. Ein Bei­ spiel für eine solche Dezimierungsschaltung ist etwa im Artikel "A Sigma-Delta Modulator As An A/D Converter" von Rudy J. Van De Plassche beschrieben, der in den IEEE Trans­ action on Circuit and Systems, Band CAS-25, Nr. 7, vom July 1978, erschienen ist. Das Parallelwort RESULT der Dezimie­ rungsschaltung 140 kann gemäß Van de Plassche durch Berech­ nung einer Differenz zwischen der Anzahl von Perioden bei­ spielsweise des Signals P2, die während eines vorbestimmten Intervalls N auftreten, wenn das Signal DIG seinen Zustand TRUE hat, und der Anzahl solcher Perioden des Signals P2 während des Intervalls N, wenn das Signal DIG seinen Zustand FALSE hat, gebildet werden. Das Intervall N wird entsprechend der erforderlichen Bitauflösung des Wortes RESULT gewählt. Je länger das Intervall N ist, desto höher ist die Bitauf­ lösung.

Zur Erzielung einer hohen Genauigkeit und speziell einer hohen Linearität des A/D-Konverters 100 soll die Gleichspan­ nungsverstärkung (eingeschwungener Zustand) des Verstärkers 200 hoch sein. Diese Verstärkung bestimmt den Wert der Span­ nung V_Eingang unmittelbar, ehe das Tor T6 in jeder Periode des Signals P2 gesperrt wird. Die große Gleichspannungsver­ stärkung hat zur Folge, daß die Eingangsspannung V_Eingang am Eingangsanschluß 200a des Verstärkers 200 praktisch kon­ stant bleibt unabhängig vom Pegel des analogen Eingangs­ signals 160. Es ist auch erwünscht, den Miller-Effekt hin­ sichtlich der Eingangskapazität beispielsweise am Anschluß 200a zu verringern, weil diese Kapazität praktisch nämlich nicht linear sein kann.

Fig. 2 zeigt ein Schaltbild des Verstärkers 200, mit dem ein weiterer Gesichtspunkt der Erfindung realisiert wird und der beispielsweise im Signalintegrator 110 nach Fig. 1 enthalten ist. Gleiche Nummern und Symbole in den Fig. 1 und 2 bezeich­ nen gleiche Teile oder Funktionen. Die Schaltung nach Fig. 2 ist in der MOS-Technologie ausgeführt, die vorteilhafterweise ein gutes Hochfrequenzverhalten bei relativ niedrigem Lei­ stungsverbrauch ergibt.

Die Eingangsspannung V_Eingang am invertierenden Eingang 200a des Verstärkers 200 nach Fig. 2 gelangt zum Gate eines P- Feldeffekttransistors oder PMOS-Transistors MP1, der als invertierender Verstärker in Source-Grundschaltung arbeitet. Seine Drainelektrode ist über einen Verbindungspunkt 200d mit der Source-Elektrode eines PMOS-Transistors MP2 gekoppelt.

Gemäß der Erfindung ist der Verbindungspunkt 200d mit der Gateelektrode eines PMOS-Transistors MP3 gekoppelt, der als invertierender Verstärker in Source-Grundschaltung arbeitet. Seine Drain-Elektrode ist an einem Anschluß 200e mit der Gateelektrode des Transistors MP2 gekoppelt, um dessen Gate­ spannung zu verändern. Mit dem Anschluß 200e ist ferner die Drain-Elektrode eines als Stromquelle arbeitenden N-Feld­ effekttransistors oder NMOS-Transistors MN1 gekoppelt zur Bildung einer Lastimpedanz, welche die Spannungsverstärkung des Transistors MP3 bestimmt. An die Gateelektrode des Tran­ sistors MN1 ist die Spannung VREF geführt. Die Transistoren MP1, MP3 und MN1 bilden eine modifizierte kaskodenartige Schaltung 1200a gemäß der Erfindung. An der Drain-Elektrode des Transistors MP2 entsteht das Ausgangssignal OUT. Der An­ schluß 200a ist der invertierende Eingang und der Anschluß 200c der Ausgangsanschluß der Schaltung 1200a.

Eine Veränderung der Eingangsspannung V_Eingang bewirkt eine entsprechende Änderung des durch die Transistoren MP1 und MP2 fließenden Stromes i₁ und eine Spannungsänderung am An­ schluß 200e. Das an diesem entstehende Signal, also das ver­ stärkte Signal vom Anschluß 200d, wird über den Transistor MP2 zum Anschluß 200d zurückgekoppelt. Wegen dieser negativen Rückkopplung verursachen Änderungen des Stromes i₁ infolge von Änderungen der Spannung V_Eingang wesentlich kleinere Spannungsänderungen am Anschluß 200d als sie entstehen wür­ den, wenn das Gate des Transistors MP2 konstantgehalten wür­ de. Im Gegensatz dazu wird beispielsweise bei bekannten übli­ chen Kaskodenschaltungen eine solche negative Rückkopplung nicht verwendet. Der Faktor, um welchen die Spannungsände­ rungen am Anschluß 200d kleiner werden, ist etwa gleich der Spannungsverstärkung des in Source-Grundschaltung arbeitenden Verstärkers mit den Transistoren MP3 und MN1. Da die An­ sprechzeit des Transistors MP2 und der geschlossenen Schlei­ fenschaltung aus den Transistoren MP2 und MP3 kurz ist, bleibt die Spannung am Anschluß 200d unmittelbar nach dem Auftreten einer plötzlichen Änderung des im Transistor MP1 fließenden Stromes i₁ vorteilhafterweise relativ unverändert.

Weil sich die Drainspannung des Transistors MP1 am Anschluß 200d nur wenig ändert, wird sein Drainstrom i₁ durch Drain­ spannungsänderungen des Transistors MP2 am Anschluß 200c praktisch nicht moduliert. Demzufolge wird der im Transistor MP2 fließende Strom i₁ durch Änderungen des Signals OUT an der Drainelektrode des Transistors MP2 praktisch nicht modu­ liert. Die Ausgangsimpedanz am Anschluß 200c wird somit vor­ teilhafterweise um ein Ausmaß vergrößert, welches proportio­ nal zur Spannungsverstärkung des Transistors MP3 ist.

Gemäß einem Merkmal der Erfindung ist wegen der durch den Transistor MP3 gebildeten Rückkopplungsschaltung, welche Ver­ änderungen der Spannung am Anschluß 200d verringert, der Miller-Effekt auf die Eingangskapazität am Anschluß 200a vorteilhafterweise noch weiter verringert als es der Fall ohne eine solche Rückkopplung wäre. Durch die Reduzierung des Miller-Effektes auf die Eingangskapazität wird die effek­ tive Eingangskapazität klein gehalten. Demzufolge wird die Wirkung jeglicher Nichtlinearität auf die Eingangskapazität, welche andernfalls die Linearität beispielsweise des Integra­ tors 110 nach Fig. 1 beeinträchtigen könnte, vorteilhafter­ weise verringert.

Wie bereits erläutert wurde, wird die Schaltung 1200a nach Fig. 2, die im Verstärker 200 mit dem Eingang 200a und dem Ausgang 200c enthalten ist, durch die Transistoren MP1, MP2, MP3 und MN1 gebildet. Außer der Schaltung 1200a enthält der Verstärker 200 auch Schaltungen 1200b, 1200c und 1200d, die jeweils durch vier entsprechende MOS-Transistoren in gleicher Weise wie bei der Schaltung 1200a gebildet sind. Die Unter­ schiede zwischen diesen Schaltungen und der Schaltung 1200a sei nachfolgend erläutert.

Die Schaltung 1200b enthält Transistoren MP4, MP5,MP6 und MN2, welche den Transistoren MP1, MP2, MP3 bzw. MN1 der Schaltung 1200a entsprechen. An einem Eingang 200b der Schal­ tung 1200b, der mit dem Gate des Transistors MP4 gekoppelt ist, liegt eine Spannung vom Wert der Spannung VREF. Ein Aus­ gang 200f der Schaltung 1200b ist mit der Drainelektrode eines Transistors MP5 gekoppelt. Da die Schaltungen 1200a und 1200b gleich sind, fließt im Transistor MP5 ein Strom i₂, der gleich dem im Transistor MP2 fließenden Strom i₁ ist, wenn die Spannungen an den Anschlüssen 200a und 200b gleich sind. Weiterhin bleiben die Ströme i₁ und i₂ mit Änderungen der Umgebungstemperatur gleich.

Die Schaltung 1200c enthält Transistoren MN6, MN7,MN8 und MP8, welche den Transistoren MP1, MP2, MP3 bzw. MN1 der Schal­ tung 1200a entsprechen; jedoch ist jeder PMOS-Transistor in der Schaltung 1200a durch einen NMOS-Transistor in der Schal­ tung 1200c ersetzt und umgekehrt. Der Anschluß 200f der Schal­ tung 1200b ist mit der Drainelektrode des Transistors MN7 und der Gateelektrode des Transistors MN6 gekoppelt. Demzufolge wird die Gatespannung des Transistors MN6 auf einen solchen Wert eingestellt, daß der im Transistor MN6 fließende Strom i₃ gleich dem Strom i₂ ist. Wenn also die Eingangsspannungen an den Anschlüssen 200a und 200b gleich sind, dann ist der Strom i₃ gleich dem Strom i₁ und folgt vorteilhafterweise temperaturbedingten Änderungen des Stromes i₁.

Die Schaltung 1200d enthält Transistoren MN3, MN4,MN5 und MP7, welche den Transistoren MP1, MP2, MP3 bzw. MN1 der Schal­ tung 1200a entsprechen. Wie im Falle der Schaltung 1200c ist jeder PMOS-Transistor in der Schaltung 1200a in der Schaltung 1200c ersetzt durch einen NMOS-Transistor und umgekehrt. Die Gateelektrode des Transistors MN3 ist mit dem Anschluß 200f der Schaltung 1200b und 1200c verbunden, und die Drainelek­ trode des Transistors MN4 ist mit dem Ausgang 200c der Schal­ tung 1200a gekoppelt. Der im Transistor MN6 der Schaltung 1200c fließende Strom i₃ wird daher im Transistor MN3 ge­ spiegelt und ist gleich dem Strom i₁, wenn die Spannungen an den Eingangsanschlüssen 200a und 200b gleich sind, und folgt vorteilhafterweise temperaturbedingten Änderungen des Stromes i₁. Daraus ergibt sich, daß die Schaltungen 1200b, 1200c und 1200d die Offsetspannung des Verstärkers 200 nähe­ rungsweise oder nominell Null werden lassen, und zwar vor­ teilhafterweise temperaturkompensiert. In der geschlossenen Schleife des Verstärkers 200, wie ihn Fig. 1 zeigt, ist damit im eingeschwungenen Zustand die Spannung V_Eingang gleich der Spannung VREF.

Gemäß einem weiteren Gesichtspunkt der Erfindung weist die kaskodenähnliche Schaltung 1200d am Anschluß 200c eine hohe Ausgangsimpedanz auf, welche die Gleichspannungs-Offenschlei­ fen-Verstärkung der Schaltung 1200a vorteilhafterweise hoch hält.

Die Spannung VREF hat einen Wert, der einen genügenden Dyna­ mikbereich für das Signal OUT der Schaltung 1200a nach Fig. 2 und eine erforderliche Gleichspannung über dem Transistor MP1 ergibt.

Claims (7)

1. Kaskodeverstärker mit zwei Transistoren, deren Haupt­ stromstrecken durch Koppelung der ersten Hauptelektrode des ersten Transistors (MP1) mit der zweiten Hauptelektrode des zweiten Transistors (MP2) in Reihe geschaltet sind, wobei die Steuerelektrode des ersten Transistors den Verstärkereingang bildet und der Steuerelektrode des zweiten Transistors eine erste Spannung zugeführt wird, und mit einem Spannungsver­ stärker, dessen Eingang eine zweite, an der ersten Haupt­ elektrode des ersten Transistors auftretende Spannung zuge­ führt wird und dessen Ausgangsspannung zur Erhöhung der Aus­ gangsimpedanz des Kaskodeverstärkers der Steuerelektrode des zweiten Transistors als die erste Spannung zugeführt wird, dadurch gekennzeichnet, daß mit der ersten Hauptelektrode des zweiten Transistors (MP2) an der das Ausgangssignal gebildet wird, eine temperatur­ kompensierte Schaltung (1200b) gekoppelt ist (über (1200c, 1200d), die in Abhängigkeit von einer ihr als Eingangsspannung zuge­ führten dritten Spannung (V_REF) mindestens einen Teil eines Ausgangsstroms führt, welcher in die erste Hauptelektrode des zweiten Transistors (MP2) fließt, derart, daß in einer geschlossenen Schleifenschaltung des Verstärkers, die bei Gegen­ kopplung (C3 in Fig. 1A) des Ausgangssignals zur Steuerelektrode des ersten Transistors (MP1) entsteht, die Spannung an der Steuerelektrode des ersten Transistors auf einen vorbestimm­ ten Wert eingestellt wird, welcher der als Eingangsspannung dienenden dritten Spannung (V_REF) entspricht.

2. Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß die temperaturkompensierte Schaltung (1200b) eine Strom­ quelle (MP4, MP5, MP6, MN2) zur Erzeugung eines zweiten Stromes (i2), welcher von gleicher Größe und gleicher Polarität wie der Ausgangsstrom ist, wenn die als Eingangsspannung dienende dritte Spannung im wesentlichen gleich der Spannung an der Steuerelektrode des ersten Transistors (MP2) ist, und der Verstärker ferner eine Stromspiegelschaltung (1200C) aufweist, die durch den zweiten Strom (i2) steuerbar ist und mit der ersten Hauptelek­ trode des zweiten Transistors (MP2) gekoppelt ist zur Leitung eines Teils des Ausgangsstroms, der im wesentlichen von gleicher Größe wie der zweite Strom ist.

3. Verstärker nach Anspruch 2, dadurch gekennzeichnet, daß die Stromquelle (MP4, MP5, MP6, MN2) einen dritten und einen vierten Transistor (MP4 bzw. MP5) und einen zweiten Spannungs­ verstärker (MP6) aufweist, daß der vierte Transistor (MP5) mit dem dritten Transistor (MP4) und dem zweiten Spannungs­ verstärker (MP6) in ähnlicher Weise zusammengeschaltet ist wie der zweite Transistor (MP2) mit dem ersten Transistor (MP1) und dem ersten Spannungsverstärker (MP3).

4. Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß ein Übertragungstor (T6) vorgesehen ist, welches durch ein Paar Binärsignale (P2, P2N) derart steuerbar ist, wobei eines dieser Binärsignale gegenüber dem anderen invertiert ist, und daß das Übertragungstor (P6) ein Paar Haupt-Stromführungs­ anschlüsse hat, von denen einer zur Zuführung des Eingangs­ signals mit der Steuerelektrode des ersten Transistors (MP1) gekoppelt ist, und daß die als Eingangsspannung dienende dritte Spannung mit einem Pegel erzeugt wird, der in Übereinstimmung mit den beiden Pegeln eines gegebenen Signals des Binärsignal­ paares bestimmt wird, welcher bewirkt, daß ein kapazitiv durch eine Streukapazität des Übertragungstores auf den einen Anschluß des Haupt-Stromführungsanschlußpaares übertragener Teil eines Binärsignals des Paares im wesentlichen durch einen Teil des anderen Binärsignals des Paares ausgelöscht wird.

5. Verstärker nach Anspruch 4, dadurch gekennzeichnet, daß der Pegel des als Eingangssignal dienenden dritten Signals auf einen Mittenwert zwischen den beiden Pegeln des gegebenen einen Binärsignals des Übertragungstor (T6) steuernden Paares eingestellt wird.

6. Verstärker nach Anspruch 4, dadurch gekennzeichnet, daß das Übertragungstor (T6) ein Paar komplementärer MOS- Transistoren aufweist.

7. Verstärker nach Anspruch 4, dadurch gekennzeichnet, daß zwischen die erste Hauptelektrode des zweiten Transistors (MP2) und die Steuerelektrode des ersten Transistors (MP1) eine Kapazität (C3) zur Bildung einer geschlossenen Schleifen­ schaltung gekoppelt ist, bei welcher das Übertragungstor (T6) in einer geschalteten Kapazitätsschaltung enthalten ist, welche das ihr zugeführte Eingangssignal zum ersten Transistor (MP1) koppelt, derart, daß der Verstärker, die Kapazität (C3) und die geschaltete Kapazitätsschaltung einen Signalintegrator zur Erzeugung des Ausgangssignals durch Integration des Eingangs­ signals bilden.