DE3843366A1 - Modifizierter kaskodeverstaerker - Google Patents
Modifizierter kaskodeverstaerkerInfo
- Publication number
- DE3843366A1 DE3843366A1 DE3843366A DE3843366A DE3843366A1 DE 3843366 A1 DE3843366 A1 DE 3843366A1 DE 3843366 A DE3843366 A DE 3843366A DE 3843366 A DE3843366 A DE 3843366A DE 3843366 A1 DE3843366 A1 DE 3843366A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- voltage
- signal
- current
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
- G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
- H01R33/05—Two-pole devices
- H01R33/06—Two-pole devices with two current-carrying pins, blades or analogous contacts, having their axes parallel to each other
- H01R33/08—Two-pole devices with two current-carrying pins, blades or analogous contacts, having their axes parallel to each other for supporting tubular fluorescent lamp
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Die Erfindung betrifft eine Verstärkerschaltung zur Verwen
dung beispielsweise bei einem Signalintegrator eines Sigma-
Delta (Σ Δ)-Modulators.
Bei einem Stereodecoder beispielsweise, der mit Digitaltech
nik arbeitet, verwendet man einen Analog/Digital-Konverter
zur Umwandlung eines analogen Basisband-Stereosignals in ein
digitales Ausgangssignal. Dieses digitale Ausgangssignal wird
im Stereodecoder zu einem Paar decodierter Tonsignale ver
arbeitet, die üblicherweise als Tonsignale des linken bzw.
rechten Kanals bezeichnet werden.
Ein beispielsweise der BTSC-Norm entsprechendes Basisband-
Stereosignal kann eine Bandbreite von 75 kHz haben. Daher muß
die erforderliche Analog/Digital-Umwandlungsrate höher als
das dem Nyquist-Abtastkriterium entsprechende Minimum von
beispielsweise 200 kHz sein. Damit man ein minimales Signal/
Rausch-Verhältnis erhält, muß die Quantisierungsauflösung
im Ausgangswort des A/D-Wandlers beispielsweise 20 Bit betra
gen.
Bei einer gemäß der Erfindung ausgebildeten Ausführungsform
arbeitet der A/D-Wandler als ein Σ Δ-A/D-Wandler, der sich
vorzugsweise der Metalloxid-Halbleitertechnik (MOS-Technik)
bedient, beispielsweise der CMOS-Technologie. Diese zeichnet
sich durch relativ hohe Arbeitsgeschwindigkeit bei niedrigem
Leistungsverbrauch vorteilhaft aus.
Ein Σ Δ-A/D-Wandler enthält eine Signalintegratorstufe, der
ein Summensignal zugeführt wird. Dieses wird durch Summierung
eines analogen Eingangssignals mit einem intern erzeugten
zweipegeligen Analogsignal gebildet. Das Ausgangssignal die
ses Integrators wird dem Eingang eines Schwellwertdetektors
zugeführt, welcher ein zweipegeliges Digitalsignal erzeugt,
das einen ersten Zustand einnimmt, wenn das Ausgangssignal
des Integrators kleiner als ein erster vorbestimmter Schwell
wert ist, während es andernfalls einen zweiten Zustand an
nimmt. Das vom Schwellwertdetektor erzeugte Signal wird mit
einer vorbestimmten Rate in einem Flipflop gespeichert, des
sen Ausgangssignal zur Erzeugung des zweipegeligen Analog
signalteils des Summensignals benutzt wird.
Ein gemäß einem Gesichtspunkt der Erfindung ausgebildeter
Signalintegrator wird aufgebaut unter Verwendung einer ge
schalteten Kondensatorschaltung, die mit einer gegebenen
Frequenz betrieben wird. Der Signalintegrator enthält einen
Verstärker, der einen weiteren Gesichtspunkt der Erfindung
bildet, und einen Signalintegrationskondensator, der zwischen
einen invertierenden Eingang und einen Ausgang des Verstär
kers gekoppelt wird. Die an den Ausgang des die Integrations
kapazität enthaltenden Verstärkers angekoppelte Last stellt
eine hohe Impedanz dar.
Im Interesse geringer harmonischer Verzerrungen oder einer
hohen Linearität, die besser als beispielsweise 0,1% ist, muß
der Dauerzustand oder die Gleichspannungsverstärkung des Ver
stärkers einen vorbestimmten Minimalwert überschreiten. Weil
die an den Verstärker angekoppelte externe Last eine hohe
Impedanz darstellt, kann man eine hohe Offenschleifen-Gleich
stromverstärkung dadurch erhalten, daß man die innere Aus
gangsimpedanz des Verstärkers groß macht.
Eine zwischen Elektroden vorhandene Kapazität, die am Eingang
des Verstärkers wirksam ist, kann nichtlinear sein und die
Verstärkerlinearität beeinträchtigen. Daher soll der soge
nannte Miller-Effekt für die Eingangskapazität des Verstär
kers reduziert werden, um die Wirkung der Eingangskapazität
klein zu halten.
Ein gemäß einem Gesichtspunkt der Erfindung aufgebauter Ver
stärker hat einen Eingangsanschluß zur Zuführung eines Ein
gangssignals. Er enthält einen ersten und einen zweiten Tran
sistor, zwischen deren jeweils erster und zweiter Elektrode
je eine Hauptstromstrecke verläuft, deren Leitungszustand
durch die zwischen der ersten Elektrode und einer Steuerelek
trode liegende Spannung steuerbar ist. Die Steuerelektrode
des ersten Transistors ist mit dem Eingangsanschluß gekoppelt.
Seine zweite Elektrode ist mit der ersten Elektrode des zwei
ten Transistors gekoppelt. Mit der ersten Elektrode und der
Steuerelektrode des zweiten Transistors sind Eingang bzw.
Ausgang eines Spannungsverstärkers gekoppelt, der eine Gegen
kopplung zur ersten Elektrode des zweiten Transistors bildet,
um Spannungsschwankungen an der zweiten Elektrode des ersten
Transistors praktisch auszuschließen und auf diese Weise die
an der zweiten Elektrode des zweiten Transistors herrschende
Ausgangsimpedanz zu vergrößern.
Die Fig. 1A und 1B der Fig. 1 veranschaulichen das Schalt
bild eines Σ Δ-A/D-Wandlers, der einen erfindungsgemäßen
Signalintegrator enthält, und
Fig. 2 zeigt ein detailliertes Schaltbild eines Verstärkers
nach einem weiteren Gesichtspunkt der Erfindung, der im
Signalintegrator nach Fig. 1 enthalten ist.
Der in Fig. 1 gezeigte Σ Δ-A/D-Wandler 100 enthält einen
Signalintegrator 110, welcher sich der Schaltungstechnik ge
schalteter Kapazitäten bedient. Der Signalintegrator 110 er
hält an einem Eingangsanschluß 110 a ein analoges Eingangs
signal 160, welches in sein digitales Äquivalent umzuwandeln
ist, und er erhält ferner an einem Anschluß 110 b ein intern
erzeugtes Zweipegelsignal DIG. Der Integrator 110 liefert
ein Signal QUT am Ausgangsanschluß 200 c eines Verstärkers 200.
Das Eingangssignal 160 kann beispielsweise ein Basisband-
Stereosignal sein, das etwa von einem FM-Decoder eines hier
nicht gezeigten Fernsehempfängers stammt und der BTSC-Norm
entsprechen kann. Der Verstärker 200 hat einen invertierenden
Eingang 200 a, zwischen dem und dem Eingang 200 c ein Integra
tionskondensator C 3 liegt. Ein nicht invertierender Eingang
200 b ist mit einer Gleichspannung VREF gekoppelt. Die ge
schlossene Schleife des Verstärkers mit dem Rückkopplungs
kondensator dient der Stabilisierung der Spannung am inver
tierenden Eingang 200 a des Verstärkers 200 auf den Pegel der
Bezugsspannung VREF.
Das Eingangssignal 160 am Anschluß 110 a gelangt zu einem
ersten Anschluß C 1 a eines Kondensators C 1 über beispielswei
se ein übliches Komplementärtransistor-Übertragungstor T 1.
Das in CMOS-Technologie ausgeführte Tor T 1 wird durch komple
mentäre Taktsignale P 2 D und P 2 DN gesteuert, die ein entspre
chendes Transistorpaar des Tores T 1 leiten lassen, wenn das
Signal P 2 D ein Signal TRUE ist oder einen hohen Wert hat. Der
andere Anschluß des Kondensators C 1 ist über ein Übertra
gungstor T 6 mit dem invertierenden Eingang 200 a des Verstär
kers 200 gekoppelt. Das Tor T 6 wird durch komplementäre Takt
signale P 2 und P 2 N gesteuert, die es leiten lassen, wenn das
Signal P 2 den hohen Wert hat, also ein Signal TRUE ist. Die
Tore T 1 und T 6 sind während des ersten Teils jeder Periode
beispielsweise des Signals P 2 D gleichzeitig leitend und wäh
rend seiner zweiten Periode beide gesperrt. Die Tore T 1 und
T 6 arbeiten so mit der Frequenz des Signals P 2 D, die bei
spielsweise 11 MHz beträgt.
Der Anschluß C 1 a des Kondensators C 1 ist über ein Übertra
gungstor T 2, wenn dieses leitet, auch mit einer Spannung VREF
gekoppelt. Der andere Anschluß des Kondensators C 1 ist über
ein Übertragungstor T 3, wenn dieses leitet, ebenfalls mit der
Spannung VREF gekoppelt. Die Tore T 2 und T 3 werden durch
Taktsignale P 1 und P 1 N gesteuert und arbeiten mit derselben
Frequenz wie das Signal P 2 D. Wenn die Tore T 2 und T 3 leiten,
sind die Tore T 1 und T 6 gesperrt und umgekehrt.
Ein Zeitgenerator 180 nach Fig. 1B erzeugt ein Paar Zeit
steuersignale, die entsprechenden Zweigen einer Schaltung zu
geführt werden, welche Inverter U 20 bis U 23, eine Verzöge
rungseinheit U 24 und weitere Inverter U 25 und U 26 enthalten,
um schließlich die Zeitsteuersignale P 1, P 1 N, P 2, P 2 N, P 2 D
und P 2 DN zu erzeugen.
Ein in noch zu erläuternder Weise erzeugtes Zweipegelsignal
DIG wird dem Anschluß 110 b des Integrators 110 zugeführt.
Dieser Anschluß ist über ein Übertragungstor T 5 mit einem
Anschluß C 2 a eines Kondensators C 2 gekoppelt. Das Tor T 5 wird
durch komplementäre Taktsignale P 2 D und P 2 DN gesteuert, wel
che es leiten lassen, wenn das Taktsignal PSD einen hohen
Pegel hat. Der andere Anschluß des Kondensators C 2 ist an
einen Verbindungspunkt zwischen den Übertragungstoren T 6 und
T 3 angeschlossen. Der Anschluß C 2 a ist über das Übertragungs
tor T 4, wenn dieses leitet, mit der Spannung VREF verbunden.
Das Tor T 4 wird durch die Taktsignale P 1 und P 1 N gesteuert.
Die Tore T 4 und T 5 arbeiten in gleicher Weise und gleichzei
tig mit den Toren T 2 bzw. T 1.
Die Taktsignale P 2 D und P 2 DN, welche die Tore T 1 und T 5 steu
ern, gleichen den Taktsignalen P 2 bzw. P 2 N, jedoch mit einer
Verzögerung um 5 ns. Jedes der Signale P 1, P 2 und P 2 D ist
ein Zweipegelsignal, dessen Signalform ein Taktverhältnis von
beispielsweise 40% und eine Periodendauer von etwa näherungs
weise 90 ns hat. Wenn das Signal P 1 ein Signal TRUE ist,
also einen hohen Pegel hat, ist das Pegel P 2 ein Signal FALSE,
hat einen niedrigen Pegel, so daß sich die Signale P 1 und P 2
nicht überlappen. Daher sind bei leitenden Toren T 1, T 5 und
T 6 die Tore T 2, T 3 und T 4 gesperrt und umgekehrt.
Im Betrieb werden die Tore T 2, T 3 und T 4 während eines ersten
Teils jeder Periode beispielsweise des Taktsignals P 1 leitend
gemacht, um die Kondensatoren C 1 und C 2 zu entladen. Das Po
tential an den jeweiligen Elektroden der Kondensatoren C 1 und
C 2 wird auf das der Spannung VREF eingestellt, die praktisch
gleich dem Potential am invertierenden Eingang 200 a des Ver
stärkers 200 ist (zuzüglich der Eingangs-Offsetspannung des
Verstärkers). Die Tore T 2, T 3 und T 4 werden dann gesperrt,
und die Tore T 1, T 5 und T 6 werden leitend. Der Eingang 200 a
wird wegen der Verstärkerrückkopplung virtuell auf Wechsel
spannungsmasse gehalten. Somit laden sich die Kondensatoren
C 1 und C 2 auf die jeweiligen Eingangsspannungen an den An
schlüssen 110 a und 110 b auf. Der Ladestrom wird im Kondensa
tor C 3 integriert und erzeugt ein Ausgangssignal OUT, das
proportional dem zeitlichen Integral der Summe der beiden
Eingangsspannungen an den Anschlüssen 110 a und 110 b ist.
Die N-Kanal- und P-Kanal-MOS-Transistoren eines gegebenen
Übertragungstores, wie es in Fig. 1 gezeigt ist, sind paral
lel geschaltet und benötigen entgegengesetzte Taktsignale.
Eine Signalübertragung zu einem Ausgangsanschluß OUTPUT
eines solchen Tores infolge des Taktsignals wird infolge
einer Auslöschung reduziert, jedoch ist diese Auslöschung
nicht vollständig.
Weiterhin ist ungünstigerweise der Pegel des nicht ausgelösch
ten durchlaufenden Signals nicht linear abhängig von den Span
nungen an den Signalanschlüssen EINGANG und AUSGANG eines
solchen Übertragungstores. Die Spannungsabhängigkeit rührt
daher, daß beispielsweise die in der Inversionsschicht jedes
der MOS-Transistoren eines solchen Tores, wenn dieses leitet,
gespeicherte Ladung nicht linear von den Spannungen an den An
schlüssen EINGANG und AUSGANG abhängt. Eine Spannungsänderung
in eine gegebene Richtung, beispielsweise am Anschluß EINGANG
kann eine Vergrößerung der Ladung in der Inversionsschicht
eines der komplementären Transistoren um einen entsprechenden
Betrag und im anderen Transistor eine Verringerung um einen
anderen Betrag bewirken, so daß die Differenz zwischen La
dungsvergrößerung und Ladungsverringerung nicht linear von der
Spannung am Anschluß EINGANG abhängig ist.
Ein entsprechender Teil der in der Inversionsschicht jedes
der komplementären Transistoren gespeicherten Ladung wird
während der Ausschaltflanke des Tores zum Anschluß AUSGANG
gekoppelt, so daß eine Nettoladung, die gleich der Differenz
zwischen den entsprechenden Teilen der Ladungen in jedem der
Komplementärtransistoren beispielsweise des Tores T 1 zum An
schluß AUSGANG gelangt. Beim Betrieb des Tores T 1 kann die
Nettoladung während der Flanken der Taktsignale P 2 D und P 2 DN,
welche das Tor T 2 sperren, zum Kondensator C 1 übertragen wer
den. Eine solche Nettoladung hängt nicht linear von der Span
nung an seinem Anschluß EINGANG ab, der gleich dem Signal
eingang 160 ist. Läßt man zu, daß eine solche Nettoladung
zum Integrationskondensator C 3 gelangt, dann führt dies nach
teiligerweise zu einer Linearitätsverschlechterung beim Be
trieb beispielsweise des Signalintegrators 110.
Zur Vermeidung einer solchen Linearitätsbeeinträchtigung wird
das Tor T 6, welches durch die Taktsignale P 2 und P 2 N gesteu
ert wird, vorzugsweise etwa 5 ns vor dem Sperren der Tore T 1
und T 5 gesperrt. Eine solche Nettoladungsübertragung bei
spielsweise im Tor T 1 kann somit vorteilhafterweise durch das
dann schon gesperrte Tor T 6 das Signal OUT nicht mehr beein
flussen.
Wenn der Verstärker 200 im eingeschwungenen Zustand eine hohe
Verstärkung hat und wenn der Integrator 110 vor der Sperr
flanke des Tores T 6 seinen eingeschwungenen Zustand erreicht
hat, dann beeinträchtigt die vom Tor T 6 während seiner Sperr
flanke gekoppelte Nettoladung nicht die Linearität des Inte
grators 110, weil diese Nettoladung nicht vom Pegel des
Signals 160 abhängt, da die entsprechenden Spannungen an je
dem der Signalanschlüsse des Tores T 6 den gleichen konstanten
Wert haben, der näherungsweise gleich der Spannung VREF ist.
Infolge einer relativ schnellen Änderung des Eingangssignals
160 beispielsweise kann es sein, daß der eingeschwungene Zu
stand nicht unmittelbar vor dem Sperren des Tores T 6 erreicht
wird, so daß die Spannungen an den Signalanschlüssen des
Tores T 6 unmittelbar vor dessen Sperrzeitpunkt entsprechend
dem Wert des Eingangssignals 160, der zu dieser Sperrzeit
vorliegt, unterschiedlich sein können. In diesem Fall kann
die zum Anschluß AUSGANG des Tores T 6 gekoppelte Ladung nach
teiligerweise nicht linear vom Eingangssignal 160 abhängen.
Es ist wünschenswert, die nicht lineare Spannungsabhängigkeits
wirkung auf die Nettoladung im Tor T 6 zu reduzieren.
Die nicht lineare Spannungsabhängigkeit der Nettoladung wird
herabgesetzt durch einen symmetrischen Betrieb der beiden
Transistoren. Das bedeutet im Falle der Transistoren des
Tores T 6, daß jeder der komplementären Transistoren des Tores
zumindest unmittelbar vor dem Sperren des Tores im wesent
lichen die gleiche Ladung enthält.
Ein symmetrischer Betrieb wird erreicht durch eine solche
Vorspannung der Schaltung, daß die Eingangs- und Ausgangs
anschlüsse des Übertragungstores in die Mitte zwischen den
komplementären Potentialen der an die Gateelektroden geleg
ten Taktsignale vorgespannt werden.
Für diesen symmetrischen Betrieb wird die dem nicht invertie
renden Anschluß 200 b zugeführte Spannung VREF auf einen Wert
gebracht, der in der Mitte zwischen den beiden Pegeln bei
spielsweise des Taktsignals P 2 liegt. Auf diese Weise kommt
infolge der Rückkopplung die am Anschluß AUSGANG des Tores T 6
entstehende Spannung V Eingang ebenfalls auf den Wert der
Spannung VREF. Der Eingangsanschluß des Tores T 6 folgt dem
Potential an seinem Ausgangsanschluß, weil es als Schalter
mit relativ niedriger Impedanz arbeitet.
Da die beiden Transistoren des Übertragungstores T 6 symme
trisch arbeiten und gleiche Charakteristika haben, ist eine
Änderung der Nettoladung, die durch eine gegebene Änderung
der Spannung beispielsweise am Anschluß AUSGANG erzeugt wird,
vorteilhafterweise kleiner als bei einem nicht symmetrischen
Betrieb. Die Nettoladung ist vorteilhafterweise auch weniger
nicht linear abhängig vom Wert des Eingangssignals 160.
Den Eingängen 110 b′ und 110 a′ eines zweiten Signalintegrators
110′, der in gleicher Weise wie der Integrator 110 arbeitet,
werden ein Signal DIG′, dessen Kurvenform invers zum Signal
DIG ist, und ein Signal OUT zugeführt. Gleiche Teile und
Funktionen der Integratoren 110 und 110′ sind in gleicher
Weise mit Bezeichnungen und Symbolen angegeben. Der Integra
tor 110′ erzeugt ein Ausgangssignal OUT′, das proportional
dem zeitlichen Integral der Summe des Signals OUT vom Inte
grator 110 und des Signals DIG′ ist.
Das Signal OUT′ wird einem Eingang einer Vergleichsschaltung
120 zugeführt, die ein digitales Zweipegelsignal 120 a erzeugt,
das den Zustand TRUE hat, wenn das Signal OUT′ unter einem
vorbestimmten Schwellwert liegt, der praktisch gleich der
Spannung VREF ist, und das andernfalls einen Zustand FALSE
hat. Das Zweipegelsignal 120 a wird durch die Rückflanke des
Taktsignals P 2 in ein D- oder Daten-Flipflop 130 eingetaktet.
Dieses erzeugt an seinen entsprechenden Ausgängen komplemen
täre Signale DIG und DIG′ mit Pegeln, die vom Zustand des
Signals 120 a abhängen. Da die Rückflanke des Signals P 2 so
wohl das Takten des Flipflops 130 als auch das Sperren der
Tore T 6 und T 6′ verursacht, läßt sich vorteilhafterweise ver
hindern, daß durch das Sperren der Tore T 6 und T 6′ bewirkte
Ausgleichsschwingungen die Signale DIG und DIG′ beeinflussen.
Das Signal DIG wird dem Integrator 110 gegenkoppelnd zuge
führt, und das gleiche gilt für das Signal DIG′ hinsichtlich
des Integrators 110′.
Das Signal DIG kann in jeder Periode beispielsweise des
Signals P 2 einen seiner Zustände TRUE oder FALSE haben. Im
Zustand TRUE ist es größer als die Spannung VREF, im Zustand
FALSE oder im niedrigen Zustand ist es dagegen kleiner als
VREF. Wenn also in einer gegebenen Periode des Signals P 2 das
Signal DIG seinen Zustand TRUE hat, dann bewirkt es ein Ab
nehmen des Signals OUT. Hat andererseits das Signal DIG sei
nen Zustand FALSE, dann bewirkt es ein Anwachsen des Signals
OUT. Das Signal DIG sorgt also für eine solche Gegenkopplung,
daß es einen ersten Teil eines Stroms im Kondensator C 2 bil
det, dessen Mittelwert gleich aber von entgegengesetzter
Polarität wie ein zweiter Teil des Stroms im Kondensator C 2
ist, der durch das Signal 160 verursacht wird. Wenn also das
Eingangssignal 160 beispielsweise eine Zunahme des Signals
OUT vom Integrator 110 bewirkt, dann verursacht das Signal
DIG in gegenkoppelnder Weise folglich eine Abnahme und umge
kehrt. Für den Integrator 110′ gilt gleichermaßen: Wenn das
Signal OUT beispielsweise ein Anwachsen des Signals OUT′ zur
Folge hat, dann bewirkt das Signal DIG′ in gegenkoppelnder
Weise eine Abnahme und umgekehrt. Die Vorteile der Anwendung
einer doppelten Integration, wie sie durch die Integratoren
110 und 110′ erfolgt, ist etwa in einem Artikel "A Use Of
Double Integration In Sigma Delta Modulation" von James
C. Candy beschrieben, der in den IEEE Transactions on
Communications, Band COM-33, Nr. 3, vom März 1985 erschienen
ist.
Das Signal DIG wird einer Dezimierungsschaltung 110 zugeführt,
die ein Parallelwort RESULT erzeugt und für eine digitale
Darstellung des analogen Eingangssignals 160 sorgt. Ein Bei
spiel für eine solche Dezimierungsschaltung ist etwa im
Artikel "A Sigma-Delta Modulator As An A/D Converter" von
Rudy J. Van De Plassche beschrieben, der in den IEEE Trans
action on Circuit and Systems, Band CAS-25, Nr. 7, vom July
1978, erschienen ist. Das Parallelwort RESULT der Dezimie
rungsschaltung 140 kann gemäß Van de Plassche durch Berech
nung einer Differenz zwischen der Anzahl von Perioden bei
spielsweise des Signals P 2, die während eines vorbestimmten
Intervalls N auftreten, wenn das Signal DIG seinen Zustand
TRUE hat, und der Anzahl solcher Perioden des Signals P 2
während des Intervalls N, wenn das Signal DIG seinen Zustand
FALSE hat, gebildet werden. Das Intervall N wird entsprechend
der erforderlichen Bitauflösung des Wortes RESULT gewählt.
Je länger das Intervall N ist, desto höher ist die Bitauf
lösung.
Zur Erzielung einer hohen Genauigkeit und speziell einer
hohen Linearität des A/D-Konverters 100 soll die Gleichspan
nungsverstärkung (eingeschwungener Zustand) des Verstärkers
200 hoch sein. Diese Verstärkung bestimmt den Wert der Span
nung V Eingang unmittelbar, ehe das Tor T 6 in jeder Periode
des Signals P 2 gesperrt wird. Die große Gleichspannungsver
stärkung hat zur Folge, daß die Eingangsspannung V Eingang
am Eingangsanschluß 200 a des Verstärkers 200 praktisch kon
stant bleibt unabhängig vom Pegel des analogen Eingangs
signals 160. Es ist auch erwünscht, den Miller-Effekt hin
sichtlich der Eingangskapazität beispielsweise am Anschluß
200 a zu verringern, weil diese Kapazität praktisch nämlich
nicht linear sein kann.
Fig. 2 zeigt ein Schaltbild des Verstärkers 200, mit dem ein
weiterer Gesichtspunkt der Erfindung realisiert wird und der
beispielsweise im Signalintegrator 110 nach Fig. 1 enthalten
ist. Gleiche Nummern und Symbole in den Fig. 1 und 2 bezeich
nen gleiche Teile oder Funktionen. Die Schaltung nach Fig. 2
ist in der MOS-Technologie ausgeführt, die vorteilhafterweise
ein gutes Hochfrequenzverhalten bei relativ niedrigem Lei
stungsverbrauch ergibt.
Die Eingangsspannung V Eingang am invertierenden Eingang 200 a
des Verstärkers 200 nach Fig. 2 gelangt zum Gate eines P-
Feldeffekttransistors oder PMOS-Transistors MP 1, der als
invertierender Verstärker in Source-Grundschaltung arbeitet.
Seine Drainelektrode ist über einen Verbindungspunkt 200 d
mit der Source-Elektrode eines PMOS-Transistors MP 2 gekoppelt.
Gemäß der Erfindung ist der Verbindungspunkt 200 d mit der
Gateelektrode eines PMOS-Transistors MP 3 gekoppelt, der als
invertierender Verstärker in Source-Grundschaltung arbeitet.
Seine Drain-Elektrode ist an einem Anschluß 200 e mit der
Gateelektrode des Transistors MP 2 gekoppelt, um dessen Gate
spannung zu verändern. Mit dem Anschluß 200 e ist ferner die
Drain-Elektrode eines als Stromquelle arbeitenden N-Feld
effekttransistors oder NMOS-Transistors MN 1 gekoppelt zur
Bildung einer Lastimpedanz, welche die Spannungsverstärkung
des Transistors MP 3 bestimmt. An die Gateelektrode des Tran
sistors MN 1 ist die Spannung VREF geführt. Die Transistoren
MP 1, MP 3 und MN 1 bilden eine modifizierte kaskodenartige
Schaltung 1200 a gemäß der Erfindung. An der Drain-Elektrode
des Transistors MP 2 entsteht das Ausgangssignal OUT. Der An
schluß 200 a ist der invertierende Eingang und der Anschluß
200 c der Ausgangsanschluß der Schaltung 1200 a.
Eine Veränderung der Eingangsspannung V Eingang bewirkt eine
entsprechende Änderung des durch die Transistoren MP 1 und
MP 2 fließenden Stromes i 1 und eine Spannungsänderung am An
schluß 200 e. Das an diesem entstehende Signal, also das ver
stärkte Signal vom Anschluß 200 d, wird über den Transistor
MP 2 zum Anschluß 200 d zurückgekoppelt. Wegen dieser negativen
Rückkopplung verursachen Änderungen des Stromes i 1 infolge
von Änderungen der Spannung V Eingang wesentlich kleinere
Spannungsänderungen am Anschluß 200 d als sie entstehen wür
den, wenn das Gate des Transistors MP 2 konstantgehalten wür
de. Im Gegensatz dazu wird beispielsweise bei bekannten übli
chen Kaskodenschaltungen eine solche negative Rückkopplung
nicht verwendet. Der Faktor, um welchen die Spannungsände
rungen am Anschluß 200 d kleiner werden, ist etwa gleich der
Spannungsverstärkung des in Source-Grundschaltung arbeitenden
Verstärkers mit den Transistoren MP 3 und MN 1. Da die An
sprechzeit des Transistors MP 2 und der geschlossenen Schlei
fenschaltung aus den Transistoren MP 2 und MP 3 kurz ist,
bleibt die Spannung am Anschluß 200 d unmittelbar nach dem
Auftreten einer plötzlichen Änderung des im Transistor MP 1
fließenden Stromes i 1 vorteilhafterweise relativ unverändert.
Weil sich die Drainspannung des Transistors MP 1 am Anschluß
200 d nur wenig ändert, wird sein Drainstrom i 1 durch Drain
spannungsänderungen des Transistors MP 2 am Anschluß 200 c
praktisch nicht moduliert. Demzufolge wird der im Transistor
MP 2 fließende Strom i 1 durch Änderungen des Signals OUT an
der Drainelektrode des Transistors MP 2 praktisch nicht modu
liert. Die Ausgangsimpedanz am Anschluß 200 c wird somit vor
teilhafterweise um ein Ausmaß vergrößert, welches proportio
nal zur Spannungsverstärkung des Transistors MP 3 ist.
Gemäß einem Merkmal der Erfindung ist wegen der durch den
Transistor MP 3 gebildeten Rückkopplungsschaltung, welche Ver
änderungen der Spannung am Anschluß 200 d verringert, der
Miller-Effekt auf die Eingangskapazität am Anschluß 200 a
vorteilhafterweise noch weiter verringert als es der Fall
ohne eine solche Rückkopplung wäre. Durch die Reduzierung
des Miller-Effektes auf die Eingangskapazität wird die effek
tive Eingangskapazität klein gehalten. Demzufolge wird die
Wirkung jeglicher Nichtlinearität auf die Eingangskapazität,
welche andernfalls die Linearität beispielsweise des Integra
tors 110 nach Fig. 1 beeinträchtigen könnte, vorteilhafter
weise verringert.
Wie bereits erläutert wurde, wird die Schaltung 1200 a nach
Fig. 2, die im Verstärker 200 mit dem Eingang 200 a und dem
Ausgang 200 c enthalten ist, durch die Transistoren MP 1, MP 2,
MP 3 und MN 1 gebildet. Außer der Schaltung 1200 a enthält der
Verstärker 200 auch Schaltungen 1200 b, 1200 c und 1200 d, die
jeweils durch vier entsprechende MOS-Transistoren in gleicher
Weise wie bei der Schaltung 1200 a gebildet sind. Die Unter
schiede zwischen diesen Schaltungen und der Schaltung 1200 a
sei nachfolgend erläutert.
Die Schaltung 1200 b enthält Transistoren MP 4, MP 5,MP 6 und
MN 2, welche den Transistoren MP 1, MP 2, MP 3 bzw. MN 1 der
Schaltung 1200 a entsprechen. An einem Eingang 200 b der Schal
tung 1200 b, der mit dem Gate des Transistors MP 4 gekoppelt
ist, liegt eine Spannung vom Wert der Spannung VREF. Ein Aus
gang 200 f der Schaltung 200 b ist mit der Drainelektrode
eines Transistors MP 5 gekoppelt. Da die Schaltungen 1200 a und
1200 b gleich sind, fließt im Transistor MP 5 ein Strom i 2, der
gleich dem im Transistor MP 2 fließenden Strom i 1 ist, wenn
die Spannungen an den Anschlüssen 200 a und 200 b gleich sind.
Weiterhin bleiben die Ströme i 1 und i 2 mit Änderungen der
Umgebungstemperatur gleich.
Die Schaltung 1200 c enthält Transistoren MN 6, MN 7,MN 8 und
MP 8, welche den Transistoren MP 1, MP 2, MP 3 bzw. MN 1 der Schal
tung 1200 a entsprechen; jedoch ist jeder PMOS-Transistor in
der Schaltung 1200a durch einen NMOS-Transistor in der Schal
tung 1200 c ersetzt und umgekehrt. Der Anschluß 200 f der Schal
tung 1200 b ist mit der Drainelektrode des Transistors MN 7 und
der Gateelektrode des Transistors MN 6 gekoppelt. Demzufolge
wird die Gatespannung des Transistors MN 6 auf einen solchen
Wert eingestellt, daß der im Transistor MN 6 fließende Strom
i 3 gleich dem Strom i 2 ist. Wenn also die Eingangsspannungen
an den Anschlüssen 200 a und 200 b gleich sind, dann ist der
Strom i 3 gleich dem Strom i 1 und folgt vorteilhafterweise
temperaturbedingten Änderungen des Stromes i 1.
Die Schaltung 1200 d enthält Transistoren MN 3, MN 4,MN 5 und
MP 7, welche den Transistoren MP 1, MP 2, MP 3 bzw. MN 1 der Schal
tung 1200 a entsprechen. Wie im Falle der Schaltung 1200 c ist
jeder PMOS-Transistor in der Schaltung 1200 a in der Schaltung
1200 c ersetzt durch einen NMOS-Transistor und umgekehrt. Die
Gateelektrode des Transistors MN 3 ist mit dem Anschluß 200 f
der Schaltung 1200 b und 1200 c verbunden, und die Drainelek
trode des Transistors MN 4 ist mit dem Ausgang 200 c der Schal
tung 1200 a gekoppelt. Der im Transistor MN 6 der Schaltung
1200 c fließende Strom i 3 wird daher im Transistor MN 3 ge
spiegelt und ist gleich dem Strom i 1, wenn die Spannungen
an den Eingangsanschlüssen 200 a und 200 b gleich sind, und
folgt vorteilhafterweise temperaturbedingten Änderungen des
Stromes i 1. Daraus ergibt sich, daß die Schaltungen 1200 b,
1200 c und 1200 d die Offsetspannung des Verstärkers 200 nähe
rungsweise oder nominell Null werden lassen, und zwar vor
teilhafterweise temperaturkompensiert. In der geschlossenen
Schleife des Verstärkers 200, wie ihn Fig. 1 zeigt, ist damit
im eingeschwungenen Zustand die Spannung V Eingang gleich der
Spannung VREF.
Gemäß einem weiteren Gesichtspunkt der Erfindung weist die
kaskodenähnliche Schaltung 1200 d am Anschluß 200 c eine hohe
Ausgangsimpedanz auf, welche die Gleichspannungs-Offenschlei
fen-Verstärkung der Schaltung 1200 a vorteilhafterweise hoch
hält.
Die Spannung VREF hat einen Wert, der einen genügenden Dyna
mikbereich für das Signal OUT der Schaltung 1200 a nach Fig. 2
und eine erforderliche Gleichspannung über dem Transistor MP 1
ergibt.
Claims (19)
1. Verstärker (200), der in Abhängigkeit von einem Ein
gangssignal (V input ) ein Ausgangssignal erzeugt, mit
einem ersten Transistor (MP 1), der eine erste und eine zweite Haupt-Stromführungselektrode und eine Steuerelektrode hat und dem das Eingangssignal derart zuführbar ist, daß Eingangssignaländerungen einen ersten Strom in der ersten Hauptelektrode verursachen,
einem zweiten Transistor (MP 2), der eine erste Haupt- Stromführungselektrode, in der ein Ausgangsstrom erzeugt wird, und eine zweite Haupt-Stromführungselektrode, die mit der ersten Haupt-Stromführungselektrode des ersten Transi stors (MP 1) gekoppelt ist sowie eine Steuerelektrode auf weist, in welcher eine erste Spannung entsteht zur Steuerung einer zweiten Spannung, die an der ersten Stromführungselek trode des ersten Transistors (MP 1) gebildet wird, und wobei der erste und der zweite Transistor (MP 1, MP 2) eine kaskoden artige Schaltung bilden,
dadurch gekennzeichnet,
daß mit dem ersten und dem zweiten Transistor (MP 1, MP 2) ein Spannungsverstärker (MP 3, MN 1) gekoppelt ist, der in Abhängig keit von der zweiten Spannung die erste Spannung durch Ver stärkung der zweiten Spannung mit einer Spannungsverstärkung des Spannungsverstärkers (MP 3, MN 1) erzeugt,
daß die erste verstärkte Spannung zur ersten Haupt-Stromfüh rungselektrode des ersten Transistors (MP 1) über den zweiten Transistor (MP 2) gegengekoppelt wird, um die zweite Spannung im wesentlichen konstant zu halten, wenn in dem im ersten Transistor (MP 1) fließenden ersten Strom Änderungen auftreten derart, daß durch das praktische Konstanthalten der zweiten Spannung der Spannungsverstärker (MP 3, MN 1) verhindert, daß ein an der ersten Hauptstromführungselektrode des zweiten Transistors (MP 2) entstehendes Ausgangssignal den ersten Strom nennenswert beeinflußt, im Sinne einer Erhöhung der Ausgangsimpedanz an der ersten Hauptstromführungselektrode des zweiten Transistors (MP 2) entsprechend der Spannungs verstärkung des Spannungsverstärkers.
einem ersten Transistor (MP 1), der eine erste und eine zweite Haupt-Stromführungselektrode und eine Steuerelektrode hat und dem das Eingangssignal derart zuführbar ist, daß Eingangssignaländerungen einen ersten Strom in der ersten Hauptelektrode verursachen,
einem zweiten Transistor (MP 2), der eine erste Haupt- Stromführungselektrode, in der ein Ausgangsstrom erzeugt wird, und eine zweite Haupt-Stromführungselektrode, die mit der ersten Haupt-Stromführungselektrode des ersten Transi stors (MP 1) gekoppelt ist sowie eine Steuerelektrode auf weist, in welcher eine erste Spannung entsteht zur Steuerung einer zweiten Spannung, die an der ersten Stromführungselek trode des ersten Transistors (MP 1) gebildet wird, und wobei der erste und der zweite Transistor (MP 1, MP 2) eine kaskoden artige Schaltung bilden,
dadurch gekennzeichnet,
daß mit dem ersten und dem zweiten Transistor (MP 1, MP 2) ein Spannungsverstärker (MP 3, MN 1) gekoppelt ist, der in Abhängig keit von der zweiten Spannung die erste Spannung durch Ver stärkung der zweiten Spannung mit einer Spannungsverstärkung des Spannungsverstärkers (MP 3, MN 1) erzeugt,
daß die erste verstärkte Spannung zur ersten Haupt-Stromfüh rungselektrode des ersten Transistors (MP 1) über den zweiten Transistor (MP 2) gegengekoppelt wird, um die zweite Spannung im wesentlichen konstant zu halten, wenn in dem im ersten Transistor (MP 1) fließenden ersten Strom Änderungen auftreten derart, daß durch das praktische Konstanthalten der zweiten Spannung der Spannungsverstärker (MP 3, MN 1) verhindert, daß ein an der ersten Hauptstromführungselektrode des zweiten Transistors (MP 2) entstehendes Ausgangssignal den ersten Strom nennenswert beeinflußt, im Sinne einer Erhöhung der Ausgangsimpedanz an der ersten Hauptstromführungselektrode des zweiten Transistors (MP 2) entsprechend der Spannungs verstärkung des Spannungsverstärkers.
2. Verstärker nach Anspruch 1, dadurch gekennzeichnet,
daß der Spannungsverstärker (MP 3, MN 1) einen dritten Transi
stor (MP 3) enthält, dessen Steuerelektrode mit der Haupt-
Stromführungselektrode des ersten Transistors (MP 1) gekop
pelt ist und der eine mit der Steuerelektrode des zweiten
Transistors (MP 2) gekoppelte entsprechende erste Haupt-
Stromführungselektrode hat.
3. Verstärker nach Anspruch 2, dadurch gekennzeichnet,
daß mindestens der erste oder der dritte Transistor (MP 1
oder MP 3) ein MOS-Transistor ist, der als Verstärker in
Source-Grundschaltung arbeitet.
4. Verstärker nach Anspruch 2, dadurch gekennzeichnet,
daß der Spannungsverstärker (MP 3, MN 1) einen vierten Transi
stor als MOS-Transistor (MN 1) enthält, der mit dem dritten
Transistor zur Bildung einer Last gekoppelt ist, welche die
Spannungsverstärkung bestimmt, derart, daß die erste Span
nung an einem Verbindungspunkt zwischen dem dritten und vier
ten Transistor entsteht.
5. Verstärker nach Anspruch 4, dadurch gekennzeichnet,
daß der erste, der zweite und der dritte Transistor (MP 1, MP 2,
MP 3) jeweils ein MOS-Transistor ist und daß jede der ersten
Haupt-Stromführungselektroden eine Drainelektrode und jede
der zweiten Haupt-Stromführungselektroden eine Sourceelektro
de des entsprechenden MOS-Transistors ist.
6. Verstärker nach Anspruch 2, dadurch gekennzeichnet,
daß der erste und der zweite Transistor (MP 1 und UP 2) ein
entsprechender MOS-Transistor ist und daß die Drainelektrode
des ersten Transistors (MP 1) den ersten Strom in die Source
elektrode des zweiten Transistors (MP 2) liefert.
7. Verstärker nach Anspruch 1, dadurch gekennzeichnet,
daß die erste Spannung die Eingangsimpedanz an der ersten
Haupt-Stromführungselektrode des ersten Transistors (MP 1)
im wesentlichen in Übereinstimmung mit der Spannungsver
stärkung des Spannungsverstärkers (MP 3, MN 1) gegenüber dem
jenigen Wert abnehmen läßt, wenn die erste Spannung an der
Steuerelektrode des zweiten Transistors (MP 2) kostant ge
halten würde, wenn sich der erste Strom ändert.
8. Verstärker nach Anspruch 1, dadurch gekennzeichnet,
daß an die erste Haupt-Stromführungselektrode des zweiten
Transistors (MP 2) eine Kapazität (C 3) angekoppelt ist, die
dort eine Last bildet, so daß die Ausgangsimpedanz die
Offenschleifenverstärkung des Verstärkers bestimmt.
9. Verstärker nach Anspruch 1, dadurch gekennzeichnet,
daß eine weitere Schaltung mit einer Stromspiegelschaltung
(1200 a) vorgesehen ist, der als Eingangsspannung eine dritte
Spannung zugeführt wird und deren Ausgang (200 f) mit der
ersten Haupt-Stromführungselektrode des zweiten Transistors
gekoppelt ist zur Erzeugung eines zweiten Stromes, der gleich
einem in der ersten Haupt-Stromführungselektrode des zweiten
Transistors fließenden Ausgangsstrom ist, wenn eine an der
Steuerelektrode des ersten Transistors (MP 1) vorhandene Span
nung praktisch gleich der dritten Spannung ist, daß der zwei
te Strom der ersten Haupt-Stromführungselektrode des zweiten
Transistors zugeführt wird, um eine Offset-Spannung des als
Differenzverstärker arbeitenden Verstärkers im wesentlichen
klein zu halten.
10. Verstärker nach Anspruch 1, dadurch gekennzeichnet,
daß zwischen die Steuerelektrode des ersten Transistors (MP 1)
und die erste Haupt-Stromführungselektrode des zweiten Tran
sistors (MP 2) eine Integrationskapazität (C 3) gekoppelt ist
und daß zwischen eine Quelle des Eingangssignals (110 a) und
die Steuerelektrode des ersten Transistors (MP 1) eine ge
schaltete Kapazitätsschaltung (T 1, T 2, T 3, T 4, T 5, T 6, C 1, C 2) zur
Bildung eines Signalintegrators geschaltet ist.
11. Verstärker nach Anspruch 10, dadurch gekennzeichnet,
daß das Eingangssignal ein Analogsignal ist, das in ein ent
sprechendes digitales Signal umzuwandeln ist, und daß für
diese Umwandlung ein Rechner (120, 120 a, 140) vorgesehen ist,
der in Abhängigkeit von dem Ausgangssignal das Digitalsignal
erzeugt und mit dem Signalintegrator einen Sigma-Delta-
Analog-Digital-Wandler bildet.
12. Verstärker nach Anspruch 1, dadurch gekennzeichnet,
daß der Spannungsverstärker zur Verringerung des Miller-
Effektes für die Eingangskapazität an der Steuerelektrode
des ersten Transistors (MP 1) die zweite Spannung praktisch
konstant hält.
13. Verstärker nach Anspruch 1, dadurch gekennzeichnet,
daß mit der ersten Haupt-Stromführungselektrode des zweiten
Transistors (MP 2) eine temperaturkompensierte Schaltung
(1200 b) gekoppelt ist, die in Abhängigkeit von der ihr als
Eingangsspannung zugeführten dritten Spannung mindestens
einen Teil eines Ausgangsstroms führt, welcher in die erste
Haupt-Stromführungselektrode des zweiten Transistors (MP 2)
fließt, derart, daß in einer geschlossenen Schleifenschaltung
des Verstärkers, die bei Gegenkopplung des Ausgangssignals
zur Steuerelektrode des ersten Transistors (MP 1) entsteht,
die Spannung an der ersten Steuerelektrode des ersten Tran
sistors auf einen vorbestimmten Wert eingestellt wird, wel
cher der als Eingangsspannung dienenden dritten Spannung ent
spricht.
14. Verstärker nach Anspruch 13, dadurch gekennzeichnet,
daß die temperaturkompensierte Schaltung (1200 b) eine Strom
quelle (MP 4, MP 5, MP 6, MN 2) zur Erzeugung eines zweiten Stromes
(i 2) aufweist, welcher von gleicher Größe und gleicher Pola
rität wie der Ausgangsstrom ist, wenn die als Eingangsspan
nung dienende dritte Spannung im wesentlichen gleich der
Spannung an der Steuerelektrode des ersten Transistors (MP 2)
ist und ferner eine Stromspiegelschaltung (1200 c) aufweist,
die durch den zweiten Strom (C 2) steuerbar ist und mit der
ersten Haupt-Stromführungselektrode des zweiten Transistors
(MP 2) gekoppelt ist zur Leitung eines Teils des Ausgangs
stroms, der im wesentlichen von gleicher Größe wie der zweite
Strom ist.
15. Verstärker nach Anspruch 14, dadurch gekennzeichnet,
daß die Stromquelle (MP 4, MP 5, MP 6, MN 2) einen dritten und einen
vierten Transistor (MP 4 bzw. MP 5) und einen zweiten Span
nungsverstärker (MP 6) aufweist, daß der vierte Transistor
(MP 5) mit dem dritten Transistor (MP 4) und dem zweiten Span
nungsverstärker (MP 6) in ähnlicher Weise zusammengeschaltet
ist wie der zweite Transistor (MP 2) mit dem ersten Transistor
(MP 1) und dem ersten Spannungsverstärker (MP 3).
16. Verstärker nach Anspruch 13, dadurch gekennzeichnet,
daß ein Übertragungstor (T 6) vorgesehen ist, welches durch
ein Paar Binärsignale (P 2, P 2 N) derart steuerbar ist, daß
eines der Binärsignale dieses Signalpaars gegenüber dem ande
ren invertiert wird, und daß das Übertragungstor (P 6) ein
Paar Haupt-Stromführungsanschlüsse hat, von denen einer mit
der Steuerelektrode des ersten Transistors (MP 1) zur Zufüh
rung des Eingangssignals zu diesem gekoppelt ist, und daß die
als Eingangsspannung dienende dritte Spannung mit einem Pegel
erzeugt wird, der bestimmt wird in Übereinstimmung mit den
beiden Pegeln eines gegebenen Signals des Binärsignalpaares,
welcher bewirkt, daß ein Teil eines des Binärsignalpaares,
der kapazitiv durch eine Streukapazität des Übertragungstores
auf den einen Anschluß des Haupt-Stromführungsanschlußpaares
des Tores übertragen wird, im wesentlichen durch einen Teil
des anderen Signals des Binärsignalpaares ausgelöscht wird.
17. Verstärker nach Anspruch 16, dadurch gekennzeichnet,
daß der Pegel des als Eingangssignal dienenden dritten
Signals auf einen Mittenpunkt zwischen den beiden Pegeln
des gegebenen einen der Binärsignale eingestellt wird, wel
che das Übertragungstor (T 6) steuern.
18. Verstärker nach Anspruch 16, dadurch gekennzeichnet,
daß das Übertragungstor (T 6) ein Paar komplementärer MOS-
Transistoren aufweist.
19. Verstärker nach Anspruch 16, dadurch gekennzeichnet,
daß zwischen die erste Haupt-Stromführungselektrode des
zweiten Transistors (MP 2) und die Steuerelektrode des ersten
Transistors (MP 1) eine Kapazität (3) gekoppelt ist zur Bil
dung einer geschlossenen Schleifenschaltung, bei welcher das
Übertragungstor (T 6) in einer geschalteten Kapazitätsschal
tung enthalten ist, welche das ihr zugeführte Eingangssignal
zum ersten Transistor (MP 1) koppelt, derart, daß der Ver
stärker, die Kapazität (C 3) und die geschaltete Kapazitäts
schaltung einen Signalintegrator zur Erzeugung des Ausgangs
signals durch Integration des Eingangssignals bilden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/137,229 US4777472A (en) | 1987-12-23 | 1987-12-23 | Modified cascode amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3843366A1 true DE3843366A1 (de) | 1989-07-06 |
DE3843366C2 DE3843366C2 (de) | 1993-03-25 |
Family
ID=22476383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3843366A Granted DE3843366A1 (de) | 1987-12-23 | 1988-12-22 | Modifizierter kaskodeverstaerker |
Country Status (8)
Country | Link |
---|---|
US (1) | US4777472A (de) |
JP (1) | JP2814252B2 (de) |
KR (1) | KR0135983B1 (de) |
CA (1) | CA1262476A (de) |
DE (1) | DE3843366A1 (de) |
FR (1) | FR2625386A1 (de) |
GB (1) | GB2212350B (de) |
HK (1) | HK10197A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4910518A (en) * | 1987-07-16 | 1990-03-20 | Samsun Semiconductor and Telecommunications Co., Ltd. | Comparator unit for a flash analog-to-digital converter |
JPH01233921A (ja) * | 1988-03-15 | 1989-09-19 | Toshiba Corp | △−σ変調器を用いたa/d変換回路 |
US4942399A (en) * | 1989-03-15 | 1990-07-17 | International Business Machines Corporation | Adaptive flash analog/digital converter for differential input signal |
JP3087355B2 (ja) * | 1991-07-15 | 2000-09-11 | 日本電気株式会社 | デルタシグマ変調器 |
US5455816A (en) * | 1992-05-18 | 1995-10-03 | At&T Global Information Solutions Company | MOS amplifier with gain control |
US5451909A (en) * | 1993-02-22 | 1995-09-19 | Texas Instruments Incorporated | Feedback amplifier for regulated cascode gain enhancement |
JP2611725B2 (ja) * | 1993-09-13 | 1997-05-21 | 日本電気株式会社 | カスコード回路 |
US5469104A (en) * | 1994-03-28 | 1995-11-21 | Elantec, Inc. | Active folded cascode |
JP3332115B2 (ja) * | 1994-04-08 | 2002-10-07 | 株式会社東芝 | 多入力トランジスタおよび多入力トランスコンダクタ回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3307602C2 (de) * | 1982-03-05 | 1985-02-14 | Pioneer Electronic Corp., Tokio/Tokyo | Schaltungsanordnung zur Verschiebung des Gleichspannungspegels von Signalen |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1274672A (en) * | 1968-09-27 | 1972-05-17 | Rca Corp | Operational amplifier |
US4009475A (en) * | 1974-12-05 | 1977-02-22 | Hybrid Systems Corporation | Delta-sigma converter and decoder |
NL7712706A (nl) * | 1977-11-18 | 1979-05-22 | Philips Nv | Deltamodulatie decoder. |
JPS5912603A (ja) * | 1982-07-13 | 1984-01-23 | Toshiba Corp | カスコ−ド回路 |
US4550291A (en) * | 1983-10-03 | 1985-10-29 | Burr-Brown Corporation | Noise-free, die area efficient cascode circuit |
BE899174A (nl) * | 1984-03-16 | 1984-09-17 | Bell Telephone Mfg | Besturingsketen met terugkoppeling en met geschakelde schakelaars en sigma-delta modulator waarin deze wordt toegepast. |
US4625155A (en) * | 1984-12-03 | 1986-11-25 | Rca Corporation | Resonant switching apparatus using a cascode arrangement |
US4837527A (en) * | 1987-12-23 | 1989-06-06 | Rca Licensing Corporation | Switched capacitor arrangement |
-
1987
- 1987-12-23 US US07/137,229 patent/US4777472A/en not_active Expired - Lifetime
-
1988
- 1988-12-15 CA CA000586020A patent/CA1262476A/en not_active Expired
- 1988-12-21 GB GB8829867A patent/GB2212350B/en not_active Expired - Fee Related
- 1988-12-22 DE DE3843366A patent/DE3843366A1/de active Granted
- 1988-12-22 KR KR1019880017222A patent/KR0135983B1/ko not_active IP Right Cessation
- 1988-12-22 JP JP63325735A patent/JP2814252B2/ja not_active Expired - Fee Related
- 1988-12-22 FR FR8817013A patent/FR2625386A1/fr active Granted
-
1997
- 1997-01-30 HK HK10197A patent/HK10197A/xx not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3307602C2 (de) * | 1982-03-05 | 1985-02-14 | Pioneer Electronic Corp., Tokio/Tokyo | Schaltungsanordnung zur Verschiebung des Gleichspannungspegels von Signalen |
Non-Patent Citations (1)
Title |
---|
JP 59-12603 A. In: Patent Abstr. of Japan, Sect.E Vol.8 (1984) Nr.95 (E-242) * |
Also Published As
Publication number | Publication date |
---|---|
CA1262476A (en) | 1989-10-24 |
FR2625386A1 (fr) | 1989-06-30 |
JPH01206727A (ja) | 1989-08-18 |
GB2212350B (en) | 1992-01-22 |
KR890011196A (ko) | 1989-08-14 |
GB8829867D0 (en) | 1989-02-15 |
GB2212350A (en) | 1989-07-19 |
FR2625386B1 (de) | 1995-05-12 |
HK10197A (en) | 1997-02-05 |
DE3843366C2 (de) | 1993-03-25 |
KR0135983B1 (ko) | 1998-05-15 |
US4777472A (en) | 1988-10-11 |
JP2814252B2 (ja) | 1998-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69530737T2 (de) | AD-Wandler mit Sigma Delta Modulation | |
DE69430294T2 (de) | Analoge Filterschaltung und integrierte Halbleiterschaltungsanordnung mit dieser Schaltung | |
DE3872275T2 (de) | Cmos-referenzspannungsgeneratoreinrichtung. | |
DE69418371T2 (de) | Schaltung zur Pulsweitenmodulation | |
DE4200738C2 (de) | Digital/Analog-Wandler mit Filter hoher Ordnung | |
DE69620330T2 (de) | Verbesserter Eintakt/Differenzumsetzer mit beschränktem Gleichtakteingangssignalbedarf | |
DE69423748T2 (de) | Schaltung mit getakteten Kapazitäten mit niedriger Versorgungsspannung unter Verwendung von getakteten Operationsverstärkern mit optimiertem Spannungshub | |
DE19959180A1 (de) | Verstärker mit dynamischer Kompensation und zugehöriges Verfahren | |
DE2541352C2 (de) | Oszillator in C-MOS-Technologie | |
DE60027973T2 (de) | Digital-Analog-Wandler des Stromtyps | |
DE69330198T2 (de) | Analog Digitalwandler | |
DE2247471A1 (de) | Differentialverstaerker-schaltung | |
DE69015017T2 (de) | Komparatorschaltung. | |
DE3889085T2 (de) | Gleichtaktmessung und -regelung in Ketten von symmetrischen Verstärkern. | |
DE4200729C2 (de) | Verzerrungsarme Ausgangsstufe für einen Digital/Analog-Wandler | |
DE68903243T2 (de) | Spannungs-stromumsetzer mit mos-transistoren. | |
DE3329820A1 (de) | Schaltungsanordnung mit einem gegenwirkleitwertelement | |
DE19537203A1 (de) | Leseverstärker | |
DE3024936C2 (de) | Wechselspannungsverstärker in Form einer integrierten Schaltung | |
DE3640368C2 (de) | Spannungsverstärkerschaltung mit niedrigem Offset | |
DE3843365C2 (de) | Signalintegrierer | |
DE3017669C2 (de) | Verstärkerschaltungsanordnung | |
DE68921136T2 (de) | Transistorverstärker für hohe Anstiegsgeschwindigkeiten und kapazitive Belastungen. | |
DE3843366C2 (de) | ||
DE2425918A1 (de) | Komplementaertransistorverstaerker mit automatischer vorspannung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |