DE3622514C2 - - Google Patents
Info
- Publication number
- DE3622514C2 DE3622514C2 DE3622514A DE3622514A DE3622514C2 DE 3622514 C2 DE3622514 C2 DE 3622514C2 DE 3622514 A DE3622514 A DE 3622514A DE 3622514 A DE3622514 A DE 3622514A DE 3622514 C2 DE3622514 C2 DE 3622514C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- floppy disk
- memory
- control circuit
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54508—Configuration, initialisation
- H04Q3/54533—Configuration data, translation, passwords, databases
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Description
Die Erfindung betrifft ein Datenspeichersystem nach
dem Oberbegriff des Anspruches 1.
Bei modernen privaten Telefonanlagen wird mindestens
ein Mikroprozessor dazu verwendet, die inneren und
äußeren Schaltverbindungen zu steuern, wozu ein
gespeichertes Operationssystemprogramm dient. Im
Gegensatz zu den meisten Rechnern, bei denen System
programme durch die Verwendung von Floppy-Disks leicht
austauschbar sind, werden die Steuerschaltungen von
Telefonanlagen an relativ unzugänglichen Stellen
installiert. Häufig befinden sich die Steuerschaltungen
in entfernten Räumlichkeiten, wie beispielsweise
in Lagerräumen des Kellers, wo sie akkustisch und
visuell von den Benutzern isoliert sind. Nach Errichten
der Anlage wird das Systemprogramm eingegeben, das
auf den jeweiligen Verwendungszweck der Telefonanlage
abgestimmt ist. So gibt es beispielsweise für Hotels
und für Büros jeweils speziell zugeschnittene Anwendungs
programme. Die Steuerschaltungen müssen ein großes
Maß an Zuverlässigkeit aufweisen.
Zur Speicherung der Systemprogramme dienen üblicherweise
löschbare, programmierbare Speicher, sogenannte EPROMS,
die in der Lage sind, ein Operationssystemprogramm
von etwa 14 kBytes zu speichern. Diese Speicher weisen
eine hohe Zuverlässigkeit auf, haben jedoch den Nachteil,
sehr teuer zu sein.
Da moderne private Telefonanlagen immer benutzerfreund
licher werden, ist es erforderlich, eine hohe Speicher
kapazität vorzusehen, damit eine große Anzahl von
von den Benutzern eingegebenen Daten speicherbar
ist. Oftmals ist es auch wünschenswert, ein Systempro
gramm durch ein neues verbessertes Systemprogramm
zu ersetzen. Zur Speicherung der von den Benutzern eingegebenen
Daten dienen mehrere RAM. In gleicher Weise müssen
mehrere teuere EPROMS vorgesehen werden. Zur Speicherung
eines umfangreicheren Systemprogramms ist eine Speicher
kapazität von etwa 0,5 Megabyte erforderlich. Durch
die Vielzahl von EPROM- und RAM-Speichern werden
derartige Steuerschaltungen für private Telefonanlagen
sehr teuer.
In der Zeitschrift "elektronikindustrie" Nr. 10, 1979,
Seiten 15 bis 16 und 19 bis 20, ist ein ROM-gesteuertes
Floppy-Disk-System mit DMA-Interface beschrieben, bei
dem ein Mikroprozessor über einen Steuer- und einen
Datenbus mit einer Floppy-Disk-Steuerschaltung, einem
ROM- sowie einem RAM-Speicher verbunden ist. Der ROM-
Speicher speichert hierbei das Programm zur Steuerung
der Steuerschaltung über den Mikroprozessor. Die Steuerschaltung
ihrerseits steuert die Ein- und Ausgabe der
Daten beim Floppy-Disk-Gerät. Auf diese Weise wird die
Beanspruchung des Mikroprozessors mit Steuerungsaufgaben
reduziert. Das Floppy-Disk-Laufwerk ist hierbei ständig
in Betrieb. Wegen der bei der Aufzeichnung und dem Ablesen
von Daten störenden Staubpartikeln auf der
Plattenoberfläche wird das Anfertigen einer Sicherungskopie
empfohlen.
Dem Bedienungshandbuch CBM 8050, Commodore 16, 1981,
Seite 15, ist ein Floppy-Disk-Gerät für einen Rechner
entnehmbar, dessen Floppy-Disk das Systemprogramm für
den Rechner speichert, das bei Inbetriebnahme des Rechners
zum Rechner transferiert wird. Während des Betriebs
des Rechners findet ein Datenaustausch zwischen dem
Flopy-Disk-Gerät und dem Rechner statt. Das Floppy-
Disk-Gerät wird stillgesetzt, wenn auch der Rechner
stillgesetzt wird.
Es besteht die Aufgabe, das eingangs genannte Datenspeicher
system so zu verbessern, daß bei unverminderter Speicher
kapazität die Anzahl der Halbleiterspeicher vermindert
werden kann.
Gelöst wird diese Aufgabe mit den kennzeichnenden
Merkmalen des Anspruches 1. Vorteilhafte Ausgestaltungen
sind den Unteransprüchen entnehmbar.
Es ist, wie vorerwähnt, bekannt, bei Mikrokomputern zur Programmspeicherung
Floppy-Disks zu verwenden. Da auf die Magnetscheiben
sehr häufig Daten eingeschrieben und abgerufen werden,
weisen diese Scheiben und ihre Antriebe eine relativ
geringe Zuverlässigkeit auf. Bilden sich bei solchen
Magnetscheiben Oxyde oder lagern sich auf ihnen Staub
teilchen ab, dann besteht die Gefahr, daß ganze Blocks
von Daten gelöscht werden oder nicht mehr zugänglich
sind. Es ist bekannt, daß die Zuverlässigkeit von
Floppy-Disks mit der Häufigkeit der Ein- und Auslese
operationen abnimmt. Da solche Mikrokomputer in unmittel
barer Nähe des Benutzers stehen, hat der Benutzer
leichten Zugang zum Floppy-Disk-Gerät und kann eine
fehlerhafte Magnetscheibe leicht gegen eine neue
austauschen.
Die Steuerschaltungen von privaten Telefonanlagen
jedoch sind nicht leicht zugänglich. Wegen der Unzuver
lässigkeit von Floppy-Disk-Geräten verbietet sich
hier an sich der Einsatz derartiger Geräte. Gemäß
der Erfindung kann jedoch ohne weiteres ein Floppy-
Disk-Gerät eingesetzt werden, da dieses relativ selten
in Betrieb genommen wird. Dieses Gerät ist praktisch
nur eingeschaltet, wenn der Mikroprozessor die Startrou
tine ausführt, wobei das im Gerät gespeicherte Systempro
gramm in den dynamischen Direktzugriffsspeicher
übertragen wird. Von Hand eingegebene Daten werden
in einem statischen Speicher gespeichert. Ist dieser
Speicher voll, dann wird ebenfalls das Gerät eingeschaltet
und die im statischen Speicher gespeicherten Daten
werden in das Gerät zur Speicherung auf der Magnetscheibe
eingegeben. Nach Beendigung dieses Datentransfers
wird das Gerät wieder abgeschaltet.
Infolge der relativ seltenen Inbetriebnahme des Geräts
ist der Verschleiß der Magnetscheibe relativ gering,
die folglich eine höhere Zuverlässigkeit als im Dauer
betrieb aufweist. Dies führt auch zu einer höheren
Lebensdauer des Magnetscheibenantriebs. Außerdem
ist der Stromverbrauch und damit auch die Wärmeent
wicklung relativ gering.
Ein Ausführungsbeispiel wird nachfolgend anhand der
Zeichnungen näher erläutert. Es zeigt:
Fig. 1 ein schematisches Diagramm des Datenspeicher
systems;
Fig. 2 ein Blockschaltbild der Motorsteuerung
und der Motorstromversorgung und
Fig. 3 das Schaltbild eines EPROM-Speichers
zur Speicherung der Startroutine.
Wie die Fig. 1 zeigt, ist ein EPROM 1 verbunden mit
einem Mikroprozessor 3 über Daten-, Adressen- und
Steuerbusse 2, 5 und 6.
Der EPROM 1 enthält ein Programm zum Ausführen einer
Startroutine, wenn der Mikroprozessor 3 eingeschaltet
oder zurückgestellt wird. Der EPROM 1 wird durch
ein Signal vom Steuerbus 6 eingeschaltet, das vom
Mikroprozessor 3 erzeugt wird.
Eine Direktzugriffsspeichersteuerschaltung DMAC 10
ist über den Datenbus 2, den Adressenbus 5 und den
Steuerbus 6 mit dem Mikroprozessor 3 verbunden.
Eine Steuerschaltung FDC 13 für den Floppy-Disk ist
einerseits über den Datenbus 2 und den Steuerbus
6 mit dem Mikroprozessor 3, andererseits mit dem
Antrieb 17 des Floppy-Disks verbunden. Das Floppy-
Disk enthält das Operationssystemprogramm.
Im Betrieb führt der Mikroprozessor 3 eine Startroutine
aus, welche im EPROM 1 gespeichert ist. Hierdurch
wird FDC 13 zum Ablesen von Daten vom Diskantrieb
17 konfiguriert, in dem bestimmte Datensignale in
die inneren Register von FDC 13 eingegeben werden,
welche die Bit-Übermittlungsgeschwindigkeit, die
Erzeugung von Paritätsbits usw. betreffen. Der Mikro
prozessor konfiguriert sodann DMAC 10 zur Datenübermittlung
vom FDC 13 zu einem dynamischen Speicher DRAM 18,
der mit dem Mikroprozessor 3 über die Daten-, Adressen-
und Steuerbusse 2, 5 und 6 verbunden ist. DMAC 10
wird konfiguriert durch Laden der inneren Datenregister
mit der ersten und letzten belegten Adresse von DRAM
18, wodurch der Adressenrahmen definiert wird, in
welchem das Operationssystemprogramm gespeichert
wird.
Der Mikroprozessor 3 erzeugt Signale, die dem Datenbus
2 und von dort der Steuerschaltung 19 zugeführt werden
zur Ausführung weiterer Befehle der im EPROM 1 gespeicherten
Startroutine. Diese Signale werden in der Steuerschaltung
19 gespeichert, die Einschaltsignale der Stromversorgungs
schaltung 32 und dem Antrieb 17 zuführt. Die Stromver
sorgungsschaltung 32 besteht aus einer Transistorschaltung,
die eine Versorgungsspannung von 12 Volt und 5 Volt
dem Spannungseingang VIN des Disk-Antriebs 17 zuführt.
Die Steuerschaltung 19 erzeugt ein Einschaltsignal,
das dem Eingang ON des Diskantriebs 17 zugeführt
wird, wodurch der Antriebsmotor eingeschaltet wird.
FDC 13 führt sodann eine Reihe von Quittungs- oder
Handshakeoperationen über die Eingangs- und Ausgangs
steuerbusse ICTRL und OCTRL mit dem Diskantrieb 17
durch, um eine Datenablesung vom Floppy-Disk einzu
leiten. FDC 13 erzeugt ein DMA-Anforderungssignal,
bei dem der Ausgang DRQ den Wert H annimmt. Dieses
DMA-Anforderungssignal wird dem Eingang REQ von DMAC 10
zugeführt. DMAC 10 erzeugt daraufhin ein DMA-Bestätigungs
signal, das am Ausgang ACK anliegt und dem Eingang
ACK von FDC 13 zugeführt wird. Verschiedene arbiträre
Buszustandssignale werden vom DMAC 10 erzeugt und
über den Steuerbus 6 dem Mikroprozessor 3 zugeführt,
wodurch dem Mikroprozessor angezeigt wird, daß die
Steuerschaltung DMAC die Steuerung über die Adressen-
und Datenbusse 5 und 2 übernommen hat.
FDC 13 beginnt sodann mit dem Ablesen des Operations
systemprogramms das in der Form von digitalen Serien
signalen vorliegt. Diese Digitalsignale werden dem
Eingang RD zugeführt. Die empfangenen Signale werden
vom Serien- in ein Parallelformat im FDC 13 umgesetzt
und dem Datenbus 2 über den Anschluß DATA zugeführt.
Der DMAC 10 liest diese parallelen Digitalsignale
über seinen Anschluß DATA vom Datenbus 2 ab. Diese
Signale werden sodann vom DMAC 10 wieder dem Datenbus
zurückgeführt zur Übermittlung und Speicherung in
aufeinanderfolgenden Speicherstellen des DRAM 18,
definiert durch bestimmte Adressensignale, die im
Bus 5 auftreten und vom DMAC 10 erzeugt werden. Der
Datentransfer des Operationssystemprogramms vom Floppy-
Disk zum DRAM 18 wird so lange fortgesetzt, bis das
gesamte Programm im DRAM 18 gespeichert ist, wobei
dann die letzte Speicheradresse des DRAM 18 geladen
ist.
Der DMAC 10 erzeugt an seinem Ausgang DONE ein Signal,
das dem Zähleingang TC von FDC 13 zugeführt wird,
wodurch der Disksteuerschaltung angezeigt wird, daß
der Datentransfer durchgeführt wurde.
Der DMAC 10 erzeugt sodann an seinem Ausgang INT
ein Unterbrechungssignal I 1 das einem Prioritätsunter
brechungskodierer 11 zugeführt wird. Der Kodierer
11 bestimmt aus einer Anzahl von Unterbrechungssignalen,
d.h. den Signalen I 1 und I 2, welches die höchste
Priorität zur Unterbrechung des Mikroprozessors 3
aufweist und erzeugt in Abhängigkeit davon ein Unter
brechungssignal.
Der Mikroprozessor 3 erzeugt weitere Datensignale
in Abhängigkeit des Empfangs eines Unterbrechungssignals,
wobei diese Datensignale über den Bus 2 der Steuerschaltung
19 zugeführt werden. Hierdurch erzeugt die Steuerschaltung
19 Ausschaltsignale, wodurch die Stromversorgungs
schaltung 32 und der Diskantriebsmotor abgeschaltet
werden, wie im einzelnen anhand der Fig. 2 erläutert
wird.
Befehle des Operationssystemprogramms, die im DRAM 18
gespeichert sind, werden sodann in bekannter Weise
durch den Mikroprozessor 3 ausgeführt.
Die von einem Benutzer eingegebenen Daten werden
im statischen Speicher zeitweilig gespeichert und
periodisch zur Dauerspeicherung in den Floppy-Disk
übergeben. Vom Benutzer in den Terminal 29 eingegebene
Daten gelangen in den Datenbus 2 über einen UART
27.
Wünscht der Benutzer eine Dateneingabe durchzuführen,
dann werden diese in das Terminal 29 eingegeben,
der daraufhin ein Anforderungssignal erzeugt und
dem UART 27 über einen Steuerbus 30 zuführt. In bekannter
Weise wird über den Steuerbus 30 ein Quittungssignal
vom UART zum Datenterminal übermittelt. Die vom Benutzer
eingegebenen Daten werden vom Terminal 29 dem UART
27 über den Eingang R×D zugeführt. Daraufhin erzeugt
UART 27 ein Unterbrechungssignal I 2, welches am Ausgang
IRQ auftritt und welches dem Kodierer 11 zugeführt
wird, der daraufhin ein Unterbrechungssignal dem Mikro
prozessor 3 übermittelt. Der Mikroprozessor 3 erzeugt
Steuersignale, die dem Steuerbus 6 zur Steuerung
der Datenübertragung vom UART 27 zu einem CMOS RAM
25 zugeführt werden, wobei der Datentransfer nach
Empfang des Unterbrechungssignals über den Datenbus
2 ausgeführt wird. UART 27 setzt die empfangenen
Daten von einem Serienformat in ein Parallelformat
um und legt sie in paralleler Form an den Datenbus
2 zur Speicherung an bestimmten Speicherstellen des
CMOS RAM 25, sobald das vorerwähnte Steuersignal
vom Mikroprozessor 3 empfangen wurde.
Für den Fall, daß der Benutzer weitere Daten in den
Terminal 29 eingibt, dann wird der Mikroprozessor
abermals unterbrochen und die Daten werden über den
Datenbus 2 in zusätzliche Speicherstellen des CMOS RAM
25 zur Speicherung eingegeben. Auf diese Weise werden
aufeinanderfolgende Speicherstellen des CMOS RAM 25
mit vom Benutzer in den Terminal 29 eingegebenen
Daten belegt.
Für den Fall, daß jede Speicherstelle des CMOS RAM 25
belegt ist, d.h. wenn das CMOS RAM 25 voll ist, dann
konfiguriert der Mikroprozessor 3 die DMAC 10 zur
Ausführung eines DMA-Datentransfers vom CMOS RAM 25
zur FDC 13. FDC 13 erzeugt sodann an seinem DRQ-
Ausgang einen DMA-Befehl, worauf DMAC 10 ein Bestätigungs
signal erzeugt. DMAC 10 übernimmt sodann die Steuerung
über den Adressenbus 5 und den Datenbus 7 und führt
einen DMA-Datentransfer vom CMOS RAM 25 zum FDC 13
durch. Der Diskantrieb 17 und ebenso die Stromver
sorgungsschaltung 32 werden eingeschaltet, sobald,
wie zuvorbeschrieben, der Steuerschaltung 19 ein
Datensignal vom Mikroprozessor 3 zugeführt wird.
Die Daten vom FDC 13 werden dem Diskantrieb 17 zur
Speicherung im Floppy-Disk in bekannter Weise zugeführt.
Sobald der DMA-Datentransfer beendet ist, tritt am
DONE Ausgang von DMAC 10 ein Signal auf, das dem
FDC 13 zugeführt wird, wodurch angezeigt wird, daß
der Datentransfer beendet ist. Am Ausgang INT von
DMAC 10 tritt das Unterbrechungssignal I 1 auf, das
dem Mikroprozessor 3 signalisiert, daß der Datentrans
fer beendet ist.
Einzelheiten der verschiedenen Steuersignale, wie
beispielsweise Quittungssignale, die im Steuerbus
6 zwischen den Mikroprozessor 3 und der DMAC 10 ausge
tauscht werden, sind üblicher Art und werden daher
auch nicht beschrieben.
Der CMOS RAM 25 weist einen Stromversorgungseingang
Vcc auf, der an der Speisespannung -V und an einen
Kondensator 33 angeschlossen ist, der im Falle eines
Spannungsausfalls die Stromversorgung übernimmt. Im
Falle eines Spannungsausfalls gehen dadurch die im
CMOS RAM 25 gespeicherten Daten nicht verloren. Bei
einem Prototyp betrug die Kapazität des Kondensators
33 etwa 3 Farad, wobei dieser Kondensator zwischen
-5 Volt und Masse geschaltet war.
In Fig. 2 ist die Steuerschaltung 19 für den Diskantrieb
gezeigt. Diese weist zwei Ausgänge Q 6 und Q 7 auf,
die jeweils mit einem Puffer 40, 41 verbunden sind.
Die Steuerschaltung 19 besteht bevorzugt aus einem
adressierbaren Speicher. Die Ausgänge der Puffer
40 und 41 sind mit Widerständen 42 und 43 verbunden,
die an positiver Spannung liegen. Der Ausgang des
Puffers 40 ist weiterhin über einen Strombegrenzerwider
stand 44 A mit der Basis eines PNP-Transistors 44
verbunden. Der Ausgang des Puffers 41 liegt am Gate-
Anschluß eines VMOS FET Transistors 45. Die Spannung,
an der die Widerstände 42 und 43 anliegen, beträgt
+12 Volt.
Der Emitter des PNP-Transistors 44 liegt an dieser
Spannung an, während der Kollektor mit dem Ausgangs
anschluß 47 verbunden ist, der zum Diskantrieb 17
führt.
Der VMOS FET-Transistor 45 ist ein n-Kanal FET-Transistor,
dessen Drain-Elektrode an +5 Volt liegt. Das Substrat
des VMOS FET-Transistors 45 ist mit der Source-Elektrode
verbunden, die ihrerseits mit dem Ausgangsanschluß
48 verbunden ist zur Zufuhr einer Betriebsspannung
von +5 Volt an den Diskantrieb 17.
Ein weiterer Ausgang der Steuerschaltung 19 ist mit
dem invertierenden Puffer 46 verbunden zur Einschaltung
des Diskantriebs 17, wie vorbeschrieben.
Datensignale für einen Datentransfer zu oder vom
Diskantrieb 17 werden vom Datenbus 2 empfangen und
in die Steuerschaltung 19 eingegeben in Abhängigkeit
des Empfangs eines Signals über den Steuerbus 6.
Durch die Eingabe von Datensignalen in die Steuerschal
tung 19 nehmen die Ausgänge der Steuerschaltung 19
das Potential H an. Diese Signale werden den Puffern
40 und 41 und dem invertierenden Puffer 46 zugeführt.
Das dem invertierenden Puffer 46 zugeführte Signal
wird durch diesen invertiert und dem Einschalteingang
des Diskantriebes 17 zugeführt. Die Signale, die
den Puffern 40 und 41 zugeführt werden, bewirken,
daß die Transistoren 44 und 45 leitend werden, wodurch
über die Emitter-Kollektorstrecke des PNP-Transistors
44 eine Spannung von +12 Volt an den Anschluß 47 angelegt
wird und über den VMOS FET-Transistor 45 eine Spannung
von +5 Volt an den Anschluß 48.
Damit wird der Diskantrieb 17 eingeschaltet und über
die Anschlüsse 47 und 48 mit Spannung versorgt.
Gemäß einem bevorzugten Ausführungsbeispiel ist der
Datenbus 2 ein 16 Bit Datenbus. Wie eingangs erwähnt,
ist es wünschenswert, die Anzahl der teuren EPROMS
im Datenspeichersystem zu vermindern. Gemäß dem bevor
zugten Ausführungsbeispiel und wie in Fig. 3 dargestellt,
wird ein einziger 8 Bit EPROM-Chip 1 A verwendet,
der mit dem 16 Bit Datenbus verbunden ist über eine
Verklinkungsschaltung 1 B von 8 Bits, was einen Schal
tungsaufbau ergibt, zu dem normalerweise zwei EPROM-
Chips von jeweils 8 Bits benötigt werden.
Befehle der Startroutine von 16 Bits werden im 8 Bit
EPROM-Chip 1 A so gespeichert, daß das erste Byte
eines Befehls an einer bestimmten Speicherstelle
und das letzte Byte in der nächstfolgenden Speicher
stelle gespeichert werden. Auf diese Weise können
128 Befehle von jeweils 16 Bits in 256 Speicherstellen
eines einzigen 8 Bit EPROM-Chips 1 A gespeichert werden.
Im Betrieb wird das erste Byte eines Befehls von
den Ausgängen D 0 bis D 7 des EPROM-Chips 1 A den Eingängen
D 1 bis D 8 der Verklinkungsschaltung 1 B zugeführt
in Abhängigkeit von empfangenen Adressen- und Steuersig
nalen von den Adressen- und Steuerbussen 5 und 6. Das
erste und das letzte Byte des Befehls werden sodann
gleichzeitig von den Ausgängen D 0 bis D 7 des EPROM-
Chips 1 A und den Ausgängen Q 1 bis Q 8 der Verklinkungs
schaltung 1 B ausgegeben und treten in den Leitungen
D 0 bis D 15 des Datenbusses 2 auf in Abhängigkeit
des Empfangs weiterer Signale in den Adressen- und
Steuerbussen 5 und 6. Auf diese Weise wird ein Befehl
von 16 Bits von einem einzigen 8 Bit EPROM-Chip erzeugt
und dem Datenbus 2 zugeführt.
Bei einem Prototyp bestand der Mikroprozessor aus
dem Modell 68 000 der Firma Motorola, der FDC 13
war das Modell 765 der Firma NEC Electronics USA
Inc., die DMA-Steuerschaltung 10 war das Modell 68 450
der Firma Motorola und der Diskantrieb 17 ein Mit
subishi Modell.
Das vorstehend beschriebene System ist ein zuverlässiges,
billiges Datenspeichersystem zur Speicherung eines
Operationssystemprogramms und von Daten, die vom
Benutzer eingegeben werden. Der Diskantrieb schließt
ein Floppy-Disk ein, auf welchem das Operationssystem
gespeichert wird, was wesentlich billiger ist als
eine Speicherung in mehreren EPROMS. Zur zeitweiligen
Speicherung von vom Benutzer eingegebenen Daten, die
periodisch in das Floppy-Disk übertragen werden ist
eine relativ geringe Speicherkapazität bei den CMOS
RAM erforderlich. Der Diskantrieb wird nur sehr selten
eingeschaltet, d.h. nur während des Einschaltens
des Systems, während der Rückstellung des Systems
und bei der Eingabe von vom Benutzer eingegebenen
Daten. Da die Floppy-Disk Speicherung relativ billig
ist, ist es jederzeit möglich, neue und komplizierte
Versionen des Operationssystemprogramms zu verwenden,
in dem lediglich der Floppy-Disk ausgetauscht wird.
Anstelle eines Floppy-Disk oder einer Diskette ist
auch die Verwendung eines anderen Hardwarespeichers
möglich. Hierzu sind ggfs. geringfügige Änderungen
an der Steuerschaltung 13 und an der Stromversorgungs
schaltung 32 erforderlich. Zur Speicherung weiterer
Programme oder vom Benutzer eingegebener Daten ist
es möglich, mehrere Diskantriebe zu verwenden.
Der Floppy-Disk-Antrieb kann so eingekapselt sein,
daß er vor Staub geschützt ist. Anstelle der in Fig.
2 gezeigten Transistorschaltung 32 ist es auch möglich,
Relais oder andere Schalter zu verwenden.
Anstelle der DMAC 10 können auch andere Schaltungen
dazu verwendet werden, dem Datentransfer zwischen
der Floppy-Disk-Steuerschaltung 13 und dem CMOS RAM 25
oder dem DRAM 18 auszuführen. Alternativ dazu kann
auch der Datentransfer direkt vom Mikroprozessor
3 ausgeführt werden, wodurch der Mikroprozessor jedoch
zusätzliche Zeit benötigt.
Die Schaltung ist nicht nur auf Telefonanlagen beschränkt
sondern auf alle Rechnersysteme, bei denen ein Daten
zugriff nicht häufig vorkommt.
Claims (6)
1. Datenspeichersystem mit einem dynamischen Direktzugriffspeicher,
einem ROM-Speicher, einem Steuersignale
erzeugenden Mikroprozessor, einer Floppy-
Disk-Steuerschaltung zur Steuerung der Datenübermittlung
von und zu einem Floppy-Disk-Gerät, wobei
die Speicher, der Mikroprozessor und die Floppy-Disk-
Steuerschaltung über Daten- und Steuerbusse miteinander
verbunden sind und ein im ROM-Speicher gespeichertes
Programm die Steuerbefehle des Mikroprozessors
zur Steuerung der Floppy-Disk-Steuerschaltung
bewirkt, in Anwendung zur Steuerung einer
Telefonanlage, dadurch gekennzeichnet,
daß eine Steuerschaltung (10) für den Direktzugriffspeicher (18) vorgesehen ist, die außer über die Daten- und Steuerbusse (2, 6) über einen Adressenbus (5) mit dem Mikroprozessor (3) und dem Direktzugriffspeicher (18) verbunden ist,
eine Antriebssteuerschaltung (19) zum Ein- und Ausschalten des Speicherplattenantriebs des Floppy- Disk-Geräts (17) mit dem Steuerbus (6) verbunden ist,
die Speicherplatte des Floppy-Disk-Geräts (17) das Systemprogramm der Telefonanlage und der ROM-Speicher (1) eine Startroutine speichern,
bei Ausführen der Startroutine durch ein erstes Steuersignal des Mikroprozessors (3) die Antriebssteuerschaltung (19) den Speicherplattenantrieb einschaltet,
durch ein zweites Steuersignal die von der Speicherplatte abgelesenen Systemprogrammdaten über den Datenbus (2) der Steuerschaltung (10) zugeführt werden, die sie mit den zugehörigen Adressensignalen über die Daten- und Adressenbusse (2, 5) zur Speicherung dem Direktzugriffspeicher (18) zuführt und die bei Beendigung dieser Datenübertragung ein erstes Unterbrechungssignal erzeugt, das dem Mikroprozessor (3) zugeführt wird, der ein Abschaltsignal für die Antriebssteuerschaltung (19) zum Ausschalten des Speicherplattenantriebs erzeugt und der nunmehr vom im Direktzugriffspeicher (18) gespeicherten Systemprogramm gesteuert wird.
daß eine Steuerschaltung (10) für den Direktzugriffspeicher (18) vorgesehen ist, die außer über die Daten- und Steuerbusse (2, 6) über einen Adressenbus (5) mit dem Mikroprozessor (3) und dem Direktzugriffspeicher (18) verbunden ist,
eine Antriebssteuerschaltung (19) zum Ein- und Ausschalten des Speicherplattenantriebs des Floppy- Disk-Geräts (17) mit dem Steuerbus (6) verbunden ist,
die Speicherplatte des Floppy-Disk-Geräts (17) das Systemprogramm der Telefonanlage und der ROM-Speicher (1) eine Startroutine speichern,
bei Ausführen der Startroutine durch ein erstes Steuersignal des Mikroprozessors (3) die Antriebssteuerschaltung (19) den Speicherplattenantrieb einschaltet,
durch ein zweites Steuersignal die von der Speicherplatte abgelesenen Systemprogrammdaten über den Datenbus (2) der Steuerschaltung (10) zugeführt werden, die sie mit den zugehörigen Adressensignalen über die Daten- und Adressenbusse (2, 5) zur Speicherung dem Direktzugriffspeicher (18) zuführt und die bei Beendigung dieser Datenübertragung ein erstes Unterbrechungssignal erzeugt, das dem Mikroprozessor (3) zugeführt wird, der ein Abschaltsignal für die Antriebssteuerschaltung (19) zum Ausschalten des Speicherplattenantriebs erzeugt und der nunmehr vom im Direktzugriffspeicher (18) gespeicherten Systemprogramm gesteuert wird.
2. Datenspeichersystem nach Anspruch 1, dadurch
gekennzeichnet, daß zwischen dem Datenbus
(2) und dem Floppy-Disk-Gerät (17) eine Floppy-Disk-
Steuerschaltung (13) geschaltet ist, die die Programmdaten
vom Serienformat in ein Parallelformat
umsetzt.
3. Datenspeichersystem nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß ein Datenterminal
(29) zur manuellen Eingabe von Daten und ein statischer
Speicher (25) zur Speicherung dieser Daten
vorgesehen ist, bei einer Dateneingabe in den Datenterminal
(29) ein zweites Unterbrechungssignal dem
Mikroprozessor (3) zugeführt wird, der daraufhin
ein drittes Steuersignal erzeugt, das den Datentransfer
vom Datenterminal (29) zum statischen Speicher
(25) bewirkt.
4. Datenspeichersystem nach Anspruch 3, dadurch
gekennzeichnet, daß zwischen dem Datenterminal
(29) und dem Datenbus (2) eine mit dem Steuerbus
(6) verbundene Schaltung (27) geschaltet ist,
die das zweite Unterbrechungssignal erzeugt und dem
Steuerbus (6) zuführt und die die Daten vom Serienformat
in ein Parallelformat umsetzt.
5. Datenspeichersystem nach Anspruch 3 oder 4, dadurch
gekennzeichnet, daß bei vollem statischen
Speicher (25) die in diesem Speicher (25)
gespeicherten Daten dem Floppy-Disk-Gerät (17) zugeführt
werden, wobei das erste Steuersignal zum Einschalten
des Floppy-Disk-Geräts (17) und ein weiteres
Steuersignal vom Mikroprozessor (3) erzeugt werden,
wobei letzteres, gesteuert über die Steuerschaltung
(10), den Datentransfer vom statischen Speicher (25)
zum Floppy-Disk-Gerät (17) bewirkt, nach dessen
Beendigung die Steuerschaltung (10) das erste Unterbrechungssignal
erzeugt.
6. Datenspeichersystem nach einem der Ansprüche 1 bis
5, dadurch gekennzeichnet, daß der
Datenbus (2) eine erste Bitkapazität aufweist und
der ROM-Speicher (1) aus einem EPROM-Chip (1 A) und
einem Verklinkungsspeicher (1 B) besteht, die Ausgänge
(D 0 bis D 7) des EPROM-Chips (1 A) mit der ersten
Hälfte der Datenbusleitungen (D 0 bis D 7) und den
Eingängen (D 1 bis D 8) des Verklinkungsspeichers
(1 B) und dessen Ausgänge (Q 1 bis Q 8) mit der zweiten
Hälfte der Datenbusleitungen (D 8 bis D 15) verbunden
sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CA000498398A CA1242809A (en) | 1985-12-20 | 1985-12-20 | Data storage system |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3622514A1 DE3622514A1 (de) | 1987-06-25 |
DE3622514C2 true DE3622514C2 (de) | 1989-07-06 |
Family
ID=4132150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863622514 Granted DE3622514A1 (de) | 1985-12-20 | 1986-07-04 | Datenspeichersystem |
Country Status (12)
Country | Link |
---|---|
US (1) | US5034915A (de) |
JP (1) | JPS62168222A (de) |
CN (1) | CN86108426A (de) |
CA (1) | CA1242809A (de) |
DE (1) | DE3622514A1 (de) |
DK (1) | DK616486A (de) |
FI (1) | FI865218A (de) |
FR (1) | FR2592192A1 (de) |
GB (1) | GB2184577B (de) |
IT (1) | IT1191832B (de) |
NO (1) | NO865170L (de) |
SE (1) | SE8605506L (de) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01194006A (ja) * | 1988-01-29 | 1989-08-04 | Fanuc Ltd | フロッピィディスク駆動用モータの制御装置 |
JPH01279312A (ja) * | 1988-04-30 | 1989-11-09 | Toshiba Corp | コンピュータシステム |
US5182769A (en) * | 1989-10-19 | 1993-01-26 | Kabushiki Kaisha Toshiba | Telephone set having a volatile memory |
FR2656441B1 (fr) * | 1989-12-22 | 1993-12-10 | Bull Sa | Procede securise d'ecriture rapide d'informations pour dispositif de memoire de masse. |
DE4013349A1 (de) * | 1990-04-23 | 1991-10-24 | Schering Ag | 1-(2-sulfoaethyl)pyridiniumbetain, verfahren zu dessen herstellung sowie saure nickelbaeder enthaltend diese verbindung |
JP2981263B2 (ja) * | 1990-08-03 | 1999-11-22 | 富士通株式会社 | 半導体記憶装置 |
JP3108090B2 (ja) * | 1990-11-30 | 2000-11-13 | 株式会社リコー | フアイリングシステムのデータ管理方法および装置 |
IT1254937B (it) * | 1991-05-06 | 1995-10-11 | Aggiornamento dinamico di memoria non volatile in un sistema informatico | |
DE4215063C2 (de) * | 1991-05-10 | 1999-11-25 | Intel Corp | Einrichtung und Verfahren zum Seitenwechsel bei einem nicht-flüchtigen Speicher |
JPH0512093A (ja) * | 1991-07-05 | 1993-01-22 | Nec Corp | フアイルブロツク排他解除方式 |
US5303214A (en) * | 1992-01-03 | 1994-04-12 | International Business Machines Corporation | Multi-media-type automatic libraries |
US5359728A (en) * | 1992-04-09 | 1994-10-25 | Hewlett-Packard Company | Data integrity assurance in a disk drive upon a power failure |
DE4217830C2 (de) * | 1992-05-29 | 1996-01-18 | Francotyp Postalia Gmbh | Verfahren zum Betreiben einer Datenverarbeitungsanlage |
US5781784A (en) * | 1992-07-09 | 1998-07-14 | Zilog, Inc. | Dynamic power management of solid state memories |
US5493683A (en) * | 1992-12-29 | 1996-02-20 | Intel Corporation | Register for identifying processor characteristics |
US5535399A (en) * | 1993-09-30 | 1996-07-09 | Quantum Corporation | Solid state disk drive unit having on-board backup non-volatile memory |
JP2858542B2 (ja) * | 1994-06-03 | 1999-02-17 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータ用ディスク・ドライブの電力消費を節減する方法及び装置 |
US5798885A (en) * | 1994-06-06 | 1998-08-25 | Fujitsu Limited | Head positioning control for disk apparatus using peak detection, polarity detection and sector mark detection |
GB2304209B (en) * | 1995-08-04 | 2000-03-01 | Motorola Ltd | Processor system and method of starting-up a processor system |
US5822581A (en) * | 1995-09-29 | 1998-10-13 | Intel Corporation | Method for CMOS configuration information storage and retrieval in flash |
US5930504A (en) * | 1996-07-22 | 1999-07-27 | Intel Corporation | Dynamic nonvolatile memory update in a computer system |
DE19827432C2 (de) * | 1997-07-25 | 2001-07-26 | Siemens Ag | Verfahren zur Speicherung von Rechner-Zustandsdaten bei einem Störfall, der ein anschließendes Wieder-Hochfahren des Rechners erfordert |
US5930515A (en) * | 1997-09-30 | 1999-07-27 | Scientific-Atlanta, Inc. | Apparatus and method for upgrading a computer system operating system |
US6985967B1 (en) | 2000-07-20 | 2006-01-10 | Rlx Technologies, Inc. | Web server network system and method |
US6747878B1 (en) | 2000-07-20 | 2004-06-08 | Rlx Technologies, Inc. | Data I/O management system and method |
US6757748B1 (en) | 2000-07-20 | 2004-06-29 | Rlx Technologies, Inc. | Modular network interface system and method |
US20020188718A1 (en) * | 2001-05-04 | 2002-12-12 | Rlx Technologies, Inc. | Console information storage system and method |
US20020188709A1 (en) * | 2001-05-04 | 2002-12-12 | Rlx Technologies, Inc. | Console information server system and method |
US20040059850A1 (en) * | 2002-09-19 | 2004-03-25 | Hipp Christopher G. | Modular server processing card system and method |
US7594135B2 (en) * | 2003-12-31 | 2009-09-22 | Sandisk Corporation | Flash memory system startup operation |
US20070061509A1 (en) * | 2005-09-09 | 2007-03-15 | Vikas Ahluwalia | Power management in a distributed file system |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3801963A (en) * | 1972-09-28 | 1974-04-02 | Burroughs Corp | Method and apparatus for transferring data from a volatile data store upon the occurrence of a power failure in a computer |
GB1545169A (en) * | 1977-09-22 | 1979-05-02 | Burroughs Corp | Data processor system including data-save controller for protection against loss of volatile memory information during power failure |
US4171539A (en) * | 1977-12-19 | 1979-10-16 | The Bendix Corporation | Power strobed digital computer system |
US4381552A (en) * | 1978-12-08 | 1983-04-26 | Motorola Inc. | Stanby mode controller utilizing microprocessor |
JPS5672721A (en) * | 1979-11-19 | 1981-06-17 | Nippon Koku Kk | Control system for electric power source |
JPS56134357A (en) * | 1980-03-22 | 1981-10-21 | Canon Inc | Driving control unit |
US4323987A (en) * | 1980-03-28 | 1982-04-06 | Pitney Bowes Inc. | Power failure memory support system |
JPS6022438B2 (ja) * | 1980-05-06 | 1985-06-01 | 松下電器産業株式会社 | 不揮発性メモリのリフレッシュ方式 |
JPS5779551A (en) * | 1980-11-06 | 1982-05-18 | Nec Corp | Information transfer device |
US4525800A (en) * | 1981-06-01 | 1985-06-25 | General Electric Co. | Enhanced reliability data storage system with second memory for preserving time-dependent progressively updated data from destructive transient conditions |
JPS581221A (ja) * | 1981-06-26 | 1983-01-06 | Sony Corp | マイクロコンピユ−タ |
JPS5846428A (ja) * | 1981-09-11 | 1983-03-17 | Sharp Corp | 文章編集装置の停電保護用処理方式 |
JPS58154054A (ja) * | 1982-03-10 | 1983-09-13 | Hitachi Ltd | 外部記憶装置制御用回路 |
JPS58211359A (ja) * | 1982-06-01 | 1983-12-08 | Canon Inc | 磁気デイスク装置 |
US4571702A (en) * | 1982-08-09 | 1986-02-18 | Hand-Held Products, Inc. | Powerless remote program reservoir |
JPS5955526A (ja) * | 1982-09-24 | 1984-03-30 | Sharp Corp | インタ−フエ−ス回路 |
JPS59175063A (ja) * | 1983-03-24 | 1984-10-03 | Teac Co | デイスク駆動装置 |
US4694393A (en) * | 1983-06-14 | 1987-09-15 | Sharp Kabushiki Kaisha | Peripheral unit for a microprocessor system |
JPH0756725B2 (ja) * | 1983-07-29 | 1995-06-14 | ティアツク株式会社 | ディスク駆動装置 |
US4611289A (en) * | 1983-09-29 | 1986-09-09 | Coppola Anthony F | Computer power management system |
US4698748A (en) * | 1983-10-07 | 1987-10-06 | Essex Group, Inc. | Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity |
JPS60235269A (ja) * | 1984-05-08 | 1985-11-21 | Toshiba Corp | デ−タ転送制御装置 |
US4959774A (en) * | 1984-07-06 | 1990-09-25 | Ampex Corporation | Shadow memory system for storing variable backup blocks in consecutive time periods |
US4696707A (en) * | 1987-08-18 | 1987-09-29 | The Ingersoll Milling Machine Company | Composite tape placement apparatus with natural path generation means |
US4665536A (en) * | 1986-03-10 | 1987-05-12 | Burroughs Corporation | Programmable automatic power-off system for a digital terminal |
-
1985
- 1985-12-20 CA CA000498398A patent/CA1242809A/en not_active Expired
-
1986
- 1986-06-19 GB GB8614922A patent/GB2184577B/en not_active Expired
- 1986-06-27 IT IT20967/86A patent/IT1191832B/it active
- 1986-07-04 DE DE19863622514 patent/DE3622514A1/de active Granted
- 1986-12-05 FR FR8617167A patent/FR2592192A1/fr not_active Withdrawn
- 1986-12-17 CN CN198686108426A patent/CN86108426A/zh active Pending
- 1986-12-19 JP JP61305141A patent/JPS62168222A/ja active Pending
- 1986-12-19 DK DK616486A patent/DK616486A/da not_active Application Discontinuation
- 1986-12-19 SE SE8605506A patent/SE8605506L/ not_active Application Discontinuation
- 1986-12-19 FI FI865218A patent/FI865218A/fi not_active Application Discontinuation
- 1986-12-19 NO NO865170A patent/NO865170L/no unknown
-
1989
- 1989-09-18 US US07/409,966 patent/US5034915A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2592192A1 (fr) | 1987-06-26 |
IT8620967A1 (it) | 1987-12-27 |
GB8614922D0 (en) | 1986-07-23 |
IT8620967A0 (it) | 1986-06-27 |
NO865170D0 (no) | 1986-12-19 |
DK616486A (da) | 1987-06-21 |
SE8605506D0 (sv) | 1986-12-19 |
SE8605506L (sv) | 1987-06-21 |
DK616486D0 (da) | 1986-12-19 |
FI865218A (fi) | 1987-06-21 |
NO865170L (no) | 1987-06-22 |
JPS62168222A (ja) | 1987-07-24 |
CA1242809A (en) | 1988-10-04 |
US5034915A (en) | 1991-07-23 |
FI865218A0 (fi) | 1986-12-19 |
CN86108426A (zh) | 1987-07-29 |
GB2184577B (en) | 1989-10-25 |
DE3622514A1 (de) | 1987-06-25 |
GB2184577A (en) | 1987-06-24 |
IT1191832B (it) | 1988-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3622514C2 (de) | ||
DE2908691C2 (de) | ||
DE19826458A1 (de) | Anordnung mit einem Elektromotor | |
DE102009034651A1 (de) | Prozess und Verfahren zur Abbildung von logischen Adressen auf physische Adressen in Festkörperplatten | |
DE3311948C2 (de) | ||
DE10348326A1 (de) | Permanentspeichervorrichtung, die an eine Kommunikationsverbindung angeschlossen ist | |
DE102005013683A1 (de) | Speicherkarte und zugehöriges Betriebsverfahren | |
DE4201133C2 (de) | Mikrocomputersystem mit Stromspareinrichtung | |
EP1612648A2 (de) | Konfiguration von Bauelementen bei einem Übergang von einem Niedrigleistungs-Betriebsmodus in einen Normalleistungs-Betriebsmodus | |
DE112004001255T5 (de) | Speichervorrichtung und Speichersystem | |
DE3338329C2 (de) | ||
EP0892952A1 (de) | Kommunikationssystem mit einer meisterstation und mindestens einer sklavenstation | |
EP1000390B1 (de) | Schaltungsanordnung und verfahren zur speicherplatzverwaltung und zur abarbeitung von anwenderprogrammen in kleinsteuerungen | |
DE3101270C2 (de) | Rechneranordnung zur Wortverarbeitung mit einer Einrichtung zur Funktionserweiterung | |
EP1435578B1 (de) | DMA-Kontroller um die gespeicherten Deskriptoren nach jedem Zugriff weiterzustellen | |
DE3321450C2 (de) | Zeitgebergesteuertes System mit mehreren Audio-Komponenten | |
CH622102A5 (en) | Method of operation of an electronic maximum demand indicator | |
DE19837473A1 (de) | Speichervorrichtung mit einem Datenpuffer | |
EP0136579A1 (de) | Schaltungsanordnung mit wenigstens einem auf vorgegebene Betriebswerte einstellbaren Mikrocomputer | |
EP0847554B1 (de) | Prozessoreinheit mit steckbarem speicher | |
DE10157057B4 (de) | Halbleiterspeicherbaustein mit geringem Stromverbrauch | |
DE19818853B4 (de) | Integrierte Logikschaltungsanordnung | |
EP0772129A2 (de) | Rechner | |
DE3323435A1 (de) | Mikroprozessoranordnung | |
JPH053611B2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |