NO865170L - Datalagringssystem. - Google Patents

Description

Oppfinnelsen angår generelt datalagringssystemer og mer spesielt et mikroprosessorstyrt datalagringssystem for å

lagre et operativsystemprogram for en automatisk hussentral og kundeinnmatede data.

Moderne automatiske hussentraler (heretter bare hussentral) benytter vanligvis en eller flere mikroprosessorer til å styre telefonlinjers og fjernsambands forbindelse som respons på eksekvering av et operat ivsystemprogram. Til forskjell fra de fleste datamaskiner som brukeren har lett adgang til for å fjerne, sette inn eller skifte ut magnetiske platelagre, installeres en hussentral som regel på et sted som er forholdsvis utilgjengelig. Når hussentralen er installert og lagt opp for drift i et spesielt miljø, slik som et hotell eller et kontor, er det ønskelig at hussentralen i liten grad skal være synlig eller hørbar. Derfor installeres hussentraler hyppig på fjerntliggende steder som under-jordiske lagerrom etc. for at de skal være akustisk og visuelt isolert fra brukerne. For å minimere forekomsten av systemfeil forårsaket av å være plassert i slike ugunstige miljøer må hussentralene være meget pålitelige.

Kjente hussentraler benytter vanligvis utviskbare programmer-bare hukommelser (EPROM) eller bob 1ehukomme1 ser for å lagre inntil ca. 14 Kbyte med operat ivsystemprogram. EPROM'er og bob 1ehukomme1ser er meget pålitelige, men relativt kostbare.

Hussentraler er blitt mer sofistikerte og brukervennlige og krever stor hukommeiseskapasi tet for å lagre store mengder av kundeinnmatede data og nye utgaver av sofistikerte operativsystemprogrammer. I henhold til kjent teknikk har dette krevet store mengder RAM for å lagre kundeinnmatede data. såvel som utskifting eller omprogrammer ing av kostbare EPROM'er eller bob 1ehukomme1 ser for å lagre de nye operativ-systemprogrammene. Et avansert operativsystemprogram krever normalt inntil en halv megabyte hukommelse. Kostnadene ved å implementere et slikt operativsystem på EPROM eller boble-hukommelser er finansielt prohibitive. Lagring av store mengder av kundeinnmatede data i statiske RAM er tilsvarende prohibi t ivt.

I henhold til den foreliggende oppfinnelse benyttes en mikroprosessorstyrt platestasion omfattende en floppyplate til å lagre et avansert operativsystemprogram såvel som kundeinnmatede data. Programmet nedlastes fra platen til billige dynamiske RAM ved igangsetting av hussentralen. En liten mengde statiske CMOS-RAM benyttes for temporært å

lagre kundeinnmatede data. CMOS-RAM'en virker som en "spole"

i den forstand at dersom hvert sted på denne er blitt lastet med data, blir innholdet deretter opplastet på floppyplaten.

Mikrodatamaskiner benytter vanligvis floppyplater for å lagre programmer. På grunn av mikrodatamaskiners interaktive art

(dvs. data skrives hyppig på og leses fra f 1oppyp1 atene)

har imidlertid platene og platestasjoner vanligvis meget lav pålitelighet. For eksempel er det velkjent at blokker av data lagret på en plate kan slettes eller bli utilgjengelig som følge av at magnetoksidet slites av platen eller støv-partikler avsettes på denne. Floppyp1aters pålitelighet minker med antallet plateaksesser (dvs. skrive- og iese-operasjoner). Da datamaskiner imidlertid som regel plasseres i brukerens miljø, har brukeren lett adgang til platestasjonen og kan enkelt erstatte en feilbeheftet plate eller platestas ion i tilfelle det oppdages gale datablokker osv.

Som omtalt ovenfor er hussentraler vanligvis ikke lett tilgjengelige. Mens en dataf1oppyplatestas jon hyppig leses og skrives på grunn av dataprogrammers interaktive natur,

blir platestasjonen i henhold til den foreliggende oppfinnelse dessuten aksessert forholdsvis sjelden, typisk bare under igangsetting av hussentralen for å laste ned operativsystemprogrammet til dynamiske RAM og under opplasting av kundeinnmatede data fra CMOS-RAM til f 1oppyp1aten. Følgelig er det en meget lav oksids1 i tasje av floppyplaten som et

resultat av de lite hyppige akses ser inger og følgelig høyere plate- og platestasjonpåli telighet.

I tillegg styres platestasjonmotoren av en mikroprosessor

slik at den bare slås på under dataoverføring til og fra floppyplaten, og ellers er slått av, noe som gir lengre motor levetid, mindre effektforbruk og mindre varmeutvikling.

Generelt utgjør oppfinnelsen et datalagringssystem bestående av kretser for å generere kont ro11signaler, en platestasjon som omfatter en magnetplate for permanent lagring av datasignaler, en dynamisk hukommelse for temporært å lagre datasignaler, kretser for å motta første forhåndsbestemte kontro11signa1er og åpne p1ates tasjonen som respons på

disse, kretser for å motta andre forhåndsbestemte kontrollsignaler og overføre de permanent lagrede datasignaler fra p1atestasjonen til den dynamiske hukommelse som respons på mottagelsen av andre kont ro11signa1er og at p1ates tasjonen åpnes, og kretser for å stenge p1atestasjonen ved fullføring av datas ignaloverfør ingen.

Mer spesielt utgjør oppfinnelsen et datalagringssystem bestående av en databuss, en RAM-krets forbundet med databussen, en ROM-krets forbundet med databussen for å lagre digitale tilbakestilte programsignaler, en mikroprosessor forbundet med databussen for å motta de tilbakestilte programsignaler og generere en rekke kont ro 11signa1er som respons på disse og en platestasjon som omfatter en magnetplate forbundet med databussen for å lagre operat ivsystemprog rams igna1 ene. Oppfinnelsen består dessuten av en DMA-(direkte hukommelsesaksess-)styreenhet forbundet med databussen og mikroprosessoren for å motta ett eller flere første forhåndsbestemte kontrollsignaler og overføre operat ivsystemprograms igna1 ene fra platestasjonen til RAM-kretsen som respons på disse og en svitsjbar kraftforsyningskrets forbundet med mikroprosessoren for å detektere ett eller flere andre forhåndsbestemte kontrollsignaler og åpne og levere effekt til platestasjonen som respons på disse og å stenge og koble effekt fra plate stasjonen ved fravær av deteksjon av andre kontro 11signa1er, hvorved operativsystemet nedlastes fra magnetplaten til RAM-kretsen som respons på at mikroprosessoren eksekverer "bootstrap"-programmet (programlasteinstruksjonene), hvoretter platestasjonen stenges og effekten kobles ut av den svitsjbare kraf tf or syningskret sen.

Oppfinnelsen skal i det følgende beskrives nærmere under henvisning til den nedenstående detaljerte beskrivelse og t egn ing. Fig. 1 viser et skjematisk diagram av en foretrukket utførelse av oppfinnelsen. Fig. 2 viser skjematisk et skjematisk diagram av effektstyr ings-og kraftfor syningskretsene i henhold til den foretrukne utførelse av oppfinnelsen. Fig. 3 er et skjematisk diagram av en EPROM-krets i henhold til den foretrukne utførelse av oppfinnelsen.

På fig. 1 er der vist en EPROM-krets 1 forbundet med en mikroprosessor 3 via henholdsvis data-, adresse- og kontroll-busser 2, 5 og 6.

EPROM-kret sen 1 rommer typisk et program for å implementere

en bootstrap- eller programl aste-prosess som respons på at mikroprosessoren 3 slås på eller tilbakestilles. EPROM 1

åpnes som respons på et fra kont ro1lbussen 6 mottatt signal generert av mikroprosessoren 3.

En direkte hukomme1 sesaksessstyreenhet DMAC 10 er vist forbundet med mikroprosessoren 3 via databussen 2, adressebussen 5 og kontrollbussen 6.

En floppyplatestyreenhet FDC 13 er forbundet med mikroprosessoren 3 via databussen 2 og kontrollbussen 6 og til en floppyplatestasjon 17 som omfatter en floppyplate som inneholder operativsystemprogrammet.

Ved drift eksekverer mikroprosessoren 3 bootstrap-programmet lagret i EPROM-kret sen 1 og som respons konfigurerer den FDC 13 for å lese data fra platestasjonen 17 ved å laste forhåndsbestemte datasignaler inn i -interne registre på denne for å definere bi11ransmisjonshastigheten, par i tetsbitgene-reringen etc. Mikroprosessoren konfigurerer deretter DMAC 10 for å utføre en dataoverføring fra FDC 13 til en dynamisk random-aksesshukommelse DRAM 18 forbundet med mikroprosessoren

3 via henholdsvis data-, adresse- og kontrollbussene 2, 5

og 6, idet DMAC 10 blir konfigurert ved å laste dennes interne dataregistre med første og siste gyldige adresser fra DRAM 18 for å definere ad resserommet som operativsystemprogrammet skal lagres i.

Mikroprosessoren 3 genererer signaler på databussen 2 for

bruk på en p1 ates tas jons tyreenhet 19 som respons på eksekvering av ytterligere instruksjoner fra bootstrap-programmet lagret i EPROM-kret sen 1. Signalene låses i en styreenhet 19 som genererer åpningssigna1er for bruk på en kraftforsyningskrets 32 og på p1atestasjonen 17 som respons på dette. Kraftforsyningskretsen 32 består typisk av trans istorkret ser for å styre 12- og 5-volts kraftkilder til VIN-kraftinngangene på platestas jonen 17, som beskrevet nedenfor med henvisning til fig. 2. Styreenheten 19 genererer også et åpn ingssigna1

for bruk på en ON-inngang på plates tasjonen 17 for å starte platestasjonmo toren.

FDC 13 utfører deretter en rekke "handshaking"-operas joner

med p1atestasjonen 17 via henholdsvis inngangs- og utgangs-kontrollbussene ICTRL og OCTRL for å igangsette en datalesings-operasjon fra platen. En DMA-anmodning genereres av FDC 13

ved at en DRQ-utgang på denne gjøres logisk høy. DMA-an-modningen mottas på en REQ-inngang på DMAC-10. Som respons genererer DMAC 10 et DMA-bekrefte1 sessigna1 fra en ACK-

utgang på denne for mottagelse av en ACK-inngang på FDC 13.

Forskjellige busspri or itsstatussignaler genereres av DMAC

10 over kont ro1lbussen 6 for mottagelse på mikroprosessoren

3 for å meddele mikroprosessoren at DMAC har styring eller "herredømme" over henholdsvis adresse- og databussene 5 og 2 .

FDC 13 begynner å lese operativsystemprogrammet, som typisk har form av serielle digi talsigna1er, via sin RD-inngang fra platestasjonen 17. De mottatte signaler omformes fra serielt til parallelt format i FDC 13 og leveres via dennes DATA-terminaler til databussen 2. De parallelle digitalsignaler mottas på DATA-terminalene til DMAC 10 fra databussen 2 og leveres igjen derfra til databussen for overføring til og lagring på påfølgende steder i DRAM 18 (som definert ved forhåndsbestemte adres ses igna1er som forekommer på adressebussen 5 og genereres av DMAC 10).

Overføring av operativsystemprogrammet fra plates tasjonen

17 til DRAM 18 fortsetter i henhold til velkjente DMA-overføringsmetoder inntil hele operativsystemprogrammet er lagret i DRAM (dvs. at den siste gyldige hukomme1sesadresse i DRAM 18 er blitt lastet).

Fra en DONE-utgang på DMAC 10 genereres et signal for mottagelse av en termina1te11einngang TC på FDC 13 for å meddele p1 atestyreenheten at overføringen er fullført.

På en INT-utgang på DMAC 10 genereres deretter et avbrudd-signal II for levering til en pr i or itetsavbruddsenkoder 11. Enkoderen 11 bestemmer hvilke av en rekke avbruddssigna1er, f.eks. Il og 12, som har høyeste prioritet for avbryting av mikroprosessoren 3, og genererer et avbruddssignal som respons på disse.

Mikroprosessor 3 genererer ytterligere datasignaler for levering til styreenheten 19 via databussen 2 som respons på mottagelse av avbruddssigna1et for å få styreenheten 19

til å generere stengningssignaler for å slå av kraftforsynings-

kretsen 32 og stoppe p 1 a t es t as .jonmo t o r en , som beskrevet i ytterligere detalj nedenfor under henvisning til fig. 2.

Instruksjoner i operativsystemprogrammet lagret i DRAM 18 blir deretter eksekvert av mikroprosessoren 3 på velkjent måte .

Som beskrevet ovenfor og i henhold til den foreliggende oppfinnelse blir kundeinnmatede data temporært lagret i en statisk hukommelse og periodisk overført for permanent lagring på floppyplaten. Kundeinnmatede data mottas fra en terminal 29, f.eks. en bildeskjermterminal, via en UART (universell asynkron motager-sender) 27 forbundet via dataterminaler (DATA) på denne til databussen 2.

Ved drift og i det tilfelle brukeren eller kunden ønsker å mate inn data, mates dataene inn på terminalen 29 som genererer og leverer et UART-anmodningssignal til en kontrol1-buss 30 koblet mellom UART 27 og dataterminalen 29. En rekke "handshaking" styresigna1 er overføres mellom dataterminalen og UART over kont ro1lbussen 30 på velkjent måte.

De brukerinnmatede data mottas av en RxD-inngang på UART 27 fra terminalen 29. Via en IRQ-inngang på UART 27 genereres et avbruddssignal 12 til pr ior itetsavbruddsenkoderen II for å skaffe et avbruddssignal til mikroprosessoren 3. Mikroprosessoren 3 genererer kontro11signa1er til kont ro 11 bus sen 6 for styring av en dataoverføring fra UART 27 til en CMOS-RAM 25 via databussen 2 som respons på mottagelse av avbrudds-signalet. UART 27 omformer de mottatte data fra serielt til parallelt format og leverer de parallelt formatterte data til databussen 2 for lagring på forhåndsbestemte steder i CMOS-RAM 25 som respons på mottagelse av de ovennevnte kont ro11signa1er fra mikroprosessoren 3.

I tilfelle kunden mater inn ytterligere data i terminalen

29, avbrytes igjen mikroprosessoren, og dataene overføres for lagring i ekstra plasseringer i CMOS-RAM 25 via databussen

2. På denne måte vil påfølgende plasseringer i CMOS-RAM 25 lastes med brukerdefinerte data fra terminalen 29. I tilfelle hvert sted i CMOS-RAM 25 er lastet (dvs. at CMOS-RAM 25 er full), konfigurerer mikroprosessoren 3 DMAC 10 for å utføre en DMA-dataoverfør ing fra CMOS-RAM 25 til FDC 13. FDC 13 genererer deretter en DMA-anmodning via DRQ-utgangen på denne, og DMAC 10 genererer et bekreftelses-signal som respons på dette. DMAC 10 får "herredømme" over adressebussen 5 og databussen 2 og utfører en DMA-dataoverføring fra CMOS-RAM 25 til FDC 13 på velkjent måte. Platestasjonen 17 åpnes og kretsen 32 leverer spenning til platestasjonen som respons på at styreenheten 19 mottar et datasignal fra mikroprosessoren 3 som beskrevet ovenfor. Data mottatt av FDC 13 skrives på platestasjonen 17 for lagring på floppyplaten på velkjent måte.

Straks DMA-dataoverf ør ingen er fullført, genererer DMAC 10

et signal på DONE-utgangen for levering til FDC 13 for å angi fullføring av dataoverføringen, og avbruddssigna1et II blir generert fra INT-utgangen på DMAC 10 for å meddele mikroprosessoren 3 at dataoverføringen er fullført.

Detaljer om de forskjellige kont roi 1signaler overført på kont ro1lbussen 6, slik som "handshaking"-signa1 ene mellom mikroprosessoren 3 og DMAC 10, blir ikke beskrevet i detalj her, men er velkjent for fagfolk på området.

CMOS-RAM 25 har en kraft inngang VCC som er forbundet med en spenningskilde -V og en kondensator 33 for å skaffe en reservekondensator i tilfelle av strømbrudd. Derfor vil data lagret i CMOS-RAM 25 som ikke er overlastet til floppyplaten, ikke gå tapt i tilfelle av strømbrudd. I en vellykket utførelse av oppfinnelsen var kondensatoren 33 en 3-farads kondensator koblet mellom en -5-volts kraftforsyning og jord.

På fig. 2 er platestas jonstyreenheten 19 vist med utgangen Q6 og Q7 forbundet henholdsvis til buffere 40 og 41. Styre enheten 19 består av en adresserbar lås i den foretrukne utførelse. Utgangene fra bufferne 40 og 41 kobles til "pul 1-up"-res istorer 42 og 43, resp. og til en basiselektrode på PNP-1rans istoren 44 via den strømbegrensende resistor 44A og til en portelektrode på VMOS-FET-trans istoren 45. "Pu11-up"-resistorer 42 og 43 kobles til en +12-volts kraf tf or syning.

PNP-transistoren 44 har en emitterelektrode koblet til en 12-volts kilde og en kollektorelektrode koblet til en utgangskontakt 47 for kobling til platestasjonen 17.

VMOS-FET 45 er en n-kanals forbedret type FET med en D-elektrode koblet til en kilde på +5-volt. Et substrat på VMOS-FET 45 er forbundet til en kiIdeelektrode på denne og til en utgangskontakt 48 for å skaffe en +5-volts driftsstrøm til plates tasjonen 17.

En ytterligere utgang på platestasjonstyreenheten 19 er forbundet med en inverterende buffer 46 for å åpne platestas jonen 17 som beskrevet ovenfor.

Ved drift mottas datasignaler som angir en dataoverførings-anmodning til eller fra platestasjonen 17, fra databussen 2 og lastes til plates tas jons tyreenheten som respons på mottagelse av et signal på kont ro1lbussen 6. Som respons på mottagelse av datasignaler går utgangssignalene fra platestas jons tyreenheten til logisk høye nivåer. Disse signaler leveres til bufferne 40 og 41 og den inverterende buffer 46. Signalet levert til den inverterende buffer 46 inverteres i denne og leveres til en åpnings inngang på p1ates tasjonen 17. Signalene levert bufferne 40 og 41 overføres derfra slik at transistorene 44 og 45 blir ledende og derved overfører den 12-volts 1ikestrømkilde til utgangskontakten 47 via emitter-kollektorbanen på en PNP-1rans istor 44 og overfører den +5 volts 1ikestrømkilde til utgangskontakten

48 via D-kildekanalen på VMOS-FET 45.

Således åpnes p1ates tasjonen 17 som respons på mottagelse

av åpningssignalet fra den inverterende buffer 46 og kraftfor syningsspenningene fra henholdsvis kontaktene 47 og 48.

I henhold til den foretrukne utførelse av denne oppfinnelse

er databussen 2 en 16-biters databuss. Som nevnt ovenfor er det ønskelig å redusere antallet kostbare EPROM'er i data-lagringssystemet. Følgelig kobles en 8-biters EPRON-brikke IA sammen med den 16-biters databuss 2 via en 8-biters låskrets IB i henhold til den foretrukne utførelse som vist på fig. 3. mens to 8-biters EPROM-brikker normalt ville være nødvend i g.

Sekstenbi ersts instruksjoner fra bootstrap- eller laste-programmet lagres i den 8-biters EPROM-brikke IA slik at en mest signifikant byte av en instruksjon lagres på et forhåndsbestemt hukomme1sessted og den minst signifikante byte av instruksjonen lagres på det neste tilstøtende sted. Følgelig lagres 128 16-biters instruksjoner på 256 steder i den enkelte 8-biters EPROM-brikke IA ifølge den foretrukne utførelse.

Ved drift blir den mest signifikante byte av en instruksjon overført fra D0-D7-utgangene på EPROM-brikken IA til D1-D8-inngangene på låskretsene IB som respons på mottagelse av adresse- og kontro11signa1er fra henholdsvis adresse- og kontrollbussene 5 og 6. Den mest signifikante byte av instruksjonen lagres i en låskrets IB. De minst og mest signifikante byter av instruksjonen blir deretter overført samtidig fra D0-D7-utgangene på EPROM-brikken IA og Q1-Q8-utgangene på låskretsen IB resp. til D0-D15-1 injene på databussen 2 som respons på mottagelse av ytterligere signaler på adresse- og kont ro 1lbussene 5 og 6. Følgelig genereres en 16-biters instruksjon av en enkelt 8-biters EPROM-brikke og leveres til databussen 2.

I en vellykket prototype av oppfinnelsen var mikroprosessoren 3 Modell 68000 mikroprosessor fremstilt av Motorola Inc., FDC 13 var en enke 11/dobbe 111etthets f 1oppyp1ates tyreenhet Modell 765 fremstilt av NEC Electronics USA Inc., DMA-styreenheten 10 var en Modell 68450 direktehukommelsesaksess-styreenhet fremstilt av Motorola Inc., og platestasjonen 17 var en Mitsub ishi-mode 11.

For å summere opp er den foreliggende oppfinnelse et pålitelig, billig datalagringssystem for å lagre et operat ivsystemprogram såvel som kundeinnmatede data. En platestasjon rommer en floppyplate som operativsysternet lagres på, noe som gir betydelig mindre kostnad enn tidligere kjente EPROM- eller boblehukommelsesdatalagringssystemer. En liten mengde CMOS-RAM benyttes til temporær lagring av kundeinnmatede data

som periodisk opplastes på floppyplaten. Platestasjonen aksesseres temmelig sjelden (dvs. under oppstarting av systemet eller ti 1bakesti 11 ing og hendelsesvis for å laste opp kundeinnmatede data). Følgelig er det mye mindre slitasje av magnetoksid enn i kjente p1ate lager sys terner. Da floppy-platelagring også er forholdsvis billig, kan nye eller oppdaterte versjoner av avanserte operativsystemprogrammer implementeres rimelig ved periodisk utskifting av floppyplater.

Fagfolk vil forstå at det foreligger mange andre utførelser eller variasjoner som benytter prinsippene til oppfinnelsen som beskrevet ovenfor. For eksempel kan en hardplate benyttes istedenfor en floppyplate eller diskett, idet passende forandrnger gjøres på f 1oppyp1atestyreenheten 13 og kraftfor syningskretsene 32. En rekke innkapslede plates tas joner kan også benyttes for å lagre ytterligere programmer eller kundeinnmatede data.

I tillegg kan floppyplatestasjonen innkapsles for å beskytte floppyplaten mot oppsamling av støvpartikler. Reléer eller andre svi tsjekretser kan dessuten benyttes istedenfor transistorkraftforsyningskretsen 32 (fig. 2) for å skaffe strøm til platestasjonen 17.

DMAC 10 kan skiftes ut med diskrete kretser for å utføre dataoverføringer mellom floppyplatestyreenheten 13 og CMOS-RAM 25 eller DRAM 18. Alternativt kan dataoverførings-operasjoner utføres direkte med mikroprosessoren 3, idet passende hensyn tas til den økte tid som en mikroprosessor vanligvis trenger for å utføre slike dataoverføringer.

I tillegg kan den foreliggende oppfinnelse benyttes i

ethvert datamaskinbasert system som behøver sjelden aksess til data, og er ikke begrenset til den foretrukne utførelse av et datalagringssystem benyttet i samband med en automatisk hus sent ral.

Alle slike variasjoner eller andre utførelser av oppfinnelsen anses å ligge innenfor rammen av den foreliggende oppfinnelse, som angitt i kravene.

Claims (10)

1. Datalagringssystem bestående av en anordning (3) for å generere kont ro11signaler, en platestas jonsinnretning (17) som omfatter magnetplater til permanent lagring av datasignaler, og en dynamisk hukommelses innretning (18) til temporær lagring av datasignalene, karakterisert ved at innretninger (10, 13 og 19) er innrettet til å motta første forhåndsbestemte kontro11signa1er og åpne platestasjons innretningen (17) som respons på disse, å motta andre forhåndsbestemte kontro 11signaler og i det tilfelle platestasjons innretningen (17) er åpnet, å overføre de permanent lagrede datasignaler fra p1ates tasjonen (17) til den dynamiske hukomme1 sesinnretning (18) som respons på mottagelse av de andre kontro11signaler, og til å stenge p1atestasjonen (17) ved fullføring av datas igna1overfør ingen, slik at plates tasjonen (17) og magnetplateinnretningen viser lavere slitasje som et resultat av at plates tasjonen bare er åpnet under overføring av datasignaler.

2. Datalagringssystem i henhold til krav 1, karakterisert ved at den omfatter en statisk hukommelses-innretning (25) som er innrettet til temporært å lagre kundeinnmatede datasignaler, og at innretningen (10) er innrettet til å motta tredje forhåndsbestemte kontrol1-signaler, og i tilfelle p1atestasjonen (17) er åpnet, å overføre de temporært lagrede kundeinnmatede datasignaler fra den statiske hukomme1sesinnretning (25) til platestas jonen (17) som respons på mottagelse av de tredje kont ro 11s i gnaler.

3. Datalagringssystem i henhold til krav 1 og 2, karakterisert ved at innretningen (10) for overføring av de permanent lagrede datasignaler er en direkte hukommelses-aksesstyreenhet.

4. Datalagringssystem i henhold til krav 1-3, karakterisert ved at den dynamiske hukomme1 ses innretning (18) består av en eller flere DRAM-kretser.

5. Datalagringssystem i henhold til krav 2, 3 eller 4, karakterisert ved at den statiske hukommelses innr etning (25) består av en eller flere CMOS-RAM-kretser .

6. Datalagringssystem i henhold til krav 5, karakterisert ved at den dessuten omfatter en sikkerhets-kondensatoranordning (33) forbundet med den statiske hukommelses innr etning (25) for å forhindre tap av de kundeinnmatede datasignaler i tilfelle av strømbrudd.

7. Datalagringssystem i henhold til et av kravene 1-6, karakterisert ved at innretningen (3) for å generere kont ro 11signaler er en mikroprosessor i kombinasjon med en ROM-krets (1; IA), idet mikroprosessoren (3), ROM-kretsen (1), p1ates tasjonen (17) og den dynamiske hukommelses innretning (18) hver er koblet til en databuss (2).

8. Datalagringssystem i henhold til krav 7, karakterisert ved at databussen (2) består av et første forhåndsbestemt antall linjer (D0-D15), og at ROM-kretsen (IA) har et forhåndsbestemt antall utganger (D0-D7) som er mindre enn det første forhåndsbestemte antall linjer, og som er forbundet med en låskrets (IB) og til forhåndsbestemte datalinjer (D0-D7) på databussen (2), idet utgangene fra låskretsen (IB) er forbundet med ytterligere datalinjer (D8-D15), hvorved ROM-kretsen kobles til databussen.

9. Datalagringssystem i henhold til et av kravene 1-8, karakterisert ved at en kraftforsyningskrets (32) er forbundet til innretningen (19) for å sikre og levere strøm til plates tasjonen (17) som respons på deteksjon av ett eller flere av andre forhåndsbestemte kont ro 11signaler til denne, og for' å stenge og fjerne strømmen fra platestasjonen (17) i fravær av deteksjon av de andre kont ro11signaler, idet kraftforsyningen (32) består av en 1ikestrømkraftkilde (+5V og +12V) og trans istorkretser (44, 45) for å overføre driftsstrøm mottatt fra 1ikestrømkiIden til p1atestasjonen ( 17) .

10. Datalagringssystem i henhold til et av kravene 1-9, karakterisert ved at p1atestasjonen (17) er innkapslet for å beskyttes mot støvansamling.