DE3604740C2 - - Google Patents

Description

Die Erfindung geht aus von einem Komparator vom Zerhackertyp nach den gleichlautenden Oberbegriffen der Patentansprüche 1 und 2.

Ein derartiger Komparator vom Zerhackertyp ist aus DINGWALL, Andrew G. F.: "Monolithic Expandable 6 Bit 20 MHZ CMOS/SOS A/D Converter in: IEEE Journal of Solid-State Circuits, Vol. SC-14, Dez. 1979, S. 926 bis 932 bekannt.

In Fig. 1 ist das Schaltdiagramm als Beispiel für den Aufbau eines derartigen Komparators vom Zerhackertyp gegeben. Zuerst soll der Aufbau eines derartigen konventionellen Komparators vom Zerhackertyp beschrieben werden. Wie in Fig. 1 gezeigt, ist ein Eingangsanschluß 1 mit einer ersten Elektrode eines Koppelkondensators 5 über eine Schalteinrichtung 3 verbunden, und ein Eingangsanschluß 2 ist mit der ersten Elektrode des Koppelkondensators 5 über eine Schalteinrichtung 4 verbunden. Eine zu vergleichende Spannung V _in wird an den Eingangsanschluß 1 und eine Referenzspannung V _ref an den Eingangsanschluß 2 angelegt. Die Schalteinrichtungen 3 und 4 sind beide als Parallelverbindung eines n-Kanal-MOS-Transistors und eines p-Kanal-MOS-Transistors gebildet. An die Gate-Anschlüsse 11 und 12 der Schalteinrichtung 3 werden die entsprechenden Taktsignale Φ und angelegt. An die Gate-Anschlüsse 13 und 14 der Schalteinrichtung 4 werden die entsprechenden Taktsignale und Φ angelegt. Die Taktsignale und Φ sind nicht überlappende Signale, deren Phasen im Verhältnis zueinander invertiert sind.

Die Schalteinrichtungen 3 und 4 werden aufgrund der Steuerung durch die Taktsignale Φ und ein- und ausgeschaltet. Die Schalteinrichtung 3 und die Schalteinrichtung 4 werden wechselseitig ein- und ausgeschaltet. Die andere Elektrode des Koppelkondensators 5 ist über einen Verbindungspunkt N an den Eingang eines CMOS-(komplementären MOS)-Invertierers 6 und an einen ersten Anschluß einer Schalteinrichtung 7 angeschlossen. Der CMOS-Invertierer 6 weist einen p-Kanal-MOS-Feldeffekt-Transistor 61 und einen n-Kanal-MOS-Feldeffekt-Transistor 62 auf, die miteinander komplementär verbunden sind. Die Gate-Elektroden der MOS-Transistoren 61 und 62 sind miteinander als Eingang des Invertierers 6 verbunden. Eine Elektrode des p-Kanal-MOS-Feldeffekt-Transistors 61 ist mit einem Spannungsquellenanschluß 9 mit der Spannung V _DD verbunden, und seine andere Elektrode ist mit der ersten Elektrode des n-Kanal-MOS-Feldeffekt-Transistors 62 zum Ausgeben eines Signales verbunden. Die andere Elektrode des n-Kanal-MOS-Feldeffekt-Transistors 62 ist auf Masse gelegt. Das Transmissions-Gate 7 weist einen n-Kanal-MOS-Transistor und einen p-Kanal-MOS-Transistor auf, die parallel zueinander geschaltet sind. An die Gate-Anschlüsse 15 und 16 der Schalteinrichtung 7 werden die entsprechenden Taktsignale und Φ angelegt. Aufgrund dieser Taktsignale wird die Schalteinrichtung 7 zum Ein- und Ausschalten gesteuert. Die Schalteinrichtung 7 und die Schalteinrichtung 3 werden wechselseitig ein- und ausgeschaltet. Der Ausgang des CMOS-Inverters 6 und des anderen Anschlusses der Schalteinrichtung 7 sind beide mit einem Eingang eines CMOS-Inverters 8 verbunden. Der CMOS-Inverter 8 weist einen p-Kanal-MOS-Feldeffekt-Transistor 81 und einen n-Kanal-MOS-Feldeffekt-Transistor 82 auf, die wechselseitig miteinander verbunden sind. Die Gate-Elektroden der MOS-Transistoren 81 und 82 sind miteinander als Eingang des Inverters 8 verbunden. Eine erste Elektrode des p-Kanal-MOS-Feldeffekt-Transistors 81 ist mit einer Spannungsquelle 9 von einer Spannung V _DD verbunden, und seine andere Elektrode ist mit einer ersten Elektrode des n-Kanal-MOS-Feldeffekt-Transistors 82 als Ausgang des Inverters 8 verbunden. Die andere Elektrode des n-Kanal-MOS-Feldeffekt-Transistors 82 ist auf Masse gelegt. Der CMOS-Inverter 8 ist mit einem Ausgangsanschluß 10 verbunden, damit ein Ausgangssignal V _out zur Verfügung gestellt wird. Hierbei repräsentiert V _out die Spannung an dem Ausgangsanschluß 10 des CMOS-Inverters 8.

Fig. 2 zeigt ein Eingangs-Ausgangs-Diagramm des in Fig. 1 gezeigten CMOS-Inverters 6; auf der waagerechten Achse ist seine Eingangsspannung aufgetragen und auf der senkrechten Achse die Ausgangsspannung. Die durchgezogene Linie α gibt die Abhängigkeit wieder. Wenn die Eingangsspannung 0 ist, wird der p-Kanal-MOS-Feldeffekt-Transistor 61, der auf der Spannungsversorgungsseite des CMOS-Inverters 6 angeordnet ist, in den ein EIN-Zustand gebracht, und der n-Kanal-MOS-Feldeffekt-Transistor 62, der auf der Massenseite angeordnet ist, wird in den AUS-Zustand gebracht. Als Resultat wird die Ausgangsspannung des CMOS-Inverters 6 ungefähr gleich der Spannung V _DD . Wenn jedoch die Eingangsspannung V _DD beträgt, wird der p-Kanal-MOS-Feldeffekt-Transistor 61 in den AUS-Zustand gebracht, und der n-Kanal-MOS-Feldeffekt-Transistor 62 wird in den EIN-Zustand gebracht, und als Resultat wird die Ausgangsspannung des CMOS-Inverters 6 praktisch gleich 0. Wenn die Schalteinrichtung 7 in dem EIN-Zustand ist, ist der Ausgang des CMOS-Inverters 6 mit dessen Eingang durch das Transmissions-Gate 7 verbunden. Folglich wird an dem Punkt, an dem die Eingangsspannung und die Ausgangsspannung des CMOS-Inverters 6 einander gleich sind, ein ausgeglichener Zustand erreicht, und die Eingangsspannung und die Ausgangsspannung sind beide V _bal . Dieser Punkt wird in Fig. 2 mit b′ bezeichnet und ist der Schnittpunkt zwischen der Abhängigkeitskurve und einer Linie, die einen Winkel von 45° mit der horizontalen Achse hat und durch den Nullpunkt geht.

Im folgenden soll die Funktionsweise des oben beschriebenen Komparators vom Zerhackertyp beschrieben werden.

Während eines Zeitabschnittes des Taktsignales Φ auf dem Pegel "H" ist die Schalteinrichtung 7 in dem EIN-Zustand, und die Spannung an dem Punkt N ist, wie in Fig. 2 gezeigt, V _bal . Während dieses Zeitabschnittes ist auch die Schalteinrichtung 4 in dem EIN-Zustand, und daher wird der Koppelkondensator 5 durch eine Spannung (V _ref -V _bal ) aufgeladen. Dann wird während eiens Zeitabschnittes, in dem das Taktsignal Φ auf dem Pegel "L" ist, nur die Schalteinrichtung 3 in dem EIN-Zustand gehalten, und die zu vergleichende Spannung V _in ist an die in der Fig. 1 auf der linken Seite gezeigte Elektrode des Koppelkondensators angelegt. Daher ist die Spannung an dem Punkt N gleich V _in -(V _ref -V _bal ). Falls V _in = V _ref ist, wird die Spannung an dem Punkt N auf V _bal gehalten, und der Arbeitspunkt des CMOS-Inverters 6 bleibt bei dem in Fig. 2 gezeigten Punkt b′. Auf der anderen Seite wird, in dem Fall, daß V _in ≠ V _ref ist, die Spannung an dem Punkt N von V _bal um einen Betrag Δ V, der durch die folgende Gleichung beschrieben wird, verschoben:

C _c ist die Kapazität des Kopplungskondensators 5,
C _g ist die Eingangskapazität des CMOS-Inverters 6,
C _f ist die Streukapazität, die mit Punkt N verbunden ist.

In der Fig. 2 ist klar zu sehen, daß in der Nähe des Punktes b′ eine kleine Änderung in der Eingangsspannung eine relativ große Verschiebung in der Ausgangsspannung erzeugt. Diese Verschiebung in der Ausgangsspannung des Inverters 6 wird weiterhin durch den CMOS-Inverter 8 der Ausgangsstufe groß gemacht, und deshalb wird die Ausgangsspannung wie folgt:

Der in Fig. 1 gezeigte Schaltkreis arbeitet also als Komparator.

In einem wie oben beschriebenen konventionellen Komparator vom Zerhackertyp wiederholt die Schalteinrichtung 3 den EIN-Zustand und den AUS-Zustand abwechselnd entsprechend den Taktsignalen Φ und , und jedesmal, wenn die Schalteinrichtung 3 von dem AUS-Zustand in den EIN-Zustand gebracht wird oder von dem EIN-Zustand in den AUS-Zustand, verändert sich die von dem Eingangsanschluß 1 aus gesehene Eingangs-Impedanz. Insbesondere heißt das, wenn die Schalteinrichtung 3 in dem AUS-Zustand ist, wird die Eingangs-Impedanz des Komparators durch die Kapazität in dem Bereich von dem Eingangsanschluß bis zu der Schalteinrichtung 3 bestimmt, und wenn die Schalteinrichtung in dem EIN-Zustand ist, wird die Eingangs-Impedanz des Komparators von der Kapazität des Bereiches von dem Eingangsanschluß 1 über den Koppelkondensator 5 zu dem Inverter 6 bestimmt. Daher weist ein konventioneller Komparator das Problenm auf, daß die von dem Eingangsanschluß 1 aus gesehene Eingangs-Impedanz zwei verschiedene Werte haben dann, je nach Änderung des Taktsignales, und die Eingangsspannung des Komparators verändert sich dementsprechend.

Aus der US-PS 31 20 663 ist ein Spannungskomparator mit einem Impdedanzwandler bekannt, der zwischen einer Schalteinrichtung und einem Differentialverstärker vorgesehen ist. Der Impedanzwandler weist einen Eingang mit hoher Impedanz und einen Ausgang mit niedriger Impedanz auf. Der Impedanzwandler transformiert die hohe Impedanz, die zum Schalten sehr niedriger Spannungen durch den Schaltkreis nötig ist, auf eine niedrige Impedanz, die dem Differentialverstärker angepaßt ist. Der Schaltkreis schließt die Verbindung zwischen einem Anschluß für eine unbekannte Spannung einem Anschluß für eine Vergleichsspannung in einem Zustand kurz. Dann interferieren die unbekannte Spannung und die Vergleichsspannung miteinander, was zu einem Rauschen und zu einer unsicheren Bestimmung der unbekannten Spannung führt.

Aus der US-PS 42 37 390 ist ein Komparator vom Zerhackertyp bekannt, der zwischen einer ersten Schalteinrichtung für eine unbekannte Spannung und einem Koppelkompensator eine Impedanzwandlereinrichtung aufweist. Dadurch wird die Last, die durch mit dem Kondensator verbundene Streukapazität hervorgerufen wird, verringert. Bei dieser Schaltungsanordnung ist die erste Schalteinrichtung direkt mit dem Eingangsanschluß für die zu vergleichende Spannung verbunden. Das heißt, die zu vergleichende Spannung kann durch die verschiedenen Zustände der ersten Schaltungseinrichtung beeinflußt werden, dadurch wird der Spannungsvergleich unzuverlässig.

Es ist daher Aufgabe der Erfindung, einen Komparator vom Zerhackertyp der eingangs beschriebenen Art zu schaffen, der stabil und ohne Fehler betrieben werden kann.

Diese Aufgabe wird durch einen Komparator vom Zerhackertyp der eingangs beschriebenen Art gelöst, der durch die kennzeichnenden Merkmale in den Patentansprüchen 1 oder 2 gekennzeichnet ist. Im Anspruch 3 ist eine vorteilhafte Ausgestaltung angegeben.

Vorzugsweise weist dieser Pufferschaltkreis entweder nur MOS-FETs (Feldeffekt-Transistoren), oder eine Kombination von bipolaren Transistoren mit einem MOS-FET oder einen Operationsverstärker mit einer hohen Eingangs-Impedanz und einer niedrigen Ausgangs-Impedanz auf.

Wenn der zwischen den Eingangsanschluß und die erste Schalteinrichtung eingefügte Pufferschaltkreis benutzt wird, übt eine Änderung in der Eingangs-Impedanz der ersten Schalteinrichtung, die in einem konventionellen Komparator vom Zerhackertyp einen negativen Einfluß ausüben würde, keinen Einfluß auf den Eingangsanschluß aus, und daher kann die Eingangsspannung des Komparators gegen Änderungen in der Eingangs-Impedanz der ersten Schalteinrichtung geschützt werden.

Im weiteren folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigt

Fig. 1 ein Schaltdiagramm, das eine Schaltkreisanordnung eines konventionellen Komparators vom Zerhackertyp zeigt;

Fig. 2 ein Eingangs-Ausgangs-Spannungsdiagramm des in Fig. 1 gezeigten CMOS-Inverters;

Fig. 3 ein Schaltdiagramm, das eine Schaltkreisanordnung eines erfindungsgemäßen Komparators vom Zerhackertyp zeigt;

Fig. 4 die Darstellung des Aufbaus eines in Fig. 3 gezeigten Pufferschaltkreises;

Fig. 5 die Darstellung des Aufbaues eines in Fig. 3 gezeigten Pufferschaltkreises nach einer anderen Ausführungsform;

Fig. 6 die Darstellung des Aufbaues eines in Fig. 3 gezeigten Pufferschaltkreises nach einer weiteren Ausführungsform.

Bei der folgenden Beschreibung einer Ausführungsform der Erfindung werden die gleichen Teile wie bei der Beschreibung des Standes der Technik ausgelassen.

Unter Bezugnahme auf Fig. 3 wird gezeigt, daß eine kennzeichnende Eigenschaft der Erfindung das Vorsehen eines Pufferschaltkreises 15′ zur Impedanz-Wandlung zwischen einem Eingangsanschluß 1 und einem Schalteinrichtung 3 ist. Mit Ausnahme dieses Merkmales ist der Aufbau dieser Ausführungsform der gleiche wie der in der Fig. 1 gezeigte.

Fig. 4 zeigt ein Beispiel für den Aufbau eines Pufferschaltkreises 15′. Dieser Pufferschaltkreis ist ein Schaltkreis konstanten Stromes mit einem n-Kanal-MOS-Feldeffekt-Transistor (MOS-FET) 17 und einem n-Kanal-MOS-FET 18. Die Drain-Elektrode des n-Kanal-MOS-FETs 17 ist mit einem Spannungsquellenanschluß 19 mit einer Spannung V _DD verbunden, und seine Source-Elektrode ist mit der Drain-Elektrode des n-Kanal-MOS-FETs 18 verbunden. Die Source-Elektrode des n-Kanal-MOS-FETs 18 ist auf Masse gelegt, und an seine Gate-Elektrode wird eine konstante, vorbestimmte Vorspannung V _BB angelegt, so daß der Transistor 18 im Sättigungsbereich arbeitet. Die Gate-Elektrode des n-Kanal-MOS-FETs 17 dient als Eingangsanschluß des Pufferschaltkreises 15′, und eine Verbindungsstelle zwischen dem n-Kanal-MOS-FET 17 und dem n-Kanal-MOS-FET 18 dient als ein Ausgangsanschluß des Pufferschaltkreises 15′. Ein Verhältnis W/L der Kanalbreite W und der Kanallänge L des n-Kanal-MOS-FETs 17 ist zu einem großen Wert festgelegt, so daß die gemeinsame Leitfähigkeit g _m des Schaltkreises 15′ groß wird.

Im folgenden soll die Tätigkeit eiens Komparators vom Zerhackertyp unter Benutzung eines in Fig. 4 gezeigten Schaltkreises konstanten Stromes, der als in Fig. 3 gezeigter Pufferschaltkreis 15′ dient, beschrieben werden. Die Eingangs-Impedanz Z _in und die Ausgangs-Impedanz Z _o des in Fig. 4 gezeigten Pufferschaltkreises 15′ sind beide durch die entsprechenden Parameter des MOS-Transistors 17 bestimmt und werden durch die unten angegebene Gleichung dargestellt:

C _gd : Kapazität zwischen Gate und Drain
C _gb : Kapazität zwischen Gate und Substrat
C _gs : Kapazität zwischen Gate und Source
C _bd : Kapazität zwischen Drain und Substrat
g _m : gemeinsame Leitfähigkeit
ω: Kreisfrequenz des Eingangssignales
A _v (ω): Spannungsverstärkungsfaktor

Wie an den oben angeführten Gleichungen gesehen werden kann, ist die Eingangs-Impedanz Z _in groß, auf der anderen Seite wird ei Ausgangs-Impedanz Z _o klein, weil das Verhältnis W/L der Kanalbreite W zu der Kanallänge L zu einem großen Wert festgelegt ist, damit die gemeinsame Leitfähigkeit g _m groß wird. Daher ist der Pufferschaltkreis 15′ geeignet, eine hohe Eingangs-Impedanz und eine niedrige Ausgangs-Impedanz zu haben, und folglich kann er die zu vergleichende Spannung V _in mit einer hohen Eingangs-Impdedanz empfangen, unabhängig von dem EIN- oder AUS-Zustand der Schalteinrichtung 3; dies macht es möglich, die Abweichungen eines an den Kopplungs-Kondensator 5 angelegten Eingangsspannungspegels zu unterdrücken.

Fig. 5 zeigt einen Aufbau eines Pufferschaltkreises zur Impedanz-Wandlung nach einer anderen Ausführung der Erfindung. Der in Fig. 5 gezeigte Pufferschaltkreis weist einen npn bipolaren Transistor 17′ und einen n-Kanal-MOS-Transistor 18′ auf. Der npn bipolare Transistor 17′ hat seinen Kollektor mit dem Spannungsversorgungs-Potential V _DD verbunden, und seine Basis erhält die zu vergleichende Spannung V _in über einen Eingangsanschluß, sein Emitter ist mit dem Drain des MOS-Transistors 18′ verbunden. Das Gate des n-Kanal-MOS-Transistors 18′ empfängt eine vorbestimmte konstante Vorspannung V _BB , und seine Source ist mit der Masse verbunden. Ein Verbindungspunkt zwischen dem npn-Transistor 17′ und dem n-Kanal-MOS-Transistor 18′ dient als Ausgangsanschluß. Die entsprechenden Parameter des npn-Transistors 17′ sind so eingestellt, daß die Bedingung einer hohen Eingangs-Impedanz und einer niedrigen Ausgangs-Impedanz befriedigt werden. Mit dem oben beschriebenen Schaltkreis-Aufbau ist es auch möglich gemacht, die Abweichung in der zu vergleichenden Spannung, die an den Kopplungskondensator 5 angelegt ist, zu unterdrücken, die wegen des Einflusses einer Eingangs-Impedanz an der Schalteinrichtung 3 auftreten würde.

Fig. 6 zeigt einen Aufbau eines Pufferschaltkreises nach einer weiteren Ausführungsform der Erfindung. Wie in Fig. 6 zu sehen, ist ein Operationsverstärker 19′ vorgesehen, so daß die zu vergleichende Spannung V _in an dem "+"-Eingangsanschluß empfangen wird und das Ausgangssignal zu dem "-"-Eingangsanschluß zurückgekoppelt wird. Der Operationsvertärker ist im allgemeinen geeignet, eine hohe Eingangs-Impedanz und eine niedrige Ausgangs-Impedanz zu erzielen, und mit dieser Ausführungsform wird der gleiche Effekt erzielt, wie mit den beiden vorigen Ausführungsformen.

Obwohl ein Komparator vom Zerhackertyp mit einer CMOS-Struktur in den obigen Ausführungsformen beschrieben worden ist, kann der gleiche Effekt auch durch einen Komparator vom Zerhackertyp erzielt werden, wenn eine NMOS-Struktur benutzt wird.

Es wird also erfindungsgemäß ein Pufferschaltkreis zur Impedanz-Wandlung vorgesehen, der zwischen einem Eingangsanschluß, der die zu vergleichende Spannung empfängt, und einer ersten Schalteinrichtung, die diese einem Kopplungskondensator zuführt, angebracht wird. Damit können Änderungen einer Eingangs-Impedanz eines Komparators vom Zerhackertyp verhindert werden, und folglich können die Abweichungen der Eingangsspannung unterdrückt werden. Somit erhält man einen Komparator vom Zerhackertyp, der stabil ohne Fehler arbeitet.

Claims (5)

1. Komparator vom Zerhackertyp zum Vergleichen einer Eingangsspannung mit einer Referenzspannung mit

• - einer mit einem die zu vergleichende Spannung empfangenden ersten Eingangsanschluß (1) verbundenen und durch ein erstes Taktsignal (Φ) gesteuerten ersten Schalteinrichtung (3)
• - einer mit einem die Referenzspannung empfangenden zweiten Eingangsanschluß (2) verbundenen und durch ein zu dem ersten Taktsignal (Φ) komplementäres zweites Taktsignal () gesteuerten zweiten Schalteinrichtung (4),
• - einem Kondensator (5), dessen eine Elektrode mit dem Ausgang der ersten (3) und zweiten (4) Schalteinrichtung verbunden ist,
• - einem Inverter (6), dessen Eingang mit der anderen Elektrode des Kondensators (5) verbunden ist, und
• - einer zwischen Eingang und Ausgang des Inverters (6) geschalteten und durch ein zu dem ersten Taktsignal (Φ) komplementäres drittes Taktsignal () gesteuerten dritten Schalteinrichtung (7),

dadurch gekennzeichnet, daß eine zwischen dem ersten Eingangsanschluß (1) und der ersten Schalteinrichtung (3) angeordnete Impedanz-Wandlereinrichtung (15′) vorgesehen ist, die den ersten Eingangsanschluß (1) von dem zweiten Eingangsanschluß (2) trennt.
daß die Impedanzwandlereinrichtung (15′) eine erste (17, 17′) und zweite (18, 18′) Halbleitereinrichtung mit jeweils einem ersten Leitungsanschluß, einem zweiten Leitungsanschluß und einem Steueranschluß aufweist,
daß der erste Leitungsanschluß der ersten Halbleitereinrichtung (17, 17′) mit einer zweiten Spannungsquelle, der Steueranschluß der ersten Halbleitereinrichtung (17, 17′) mit dem ersten Eingangsanschluß (1) und der zweite Leitungsanschluß der ersten Halbleitereinrichtung (17, 17′) sowohl mit dem Eingangsanschluß der ersten Schalteinrichtung (3) als auch mit einem ersten Leitungsanschluß der zweiten Halbleitereinrichtung (18, 18′) verbunden ist, und
daß der Steueranschluß der zweiten Halbleitereinrichtung (18, 18′) mit einer zweiten Spannungsquelle mit einer vorbestimmten Spannung (V _BB ) und der zweite Leitungsanschluß der zweiten Halbleitereinrichtung (18, 18′) mit Masse verbunden ist.

2. Komparator vom Zerhackertyp zum Vergleichen einer Eingangsspannung mit einer Referenzspannung mit

• - einer mit einem die zu vergleichende Spannung empfangenden ersten Eingangsanschluß (1) verbundenen und durch ein erstes Taktsignal (Φ) gesteuerten ersten Schalteinrichtung (3);
• - einer mit einem die Referenzspannung empfangenden zweiten Eingangsanschluß (2) verbundenen und durch ein zu dem ersten Taktsignal (Φ) komplementäres zweites Taktsignal () gesteuerten zweiten Schalteinrichtung (4);
• - einem Kondensator (5), dessen eine Elektrode mit dem Ausgang der ersten (3) und zweiten (4) Schalteinrichtung verbunden ist,
• - einem Inverter (6), dessen Eingang mit der anderen Elektrode des Kondensators (5) verbunden ist; und
• - einer zwischen Eingang und Ausgang des Inverters (6) geschalteten und durch ein zu dem ersten Taktsignal (Φ) komplementäres drittes Taktsignal () gesteuerten dritten Schalteinrichtung (7),

dadurch gekennzeichnet, daß eine zwischen dem ersten Eingangsanschluß (1) und der ersten Schalteinrichtung (3) angeordnete Impedanz-Wandlereinrichtung (15′) vorgesehen ist, die den ersten Eingangsanschluß (1) von dem zweiten Eingangsanschluß (2) trennt, und
daß die Impedanz-Wandlereinrichtung (15′) aus einem Operationsverstärker (19′) besteht, dessen nicht invertierender Eingang den ersten Eingangsanschluß (1) bildet, und dessen Ausgang mit dem invertierenden Eingang und mit dem Eingangsanschluß der ersten Schalteinrichtung (3) verbunden ist.

3. Komparator vom Zerhackertyp nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Impedanz-Wandlereinrichtung (15′) ein Pufferkreis mit einer hohen Eingangs-Impedanz und einer niedrigen Ausgangs-Impedanz ist.