-
-
Komparator vom Zerhackertyp
-
BESCHREIBUNG Die Erfindung betrifft einen Komparator vom Zerhackertyp
und insbesondere einen Komparator vom Zerhackertyp, in dem die Abweichung in einer
zu vergleichenden Eingangsspannung unterdrUckt werden kann.
-
In Fig. 1 ist das Schaltdiagramm als Beispiel für den Aufbau eines
konventionellen Komparators vom Zerhackertyp gegeben.
-
Zuerst soll der Aufbau des konventionellen Komparators vom Zerhackertyp
beschrieben werden. Wie in Fig. 1 gezeigt, ist ein Eingangsanschluß 1 mit einer
ersten Elektrode eines Koppelkondensators 5 über ein Transmissions-Gate 3 verbunden,
und ein Eingangsanschluß 2 ist mit der ersten Elektrode des Koppelkondensators 5
über ein Transmissions-Gate 4 verbunden.
-
Eine zu vergleichende Spannung V. wird an den Eingangsanin schluß
1 und eine Referenzspannung Vref an den Eingangsanschluß 2 angelegt. Die Transmissions-Gates
3 und 4 sind beide als Parallelverbindung eines n-Kanal-MOS-Transistors und eines
p-Kanal-MOS-Transistors gebildet. An die Gate-Anschlüsse 11 und 12 des Transmissions-Gates
3 werden die entsprechenden Taktsignals 0 und T angelegt. An die Gate-Anschlüsse
13 und 14 des Transmissions-Gates 4 werden die entsprechenden Taktsignale T und
0 angelegt. Die Taktsignale i und und (d sind nicht-Uberlappende Signale, deren
Phasen im Verhältnis zueinander invertiert sind.
-
Die Transmissions-Gates 3 und 4 werden aufgrund der Steuerung durch
die Taktsignale 0 und irein- und ausgeschaltet. Das Transmissions-Gate 3 und das
Transmissions-Gate 4 werden
wechselseitig ein- und ausgeschaltet.
Die andere Elektrode des Koppelkondensators 5 ist über einen Verbindungspunkt N
an den Eingang eines CMOS-(komplementären MOS)-Invertierers6 und an einen ersten
Anschluß eines Transmissions-Gates 7 angeschlossen. Der CMOS-Invertierer 6 weist
einen p-Kanal-MOS-Feldeffekt-Transistor 61 und einen n-Kanal-MOS-Feldeffekt-Transistor
62 auf, die miteinander komplementär verbunden sind. Die Gate-Elektroden der MOS-Transistoren
61 und 62 sind miteinander als Eingang des Invertierers 6 verbunden. Eine Elektrode
des p-Kanal-MOS-Feldeffekt-Transistors 61 ist mit einem Spannungsquellenanschluß
9 mit der Spannung VDD verbunden, und seine andere Elektrode ist mit der ersten
Elektrode des n-Kanal-MOS-Feldeffekt-Transistors 62 zum Ausgeben eines Signales
verbunden. Die andere Elektrode des n-Kanal-MOS-Feldeffekt-Transistors 62 ist auf
Masse gelegt. Das Transmissions-Gate 7 weist einen n-Kanal-MOS-Transistor und einen
p-Kanal-MOS-Transistor auf, die parallel zueinander geschaltet sind. An die Gate-Anschlüsse
15 und 16 des Transmissions-Gates 7 werden die entsprechenden Taktsignale T und
0 angelegt. Aufgrund dieser Taktsignale wird das Transmission-Gate 7 zum Ein- und
Ausschalten gesteuert. Das Transmissions-Gate 7 und das Transmissions-Gate 3 werden
wechselseitig ein- und ausgeschaltet. Der Ausgang des CMOS-Inverters 6 und des anderen
Anschlusses des Transmissions-Gates 7 sind beide mit einem Eingang eines CMOS-Inverters
8 verbunden. Der CMOS-Inverter 8 weist einen p-Kanal-MOS-Feldeffekt-Transistor 81
und einen n-Kanal-MOS-Feldeffekt-Transistor 82 auf, die wechselseitig miteinander
verbunden sind. Die Gate-Elektroden der MOS-Transistoren 81 und 82 sind miteinander
als Eingang des Inverters 8 verbunden. Eine erste Elektrode des p-Kanal-MOS-Feldeffekt-Transistors
81 ist mit einer Spannungsquelle 9 von einer Spannung VDD verbunden, und seine andere
Elektrode ist mit einer ersten Elektrode des n-Kanal-MOS-Feldeffekt-Transistors
82 als Ausgang des Inverters 8 verbunden. Die andere Elektrode des n-Kanal-MOS-Feldeffekt-Transistors
82 ist auf
Masse gelegt. Der CMOS-Inverter 8 ist mit einem Ausgangsanschluß
10 verbunden, damit ein Ausgangssignal Vout zur Verfügung gestellt wird. Hierbei
repräsentiert Vout die Spannung an dem Ausgangsanschluß 10 des CMOS-Inverters 8.
-
Fig. 2 zeigt ein Eingangs-Ausgangs-Diagramm des in Fig. 1 gezeigten
CMOS-Inverters 6; auf der waagerechten Achse ist seine Eingangsspannung aufgetragen
und auf der senkrechten Achse die Ausgangsspannung. Die durchgezogene Linie r gibt
die Abhängigkeit wieder. Wenn die Eingangsspannung 0 ist, wird der p-Kanal-MOS-Feldeffekt-Transistor
61, der auf der Spannungsversorgungsseite des CMOS-Inverters 6--angeordnet ist,
in den EIN-Zustand gebracht, und der n-Kanal-MOS-Feldeffekt-Transistor 62, der auf
der Massenseite angeordnet ist, wird in den AUS-Zustand gebracht. Als Resultat wird
die Ausgangsspannung des CMOS-Inverters 6 ungefähr gleich der Spannung VDD. Wenn
jedoch die Eingangsspannung VDD beträgt, wird der p-Kanal-MOS-Feldeffekt-Transistor
61 in den AUS-Zustand gebracht, und der n-Kanal-MOS-Feldeffekt-Transistor 62 wird
in den EIN-Zustand gebracht, und als Resultat wird die Ausgangsspannung des CMOS-Inverters
6 praktisch gleich 0. Wenn das Transmissions-Gate 7 in dem EIN-Zustand ist, ist
der Ausgang des CMOS-Inverters 6 mit dessen Eingang durch das Transmissions-Gate
7 verbunden. Folglich wird an dem Punkt, an dem die Eingangsspannung und die Ausgangsspannung
des CMOS-Inverters 6 einander gleich sind, ein ausgeglichener Zustand erreicht,
und die Eingangsspannung und die Ausgangsspannung sind beide Vbal Dieser Punkt wird
in Fig. 2 mit b' bezeichnet und ist der Schnittpunkt zwischen der Abhängigkeitskurve
und einer Linie, die einen Winkel von 450 mit der horizontalen Achse hat und durch
den Nullpunkt geht.
-
Im folgenden soll die Funktionsweise des oben beschriebenen Komparators
vom Zerhackertyp beschrieben werden.
-
Während eines Zeitabschnittes des Taktsignales 0 auf dem Pegel H"
ist das Transmissions-Gate 7 in dem EIN-Zustand, und die Spannung an dem Punkt N
ist, wie in Fig. 2 gezeigt, Vbal. Während dieses Zeitabschnittes ist auch das Transmissions-Gate
4 in dem EIN-Zustand, und daher wird der Koppelkondensator 5 durch eine Spannung
(Vref - Vbal) aufgeladen.
-
Dann wird während eines Zeitabschnittes, in dem das Taktsignal 0 auf
dem Pegel "L" ist, nur das Transmissions-Gate 3 in dem EIN-Zustand gehalten, und
die zu vergleichende Spannung V. ist an die in der Figur 1 auf der linken Seite
gezeigte in Elektrode des Koppelkondensators angelegt. Daher ist die Spannung an
dem Punkt N gleich V. -(V - V ). Falls V. = in ref bal in Vref ist, wird die Spannung
an dem Punkt N auf Vbal gehalten, und der Arbeitspunkt des CMOS-Inverters 6 bleibt
bei dem in Fig. 2 gezeigten Punkt b'. Auf der anderen Seite wird, in dem Fall, daß
V. ; Vref ist, die Spannung an dem Punkt N von in ref Vbal um einen Betrag dV, der
durch die folgende Gleichung beschrieben wird, verschoben:
Cc ist die Kapazität des Kopplungskondensators 5, Cg ist die Eingangskapazität des
CMOS-Inverters 6, Cf ist die Streukapazität, die mit Punkt N verbunden ist.
-
In der Figur 2 ist klar zu sehen, daß in der Nähe des Punktes b' eine
kleine Änderung in der Eingangsspannung eine relativ große Verschiebung in der Ausgangsspannung
erzeugt. Diese Verschiebung in der Ausgangsspannung des Inverters 6 wird weiterhin
durch den CMOS-Inverter 8 der Ausgangsstufe groß gemacht, und deshalb wird die Ausgangsspannung
wie folgt:
Der in Fig. 1 gezeigte Schaltkreis arbeitet also als Komparator.
-
In einem wie oben beschriebenen konventionellen Komparator vom Zerhackertyp
wiederholt das Transmissions-Gate 3 den EIN-Zustand und den AUS-Zustand abwechselnd
entsprechend den Taktsignalen i und 0, und jedesmal, wenn das Transmissions-Gate
3 von dem AUS-Zustand in den EIN-Zustand gebracht wird oder von dem EIN-Zustand
in den AUS-Zustand, verändert sich die von dem Eingangsanschluß 1 aus gesehene Eingangs-Impedanz.
-
Insbesondere heißt das, wenn das Transmissions-Gate 3 in dem AUS-Zustand
ist, wird die Eingangs-Impedanz des Komparators durch die Kapazität in dem Bereich
von dem Eingangs anschluß bis zu dem Transmissions-Gate 3 bestimmt, und wenn das
Transmissions-Gate in dem EIN-Zustand ist, wird die Eingangs-Impedanz des Komparators
von der Kapazität des Bereiches von dem Eingangsanschluß 1 über den Koppelkondensator
5 zu dem Inverter 6 bestimmt. Daher weist ein konventioneller Komparator das Problem
auf, daß die von dem Eingangsanschluß 1 aus gesehene Eingangs-Impedanz zwei verschiedene
Werte haben kann, je nach Änderung des Taktsignales, und die Eingangsspannung des
Komparators verändert sich dementsprechend.
-
Daher ist es Aufgabe der Erfindung, einen Komparator vom Zerhackertyp
vorzusehen, in dem die oben beschriebenen Probleme gelöst sind und daher keine Verschiebung
der Eingangsspannung an dem Komparator verursacht werden kann.
-
Der erfindungsgemäße Komparator vom Zerhackertyp weist zusätzlich
zu einem konventionellen Komparator vom Zerhackertyp mit einer ersten Schalteinrichtung,
die an einen eine zu vergleichende Spannung erhaltenden Eingangsanschluß angeschlossen
ist, weiterhin einen Pufferkreis zur Impedanzwandlung auf, der zwischen dem oben
genannten Eingangsanschluß und der oben genannten ersten Schalteinrichtung eingefügt
wird.
-
Vorzugsweise weist dieser Pufferschaltkreis entweder nur MOS-FETs
(Feldeffekt-Transistoren), oder eine Kombination von bipolaren Transistoren mit
einem MOS-FET oder einen Operationsverstärker mit einer hohen Eingangs-Impedanz
und einer niedrigen Ausgangs-Impedanz auf.
-
Wenn der zwischen den Eingangsanschluß und die erste Schalteinrichtung
eingefügte Pufferschaltkreis benutzt wird, übt eine Änderung in der Eingangs-Impedanz
der ersten Schalteinrichtung, die in einem konventionellen Komparator vom Zerhackertyp
einen negativen Einfluß ausüben würde, keinen Einfluß auf den Eingangsanschluß aus,
und daher kann die Eingangsspannung des Komparators gegen Änderungen in der Eingangs-Impedanz
der ersten Schalteinrichtung geschützt werden.
-
Diese und weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben
sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den
Figuren zeigen: Fig. 1 ein Schaltdiagramm, das eine Schaltkreisanordnung eines konventionellen
Komparators vom Zerhackertyp zeigt; Fig. 2 ein Eingangs-Ausgangs-Spannungsdiagramm
des in Fig. 1 gezeigten CMOS-Inverters; Fig. 3 ein Schaltdiagramm, das eine Schaltkreisanordnung
eines erfindungsgemäßen Komparators vom Zerhackertyp zeigt; Fig. 4 die Darstellung
des Aufbaus eines in;Fig. 3 gezeigten erfindungsgemäßen Pufferschaltkreises; Fig.
5 die Darstellung des Aufbaues eines in Fig. 3 gezeigten Pufferschaltkreises nach
einer anderen Ausführungsform;
Fig. 6 die Darstellung des Aufbaues
eines in Fig. 3 gezeigten Pufferschaltkreises nach einer weiteren Ausführungsform.
-
Bei der folgenden Beschreibung einer Ausführungsform der Erfindung
werden die gleichen Teile wie bei der Beschreibung des Standes der Technik ausgelassen.
-
Unter Bezugnahme auf Fig. 3 wird gezeigt, daß eine kennzeichnende
Eigenschaft der Erfindung das Vorsehen eines Pufferschaltkreises 15' zur Impedanz-Wandlung
zwischen einem Eingangsanschluß 1 und einem Transmission-Gate 3 ist. Mit Ausnahme
dieses Merkmales ist der Aufbau dieser Ausführungsform der gleiche wie der in der
Figur 1 gezeigte.
-
Fig. 4 zeigt ein Beispiel für den Aufbau eines Pufferschaltkreises
15'. Dieser Pufferschaltkreis ist ein Schaltkreis konstanten Stromes mit einem n-Kanal-MOS-Feldeffekt-Transistor
(MOS-FET) 17 und einem n-Kanal-MOS-FET 18. Die Drain-Elektrode des n-Kanal-MOS-FETs
17 ist mit einem Spannungsquellenanschluß 19 mit einer Spannung VDD verbunden, und
seine Source-Elektrode ist mit der Drain-Elektrode des n-Kanal-MOS-FETs 18 verbunden.
Die Source-Elektrode des n-Kanal-MOS-FETs 18 ist auf Masse gelegt, und an seine
Gate-Elektrode wird eine konstante, vorbestimmte Vorspannung VBB angelegt, so daß
der Transistor 18 im Sättigungsbereich arbeitet. Die Gate-Elektrode des n-Kanal-MOS-FETs
17 dient als Eingangsanschluß des Pufferschaltkreises 15', und eine Verbindungsstelle
zwischen dem n-Kanal-MOS-FET 17 und dem n-Kanal-MOS-FET 18 dient als ein Ausgangsanschluß
des Pufferschaltkreises 15'. Ein Verhältnis W/L der Kanalbreite W und der Kanallänge
L des n-Kanal-MOS-FETs 17 ist zu einem großen Wert festgelegt, so daß die gemeinsame
Leitfähigkeit gm des Schaltkreises 15' groß wird.
-
Im folgenden soll die Tätigkeit eines Komparators vom Zerhackertyp
unter Benutzung eines in Fig. 4 gezeigten Schaltkreises konstanten Stromes, der
als in Fig. 3 gezeigter Pufferschaltkreis 15' dient, beschrieben werden. Die Eingangs-Impedanz
Z. und die Ausgangs-Impedanz ZO des in Fig. 4 gein zeigten Pufferschaltkreises 15'
sind beide durch die entsprechenden Parameter des MOS-Transistors 17 bestimmt und
werden durch die unten angegebene Gleichung dargestellt:
Cgd: Kapazität zwischen Gate und Drain gd Cg Kapazität zwischen Gate und Substrat
C : Kapazität zwischen Gate und Source gs Cbd: Kapazität zwischen Drain und Substrat
gm: gemeinsame Leitfähigkeit : Kreisfrequenz des Eingangssignales Av(D): Spannungsverstärkungsfaktor
Wie an den oben angeführten Gleichungen gesehen werden kann, ist die Eingangs-Impedanz
Zin groß, auf der anderen Seite in wird die Ausgangs-Impedanz Z klein, weil das
Verhältnis W/L 0 der Kanalbreite W zu der Kanallänge L zu einem großen Wert festgelegt
ist, damit die gemeinsame Leitfähigkeit g groß wird. Daher ist der Pufferschaltkreis
15' geeignet, eine hohe Eingangs-Impedanz und eine niedrige Ausgangs-Impedanz zu
haben, und folglich kann er die zu vergleichende Spannung V. mit einer hohen Eingangs-Impedanz
empfangen, unabhängig in von dem EIN- oder AUS-Zustand des Transmissions-Gates 3,
dies macht es möglich, die Abweichungen eines an den Kopplungs-Kondensator 5 angelegten
Eingangsspannungspegels zu unterdrücken.
-
Fig. 5 zeigt einen Aufbau eines Pufferschaltkreises zur Impedanz-Wandlung
nach einer anderen Ausführung der Erfindung.
-
Der in Fig. 5 gezeigte Pufferschaltkreis weist einen npn bipolaren
Transistor 17' und einen n-Kanal-MOS-Transistor 18' auf. Der npn bipolare Transistor
17' hat seinen Kollektor mit dem Spannungsversorgungs-Potential VDD verbunden, und
seine Basis erhält die zu vergleichende Spannung V. über einen in Eingangsanschluß,
sein Emitter ist mit dem Drain des MOS-Transistors 18' verbunden. Das Gate des n-Kanal-MOS-Transistors
18' empfängt eine vorbestimmte konstante Vorspannung VBB, und seine Source ist mit
der Masse verbunden. Ein Verbindungspunkt zwischen dem npn-Transistor 17' und dem
n-Kanal-MOS-Transistor 18' dient als Ausgangsanschluß. Die entsprechenden Parameter
des npn-Transistors 17' sind so eingestellt, daß die Bedingung einer hohen Eingangs-Impedanz
und einer niedrigen Ausgangs-Impedanz befriedigt werden. Mit dem oben beschriebenen
Schaltkreis-Aufbau ist es auch möglich gemacht, die Abweichung in der zu vergleichenden
Spannung, die an den Kopplungskondensator 5 angelegt ist, zu unterdrücken, die wegen
des Einflusses einer Eingangs-Impedanz an dem Transmissions-Gate 3 auftreten würde.
-
Fig. 6 zeigt einen Aufbau eines Pufferschaltkreises nach einer weiteren
Ausführungsform der Erfindung. Wie in Fig. 6 zu sehen, ist ein Operationsverstärker
19' vorgesehen, so daß die zu vergleichende Spannung V. an dem "+"-Eingangsanschluß
in empfangen wird und das Ausgangssignal zu dem "-"-Eingangsanschluß zurückgekoppelt
wird. Der Operationsverstärker ist im allgemeinen geeignet, eine hohe Eingangs-Impedanz
und eine niedrige Ausgangs-Impedanz zu erzielen, und mit dieser Ausführungsform
wird der gleiche Effekt erzielt, wie mit den beiden vorigen Ausführungsformen.
-
Obwohl ein Komparator vom Zerhackertyp mit einer CMOS-Struktur in
den obigen Ausführungsformen beschrieben worden ist,
kann der gleiche
Effekt auch durch einen Komparator vom Zerhackertyp erzielt werden, wenn eine NMOS-Struktur
benutzt wird.
-
Es wird also erfindungsgemäß ein Pufferschaltkreis zur Impedanz-Wandlung
vorgesehen, der zwischen einem Eingangsanschluß, der die zu vergleichende Spannung
empfängt, und einer ersten Schalteinrichtung, die diese einem Kopplungskondensator
zuführt, angebracht wird. Damit können Änderungen einer Eingangs-Impedanz eines
Komparators vom Zerhackertyp verhindert werden, und folglich können die Abweichungen
der Eingangsspannung unterdrückt werden. Somit erhält man einen Komparator vom Zerhackertyp,
der stabil ohne Fehler arbeitet.