DE3602801A1

DE3602801A1 - Digitalfilterschaltung

Info

Publication number: DE3602801A1
Application number: DE19863602801
Authority: DE
Inventors: Isao Osaka Isshiki; Shinichiro Osaka Takahashi
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1985-01-30
Filing date: 1986-01-30
Publication date: 1986-07-31
Also published as: US4686483A; KR860010147U; JPS61128832U; KR900000668Y1

Description

Digitalfilterschaltung H*

Beschreibung
5

Die Erfindung bezieht sich auf eine Digitalfilterschaltung, die speziell zur Unterdrückung von Störungen geeignet ist, die aus den verschiedenartigsten Störquellen stammen. Die Erfindung ist daher besonders für die Verwendung in elektronischen Kraftfahrzeuggeräten geeignet.

Bei einer Digitalschaltung ist die Unterdrückung von Störkomponenten aus dem Eingangssignal eine unerläßliche Voraussetzung für das einwandfreie Arbeiten der Schaltung. '/ ' Bislang ist daher ein Filter in den Eingangskreis der Digitalschaltung eingesetzt worden, um Störkomponenten zu unterdrücken, es war jedoch nicht immer möglich, sämtliche Störkomponenten in ausreichendem Maße zu unterdrücken.

20

Wenn beispielsweise ein analoges RC-Tiefpaßfilter im Eingangskreis verwendet wird, dann können Hochfrequenz-Störkomponenten im Eingangssignal unterdrückt werden. Ein solches Filter kann jedoch keine niederfrequenten Störkomponenten oder Störkomponenten langer Zeitdauer unterdrücken.

/V- Der Erfindung liegt daher die Aufgabe zugrunde, eine Digitalfilterschaltung anzugeben, die speziell zur Unterdrückung von Störkomponenten an solchen Einsatzstellen geeignet ist, wo eine Vielzahl von Störquellen vorhanden ist, beispielsweise in einem Kraftfahrzeug.

Eine Digitalfilterschaltung nach der Erfindung, die das vorgenannte Problem gelöst hat, ist in Fig. 1 dargestellt. Eine erste UND-Schaltung UND1 empfängt ein Eingangssignal und ein Impulssignal. Ein erster Zähler CTR1 empfängt den Ausgang UND1 an seinem Takteingang und das Eingangssignal

über einen Inverter. Eine Verriegelungsschaltung LATCH wird durch einen vorbestimmten Ausgang von CTR1 gesetzt, und eine zweite UND-Schaltung UND2 empfängt das Eingangssignal über den Inverter sowie das Taktimpulssignal. Ein zweiter Zähler CTR2 empfängt den Ausgang von UND2 an seinem Takteingang und das Eingangssignal an seinem Rücksetzeingang. Im Betrieb wird die Verriegelungsschaltung LATCH durch einen vorbestimmten Ausgang von CTR2 rückgesetzt.

Auf diese Weise werden Störimpulse im Eingangssignal entfernt. Genauer gesagt, das Eingangssignal muß für eine vorbestimmte Anzahl von Taktimpulsen auf einem hohen Pegel sein, bevor CTR1 die Verriegelungsschaltung setzt, und das Eingangssignal muß für eine vorbestimmte Anzahl von Taktimpulsen auf niedrigem Pegel sein, bevor CTR2 die Verriegelungsschaltung rücksetzt. Immer wenn das Eingangssignal auf niedrigen Pegel geht, wird CTR1 über den Inverter rückgesetzt, und wennimmer das Eingangssignal auf hohen Pegel geht, wird CTR2 direkt durch das Eingangssignal rückgesetzt.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigt:

Fig. 1 ein Blockschaltbild einer Ausführungsform der Digitalfilterschaltung nach der vorliegenden Erfindung;

Fig. 2 ein Blockschaltbild einer modifizierten Ausführungsform der Digitalfilterschaltung nach der Erfindung, und

Fig. 3 ein Zeitdiagramm der verschiedenen Signale, die in der Ausführungsform nach Fig. 2 an den verschiedenen Schaltungspunkten vorhanden sind.

Eine modifizierte Ausführungsform der Digitalfilterschaltung nach der vorliegenden Erfindung wird nun im einzelnen unter Bezugnahme auf die Figuren 2 und 3 erläutert. Das Digitaleingangssignal 1 wird dem einen Eingangsanschluß der ersten NAND-Schaltung NAND1 zugeführt, und der andere Eingangsanschluß von NAND1 empfängt das Taktimpulssignal 2. Das Eingangssignal ist ein Impuls- oder Pegelsignal mit zwei Pegeln, d.h. einem hohen Pegel und einem niedrigen Pegel (nachfolgend nur einfach als Η-Pegel oder als L-Pegel bezeichnet), wie Fig. 3 zeigt. Die Periode der Taktimpulse 2 ist sehr viel kürzer als die des Eingangssignals 1. Wenn das Eingangssignal 1 auf Η-Pegel steigt, dann werden Taktimpulse 2 über die NAND-Schaltung NAND1 dem T-Anschluß des Flipflops TFF₁ zugeführt, wie durch eine entsprechende Zeile in Fig. 3 gezeigt, und das Ausgangssignal am Q-Anschluß des Flipflops TFF₁ wird invertiert, wenn der Taktimpuls 2 abfällt. Das Ausgangssignal, das am ^"-Anschluß des Flipflops TFFp erzeugt wird, wird invertiert, wenn das Ausgangssignal am Q-Anschluß des Flipflops TFF₁ abfällt. Daher werden alle drei Taktimpulse 2, das Ausgangssignal am ΌΤ-Ausgang des Flipflops TFF₁ und das Ausgangssignal am Q-Ausgang des Flipflops TFFp gleichzeitig auf "L" gesetzt, und eine NOR-Schaltung, die die ^-Ausgänge der Flipflops TFF₁ und TFFp empfängt (siehe Zeilen c und d in Fig. 3), erzeugt einen Η-Ausgang, um die RS-Verriegelungsschaltung 5 zu setzen (siehe Zeile e von Fig. 3). Als Folge davon wird das Ausgangssignal am Q-Anschluß der RS-Verriegelungsschaltung 5 auf "H" angehoben, auf gleiche Weise wie im Falle des Eingangssignals.

Andererseits werden das Eingangssignal 1 und ein anfängliches Löschsignal (iCL) 3 der zweiten NAND-Schaltung NAND2 zugeführt, deren Ausgang mit den Rücksetzanschlüssen der Flipflops TFF₁ und TFF₂ verbunden ist (siehe Zei-Ie b von Fig. 3)· Wenn daher iCL hoch ist und das Eingangssignal 1 von "L" auf "H" angehoben wird und wenn während des Betriebs der Flipflops TFF₁ und TFF₂ das Ein-

+._?β, 3602S01

gangssignal als Folge einer Störkomponente auf "L" gesetzt wird, dann werden die Flipflops TFF- und TFF_? rückgesetzt und die RS-Verriegelungsschaltung 5 wird nicht gesetzt. Dementsprechend wird der Η-Pegel des Eingangssignals in die Verriegelungsschaltung 5 eingesetzt und ausgegeben mit einer Zeitverzögerung, die drei Taktimpulsen seit dem Zeitpunkt, zu welchem die vorangehende Störung aufgetreten ist, entspricht.

Wenn das Eingangssignal 1 von "H" auf "L" übergeht, dann laufen die Taktimpulse durch die dritte NAND-Schaltung NAND3, die das Eingangssignal 1 über einen Inverter und Taktimpulse empfängt, und die Flipflops TFF-, und TFF₁₁, die auf den L-Pegel der Eingangsimpulse ansprechen, arbeiten in gleicher Weise wie im Falle der vorerwähnten Flipflops TFF₁ und TFF₂ (siehe Zeile f von Fig. 3). Mit dem dritten Taktimpuls seit dem Zeitpunkt, zu welchem das Eingangssignal 1 auf "L" übergegangen ist, wird dementsprechend der Q-Ausgang der Flipflops TFF- und TFF₁^ auf "H" angehoben (siehe Zeilen h und i in Fig. 3), so daß der Ausgang der vierten NAND-Schaltung NAND4 auf "L" gesetzt wird. Der Ausgang der NAND-Schaltung NAND4 wird einer fünften NAND-Schaltung NAND5 zugeführt, wo er invertiert wird. Der Ausgang der NAND-Schaltung NAND5 wird dem Rücksetzanschluß der RS-Verriegelungsschaltung 5 zugeführt, so daß der Q-Ausgangsanschluß der Verriegelungsschaltung wieder auf "L" gesetzt wird (siehe Zeile j von Fig. 3). Dementsprechend gibt die Verriegelungsschaltung 5 an ihrem Q-Anschluß einen Ausgangsimpuls mit einer Zeitverzögerung ab, die wenigstens drei Taktimpulsen seit der Pegeländerung des Eingangssignals 1 entspricht. Die Digitalfilterschaltung nach der Erfindung kann daher einen Filterausgang 4 abgeben, von welchem Störkomponenten, die sich in das Eingangsimpulssignal gemischt haben, vollständig entfernt sind. Die Verzögerungszeit des Eingangsimpulses kann wie folgt ausgedrückt werden:

·■;:.- 3602301

2,5 Tcp - 0,5 Tcp,

worin Tcp die Periode der Taktimpulse ist.

Wenn eine Störung innerhalb einer Zeitperiode auftritt, die drei Taktimpulsen seit der Pegeländerung des Eingangssignals entspricht, dann wird eine Störverzögerung ts hinzuaddiert. Deren Auswirkung auf das Digitalschaltungssystem kann jedoch beseitigt werden, indem man die Frequenz der Taktimpulse auf einen geeigneten Wert festsetzt.

Eine sechste NAND-Schaltung NAND6 nimmt das Eingangssignal über den Inverter und den Ausgang vom Q-Anschluß des RS-Verriegelungskreises 5 auf. Wenn daher eine Störung das Eingangssignal auf den Η-Pegel bringt, während drei Taktimpulse von dem Zeitpunkt an gezählt werden, zu welchem das Eingangssignal auf "L" gesetzt wird, werden die Flipflops TFF^ und TFFw rückgesetzt und die Taktimpulse werden wieder in gleicher Weise wie im Falle der Flipflops TFF₁ und TFF„ gezählt (siehe Zeile g von Fig. 3). Die Periode Tcp und die Anzahl der Stufen von T-Flipflops sind in Übereinstimmung mit der Störbreite usw. zu bestimmen.

Mit der Digitalfilterschaltung nach der vorliegenden Erfindung können selbst an solchen Stellen, wo mehrere Störquellen vorhanden sind, beispielsweise in einem Kraftfahrzeug, die Störkomponenten, die sich dem Eingangssignal überlagert haben, vollständig eliminiert werden. Die Datenverarbeitung kann daher mit hoher Zuverlässigkeit ausgeführt werden.

Claims

Patentansprüche

1. Digitalfilterschaltung zum Ausfiltern von Störungen aus einem Eingangssignal, gekennzeichnet durch

Takteinrichtungen zum Erzeugen eines Taktsignals,

eine erste Torschaltung (UND1, NAND1), der das Eingangssignal und das Taktsignal zugeführt sind und die das Taktsignal ausgibt, wenn das Eingangssignal auf hohem Pegel ist,

einen ersten Zähler (CTR1), dem der Ausgang der ersten Torschaltung (UND1, NAND1) als Takteingang zugeführt ist und der ein erstes Ausgangssignal mit einem vorbestimmten Zählwert des Takteingangsimpulses abgibt und durch das Eingangssignal bei dessen Übergang auf niedrigen Pegel rückgesetzt wird,

eine Verriegelungsschaltung (LATCH, 5) zum Setzen eines gefilterten Signals in Abhängigkeit von dem ersten Ausgangssignal des ersten Zählers (CTRI),

° einen Inverter, dem das Eingangssignal zugeführt ist,

eine zweite Torschaltung (UND2, NAND3), der das invertierte Eingangssignal und das Taktsignal zugeführt sind und die das Taktsignal abgibt, wenn das Eingangssignal auf niedrigem Pegel ist,

einen zweiten Zähler (CTR2), der den Ausgang der zweiten Torschaltung (UND2, NAND3) als Takteingang empfängt und ein zweites Ausgangssignal mit einem vorbestimmten Zählwert des Taktimpulseingangs abgibt und der durch das Eingangssignal beim Übergang desselben auf hohen Pegel rückgesetzt wird, und

wobei die Verriegelungsschaltung (LATCH, 5) in Abhängigkeit von dem zweiten Ausgangssignal des zweiten Zählers (CTR2) rückgesetzt wird.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet , daß die erste und die zweite Torschal- tung erste und zweite UND-Schaltungen (UND1, UND2) enthalten .

3. Schaltung nach Anspruch 1, dadurch gekennzeichnet , daß der Inverter weiterhin das inver- tierte Eingangssignal dem ersten Zähler (CTR1) zuführt, um diesen immer dann rückzusetzen, wenn das Eingangssignal auf niedrigen Pegel übergeht.

4. Schaltung nach Anspruch 1, dadurch g e k e η η zeichnet, daß die ersten und zweiten Torschaltungen erste und zweite NAND-Schaltungen (NAND1, NAND3) enthalten.

5. Schaltung nach Anspruch 1, dadurch gekennzeichnet , daß der erste Zähler enthält: erste und zweite Flipflops (TFF₁, TFF₂) und eine NOR-Schaltung, wobei das erste Flipflop (TFF-) das Ausgangstaktsignal von der ersten Torschaltung (NAND1) erhält und an seinem ersten Ausgang mit dem Eingang des zweiten Flipflops (TFFp) verbunden ist und an seinem zweiten invertierten Ausgang mit einem ersten Eingang der NOR-Schaltung verbunden ist und durch das Eingangssignal beim Übergang desselben auf niedrigen Pegel rückgesetzt wird, und wobei das zweite Flipflop (TFF„) einen invertierten Ausgang aufweist, der mit einem zweiten Eingang der genannten NOR-Schaltung verbunden ist und der durch das Eingangssignal beim Übergang desselben auf niedrigen Pegel rückgesetzt wird, wobei der Ausgang der genannten NOR-Schaltung ein Verriegelungssignal der Verriegelungseinrichtung (LATCH, 5) zur Verfügung stellt.

6. Schaltung nach Anspruch 5, dadurch g e k e η η zeichnet, daß der zweite Zähler ein drittes und ein viertes Flipflop (TFF₃, TFF^) und eine dritte Torschaltung (NAND4) enthält, wobei das dritte Flipflop (TFFO das Ausgangstaktsignal von der zweiten Torschaltung (NAND3) erhält und an einem Ausgang mit dem Eingang des vierten Flipflops (TFF^) und einem ersten Eingang der dritten Torschaltung (NAND4) verbunden ist und durch das Eingangssignal beim Übergang desselben auf hohen Pegel rückgesetzt wird, und das vierte Flipflop (TFF₁₊) einen Ausgang aufweist, der mit einem zweiten Eingang der dritten Torschaltung (NAND4) verbunden ist und durch das Eingangssignal beim Übergang desselben auf hohen Pegel rückgesetzt wird.