DE3521891C2 - - Google Patents
Info
- Publication number
- DE3521891C2 DE3521891C2 DE3521891A DE3521891A DE3521891C2 DE 3521891 C2 DE3521891 C2 DE 3521891C2 DE 3521891 A DE3521891 A DE 3521891A DE 3521891 A DE3521891 A DE 3521891A DE 3521891 C2 DE3521891 C2 DE 3521891C2
- Authority
- DE
- Germany
- Prior art keywords
- photoresist
- semiconductor substrate
- capacitor
- capacitor part
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000001093 holography Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 240000007313 Tilia cordata Species 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0275—Photolithographic processes using lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf ein Ver
fahren zum Herstellen einer Halbleiterspeichereinrichtung.
Fig. 1 ist ein Diagramm, das einen geschnittenen Aufbau einer
herkömmlichen Speicherzelle mit einem Transistor und einem
Kondensator zeigt. In Fig. 1 weist die Speicherzelle einen
Speicherkondensator 7 und ein Übertragungstor 8 auf. Der
Speicherkondensator 7 weist ein Halbleitersubstrat 1 vom
p--Typ und eine Elektrode 4, die auf einem sehr
dünnen isolierenden Film 3a auf dem Substrat 1 angeordnet ist,
auf. Eine Spannung von der Leistungsquelle Vcc wird an die
Elektrode 4 angelegt. Das Übertragungstor 8 weist
n⁺-Diffusionsbereiche 6a und 6b, die auf der Oberfläche des
Halbleitersubstrats 1 gebildet sind, und eine Torelektrode
(Wortzeile) 5 auf, die auf einem sehr dünnen Oxidfilm 3b,
der einen elektrischen Ladungsübertragungsbereich zwischen
den n⁺-Diffusionsbereichen 6a und 6b überlappt, vorgesehen
ist. Der n⁺-Diffusionsbereich 6a ist auf der einen Seite mit
einer Bit-Zeile zum Lesen und Schreiben eines Signals ver
bunden. Am einen Ende der Speicherzelle ist ein Zellentren
nungsbereich 2 aus einem dicken dielektrischen Film aus SiO₂
zum Beispiel gebildet, und dieser Bereich 2 ist elektrisch
von der benachbarten Speicherzelle isoliert. Im folgenden
wird der Betrieb der oben erwähnten Speicherzelle be
schrieben.
Unter der Annahme, daß die Permittivität der Torisolier
schicht 3a ε ist, die Dicke derselben t und die Fläche des
Speicherkondensators 7 S beträgt, erhält man für die Kapazi
tät C des Kondensators 7:
C = ε S/t.
Wenn die Spannung V von der Leistungsquelle Vcc an den Kon
densator 7 mit der Kapazität C angelegt wird, wird die La
dungsmenge Q in den Speicherkondensator 7 gespeichert:
Q = C · V.
Das Abspeichern der Daten ist gemäß des Vorhandenseins oder
Nichtvorhandenseins der elektrischen Ladung Q bestimmt. Zum
Zeitpunkt des Lesens wird die elektrische Ladung Q zu der
Bit-Zeile über das Übertragungstor 8 übertragen, und das Vor
handensein oder Nichtvorhandensein der elektrischen Ladung Q
wird durch einen Leseverstärker, der mit der Bit-Zeile ver
bunden ist, detektiert, so daß die abgespeicherten Daten
ausgelesen werden.
Bei einem solchen Aufbau einer herkömmlichen Speicherzelle
aus einem Transistor und einem Kondensator ist es zur Ver
größerung der elektrischen Ladung Q, die in dem Kondensator
teil gespeichert ist, notwendig, die Kapazität C des Konden
satorteils zu vergrößern. Zum Zwecke des Vergrößerns der
Kapazität C kann ein Verfahren zur Herstellung des Toriso
lierfilms 3a mit einer geringen Dicke angewendet werden. In
der Praxis werden Siliziumoxidfilme mit einer Dicke von un
gefähr 10 nm verwendet. Wenn jedoch ein Torisolierfilm eine
geringere Dicke als der oben angegebene Wert aufweist, führt
ein solcher Film zu Fehlern wie z. B. Durchschlagslöchern,
Verringerung der Ausbeute, und ein bemerkenswertes Ansteigen
der elektrischen Feldstärke, die an den Torisolierfilm ange
legt wird, und dessen Zerstörung hervorrufen kann, was zu
einem Mangel an Zuverlässigkeit führt. Bei einem anderen
Verfahren wird die Kapazität C durch Vergrößern der Fläche S
des Kondensators vergrößert. Dies hat jedoch zur Folge, daß
die von der Speicherzelle beanspruchte Fläche anwächst, was
es sehr schwierig macht, eine Speichereinrichtung mit hoher
Integrationsdichte herzustellen.
Daher ist in Fig. 1 vorgesehen, daß die Kondensator
fläche des Speicherkondensators 7 mit einer Mehr
zahl von Hohlrundungen und Ausbuchtungen mit gegenseitigen
Abständen kleiner als 0,5 µm gebildet ist, wodurch die als
Kondensator dienende Fläche durch Vergrößern des Oberflächen
gebietes S des Kondensators vergrößert wird.
Unter der Annahme, daß der Abstand von jeweils zwei benachbar
ren Hohlrundungen oder Ausbuchtungen (Abstand zwischen dem
Mittelpunkt einer Rille und dem der benachbarten Rille) A
ist, und daß die Tiefe einer Rille D beträgt, wird das Ober
flächengebiet S des Kondensators, verglichen mit dem Gebiet
SO, vor der Bildung der Hohlrundungen und Ausbuchtungen wie
folgt vergrößert:
S/SO = 1 + 2 D/A
Zum Beispiel beträgt für den Fall D/A=0,5 das Vergröße
rungsverhältnis S/SO=2; in dem Fall D/A=1 beträgt das
Vergrößerungsverhältnis S/SO=3 und in dem Fall D/A=2 be
trägt das Vergrößerungsverhältnis S/SO=5; und somit wird
die Fläche S mit diesem Verhältnis vergrößert. Wenn die
Rillen mit einer Tiefe von 1 µm mit einem Abstand A der Hohl
rundungen und Ausbuchtungen von 0,5 µm gebildet werden, be
trägt das Verhältnis D/A=2, und folglich erhält man aus der
obigen Gleichung, daß das Oberflächengebiet des Kondensators
auf den fünffachen Wert vergrößert wird.
Aus der DE-OS 23 28 090 ist eine Halbleiterspeichereinrichtung be
kannt, die wie die in Fig. 1 gezeigte Halbleiterspeichereinrich
tung eine Mehrzahl von Rillen in der Kondensatoroberfläche des Spei
cherkondensators aufweist. Diese Rillenstruktur wird bei der be
kannten Halbleiterspeichereinrichtung dadurch geschaffen, daß auf
dem Substrat 1 eine ätzbeständige Schicht aus Siliziumnitrid oder
Siliziumdioxyd oder Gold auf bekannte Weise abgeschieden ist. Dann
wird durch ein übliches photolithografisches Ätzverfahren eine ge
wünschte Maskenschablone erhalten, die selektiv in der Nitrid
schicht über der Oberfläche des Substrates 1 angeordnet ist. Unter
Anwendung von auf dem Gebiet der richtungsabhängigen Ätzung be
kannten Prinzipien der Maskierungsausrichtung werden in der Mas
kierungsschablone Öffnungen festgelegt. Dann werden unter Benutzung
der Maskierungsschablone mit orientierungsabhängigem Ätzmittel die
in Fig. 1 gezeigten Rillen geätzt. Obgleich die Tiefe D der Rillen
gemäß der Abnahme des Abstandes A der Hohlrundungen und Ausbuch
tungen der Rillen kleingemacht werden kann, ist es in der Praxis
schwierig, konkave und konvexe Muster mit einem Abstand kleiner
als 2 µm durch ein herkömmliches Lithographieverfahren zu bilden.
Weiterhin ist es schwierig, die Photolackschicht, in der die Mas
kenschablone zum Bilden der Rillen gebildet werden soll, genau
auszurichten.
In der US 44 03 827 wird ein Verfahren zur Herstellung eines Beu
gungsgitters auf einem Siliziumsubstrat offenbart, bei dem mittels
Holographie ein Streifenmuster auf einem Photolack erzeugt wird.
Dieses Verfahren ist zur Strukturierung von Speicherbauelementen
jedoch nicht geeignet.
Aufgabe der Erfindung ist es daher, ein Verfahren zur Herstellung
einer Halbleiterspeichereinrichtung vorzusehen, bei dem eine sehr
feine Rillenstruktur sehr genau ausgerichtet auf der Kondensator
oberfläche einer Halbleiterspeichereinrichtung hergestellt werden
kann.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des
Patentanspruchs 1 gelöst.
Bevorzugte Ausführungsformen und Weiterbildungen der Erfindung
sind in den Unteransprüchen gekennzeichnet.
Es folgt die Beschreibung eines Ausführungsbeispieles des Ver
fahrens zum Herstellen einer Halbleiterspeichereinrichtung anhand der
Figuren. Von den Figuren zeigt:
Fig. 1 eine Ansicht eines geschnittenen Aufbaus einer
herkömmlichen Speicherzelle;
Fig. 2 ein schematisches Diagramm, das ein Verfahren
zur Bildung eines feinen Musters durch Laser
holographie zeigt und
Fig. 3A bis 3H Ansichten des Verfahrens zum Herstellen einer
Halbleiterspeichereinrichtung gemäß einer Aus
führungsform.
Es folgt die Beschreibung einer Technologie zur Bildung der
Muster der feinen Streifen unter Verwendung der Laserholo
graphie.
Fig. 2 ist ein schematisches Diagramm, das das Prinzip der
Laserholographie zeigt. In Fig. 2 wird ein Laserstrahl (mit
einer Wellenlänge λ=325 nm) von einem He-Cd-Laser erzeugt,
und der Laserstrahl wird durch eine Linde L2 geschickt, um
einen Strahldurchmesser, der in etwa gleich der Oberfläche
des Halbleitersubstrates ist, aufzuweisen. Dann wird der
Laserstrahl in zwei Strahlen durch einen halbdurchlässigen
Spiegel BS so geteilt, daß diese geteilten Laserstrahlen
durch Spiegel M2 und M3 jeweils reflektiert werden, um auf
das mit Photolack überzogene Halbleitersubstrat zu fallen.
Auf dem mit dem Photolack überzogenen Halbleitersubtrat
werden Interferenzmuster durch die zwei Laserstrahlen ge
bildet. Der Abstand ∧ der Interferenzmuster ergibt sich wie
folgt:
∧ = λ/2sinR
Demgemäß werden im Falle von R=90° Interferenzmuster mit
∧=162,5 nm gebildet, um den auf das Halbleitersubstrat
geschichteten Photolack zu belichten, wodurch Photolackmuster
in Streifen mit Abständen von ∧=162,5 nm erhalten werden.
Die Fig. 3A bis 3H sind Ansichten, die das Herstellungs
verfahren einer Halbleiterspeichereinrichtung unter Verwen
dung des Verfahrens der Bildung feiner Muster durch Laser
holographie wie oben beschrieben zeigen. Im folgenden wird
das Herstellungsverfahren einer Halbleiterspeichereinrichtung
gemäß der Erfindung in bezug auf die Fig. 3A bis 3H be
schrieben.
Nach Bildung eines Zellentrennungsbereichs 2 auf dem Halb
leitersubstrat 1 (wie in Fig. 3A gezeigt) wird die Oberfläche
des Substrats 1, ausschließlich des Bereichs, der dem Spei
cherkondensator entspricht, mit einem Photolack 9 beschich
tet (wie in Fig. 3B gezeigt). Dann wird, wie in Fig. 3C ge
zeigt, die gesamte Oberfläche des Halbleitersubstrats 1 mit
Photolack 10 beschichtet, und danach wird das Muster der
feinen Streifen auf dem Photolack 10 durch Laserholographie
gebildet. Da die Streifenmuster auf der gesamten Oberfläche
des Halbleitersubstrats zu diesem Zeitpunkt unabhängig von
dem Muster auf der Grundfläche gebildet werden kann, kann
die Feinstruktur durch ein sehr einfaches Verfahren ohne die
Notwendigkeit einer hohen Präzision zur Ausrichtung einer
Maske, wie dies bei der herkömmlichen Bildung einer Fein
struktur notwendig ist, gebildet werden. Dann wird, wie in
Fig. 3D gezeigt, das Halbleitersubstrat 1 mit einer vorbe
stimmten Tiefe unter Verwendung des Photolackmusters als
Maske so geätzt, daß Streifenmuster mit feinen Hohlrundungen
und Ausbuchtungen in dem Bereich, der dem Speicherkondensator
7 zugeordnet ist, gebildet werden. Darauffolgend wird gemäß
dem bekannten Verfahren ein dünner dielektrischer Film 3
(in Fig. 3E gezeigt), eine Elektrode 4 (in Fig. 3F
gezeigt), einer Torelektrode 5 (in Fig. 4G gezeigt),
Source-Drain-Bereiche (n⁺-Diffusionsbereiche) 6a und 6b,
elektrische Kontakte (nicht gezeigt), eine Phosphorsilikat-
Glasschicht 11 und eine Aluminiumleitung 12 (in Fig. 3H
gezeigt) so gebildet, daß eine Halbleiterspeichereinrich
tung hergestellt wird.
Wie oben beschrieben ermöglicht es die Erfindung, die Kapa
zität eines Kondensators durch Bilden einer Mehrzahl von
Rillen auf der Oberfläche eines Halbleitersubstrats, das den
Kondensator einer Halbleiterspeichereinrichtung bildet, zu
vergrößern.
Da die Laserholographie als Verfahren zur Herstellung der
Rillen in dem Kondensatorteil verwendet wird, können Rillen
mit sehr kleinem Abstand (ungefähr 0,15 bis 0,5 µm) ohne
Maskenjustierung gebildet werden.
Somit besitzt die Erfindung charakteristische Merkmale im
Aufbau und dem Herstellungsverfahren wie oben beschrieben,
wodurch die elektrische Kapazität des Speicherkondensators
bemerkenswert vergrößert werden kann, ohne daß dabei die
Fläche des Speicherkondensators vergrößert wird. Demgemäß
kann bei Verwendung einer solchen Speicherzelle eine Halb
leiterspeichereinrichtung mit hoher Integrationsdichte bei
hoher Ausbeute und geringen Kosten hergestellt werden.
Claims (5)
1. Verfahren zum Herstellen einer Halbleiterspeichereinrich
tung mit einem Halbleitersubstrat (1), einem Kondensatorteil
(7) zum Speichern elektrischer Ladungen und einem mit dem
Kondensatorteil (7) verbundenen Übertragungstor (8) zum Über
tragen elektrischer Ladung, mit den Schritten:
- - Beschichten der Oberfläche des Halbleitersubstrats (1) mit Ausnahme des Kondensatorteiles (7) mit einem ersten Fotolack (9),
- - Beschichten des ersten Fotolackes (9) und des Kondensator teiles (7) mit einem zweiten Fotolack (10),
- - Bilden eines Interferenzmusters feiner Streifen auf dem zweiten Fotolack (10) durch Laserholografie,
- - Ätzen des Halbleitersubstrats (1) unter Verwendung der feinen Streifen als Maske,
- - Ablösen des verbliebenen ersten und zweiten Fotolackes (9, 10),
- - Bilden eines dielektrischen Filmes (3) auf der Oberfläche des Kondensatorbereiches (7),
- - Bilden einer Elektrode (4) auf dem dielektrischen Film (3),
- - Bilden einer Gateelektrode (5) auf dem dielektrischen Film (3) in dem Bereich des Übertragungstores (8),
- - Herstellen von Source-Drain-Bereichen (6a, 6b) des Über tragungstores (8) durch Diffusion von Fremdatomen eines Leitungstypes, der entgegengesetzt zu dem Leitungstyp des Substrates (1) ist, und
- - Abscheiden eines Isolierfilmes (11) unter Freilassung von Bereichen für verbindende Leitungen (12).
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß ein Laserstrahl mit kleiner Wel
lenlänge verwendet wird.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die feinen Streifen in dem zwei
ten Fotolack (10) einen Abstand von ungefähr 0,15 µm bis
0,5 µm aufweisen.
4. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß in das Halbleitersubstrat (1)
in dem Kondensatorteil (7) ein Streifenmuster mit feinen
Hohlrundungen und Ausbuchtungen geätzt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß die feinen Streifen des zweiten
Fotolackes (10) auf der Oberfläche des Halbleitersubstrates
(1) und des Kondensatorteiles (7) gebildet werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59174540A JPS6151869A (ja) | 1984-08-20 | 1984-08-20 | 半導体記憶装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3521891A1 DE3521891A1 (de) | 1986-02-20 |
DE3521891C2 true DE3521891C2 (de) | 1992-07-30 |
Family
ID=15980323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19853521891 Granted DE3521891A1 (de) | 1984-08-20 | 1985-06-19 | Halbleiterspeichereinrichtung und verfahren zur herstellung derselben |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS6151869A (de) |
DE (1) | DE3521891A1 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992005584A1 (de) * | 1990-09-13 | 1992-04-02 | Siemens Aktiengesellschaft | Hochintegrierbare schaltungsstruktur und herstellungsverfahren dafür |
US5204280A (en) * | 1992-04-09 | 1993-04-20 | International Business Machines Corporation | Process for fabricating multiple pillars inside a dram trench for increased capacitor surface |
DE19713052A1 (de) * | 1997-03-27 | 1998-10-01 | Siemens Ag | Kondensatorstruktur |
DE19940825A1 (de) * | 1999-08-27 | 2001-04-05 | Infineon Technologies Ag | Kondensatorstruktur |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1319011A (fr) * | 1961-05-01 | 1963-02-22 | Pacific Semiconductors | Traitement de surface du silicium |
US3457633A (en) * | 1962-12-31 | 1969-07-29 | Ibm | Method of making crystal shapes having optically related surfaces |
GB1439351A (en) * | 1972-06-02 | 1976-06-16 | Texas Instruments Inc | Capacitor |
US3945825A (en) * | 1974-05-22 | 1976-03-23 | Rca Corporation | Method for producing width-modulated surface relief patterns |
US3894872A (en) * | 1974-07-17 | 1975-07-15 | Rca Corp | Technique for fabricating high Q MIM capacitors |
US4055423A (en) * | 1976-04-15 | 1977-10-25 | Rca Corporation | Organic medium for thin-phase holography |
US4353086A (en) * | 1980-05-07 | 1982-10-05 | Bell Telephone Laboratories, Incorporated | Silicon integrated circuits |
US4403827A (en) * | 1980-09-12 | 1983-09-13 | Mcdonnell Douglas Corporation | Process for producing a diffraction grating |
US4336320A (en) * | 1981-03-12 | 1982-06-22 | Honeywell Inc. | Process for dielectric stenciled microcircuits |
JPS58154256A (ja) * | 1982-03-10 | 1983-09-13 | Hitachi Ltd | 半導体装置 |
JPS5982761A (ja) * | 1982-11-04 | 1984-05-12 | Hitachi Ltd | 半導体メモリ |
JPS59161860A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Ltd | 半導体メモリ装置 |
JPS60113963A (ja) * | 1983-11-25 | 1985-06-20 | Toshiba Corp | 半導体記憶装置 |
DE3404673A1 (de) * | 1984-02-10 | 1985-08-14 | Ibm Deutschland Gmbh, 7000 Stuttgart | Photolithographische einrichtung und damit hergestellte magnetische oberflaechenspeicher |
-
1984
- 1984-08-20 JP JP59174540A patent/JPS6151869A/ja active Pending
-
1985
- 1985-06-19 DE DE19853521891 patent/DE3521891A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3521891A1 (de) | 1986-02-20 |
JPS6151869A (ja) | 1986-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4490400C2 (de) | Verfahren zum Bilden von tiefen, leitenden Durchkontaktierungen und eine Verbindungsschicht, die nach diesem Verfahren gebildete Durchkontaktierungen enthält | |
DE4402216C2 (de) | Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren | |
DE3856143T2 (de) | Verfahren zum Herstellen einer dynamischen Speicherzelle mit wahlfreiem Zugriff | |
DE4031411C2 (de) | Verfahren zur Herstellung einer einen Kondensator aufweisenden Halbleitervorrichtung | |
DE68908953T2 (de) | Herstellungsverfahren eines Silizium-Kraftwandlers. | |
DE4430771C2 (de) | Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher | |
DE19523743C2 (de) | Verfahren zur Herstellung eines Kondensators auf einem Halbleiterbauelement | |
DE3825547C2 (de) | ||
DE4201506C2 (de) | Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur | |
DE10241158A1 (de) | Halbleiterspeichervorrichtung und Verfahren zum Herstellen der Gleichen | |
DE4323363A1 (de) | Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement | |
DE19746448A1 (de) | DRAM-Zelle mit einem vertikalen Kanal, welche auf einer isolierenden Schicht gebildet ist, sowie ein Herstellungsverfahren für diese DRAM-Zelle | |
DE4445796A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE19748274B4 (de) | Verfahren zur Herstellung eines Kondensators | |
DE2746778A1 (de) | Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen | |
DE4442432C2 (de) | Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen | |
DE68918983T2 (de) | Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung. | |
DE19860884A1 (de) | Verfahren zur Herstellung eines Dram-Zellenkondensators | |
DE4203565C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE19610272A1 (de) | Halbleitervorrichtung und Herstellungsverfahren derselben | |
DE3521891C2 (de) | ||
DE4208130A1 (de) | Verfahren zur herstellung einer halbleiterspeicherzelle | |
DE19726069A1 (de) | Halbleitereinrichtung und zugehöriges Herstellungsverfahren | |
DE4221432A1 (de) | Globales Planarisierungsverfahren für integrierte Halbleiterschaltungen oder mikromechanische Bauteile | |
DE69221379T2 (de) | Halbleiter-Speicherbauteil und Verfahren zur Herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
8105 | Search report available | ||
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 29/94 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |