DE3513834A1 - Speichereinheit zum protokollieren von daten - Google Patents

Speichereinheit zum protokollieren von daten

Info

Publication number
DE3513834A1
DE3513834A1 DE19853513834 DE3513834A DE3513834A1 DE 3513834 A1 DE3513834 A1 DE 3513834A1 DE 19853513834 DE19853513834 DE 19853513834 DE 3513834 A DE3513834 A DE 3513834A DE 3513834 A1 DE3513834 A1 DE 3513834A1
Authority
DE
Germany
Prior art keywords
data
signal
logging
output
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853513834
Other languages
English (en)
Other versions
DE3513834C2 (de
Inventor
Joji Kobe Hyogo Kawai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3513834A1 publication Critical patent/DE3513834A1/de
Application granted granted Critical
Publication of DE3513834C2 publication Critical patent/DE3513834C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • G06F11/348Circuit details, i.e. tracer hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • G06F11/349Performance evaluation by tracing or monitoring for interfaces, buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)

Description

Beschreibung
Gegenstand der vorliegenden Erfindung ist eine eine Zentralprozessoreinheit (CPU) aufweisende und mit einer Steuereinrichtung verwendete Speichereinheit zum Protokollieren von Daten, die periodisch in Übereinstimmung mit einem Programm betätigt wird und die vergangenen und gegenwärtigen, in die CPU eingegebenen und von der CPU abgegebene Daten speichert.
In Fig. 1 ist eine bekannte Speichereinheit zum Protokollieren von Daten dargestellt. In diesem Blockschaltbild ist mit der Bezugsziffer 1 eine Zentralprozessoreinheit, die nachstehend als CPU bezeichnet wird, bezeichnet, die in einer Steuereinheit enthalten ist, während die Bezugsziffer 2 einen Datenbus zur Abgabe bzw. zum Empfang von zwischen der CPU I und nicht dargestellten Speicher- oder Eingangs/Ausgangs-Einheiten ausgetauschten Daten bezeichnet und mit der Bezugsziffer 3 ein Adressen- und Befehlsbus gekennzeichnet ist. Die CPU und beide Sammelleitung bzw. Busse sind im wesentlichen in der Steuereinheit enthalten. Mit der Bezugsziffer 11 ist eine bekannte Speichereinheit zum Protokollieren bezeichnet, die der CPU zugeordnet ist, mit der Bezugsziffer 12 ein Protokollierungsspeicher zum Speichern der zu protokollierenden Daten, mit der Bezugsziffer 13 ein Binärzähler zur Abgabe eines Teils der Adresse für den Protokollierungsspeicher 12 und mit der Bezugsziffer 14 eine Adressen-Wandlerschaltung, die auf vom Adressen- und Befehlsbus 3 abgegebene Signale Impulse zur Betätigung des Protokollierungsspeichers 12
anspricht und den Binärzähler 13 veranlaßt, seinen Zählerstand zu erhöhen.
Nachstehend soll die Funktionsweise der in Figur 1 dargestellten Einheit näher erläutert werden. Eine derartige Speichereinheit zum Protokollieren ist grundsätzlich so aufgebaut, daß sie nicht die Funktion der Steuereinheit insgesamt beeinflußt. Das bedeutet, daß während die CPU 1 ihre Steuer- und Datenverarbeitungsfunktionen durchführt, indem sie Daten vom Speicher oder den Eingangs/Ausgangs-Einheiten aufnimmt bzw. Daten an den Speicher oder die Eingangs/Ausgangs-Einheiten abgibt, die Daten gleichzeitig in dem Protokollierungsspeicher 12 gespeichert werden. Nimmt man an, daß drei Arten von Daten A, B und C protokolliert werden sollen, so empfängt die Adressen-Wandlerschaltung 14 entsprechende, sich augenblicklich ändernde Daten (A1, A2, A3, ... , An), (B1, B2, B3, ... , Bn), und (C1F C2, C3, ... , Cn) über den Adressen- und Befehlsbus 3, gibt an den Protokollierungsspeicher 12 eine Umwandlungsadresse 16 ab, deren Binärziffer der Art der betreffenden Daten für den Fall entspricht, daß deren Adressenwert mit einer der Daten A, B und C übereinstimmt. Beispielsweise kann die Umwandlungsadresse 16 (0,0) für die Daten A, (0,1) für die Daten B und (1,0) für die Daten C lauten. Die Adressen-Wandlerschaltung 14 gibt zur gleichen Zeit einen Schreibimpuls an den Protokollierungsspeicher 12 ab, der die momentan auf dem Datenbus 2 befindlichen Daten einschreibt, nämlich den Augenblickswert jeder der Daten A, B und C. Dadurch wird der Augenblickswert jeder der Daten A, B und C in den Protokollierungsspeicher 12 in eine Adresse eingeschrieben, die sich aus einer Kombination
des Ausgangssignals 15 des Binärzählers 13 und des Ausgangssignals 16 von der Adressen-Wandlerschaltung 14 zusammensetzt.
Da die Steuer- und Datenverarbeitungsoperationen der CPU 1 periodisch durchgeführt werden, werden die Augenblicksdaten der Daten A, B und C in den Speicher beispielsweise in der Reihenfolge: A^r B^, C^, h2> &2' **2» A3, B3, C3, ... , An, Bn, Cn eingeschrieben. Damit anschließend dieselbe Datenart nicht unter derselben Adresse in den Speicher eingeschrieben wird, gibt die Adressen-Wandlerschaltung ein Ausgangs-Impulssignal an den Binärzähler 13 ab, der seinen Zählerstand nur dann erhöht, wenn spezifisch vorgegebene Daten, beispielsweise die Daten C eingeschrieben werden. Da der Zählerstand des Binärzählers 13 nach Null zurückkehrt, wenn er bis zum maximalen Zählerstand gelangt ist, werden die gegenwärtigen und vergangenen Daten stets im Protokollierungsspeicher 12 gespeichert.
Aufgrund dieses Aufbaus der bekannten Speichereinheit zum Protokollieren ist die maximale Anzahl von Datenarten, die protokolliert werden kann, durch die Anzahl der Bits des Ausgangs 16 der Adressen-Wandlerschaltung begrenzt, so daß die Effizienz des Speichers in dem Falle herabgesetzt ist, wo die Anzahl von Datenarten geringer als die Maximalzahl ist. Für den Fall, daß die verschiedenen Daten periodisch eingeschrieben werden, muß entweder der Zählimpuls 17 im Binärzähler 13 mit dem Eingangs- und Ausgangs-Timing mit der kürzesten Periode übereinstimmen oder die bekannte Speichereinheit zum Protokollieren muß dieselbe Anzahl aufweisen wie die Anzahl der verschiedenen Perioden beträgt. Im
erstgenannten Fall wäre die Wirksamkeit bei der Verwendung des Protokollierungsspeichers herabgesetzt und im letztgenannten Fall müßten wirtschaftliche und andere Nachteile in Kauf genommen werden.
Aufgabe der vorliegenden Erfindung ist es, eine Speichereinheit zum Protokollieren von Daten zu schaffen, die ein Protokollieren mit hoher Wirksamkeit bei der Verwendung einer Steuereinheit gewährleistet, die eine begrenzte Speicherkapazität aufweist.
Diese Aufgabe wird erfindungsgemäß durch eine Speichereinheit zum Protokollieren von Daten gelöst, die gekennzeichnet ist durch eine Impulserzeugungsschaltung, die auf ein von der Zentralprozessoreinheit abgegebenes Adressen- und Steuer-Ausgangssignal ein Codesignal, einen Schreibimpuls und ein Triggersignal erzeugt, einen Protokollierungsspeicher, der auf einen Schreibimpuls gleichzeitig die Dateneingänge und -ausgänge der Zentralprozessoreinheit und den Codesignalausgang der Impulserzeugungsschaltung speichert und einen Zähler, der auf das Triggersignal einen Zählstand markiert und ein Adressensignal an den Protokollierungsspeicher abgibt.
Eine vorteilhafte Ausgestaltung der erfindungsgemäßen Lösung ist gekennzeichnet durch eine Impulserzeugungsschaltung, die auf ein von der Zentralprozessoreinheit abgegebenes Adressen- und Steuersignal ein Codesignal und Schreibimpulssignal erzeugt und ein Schieberegister oder FIFO, das auf das Schreibimpulssignal gleichzeitig die Eingangs- und Ausgangsdaten der Zentralprozessoreinheit und das von der Impulserzeugungsschaltung abgege-
bene Codesignal speichert.
Die erfindungsgemäße Lösung zeichnet sich durch eine hohe Effizienz aus, indem Markierungsbits oder -codes entsprechend der Art der in den Protokollierungsspeicher einzuschreibenden Daten zuvor festgelegt und die Markierungsbits oder -codes gleichzeitig mit den Augenblicksdaten in den Protokollierungsspeicher eingeschrieben werden.
Anhand eines in der Zeichnung dargestellten Ausführungsbeispieles soll der der Erfindung zugrundeliegende Gedanke näher erläutert werden. Es zeigen:
Fig. 1 ein Blockschaltbild einer Steuereinheit mit einer bekannten Speichereinheit zum ' Protokollieren;
Fig. 2 ein Blockschaltbild einer Steuereinheit mit einer erfindungsgemäßen Speichereinheit zum Protokollieren;
Fig. 3 ein Blockschaltbild einer Steuereinheit mit einer Variante der Speichereinheit zum Protokollieren und
Fig. 4 eine Darstellung der gespeicherten Datenzustände in dem in der Einheit gemäß Fig. 2 enthaltenen Speicher.
In den nachstehend beschriebenen Blockschaltbildern sind gleiche Teile wie in Fig. 1 mit gleichen Bezugsziffern versehen. Fig. 2 zeigt eine Speichereinheit zum Protokollieren 21, eine Adressen-Wandlerschaltung 24, die auf vom Adressen- und Befehlsbus 3 abgegebene Signale ein Codierungs- oder Markierungssignal 26 zusammen mit einem Zähler-Triggerimpuls 27 und einem Schreibimpuls 28 erzeugt, einen Binärzähler 23, der auf Abgabe
35 1 383Λ
des Zähler-Triggerimpulses seinen Zählerstand erhöht und ein binäres Ausgangssignal 25 abgibt, einen Protokollierungsspeicher 22, der auf den Schreibimpuls 28 die gegenwärtig auf den Datenbus 2 befindlichen Daten und das Codierungs- oder Markierungssignal 26 unter der Adresse einschreibt, die das binäre Ausgangssignal 25 des Binärzählers 23 angibt.
Nachstehend soll die Funktionsweise der erfindungsgemäßen Speichereinheit unter Bezugnahme auf die Figuren 2 und 4 näher erläutert werden.
Bezüglich der zu protokollierenden Daten wird angenommen, daß es sich um die oben beschriebenen drei Arten von Daten A, B und C handelt, die zu protokollieren sind. Erscheint eins der Daten A, B und C auf dem Datenbus 2 infolge einer Eingangs/Ausgangs-Operation der CPU 1, gibt die Adressen-Wandlerschaltung 24 in Übereinstimmung mit der zu diesem Zeitpunkt auf dem Adressen- und Befehlsbus 3 vorhandenen Information das Codierungs- oder Markierungssignal 26 entsprechend der Datenart ab und erzeugt unmittelbar danach einen Schreibimpuls 28. Infolge dieser Operation werden die Daten auf dem Datenbus 2 und das oben erwähnte Codierungs- oder Markierungssignal gleichzeitig als ein Wort in den Speicher unter der Adresse eingeschrieben, die durch das binäre Ausgangssignal 25 des Binärzählers angegeben ist. Danach erzeugt die Adressen-Wandlerschaltung 24 den Zähler-Triggerimpuls 27, wodurch der Zählstand des Binärzählers 23 um eine Einheit erhöht wird. Der oben beschriebene Ablauf wird für sämtliche zu protokollierende Daten durchgeführt. Der Abschnitt (a) gemäß Figur 4 zeigt den Inhalt des Protokollierungs-
351383U
Speichers 22 für den Fall, daß der anfängliche Zählstand des Zählers Null betrug und das Einschreiben der zu protokollierenden Daten mit den Daten A begonnen wurde. In der Darstellung gemäß Figur 4 ist die Codierung (0,0) den Daten A, die Codierung (0,1) den Daten B und die Codierung (1,0) den Daten C zugeordnet worden. Da sämtliche Daten auf diese Weise in der Reihenfolge ihres Auftretens aufgezeichnet wurden und darüber hinaus die Art jeder der Daten mit der Codierung übereinstimmt, können die Daten vollständig voneinander zum Zeitpunkt des Abrufs oder Auslesens der protokollierten Daten unterschieden werden. Bei dieser Datenprotokollierungsmethode können die Daten durch die Codierung vollständig voneinander unterschieden werden, selbst wenn die Periode des Auftretens der Daten verschieden ist, so daß die Kapazität des Speichers vollständig ausgenutzt und Leerraum vermieden wird, obwohl die Anzahl der Art der Daten begrenzt ist durch die Anzahl der Bits für die Codierungen. Treten entsprechende Daten in denselben Zeitabständen auf, können die Daten gespeichert werden, ohne daß die Codierungen verwendet werden, indem eine Markierung nur spezifischen Daten wie im Abschnitt (b) der Figur 4 dargestellt ist, zugeordnet werden.
Der Abschnitt (b) gemäß Figur 4 zeigt den Status der Daten im Speicher wo eine Markierung den Daten A zugeordnet wurde. In diesem Falle wird die Periode des Auftretens derselben Datenart durch die den Daten A hinzugefügte Markierung angezeigt und sämtliche Datenarten, die innerhalb einer Periode auftreten, werden durch die Reihenfolge gezählt von den Referenzdaten, d.h. von den
3 5 1 3 8 3 A
- ίο -
Daten A, identifiziert. In diesem Falle gibt es keine Begrenzung der Anzahl der Datenarten, die in dem Speicher gespeichert werden können, so daß der Speicher zu 100% ausgenutzt werden kann.
Fig. 3 zeigt ein weiteres Ausführungsbeispiel der vorliegenden Erfindung. Dieses Ausführungsbeispiel enthält eine Protokollierungsspeichereinheit 31, die anders aufgebaut ist als die in dem zuvor beschriebenen Ausführungsbeispiel, eine Adressen-Wandlerschaltung 34 zur Erzeugung eines Codierungs- oder Markierungssignals 36 und eines Schiebe- und Schreibimpulses 38 für ein Schieberegister oder nachstehend beschriebenes FIFO 32, das die Daten einschreibt und abgibt. Das Schieberegister oder FIFO 32 schiebt die gespeicherten Daten zu seinem Ausgang zur gleichen Zeit wie es die Daten als neues Eingangssignal erhält und speichert die auf dem Datenbus 2 auftretende Daten sowie das Codierungs- oder Markierungssignal 36.
Das Schieberegister oder FIFO 32 weist N Teilregister, Nr. 1 bis Nr. N jeweils in einer EIN-WORT-EINHEIT auf. Das Register Nr. N ist an das Eingangsende angeschlossen, während das Register Nr. 1 an das Ausgangsende angeschlossen ist. Wird ein Schiebe- und Schreibimpuls 38 zugeführt, werden die in den internen Registern befindlichen Daten zu den nächsten Registern mit den kleineren Ziffern geschoben. Demzufolge empfängt das Register N die zu diesem Zeitpunkt auf dem Datenbus 2 befindlichen Daten als neue Eingangsdaten, die Daten im Register M (1 < M ^ N) werden zum Register Nr. (M - 1) geschoben und die Daten im Register 1 verschwinden. Auf diese Weise sind die letzten N-Daten-
sätze stets im FIFO gespeichert. In diesem Falle ist die Anordnung eines Zählers nicht erforderlich.
Mit der Bezugsziffer 39 ist ein Datenbus zum Auslesen der protokollierten Daten bezeichnet.
Die vorstehend beschriebene Schaltung ist so aufgebaut, daß die den zu protokollierenden Daten entsprechenden Codierungs- oder Harkierungsbits gleichzeitig zusammen mit den zu protokollierenden Daten gespeichert werden, so daß beispielsweise eine einzelne Protokollierungsspeichereinheit die Daten in unterschiedlich auftretenden Perioden mit einer 100%igen Ausnutzung ihres Speichers speichern kann. Dabei bewirkt die Verwendung eines Schieberegisters oder FIFOs dengleichen Effekt, ohne daß ein Binärzähler erforderlich ist.

Claims (2)

MITSUBISHI DENKI KABUSHIKI KAISHA, 2-3, Marunouchi 2 chome Chiyoda-ku, Tokyo 100, Japan Speichereinheit zum Protokollieren von Daten Ansprüche
1. Speichereinheit zum Protokollieren von Daten mit einer Steuereinheit, die eine Zentralprozessoreinheit enthält und Dateneingangs- und -ausgangsoperationen zum Speichern von Daten entsprechend einem Programm wiederholt,
gekennzeichnet durch eine Impulserzeugungsschaltung (24), die auf ein von der Zentralprozessoreinheit (1) abgegebenes Adressen- und Steuer-Ausgangssignal ein Codesignal (26), einen Schreibimpuls (28) und ein Triggersignal (27) erzeugt,
einen Protokollierungsspeicher (22), der auf einen Schreibimpuls (28) gleichzeitig die Dateneingänge und -ausgänge der Zentralprozessoreinheit (1) und den Codesignalausgang der Impulserzeungsschaltung (24)
DN/em
Martinistraße 24 Telefon Telecopierer Telex Datex-P
D-2800 Bremen 1 0421-328037 0421-3268 34 244020 fepatd 44421040 311
speichert und
einen Zähler (23), der auf das Triggersignal (27) einen Zählstand markiert und ein Adressensignal (25) an den Protokollierungsspeicher (22) abgibt.
2. Protokollierungsspeichereinheit nach Anspruch 1, gekennzeichnet durch eine Impulserzeugungsschaltung (34)/ die auf ein von der Zentralprozessoreinheit (1) abgegebenes Adressen- und Steuersignal ein Codesignal (36) und Schreibimpulssignal (38) erzeugt und ein Schieberegister oder FIFO (32), das auf das Schreibimpulssignal gleichzeitig die Eingangs- und Ausgangsdaten der Zentralprozessoreinheit und das von der Impulserzeugungsschaltung (34) abgegebene Codesignal (36) speichert.
DE19853513834 1984-05-14 1985-04-17 Speichereinheit zum protokollieren von daten Granted DE3513834A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59094478A JPS60238944A (ja) 1984-05-14 1984-05-14 トレ−ス用記憶装置

Publications (2)

Publication Number Publication Date
DE3513834A1 true DE3513834A1 (de) 1985-11-14
DE3513834C2 DE3513834C2 (de) 1990-05-31

Family

ID=14111383

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853513834 Granted DE3513834A1 (de) 1984-05-14 1985-04-17 Speichereinheit zum protokollieren von daten

Country Status (3)

Country Link
US (1) US4835675A (de)
JP (1) JPS60238944A (de)
DE (1) DE3513834A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19834191C2 (de) * 1997-07-29 2002-01-03 Nec Corp Tokio Tokyo Integrierte Schaltungsvorrichtung und ihr Steuerverfahren

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5127103A (en) * 1987-10-14 1992-06-30 North American Philips Corporation Real-time tracing of dynamic local data in high level languages in the presence of process context switches
US5073968A (en) * 1988-08-09 1991-12-17 Hewlett-Packard Company Method and apparatus for marking emulation analysis states
FR2717921B1 (fr) * 1994-03-24 1996-06-21 Texas Instruments France Dispositif de gestion de conflit d'accès entre un CPU et des mémoires.
JP3074594B2 (ja) * 1995-01-25 2000-08-07 アンリツ株式会社 波形観測装置
DE19544723C2 (de) * 1995-11-30 1999-11-11 Siemens Ag Prozessor-Analysesystem
JP3443720B2 (ja) * 1995-12-12 2003-09-08 株式会社日立製作所 エミュレータ
JPH1078889A (ja) * 1996-09-04 1998-03-24 Mitsubishi Electric Corp マイクロコンピュータ
US7287147B1 (en) * 2000-12-29 2007-10-23 Mips Technologies, Inc. Configurable co-processor interface
US7237090B1 (en) 2000-12-29 2007-06-26 Mips Technologies, Inc. Configurable out-of-order data transfer in a coprocessor interface
US7134116B1 (en) 2001-04-30 2006-11-07 Mips Technologies, Inc. External trace synchronization via periodic sampling
US7181728B1 (en) 2001-04-30 2007-02-20 Mips Technologies, Inc. User controlled trace records
US7178133B1 (en) 2001-04-30 2007-02-13 Mips Technologies, Inc. Trace control based on a characteristic of a processor's operating state
US7185234B1 (en) 2001-04-30 2007-02-27 Mips Technologies, Inc. Trace control from hardware and software
US7168066B1 (en) 2001-04-30 2007-01-23 Mips Technologies, Inc. Tracing out-of order load data
US7069544B1 (en) 2001-04-30 2006-06-27 Mips Technologies, Inc. Dynamic selection of a compression algorithm for trace data
US7124072B1 (en) 2001-04-30 2006-10-17 Mips Technologies, Inc. Program counter and data tracing from a multi-issue processor
US7065675B1 (en) 2001-05-08 2006-06-20 Mips Technologies, Inc. System and method for speeding up EJTAG block data transfers
US7043668B1 (en) 2001-06-29 2006-05-09 Mips Technologies, Inc. Optimized external trace formats
US7231551B1 (en) 2001-06-29 2007-06-12 Mips Technologies, Inc. Distributed tap controller
US6834365B2 (en) 2001-07-17 2004-12-21 International Business Machines Corporation Integrated real-time data tracing with low pin count output
JP3900470B2 (ja) * 2002-01-08 2007-04-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ディジタル信号測定装置及びトラフィック観測方法
US7159101B1 (en) 2003-05-28 2007-01-02 Mips Technologies, Inc. System and method to trace high performance multi-issue processors
US7437618B2 (en) * 2005-02-11 2008-10-14 International Business Machines Corporation Method in a processor for dynamically during runtime allocating memory for in-memory hardware tracing
US7418629B2 (en) * 2005-02-11 2008-08-26 International Business Machines Corporation Synchronizing triggering of multiple hardware trace facilities using an existing system bus
US20060184837A1 (en) * 2005-02-11 2006-08-17 International Business Machines Corporation Method, apparatus, and computer program product in a processor for balancing hardware trace collection among different hardware trace facilities
US7437617B2 (en) * 2005-02-11 2008-10-14 International Business Machines Corporation Method, apparatus, and computer program product in a processor for concurrently sharing a memory controller among a tracing process and non-tracing processes using a programmable variable number of shared memory write buffers
US7464874B2 (en) * 2005-02-24 2008-12-16 Robert William Donner Method and system for transparent and secure vote tabulation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2500841A1 (de) * 1974-01-18 1975-07-24 Int Standard Electric Corp Verfolgungseinrichtung
DE2261211B2 (de) * 1972-12-14 1976-01-15 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur diagnoseerleichterung in datenverarbeitungsanlagen
DD206596A1 (de) * 1981-12-17 1984-02-01 Adw Ddr Anordnung zur prozessorientierten programmablaufkontrolle im echtzeitbetrieb
JPS5983253A (ja) * 1982-11-04 1984-05-14 Mitsubishi Electric Corp トレ−ス用記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3704363A (en) * 1971-06-09 1972-11-28 Ibm Statistical and environmental data logging system for data processing storage subsystem
JPS537266B2 (de) * 1973-04-27 1978-03-16
JPS5161236A (de) * 1974-11-25 1976-05-27 Fujitsu Ltd
US4166290A (en) * 1978-05-10 1979-08-28 Tesdata Systems Corporation Computer monitoring system
JPS59216256A (ja) * 1983-05-24 1984-12-06 Iwatsu Electric Co Ltd マイクロプロセツサの動作解析装置
US4636941A (en) * 1983-05-24 1987-01-13 Iwatsu Electric Co., Ltd. Method and apparatus for analysis of microprocessor operation
JPS607549A (ja) * 1983-06-24 1985-01-16 Mitsubishi Electric Corp 故障診断装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2261211B2 (de) * 1972-12-14 1976-01-15 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur diagnoseerleichterung in datenverarbeitungsanlagen
DE2500841A1 (de) * 1974-01-18 1975-07-24 Int Standard Electric Corp Verfolgungseinrichtung
DD206596A1 (de) * 1981-12-17 1984-02-01 Adw Ddr Anordnung zur prozessorientierten programmablaufkontrolle im echtzeitbetrieb
JPS5983253A (ja) * 1982-11-04 1984-05-14 Mitsubishi Electric Corp トレ−ス用記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19834191C2 (de) * 1997-07-29 2002-01-03 Nec Corp Tokio Tokyo Integrierte Schaltungsvorrichtung und ihr Steuerverfahren
US6421795B2 (en) 1997-07-29 2002-07-16 Nec Corporation Integrated circuit device and its control method

Also Published As

Publication number Publication date
JPS60238944A (ja) 1985-11-27
DE3513834C2 (de) 1990-05-31
US4835675A (en) 1989-05-30

Similar Documents

Publication Publication Date Title
DE3513834A1 (de) Speichereinheit zum protokollieren von daten
DE2656123C3 (de) Eingabeeinrichtung zum Zufuhren einer Vielzahl von Zeichen, die ein Datenfeld bilden
DE2418653C3 (de) Vorrichtung zum Anzeigen eines Extremwertes einer Folge von Digitalwerten
DE2754441A1 (de) Anordnung fuer ein automatisches korrekturlesen von dokumenten
DE3431255A1 (de) Elektronische notizeinrichtung
DE1181460B (de) Elektronische Zifferrechenmaschine
EP0281550B1 (de) Schaltungsanordnung zur addition, speicherung und wiedergabe elektrischer zählimpulse
DE3123444A1 (de) Verfahren und anordnung zum nichtfluechtigen speichern des zaehlerstandes einer elektronischen zaehlschaltung
DE2133661C2 (de) Pufferspeicher-Einrichtung mit einem Speicher
DE1961554A1 (de) Fehlerkorrigierendes Sichersystem
DE2951513B2 (de) Elektronische Vorrichtung mit Zeitmeßfunktion
DE2450468C2 (de) Fehlerkorrekturanordnung für einen Speicher
DE1524111C3 (de) Elektronische Datenverarbeitungsanlage
DE2942058A1 (de) Anordnung fuer mosaikdruckwerke zum aufzeichnen von zeichen in proportionalschrift
DE2918357C2 (de) Speicherdaten-Puffer-Steuereinrichtung
DE2343501C3 (de) Steuerschaltung für zumindest eine Rechenanlage mit mehreren für die Durchführung von Ein-/Ausgabe-Programmen bestimmten Registern
DE2649147C2 (de) Anordnung zum wahlweisen Durchführen von logischen und arithmetischen Operationen
DE2502920A1 (de) Steueranordnung fuer den betrieb eines datenendgeraetes
DE2004762A1 (de) Übertragungsanschlussgerät
DE2747195C3 (de) Vorrichtung zum Verarbeiten von Druckdaten
EP0115047B1 (de) Verfahren und Anordnung zum Markieren von Textbereichen an einer Anzeigeeinheit
DE1474090B2 (de) Datenverarbeitungsanlage
DE69414204T2 (de) Druckgerät mit steuerbarer Druckgeschwindigkeit
DE3543976C2 (de)
DE2714314A1 (de) Datenverarbeitende vorrichtung mit einem datenspeicher

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING.

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee