DE19544723C2 - Prozessor-Analysesystem - Google Patents

Description

Die vorliegende Erfindung betrifft ein Prozessor-Analyse­ system gemäß dem Oberbegriff des Patentanspruchs 1.

Ein gattungsgemäßes Prozessor-Analysesysteme mit den Merkmalen des Oberbegriffs des Patentanspruchs 1 ist beispielsweise in der DE 35 13 834 C2 beschrieben. Derartige Prozessor-Analysesysteme sind beispielsweise in Form von Emulatoren bekannt.

Emulatoren sind digitale Meßgeräte, die unter fortlaufendem Erfassen der an den Anschlüssen eines Prozessors (Mikropro­ zessor, Mikrocontroller, Signalprozessor oder dergleichen) auftretenden Signalverläufe und unter zusätzlicher Ermittlung und/oder Beeinflussung von internen Zuständen des Prozessors (beispielsweise durch Unterbrechen des Programmablaufs und gezieltes Auslesen und/oder Verändern von aktuellen Register­ inhalten des Prozessors oder dergleichen) den Betrieb und die Funktion des Prozessors innerhalb des ihn beherbergenden Zielsystems bis ins letzte Detail nachvollziehen lassen.

Die Möglichkeit, das in einem zu analysierenden Prozessor während der Analyse ablaufende Verarbeitungsprogramm zu un­ terbrechen, um beispielsweise die Inhalte der internen Regi­ ster auszulesen oder zu verändern, machte es erforderlich, die direkte Verbindung zwischen dem zu analysierenden Prozes­ sor und dem diesen beinhaltenden Zielsystem zu lösen und den Prozessor statt dessen unter Zwischenschaltung zusätzlicher Hardware zumindest teilweise nur indirekt mit dem Zielsystem zu verbinden, wobei die zwischen Prozessor und Zielsystem transferierten Signale ganz oder teilweise über den Emulator laufen und dort selektiv gespeichert und/oder verändert wer­ den.

Die Herausnahme des Prozessors aus dem Zielsystem und/oder die Umleitung des Signalpfades über den Emulator können das Zusammenwirken zwischen Prozessor und Zielsystem verändern (beispielsweise durch veränderte zeitliche Beziehungen zwi­ schen den Verläufen verschiedener Signale oder durch einen veränderten Amplitudenverlauf der transferierten Signale). Hierdurch wiederum können ursprünglich vorhandene Fehler im Prozessor und/oder im Zielsystem verschwinden und/oder neue, ursprünglich nicht vorhandene Fehler hinzukommen.

Zur Vermeidung dessen könnte beispielsweise in Betracht gezo­ gen werden, den Prozessor mit einer Emulationsfunktion auszu­ statten, die auf eine Anforderung des Emulators hin oder selbständig zu einem vorher festgelegten Zeitpunkt beispiels­ weise das gerade ausgeführte Programm unterbricht und die In­ halte der internen Register ausgibt oder verändert.

Da bei einem derartigen Aufbau des Prozessors die zwischen Zielsystem und Prozessor transferierten Signale nicht mehr über den extern vorgesehenen Emulator laufen müssen, kann der Prozessor theoretisch wieder direkt, d. h. ohne Zwischenschal­ tung zusätzlicher Hardware mit dem Zielsystem verbunden wer­ den.

Wenn der Prozessor bei dessen Analyse durch einen Emulator unverändert, d. h. direkt mit dem Zielsystem verbunden bleiben soll, ist es jedoch gleichwohl sehr schwierig, die für eine Analyse bereitzustellenden Prozessorsignale zu erfassen und zur Anzeige und/oder Auswertung an den Emulator weiterzulei­ ten. Dies liegt an der großen Anzahl der zu verfolgenden Si­ gnale, an der teilweise schlechten Zugänglichkeit von Ziel­ system und Prozessor allgemein, an der aufgrund der zunehmen­ den Integration immer enger zusammenrückenden, teilweise so­ gar in nicht zugänglichen Zwischenschichten einer mehrlagigen Platine verlaufenden Signalpfaden und schließlich auch an den immer höher werdenden Signalwechselfrequenzen. Es ist ver­ ständlich, daß die genannten Umstände es zunehmend erschwe­ ren, die gewünschten Signale dem Emulator originalgetreu zur Verfügung zu stellen. Abgesehen davon stellt der Anschluß der Vielzahl von Meßleitungen und Tastköpfe wiederum einen Ein­ griff in das Zielsystem dar, der dessen elektrische Eigen­ schaften nicht unerheblich verändern kann.

Derartige unerwünschte Nebeneffekte lassen sich zum Teil ein­ schränken, indem die bereitzustellenden Signale beispiels­ weise mittels einer Klammer, eines Zwischensockels und der­ gleichen direkt an den Prozessoranschlüssen abgegriffen wer­ den. Sofern dies technisch überhaupt machbar ist (hängt vom Prozessortyp und der Art dessen Verbindung mit dem Zielsystem ab), ergibt sich jedoch auch hierbei eine elektrische Beein­ flussung des Zielsystems und/oder des Prozessors, die auf­ grund der sich daraus ergebenden Veränderungen den Sinn einer derartigen Messung bzw. Analyse in Frage stellen können.

Entsprechendes gilt auch für andere zur Prozessor-Analyse ge­ eignete Systeme wie beispielsweise für Logikanalysatoren und dergleichen.

Aus der eingangs genannten DE 35 13 834 C2, dem US-Patent 5,058,114 und der EP 0 316 609 A2 ist jeweils eine Schaltungs­ anordnung zum Protokollieren von Daten bekannt geworden. Damit kann der Datenverkehr auf dem Datenbus eines Prozessors protokolliert werden.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Prozessor-Analysesystem gemäß dem Oberbegriff des Patent­ anspruchs 1 derart weiterzubilden, daß die Aktivitäten und/oder die Zustände eines in einem Zielsystem vorgesehenen Prozessors vollständig analysierbar sind.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnen­ den Teil des Patentanspruchs 1 beanspruchten Merkmale gelöst.

Das Vorsehen einer Speichereinheit zum Speichern der für die Verfolgung und/oder für die Analyse der Prozessoraktivitäten und/oder Prozessorzustände bereitzustellenden Daten und Signale, die zumindest Adreß-Daten und Statussignale umfassen, direkt im Zielsystem und das beanspruchte Zusammenwirken dieser Spei­ chereinheit mit dem zu analysierenden Prozessor ermöglichen es, daß die bereitzustellenden Prozessorsignale ohne über weite Strecken und in Echtzeit erfolgende Befehlsdaten- und/oder Prozessorsignalübertragungen zwischen dem Prozessor und dem üblicherweise komplett extern vorgesehenen Auswerte­ abschnitt des Prozessor-Analysesystems, also zuverlässig ge­ nau zum gewünschten Zeitpunkt sowie unverfälscht und ohne störenden Eingriff in das Zielsystem erfaßt werden können.

Die in der Speichereinheit gespeicherten Daten können dann zu einem späteren Zeitpunkt zur Anzeige und/oder zur Analyse zum Auswerteabschnitt des Prozessor-Analysesystems übertragen werden. Dieser zeitliche Versatz stellt keinen Nachteil dar, da die Auswertung der interessierenden Daten in der Regel ohne Nachteile auch zu einem späteren Zeitpunkt erfolgen kann.

Es wurde mithin ein Prozessor-Analysesystem geschaffen, durch welches die Aktivitäten und/oder die Zustände eines in einem Zielsystem vorgesehenen Prozessors vollständig und fehlerfrei und im wesent­ lichen ohne Beeinflussung der elektrischen Eigenschaften von Prozessor und Zielsystem verfolgbar und/oder analysierbar sind.

Das beanspruchte Prozessor-Analysesystem, insbesondere die Verbindung zwischen dem Auswerteabschnitt des Prozessor-Ana­ lysesystems und dem zu analysierenden Prozessor und/oder Zielsystem kann trotz der durch das erfindungsgemäße Prozes­ sor-Analysesystem erzielbaren Vorteile einen gegenüber be­ kannten System sogar vereinfachten Aufbau aufweisen. Das Aus­ lesen der gespeicherten Daten aus der Speichereinheit und de­ ren Übertragung kann nämlich, da anders als bei der Messung und der Speicherung der Meßergebnisse selbst keine Echtzeit­ bedingungen eingehalten werden müssen, beliebig langsam (Übertragung mit niedriger Übertragungstaktfrequenz auf einer einzigen oder einigen wenigen Übertragungsleitungen) durchge­ führt werden, so daß auch bei langen Übertragungswegen und einfach aufgebauten Übertragungsstrecken stets eine fehler­ freie Übertragung gewährleistet ist.

Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung wird nachfolgend anhand eines Ausführungsbei­ spiels unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen

Fig. 1 eine veranschaulichende Darstellung eines mit einem zu analysierenden Zielsystem verbundenen erfindungs­ gemäßen Prozessor-Analysesystems, und

Fig. 2 die Verschaltung einer im Zielsystem integrierten, aber funktional zum Prozessor-Analysesystem gehören­ den Speichereinheit mit einem zu analysierenden Pro­ zessor.

Das Zielsystem ist in der Fig. 1 mit dem Bezugszeichen 10 bezeichnet. Im Zielsystem 10 ist ein Prozessor 11 vorgesehen. Die Funktion dieses Prozessors 11, der ein Mikroprozessor, ein Mikrocontroller, ein Signalprozessor oder dergleichen sein kann, soll durch das erfindungsgemäße Prozessor-Analyse­ system untersucht werden. Genauer gesagt sollen dessen Akti­ vitäten und/oder Zustände verfolgt und/oder analysiert wer­ den.

Das genannte Prozessor-Analysesystem ist im vorliegenden Aus­ führungsbeispiel durch einen Emulator realisiert. Der Emula­ tor setzt sich aus einem getrennt vom Zielsystem vorgesehenen Emulator-Steuer- und Auswerteabschnitt 20 und einer im Ziel­ system 10 integrierten Speichereinheit 12 in Form eines soge­ nannten Sample-RAMs zusammen.

Der Emulator-Steuer- und Auswerteabschnitt 20 ist mit dem Zielsystem 10 mittels eines Verbindungskabels 30 verbunden. Das Zielsystem kann hierzu beispielsweise eine in den Figuren nicht gezeigte serielle oder parallele Schnittstelle mit ei­ nem elektrischen Verbinder aufweisen.

Die Speichereinheit 12 dient dazu, die für eine Verfolgung und/oder eine Analyse der Aktivitäten des Prozessors bereit­ zustellenden Daten, also vom Prozessor 11 ausgegebene bzw. in den Prozessor eingegebene Adreß-, Daten-, Status- und/oder Taktsignale und/oder interne Speicher- bzw. Registerinhalte des Prozessors zwischenzuspeichern.

Die in der Speichereinheit 12 gespeicherten Daten werden bei Bedarf zur Auswertung und Anzeige über das Verbindungskabel 30 zum Emulator-Steuer- und Auswerteabschnitt 20 übertragen.

Die Speichereinheit 12 kann als Chip ausgebildet sein, der mit dem Prozessor-Chip zu einem Multichip-Modul kombinierbar ist; sie kann aber auch als eine separat vom Prozessor 11 vorgesehene diskrete Komponente ausgebildet sein. Die Spei­ chereinheit 12 ist in diesen Fällen mechanisch und elektrisch vorteilhafterweise so ausgebildet, daß sie universell für möglichst viele verschiedene Prozessoren einsetzbar ist.

Die Speichereinheit 12 weist eine in der Fig. 1 nicht ge­ zeigte Verbindung mit dem Prozessor 11 auf, die nachfolgend unter Bezugnahme auf die Fig. 2 näher beschrieben wird.

In der Fig. 2 sind schematisch der Prozessor 11, die Spei­ chereinheit 12 und deren elektrische Verbindungen gezeigt.

Der gezeigte Prozessor 11 weist eine Vielzahl von Eingangs- und/oder Ausgangsanschlüssen auf, wobei sich die in der Fig. 2 gezeigten Anschlüsse in Anschlüsse für Adreßsignale (A), Datensignale (D) und Steuersignale (C, RW, CLK, SRIN) unter­ teilen lassen. Jeder der genannten und in der Fig. 2 gezeig­ ten Anschlüsse kann wahlweise je nach Bedarf als ein einzel­ ner Anschluß oder als eine aus einer Vielzahl von Anschlüssen bestehende Anschlußgruppe ausgebildet sein.

Die Speichereinheit 12 setzt sich aus einem Adreßzeiger 121 und der eigentlichen Speichervorrichtung 122 (beispielsweise in Form eines RAM) zusammen. Die Speichereinheit 12 weist eine Vielzahl von Eingangs- und/oder Ausgangsanschlüssen auf, wobei sich die in der Fig. 2 gezeigten Anschlüsse in An­ schlüsse für Dateneingaben (DIN), Datenausgaben (DOUT) und Steuersignale (RW, CLK) unterteilen lassen.

Die jeweiligen Anschlüsse des Prozessors 11 und der Spei­ chereinheit 12 sind in der in der Fig. 2 gezeigten Weise miteinander verbunden.

Die Speichereinheit 12 wird vom Prozessor 11 mittels Steuer­ signalen gesteuert; sie kann dabei in mindestens zwei ver­ schiedene Zustände geschaltet werden, nämlich einen Informa­ tionsaufzeichnungszustand und einen Informationsausgabezu­ stand.

Die Festlegung des Zustandes, welchen die Speichereinheit 12 annehmen soll, wird durch ein aus dem RW-Anschluß des Prozes­ sors 11 zum RW-Anschluß der Speichereinheit 12 ausgegebenes Steuersignal bestimmt.

Im Informationsaufzeichnungszustand ist die Speichereinheit 12 in der Lage, zur Verfolgung und/oder zur Analyse der Akti­ vitäten und/oder der Zustände des Prozessors bereitzustellen­ den Daten in die Speichervorrichtung 122 aufzuzeichnen.

Dieses Einspeichern von Daten kann durch den zu analysieren­ den Prozessor 11 selbst veranlaßt werden.

Hierzu wird im vorliegenden Ausführungsbeispiel in der Spei­ chereinheit 12 aus einer vom C-Anschluß des Prozessors 11 ausgegebenen und in den DIN-Anschluß der Speichereinheit 12 eingegebenen Steuerinformation (siehe Fig. 2) ein Takt (Sample-Takt) gewonnen, im Ansprechen auf welchen die zum jeweiligen Zeitpunkt an den Adreß-(A-), Daten-(D-) und Steuer-(C-)anschlüssen des Prozessors 11 bzw. den Daten­ eingangsanschlüssen (DIN) der Speichereinheit 12 anliegenden Signale als ein sogenanntes Sample in die Speichervorrichtung 122 eingespeichert werden.

Die Adresse, unter welcher das Sample innerhalb der Speicher­ vorrichtung 122 gespeichert wird, wird durch den Adreßzeiger 121 bestimmt; der Adreßzeiger wird nach jeder Aufzeichnung bzw. entsprechend dem Sample-Takt automatisch weitergeschal­ tet (beispielsweise durch Inkrementieren desselben).

Im Informationsausgabezustand ist die Speichereinheit 12 in der Lage, die in der Speichervorrichtung 122 gespeicherten Daten auszugeben.

Die Ausgabe der gespeicherten Daten aus der Speichervorrich­ tung 122 kann auf Veranlassung durch den Prozessor 11 erfol­ gen.

Hierzu versendet der Prozessor 11 von dessen CLK-Anschluß zum CLK-Anschluß der Speichereinheit 12 ein Taktsignal, welches diese als Lesetakt verwendet und dementsprechend über deren Datenausgabe(DOUT)-Anschluß die gespeicherten Daten ausgibt.

Im vorliegenden Ausführungsbeispiel erfolgt die Datenausgabe seriell zum SRIN-Anschluß des Prozessors 11, welcher seiner­ seits den Datenstrom über die eingangs bereits erwähnte Schnittstelle und die Verbindungsleitung 30 zum Emulator- Steuer- und Auswerteabschnitt 20 weiterleiten kann. Alterna­ tiv wäre jedoch auch denkbar, die von der Speichereinheit 12 ausgegebenen Daten ohne Umweg über den Prozessor 11 direkt an den Emulator-Steuer- und Auswerteabschnitt 20 auszugeben. Ab­ gesehen davon kann die Datenausgabe durch die Speichereinheit 12 selbstverständlich auch parallel erfolgen.

Die Unterbringung der Speichereinheit 12 im Zielsystem und die Steuerung derselben zumindest unter Mitwirkung des zu analysierenden Prozessors 11 ermöglicht aufgrund der räumli­ chen Nähe von Prozessor 11 und Speichereinheit 12 und auf­ grund des möglichen Verzichts auf das Vorsehen der herkömmli­ chen Signalmeß- und Signalübertragungsanordnungen die Schaf­ fung eines Prozessor-Analysesystems, durch welches die Akti­ vitäten und/oder die Zustände eines in einem Zielsystem vor­ gesehenen Prozessors fehlerfrei und im wesentlichen ohne Be­ einflussung der elektrischen Eigenschaften von Prozessor und Zielsystem verfolgbar und/oder analysierbar sind. Auf diese Weise können erstmals auch mit einer Abschirmung versehene Prozessoren und Zielsysteme unter realen Bedingungen (insbe­ sondere ohne Öffnung der Abschirmung beim Messen) untersucht werden.

Die Mitwirkung des Prozessors 11 beim Veranlassen des Ein­ speicherns von Daten in die Speichereinheit 12 und beim Ver­ anlassen des Auslesens der darin gespeicherten Daten bzw. das Zusammenwirken von Prozessor 11 und Steuereinheit 12 ist nicht auf die vorstehend beschriebenen Maßnahmen beschränkt. Entscheidend ist in diesem Zusammenhang ausschließlich, daß der Speichereinheit 12 die für die gewünschte Analyse erfor­ derlichen Signale vollständig zur Verfügung gestellt werden und daß die Speichereinheit 12 anhand welcher Umstände auch immer erkennen kann, zu welchem Zeitpunkt ein Einspeichern oder Auslesen welcher Daten zu erfolgen hat. Es besteht hier­ bei insbesondere keine Einschränkung auf die beschriebene Kommunikation zwischen dem Prozessor 11 und der Speicherein­ heit 12. Die Mitwirkung des Prozessors 11 kann vielmehr be­ liebige Ausmaße und Realisierungsformen annehmen und gegebe­ nenfalls auch unter Zwischenschaltung beliebiger Steuerein­ richtungen zwischen dem Prozessor 11 und der Speichereinheit 12 erfolgen. Die Bandbreite der Mitwirkung des Prozessors 11 reicht von einer bloßen (einmaligen) Aktivierung einer intel­ ligenten Steuereinrichtung, die von diesem Zeitpunkt an die komplette Steuerung der Speichereinheit 12 übernimmt, bis zu einer vollständigen Steuerung der Speichereinheit 12 unmit­ telbar durch den Prozessor 11 selbst.

Die mit der Prozessor-Analyse im Zusammenhang stehenden Akti­ vitäten des Prozessors können völlig selbständig durch den Prozessor 11 oder auf Anweisung durch die Emulator-Steuer- und Auswerteabschnitt 20 erfolgen.

Unabhängig davon kann der Emulator-Steuer- und Auswerte­ abschnitt 20, sofern er keine prozessorspezifischen Hardware­ komponenten enthalten muß, durch einen Personal Computer oder dergleichen ersetzt werden.

Die Erfindung wurde vorstehend anhand eines Emulators be­ schrieben. Hierauf besteht jedoch keinerlei Einschränkung. Die Erfindung ist vielmehr überall dort anwendbar, wo Signale zu messen und zur Auswertung zu einem externen System zu übertragen sind.

Claims (12)

1. Prozessor-Analysesystem zur Verfolgung und/oder zur Ana­ lyse der Aktivitäten und/oder der Zustände eines in einem Zielsystem (10) vorgesehenen Prozessors (11) unter Auswertung von in den Prozessor eingegebenen und aus dem Prozessor aus­ gegebenen Daten und Signalen, mit einer im Zielsystem enthaltenen Speichereinheit (12) zum Speichern von für die Verfolgung und/oder für die Analyse der Prozessoraktivitäten und/oder Prozessorzustände bereitzustellenden Daten und Signalen, wobei die Speichereinheit (12) eine außerhalb des zu analysierenden Prozessors (11) vorgesehene Komponente ist, welche derart mit dem zu analysierenden Prozessor (11) verbunden ist, daß das Einschreiben von interessierenden Daten und Signalen in die Speichereinheit und das Auslesen der gespeicherten Daten und Signale aus der Speichereinheit mittels Steuersignalen (RW) vom zu analysierenden Prozessor durchführbar ist, dadurch gekennzeichnet, daß die Daten und Signale zumindest die vom Prozessor (11) ausgegebenen beziehungsweise in den Prozessor eingegebenen Adreß-, Daten- und Statussignale umfassen.

2. Prozessor-Analysesystem nach Anspruch 1, dadurch gekennzeichnet, daß der Prozessor (11) ein Mikroprozessor, ein Mikrocontrol­ ler oder ein Signalprozessor ist.

3. Prozessor-Analysesystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Daten und Signale weiterhin Taktsignale und/oder interne Speicher- bzw. Registerinhalte des Prozessors umfassen.

4. Prozessor-Analysesystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Prozessor-Analysesystem eine Auswerteeinheit zur Aus­ wertung und/oder Anzeige der Daten und Signale aufweist.

5. Prozessor-Analysesystem nach Anspruch 4, dadurch gekennzeichnet, daß das Prozessor-Analysesystem eine Steuereinheit zur Steue­ rung der Auswerteeinheit und der Speichereinheit (12) auf­ weist.

6. Prozessor-Analysesystem nach Anspruch 4 und 5, dadurch gekennzeichnet, daß die Auswerteeinheit und Teile der Steuereinheit in einem außerhalb des Zielsystems (10) realisierten Abschnitt (20) des Analysesystems vorgesehen sind.

7. Prozessor-Analysesystem nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß Teile der Steuereinheit im zu analysierenden Prozessor (11) integriert sind.

8. Prozessor-Analysesystem nach Anspruch 1, dadurch gekennzeichnet, daß die unter Mitwirkung des Prozessors (11) aus der Spei­ chereinheit (12) ausgelesenen Daten und Signale über den Pro­ zessor oder direkt an den außerhalb des Zielsystems (10) rea­ lisierten Abschnitt (20) des Analysesystems weitergeleitet werden.

9. Prozessor-Analysesystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Zielsystem (10) eine Schnittstelle zur Verbindung mit dem außerhalb des Zielsystems realisierten Abschnitt (20) des Analysesystems aufweist.

10. Prozessor-Analysesystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Prozessor (11) und die Speichereinheit (12) derart ausgebildet und miteinander verbunden sind, daß die Spei­ chereinheit aus den ihr vom Prozessor zugeführten Signalen bestimmen kann, zu welchen Zeitpunkten welche Daten zu spei­ chern sind.

11. Prozessor-Analysesystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Prozessor (11) und die Speichereinheit (12) derart ausgebildet und miteinander verbunden sind, daß das Auslesen der in der Speichereinheit gespeicherten Daten entsprechend einem der Speichereinheit vom Prozessor zugeführten Takt­ signal erfolgen kann.

12. Prozessor-Analysesystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Speichereinheit (12) einen Adreßzähler (121) auf­ weist, der in Übereinstimmung mit den durchgeführten Schreib- und Leseoperationen automatisch weitergeschaltet wird.