DE19604251A1 - Microcomputersystem, Verfahren zur Erfassung einer Vielzahl von Statusdaten und Computersystem - Google Patents
Microcomputersystem, Verfahren zur Erfassung einer Vielzahl von Statusdaten und ComputersystemInfo
- Publication number
- DE19604251A1 DE19604251A1 DE19604251A DE19604251A DE19604251A1 DE 19604251 A1 DE19604251 A1 DE 19604251A1 DE 19604251 A DE19604251 A DE 19604251A DE 19604251 A DE19604251 A DE 19604251A DE 19604251 A1 DE19604251 A1 DE 19604251A1
- Authority
- DE
- Germany
- Prior art keywords
- status
- cpu
- control signal
- status data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2736—Tester hardware, i.e. output processing circuits using a dedicated service processor for test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3652—Software debugging using additional hardware in-circuit-emulation [ICE] arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Microcomputer
system, ein Verfahren zur Erfassung einer Vielzahl von Status
daten und ein Computersystem gemäß den Oberbegriffen der An
sprüche 1, 6 und 13, und inbesondere auf eine Emulationsvor
richtung für einen Ein-Chip-Microcomputer, die in der Lage
ist, interne Statusinformationen eines peripheren Schaltkrei
ses in Echtzeit aus zugeben, bevorzugt ohne das Ausführen des
Programms zu unterbrechen.
Da eine elektronische Vorrichtung, die einen Ein-Chip-Micro
computer aufweist, in letzter Zeit immer komplizierter gewor
den ist, wird eine große Softwaremenge, die durch den Micro
computer ausgeführt werden soll, beachtlich vergrößert. Ande
rerseits ist die Lebensdauer einer derartigen elektronischen
Vorrichtung rapide verkürzt. Infolgedessen ist es wichtig, ei
ne derartige große Softwaremenge für eine kurze Zeit zu ent
wickeln. Deshalb besteht starker Bedarfan einem Ein-Chip-Mi
crocomputer, der eine so hohe Funktionalität und Leistung auf
weist, daß die Software unter Verwendung des Microcomputers
leicht entwickelt werden kann.
Bei der Softwareentwicklung ist es notwendig, Statusinforma
tionen eines peripheren Schaltkreises zu erfassen, der durch
den Ein-Chip-Microcomputer gesteuert werden soll. Insbesondere
bei der Entwicklung eines Anwenderprogramms für ein Echtzeit-
Steuerungssystem ist es wichtig, Fehlerbeseitigungsinformatio
nen, wie z. B. Statusinformationen eines peripheren Schaltkrei
ses, der asynchron zu der Ausführung des Programms arbeitet,
zu sammeln, und die Fehlerbeseitigungsinformationen auf einem
Bildschirm anzuzeigen, um den Ausführungsstatus des Programms
einem Programmierer zur weiter erhöhten Entwicklungsleistung
mitzuteilen.
Fig. 1 zeigt eine Darstellung eines herkömmlichen Fehlerbesei
tigungssystems, das im allgemeinen zur Entwicklung der Soft
ware für den Ein-Chip-Microcomputer verwendet wird. Das Feh
lerbeseitigungssystem weist einen PC 500 und einem Emulations
adapter 700 auf, der einen in den Schaltkreis eingesetzten
Emulator oder In-Circuit-Emulator aufweist und mit einem Ziel
system 600 verbunden ist, um während der Ausgabe von Statusin
formationen das Zielsystem 600 zu emulieren. Fig. 2 zeigt ein
Blockdiagramm des herkömmlichen In-Circuit-Emulators 700 für
einen Ein-Chip-Computer des Microcomputersystems. Unter Bezug
nahme auf Fig. 2 weist der In-Circuit-Emulator 700 eine Über
wachungs-CPU 1001 und eine Emulator-Chipvorrichtung 1000 auf.
Die Emulator-Chipvorrichtung 1000 emuliert den tatsächlichen
Betrieb eines Systems als ein Ziel der Emulation. Die Überwa
chungs-CPU 1001 steuert den gesamten Emulationsvorgang, über
wacht Signale auf einem Adreßbus 102 und einem Datenbus 103,
um die Emulations-Chipvorrichtung 1000 zu steuern, und gibt
Fehlerbeseitigungsinformationen über einen externen Bus 108 an
den Bildschirm eines Monitors 1009 aus. Die Überwachungs-CPU
1001 setzt auch ein Überwachungs-Unterbrechungssignal auf ei
nen aktiven Zustand, um die Ausführung des Programms durch die
Emulator-Chipvorrichtung 1000 vorübergehend zu stoppen, und
führt dann einen Lesebefehl aus, um in Registern in der Emu
lator-Chipvorrichtung 1000 gespeicherte Statusdaten zu lesen.
Fig. 3 zeigt ein Blockdiagramm des inneren Aufbaus der Emula
tor-Chipvorrichtung 1000. Unter Bezugnahme auf Fig. 3 wird der
Lesevorgang von Statusdaten aus peripheren Schaltkreisen, die
in die Emulator-Chipvorrichtung eingebaut sind, beschrieben.
Wie es in Fig. 3 gezeigt ist, weist die Emulator-Chipvorrich
tung 1000 eine zentrale Verarbeitungseinheit (CPU) 20, einen
Speicher 10′ periphere Schaltkreise 30 und 40 und Anschlüsse
2, 3, 4, 5, 6 und 7 auf, die jeweils mit einem Taktsignal 11,
einem Überwachungs-Unterbrechungssignal 12, einem Lesesignal
13, einem Schreibsignal 14, einem Adreßbus und einem Datenbus
verbunden sind. Die peripheren Schaltkreise 30 und 40 weisen
periphere Steuerschaltkreise 31 und 41, um periphere Funktio
nen auszuführen, und periphere Statusflags 32 und 42 auf, um
die Betriebsergebnisse der peripheren Steuerschaltkreise 31
und 41 zu speichern. Die peripheren Statusflags 32 und 42 sind
im allgemeinen in einem Speicher abgebildet. Dementsprechend
kann die CPU 20 den Zustand jedes Flags unter Verwendung des
Adreßbusses 8, des Datenbusses 9 und des Lesesignals 13 lesen.
Das Lesesignal wird von der CPU 20 an den Speicher 10, die
peripheren Schaltkreise 30 und 40 und den äußeren Anschluß 5
ausgegeben. Das Schreibsignal 14 wird von der CPU 20 an den
Speicher 10, die peripheren Schaltkreise 30 und 40 und den
äußeren Anschluß 4 ausgegeben. Das Taktsignal 11 wird von der
Überwachungs-CPU 1001 über den äußeren Anschluß 2 der CPU 20
den peripheren Schaltkreisen 30 und 40 zugeführt. Das Über
wachungs-Unterbrechungssignal 12 wird von der Überwachungs-CPU
1001 über den äußeren Anschluß 3 der CPU 20 zugeführt.
Als nächstes wird der Betrieb für einen Fall beschrieben, bei
dem das Programm während der Emulation vorübergehend gestoppt
wird, so daß die Überwachungs-CPU 1001 Statusdaten vom peri
pheren Statusflag 42 lesen kann. Die Überwachungs-CPU 1001
setzt das Überwachungs-Unterbrechungssignal 107 auf "1", d. h.
einen aktiven Zustand, und überträgt es als das Überwachungs-
Unterbrechungssignal 12 über den äußeren Anschluß 3 zu der
Emulator-Chipvorrichtung 1000. Die Emulator-Chipvorrichtung
1000 erfaßt, daß das Überwachungs-Unterbrechungssignal 12 "1"
ist und stoppt die Ausführung des Anwenderprogramms. Dann gibt
die Überwachungs-CPU 1001 über die Datenbusse 103 und 9 über
den äußeren Anschluß 7 an die Emulations-Chipvorrichtung 1000
einen Lesebefehl aus. Die CPU 20 setzt das Lesesignal 13 an
sprechend auf den Lesebefehl von der Überwachungs-CPU 1001 auf
"1", um unter Verwendung des Adreßbusses 8 und des Datenbusses
9 Daten des peripheren Statusflags 42 zu lesen. Die CPU 20
führt die Lesedaten über die Datenbusse 9 und 103 und den
äußeren Anschluß 7 der Überwachungs-CPU 1001 zu. Beim Empfang
der Daten gibt die Überwachungs-CPU 1001 die Daten über den
äußeren Bus 108 an einen Monitor 1009 aus, so daß die Status
daten angezeigt werden.
Wie es oben beschrieben ist, wird bei einem herkömmlichen Feh
lerbeseitigungssystem, bei dem ein Microcomputersystem verwen
det wird, zum Lesen der Daten des peripheren Statusflags die
Ausführung des Anwenderprogramms durch die CPU 20 ansprechend
auf das Überwachungs-Unterbrechungssignal von der Überwa
chungs-CPU 1001 unterbrochen. Aus diesem Grund können die Da
ten des peripheren Statusflags, die sich mit der Zeit ändern,
in einem Echtzeitverfahren nicht emuliert werden, ohne die
Ausführung des Anwenderprogramms zu unterbrechen. Alternativ
könnte überlegt werden, Befehle zum Lesen und Ausgeben der Da
ten des peripheren Statusflags an die Überwachungs-CPU vorher
in das Anwenderprogramm aufzunehmen und die Befehle auszufüh
ren. In diesem Fall muß das Anwenderprogramm jedoch nach der
Fehlerbeseitigung umgeschrieben werden und es ist kompliziert.
Demgegenüber liegt der vorliegenden Erfindung die Aufgabe zu
grunde, ein Microcomputersystem, ein Verfahren zur Erfassung
einer Vielzahl von Statusdaten und ein Computersystem gemäß
den Oberbegriffen der Ansprüche 1, 6 und 13 zu schaffen, die
eine Vielzahl von Statusdaten einer Vielzahl von peripheren
Schaltkreisen ausgeben, ohne die Ausführung eines Anwenderpro
gramms zu unterbrechen und ohne das Anwenderprogramm zur Ent
wicklung des Programms umzuschreiben.
Diese Aufgabe wird erfindungsgemäß durch die Ansprüche 1, 6
und 13 gelöst. Vorteilhafte Weiterbildungen ergeben sich aus
den Unteransprüchen.
Eine andere Aufgabe der vorliegenden Erfindung ist es, ein
Verfahren und eine Vorrichtung zur Ausgabe einer Vielzahl von
Statusdaten zu schaffen, die sich in einem Echtzeitverfahren
mit der Zeit wiederholt ändern.
Noch eine andere Aufgabe der vorliegenden Erfindung ist es,
ein Verfahren und eine Vorrichtung zu schaffen, die in der La
ge sind, die Ausführung eines Anwenderprogramms sofort zu un
terbrechen, wenn bin beliebiges der Vielzahl von Statusdaten
geändert wird, und zugleich Statusdaten anzuzeigen.
Bevorzugt ist es erfindungsgemäß vorgesehen, daß ein Computer
system einen Bus, eine mit dem Bus verbundene zentrale Verar
beitungseinheit (CPU), mit welcher ein Programm ausführbar
ist, eine Vielzahl von peripheren Schaltkreisen, die mit dem
Bus verbunden sind und jeweils Statusflags aufweisen, von de
nen jedes Statusdaten eines entsprechenden peripheren Schalt
kreises speichert, wobei jedes Statusdatum mit dem Ausführen
des Programs durch die CPU geändert wird, einen Steuersignal-
Erzeugungsabschnitt zur Erzeugung eines Steuersignals unabhän
gig vom Ausführen des Programms durch die CPU, und einen mit
den Statuskennzeichen verbundene Auswahlabschnitt zur Auswahl
einer der Vielzahl von Statusdaten ansprechend auf das Steuer
signal aufweist, um das ausgewählte Statusdatum an einen ande
ren Schaltkreis als die CPU auszugeben.
Gemäß einem anderen Aspekt der vorliegenden Erfindung umfaßt
ein Computersystem für ein Microcomputersystem eine Anzeige
einheit, ein Microcomputersystem mit einer Vielzahl von peri
pheren Schaltkreisen zur Ausführung eines Programms, wobei ein
Statusdatum, das einen Zustand jedes der Vielzahl von periphe
ren Schaltkreisen angibt, mit der Ausführung des Programms ge
ändert wird, und eine Überwachungseinheit zum Empfangen minde
stens eines der Vielzahl von Statusdaten vom Microcomputersy
stem unabhängig vom Ausführen des Programms im Microcomputer
und Anzeigen des empfangenen Statusdatums auf der Anzeigeein
heit.
Der Steuersignal-Erzeugungsabschnitt gibt das Steuersignal an
den Schaltkreis, wie z. B. die Überwachungseinheit, aus, so daß
der Schaltkreis bestimmen kann, von welcher der Vielzahl von
peripheren Schaltkreisen das Statusdatum empfangen wird. Wenn
der Steuersignal-Erzeugungsabschnitt das Steuersignal kontinu
ierlich erzeugt, kann die Vielzahl von Statusdaten nacheinan
der und wiederholt an den Schaltkreis ausgegeben werden, was
zur Schaffung der Entwicklungsumstände des Programms führt.
Die Überwachungseinheit kann die Ausführung des Programms in
der CPU ansprechend auf eine Veränderung mindestens eines der
Vielzahl von Statusdaten unterbrechen. Wenn der Steuersignal-
Erzeugungsabschnitt das Steuersignal ansprechend auf ein Er
zeugungs-Steuerdatum vom Schaltkreis erzeugt, kann der Schalt
kreis zu einem beliebigen Zeitpunkt die Zustände der Vielzahl
von peripheren Schaltkreisen im Microcomputer kennen.
Weiterhin ist es erfindungsgemäß bevorzugt vorgesehen, daß ein
Verfahren zur Erfassung einer Vielzahl von Statusdaten, die
Zustände einer Vielzahl von peripheren Schaltkreisen angeben,
ohne das Ausführen eines Programms durch eine CPU zu unterbre
chen, die folgenden Schritte aufweist:
Einstellen der Vielzahl von Statusdaten in der Vielzahl von peripheren Schaltkreisen mit dem Ausführen des Programms durch die CPU;
Erzeugen eines Steuersignals unabhängig vom Ausführen des Pro gramms durch die CPU;
Auswählen und Ausgeben eines der Vielzahl von Statusdaten an sprechend auf das Steuersignal.
Einstellen der Vielzahl von Statusdaten in der Vielzahl von peripheren Schaltkreisen mit dem Ausführen des Programms durch die CPU;
Erzeugen eines Steuersignals unabhängig vom Ausführen des Pro gramms durch die CPU;
Auswählen und Ausgeben eines der Vielzahl von Statusdaten an sprechend auf das Steuersignal.
Es zeigen:
Fig. 1 eine schematische Darstellung eines herkömmlichen Feh
lerbeseitigungssystems für ein Microcomputersystem;
Fig. 2 ein Blockdiagramm, das ein herkömmliches Emulatorsy
stem zeigt, das eine Überwachungs-CPU und eine Emula
tor-Chipvorrichtung aufweist;
Fig. 3 ein Blockdiagramm des inneren Aufbaus der in Fig. 2
gezeigten Emulator-Chipvorrichtung;
Fig. 4 ein Blockdiagramm, das ein Emulatorsystem zeigt, das
eine Überwachungs-CPU und eine Emulator-Chipvorrich
tung gemäß einer ersten Ausführungsform der vorliegen
den Erfindung aufweist;
Fig. 5 ein Blockdiagramm des inneren Aufbaus einer Emulator-
Chipvorrichtung gemäß der ersten Ausführungsform der
vorliegenden Erfindung;
Fig. 6 ein Blockdiagramm peripherer Schaltkreise der in Fig. 5
gezeigten Emulator-Chipvorrichtung;
Fig. 7A bis 7C Zeittafeln, die die Wellenformen eines Taktsi
gnals, eines Status-Taktsignals bzw. eines Statussi
gnals zeigen;
Fig. 8 ein Blockdiagramm des inneren Aufbaus einer Emulator-
Chipvorrichtung gemäß einer zweiten Ausführungsform
der vorliegenden Erfindung;
Fig. 9A bis 9C Zeittafeln, die die Wellenformen eines Taktsi
gnals, eines Status-Taktsignals bzw. eines Statussi
gnals zeigen;
Fig. 10 ein Blockdiagramm des inneren Aufbaus einer Emulator-
Chipvorrichtung gemäß einer dritten Ausführungsform
der vorliegenden Erfindung; und
Fig. 11 ein Blockdiagramm des inneren Aufbaus einer Emulator-
Chipvorrichtung gemäß einer vierten Ausführungsform
der vorliegenden Erfindung.
Das Fehlerbeseitigungssystem, das eine Emulator-Chipvorrich
tung umfaßt, bei der ein erfindungsgemäßes Microcomputersystem
verwendet wird, wird nachfolgend unter Bezugnahme auf die
beigefügten Zeichnungen beschrieben.
Fig. 4 zeigt ein Blockdiagramm, das das erfindungsgemäße Feh
lerbeseitigungssystem darstellt. Unter Bezugnahme auf Fig. 4
weist das Fehlerbeseitigungssystem eine Emulations-Chipvor
richtung 100, eine Überwachungs-CPU 101 und eine Anzeigeein
heit 109 auf. Die Überwachungs-CPU 101 und die Anzeigeeinheit
109 sind durch einen externen Bus 108 verbunden. Die Überwa
chungs-CPU 101 und die Emulations-Chipvorrichtung 100 sind
durch einen Adreßbus 102 und Leitungen für einen Datenbus 103,
ein Lesesignal 104, ein Schreibsignal 105, ein Taktsignal 106,
ein Überwachungs-Unterbrechungssignal 107, einen Status-Takt
52 und ein Statussignal 53 verbunden. Die Überwachungs-CPU 101
gibt das Überwachungs-Unterbrechungssignal 107 an die Emula
tions-Chipvorrichtung 100 ab und gibt, falls notwendig, auf
dem Adreßbus 102 und dem Datenbus 103 eine Adresse und einen
Befehl an die Emulations-Chipvorrichtung 100 aus. Beim Empfang
der Statusdaten von peripheren Schaltkreisen gibt die
Überwachungs-CPU 101 diese Daten über den externen Bus 108 an die
Anzeigeeinheit 109 aus, so daß diese Daten angezeigt werden.
Fig. 5 zeigt ein Blockdiagramm, das den inneren Aufbau der
Emulator-Chipvorrichtung 100 gemäß der ersten Ausführungsform
der vorliegenden Erfindung darstellt. Unter Bezugnahme auf
Fig. 5 umfaßt die Emulator-Chipvorrichtung 100 eine zentrale
Verarbeitungseinheit (CPU) 20, einen Speicher 10, periphere
Schaltkreise 30 und 40, die mit einem Adreßbus 8 und einem Da
tenbus 9 verbunden sind, die jeweils mit äußeren Anschlüssen 6
und 7 verbunden sind. Die Emulations-Chipvorrichtung umfaßt
weiterhin einen Emulations-Steuerschaltkreis 50, der das Sta
tus-Taktsignal 52 erzeugt. Ein Taktsignal 11 und ein Überwa
chungs-Unterbrechungssignal 12 werden von der Überwachungs-CPU
101 über äußere Anschlüsse 2 und 3 der CPU 20 zugeführt. Das
Taktsignal wird auch den peripheren Schaltkreisen 30 und 40
und dem Emulations-Steuerschaltkreis 50 zugeführt. Die CPU 20
führt dem Speicher und den peripheren Schaltkreisen 30 und 40
ein Lesesignal 13 und ein Schreibsignal 14 zu. Das Lesesignal
13 und das Schreibsignal 14 werden zu äußeren Anschlüssen 4
und 5 geleitet, so daß diese Signale auch der Überwachungs-CPU
101 zugeführt werden. Ein Status-Taktsignal 152 wird zu einem
äußeren Anschluß 60 geleitet und vom Emulations-Steuerschalt
kreis 50 den peripheren Schaltkreisen 30 und 40 zugeführt. Der
periphere Schaltkreis 30 führt ein Statussignal 51 dem peri
pheren Schaltkreis 40 zu, der das Statussignal 53 einem äuße
ren Anschluß 70 zuführt. Das Lesesignal 13 wird von der CPU 20
an den Speicher 10, die peripheren Schaltkreise 30 und 40 und
den äußeren Anschluß 5 ausgegeben. Das Schreibsignal 14 wird
von der CPU 20 an den Speicher 10, die peripheren Schaltkreise
30 und 40 und den äußeren Anschluß 4 ausgegeben. Das Taktsi
gnal 11 wird von der Überwachungs-CPU 101 über den äußeren An
schluß 2 der CPU 20, den peripheren Schaltkreisen 30 und 40
zugeführt. Das Überwachungs-Unterbrechungssignal 12 wird von
der Überwachungs-CPU 101 über den äußeren Anschluß 3 der CPU
20 zugeführt.
Fig. 6 zeigt ein Blockdiagramm, das den inneren Aufbau der pe
ripheren Schaltkreise 30 und 40 darstellt. Unter Bezugnahme
auf Fig. 6 weist der periphere Schaltkreis 30 einen peripheren
Steuerschaltkreis 31, ein mit dem peripheren Steuerschaltkreis
31 verbundenes peripheres Statusflag 32, ein mit dem periphe
ren Statusflag 32 verbundenes Shiftflag 34, ein mit dem Shift
flag 34 verbundenes Shiftflag 35 und einen zwischen den Shift
flags 34 und 35 verbundenen Inverter 48 auf. Das Taktsignal 11
wird dem Shiftflag 34 direkt und dem Shiftflag 35 indirekt
über den Inverter 48 zugeführt. Das Ausgangssignal des Shift
flags 35 wird als das Statussignal 51 ausgegeben. Der periphe
re Schaltkreis 40 weist einen peripheren Steuerschaltkreis 41,
ein mit dem peripheren Steuerschaltkreis 41 verbundenes peri
pheres Statusflag 42 und eine mit dem peripheren Statusflag 42
verbundene Auswahleinheit 46 auf. Der Auswahleinheit 46 wird
das Ausgangssignal des Shiftflags 35, das Ausgangssignal des
peripheren Statusflags 42 und das Status-Taktsignal 52 zuge
führt. Der periphere Schaltkreis 40 umfaßt weiterhin ein mit
dem Ausgang der Auswahleinheit 46 verbundenes Shiftflag 44,
und ein mit dem Shiftflag 44 verbundenes Shiftflag 45. Das
Taktsignal 11 wird dem Shiftflag 44 direkt und dem Shiftflag
45 indirekt über einen Inverter 47 zugeführt. Das Ausgangssi
gnal des Shiftflags 45 wird als das Statussignal 53 ausgege
ben. Die Auswahleinheit 46 wählt das periphere Statusflag 42,
wenn das Status-Taktsignal 52 "0" ist, und das Statussignal
51, d. h., das Ausgangssignal des Shiftflags 35, aus, wenn das
Status-Taktsignal 52 "1" ist. Die Periode des Statustakts 52
ist bei dieser Ausführungsform doppelt so lang wie diejenige
des Taktsignals 11 und wird abwechselnd zwischen "1" und "0"
geschaltet. Deshalb können, wenn der Statustakt 52 kontinuier
lich durch den Emulations-Steuerschaltkreis 50 erzeugt wird,
die Statusdaten der peripheren Statusflags 32 und 42 nachein
ander und wiederholt ausgegeben werden. Natürlich kann der
Statustakt 52 einen einzelnen Impuls aufweisen.
Wie es oben beschrieben ist, umfassen die peripheren Schaltkreise 30
und 40 die peripheren Steuerschaltkreise 31 und 41,
um als periphere Funktionen zu arbeiten, und die peripheren
Statusflags 32 und 42 zum Speichern der Betriebsergebnisse der
peripheren Steuerschaltkreise 31 und 41. Als periphere Schalt
kreise, die in einen Microcomputer eingebaut sind, gibt es ei
nen Zeitgeber zum Zählen von Taktimpulsen, um der CPU 20 einen
vorher festgelegten Zeitabschnitt mitzuteilen, und einen
Schnittstellen-Schaltkreis zur Übertragung und zum Empfangen
von Daten und Befehlen auf und von einer äußeren Vorrichtung.
Für einen derartigen peripheren Schaltkreis ist ein peripheres
Statusflag vorgesehen, um den Zustand des peripheren Schalt
kreises der CPU 20 mitzuteilen. Wenn zum Beispiel der periphe
re Schaltkreis 30 der Zeitgeber ist, wird durch den peripheren
Steuerschaltkreis 31 ein Überlaufflag als das periphere Sta
tusflag 32 gesetzt, wenn der vorher festgelegte Zeitabschnitt
verstrichen ist. Unter Bezugnahme auf das periphere Statusflag
32 kann die CPU 20 bestimmen, ob der vorher festgelegte Zeit
abschnitt verstrichen ist. Weiterhin wird, wenn der periphere
Schaltkreis 40 ein serieller Schnittstellen-Schaltkreis ist,
durch den peripheren Steuerschaltkreis 41 ein Fehlerflag als
das periphere Statusflag 42 gesetzt, um anzugeben, ob die Kom
munikation korrekt ausgeführt wird. Das Fehlerflag wird in den
anfänglichen Zustand zurückgesetzt. In dem Fall, bei dem der
Microcomputer Daten auf eine Zielvorrichtung überträgt, be
stimmt die Zielvorrichtung, ob die Daten korrekt empfangen
werden und sendet ein Bestätigungssignal zurück, wenn die Da
ten korrekt empfangen werden. Das Fehlerflag wird gesetzt,
wenn der Microcomputer die Daten übertragen hat, aber das Be
stätigungssignal von der Zielvorrichtung nicht zurückgesandt
wird. Unter Bezugnahme auf das Fehlerflag kann die CPU 20 be
stimmen, ob die Kommunikation normal ausgeführt wird oder ir
gendein Kommunikationsfehler auftritt. Wie es oben beschrieben
ist, sind die peripheren Statusflags 32 und 42 Flags, wie z. B.
das Überlaufflag und das Fehlerflag, die sich entsprechend den
Betriebsergebnissen der peripheren Schaltkreise ändern. Die
peripheren Statusflags 32 und 42 sind im allgemeinen in einem
Speicher abgebildet, weisen Adressen auf, auf die durch die
CPU 20 zugegriffen werden kann. Dementsprechend kann die CPU
unter Verwendung des Adreßbusses 8, des Datenbusses 9 und des
Lesesignals 13 den Zustand jedes Flags lesen. In diesem Fall
ist es jedoch notwendig, daß Befehle vorher in das Anwender
programm, das durch die CPU 20 ausgeführt wird, geschrieben
werden.
Als nächstes wird der Betrieb des Fehlerbeseitigungssystems
gemäß der ersten Ausführungsform unter Bezugnahme auf die Fig.
7A bis 7C beschrieben. Das Taktsignal 11 wird von der Überwa
chungs-CPU 101 dem Emulations-Steuerschaltkreis 50 zugeführt,
wie es in Fig. 7A gezeigt ist. Der Emulations-Steuerschalt
kreis 50 erzeugt kontinuierlich das Status-Taktsignal 52, das
eine doppelt so lange Periode wie das Taktsignal 11 aufweist,
wie es in Fig. 7B gezeigt ist. Das Status-Taktsignal 52 wird
auch der Überwachungs-CPU 101 zugeführt. Das Taktsignal 11
wird auch den Shiftflags 34 und 44 zugeführt. Das Shiftflag 34
speichert ansprechend auf die ansteigende Flanke des Taktsi
gnals 11 die in dem peripheren Statusflag 32 gespeicherten
Statusdaten zwischen. Da das Taktsignal 11 durch den Inverter
48 umgekehrt und dem Shiftflag 35 zugeführt wird, speicher das
Shiftflag 35 ansprechend auf die abfallende Flanke des Taktsi
gnals 11 die zwischengespeicherten Statusdaten im Shiftflag 34
zwischen, und gibt sie als das Statussignal 51 an die Auswahl
einheit 46 aus. Der Auswahleinheit 46 werden die im peripheren
Statusflag 42 gespeicherten Statusdaten zugeführt. Die Aus
wahleinheit 46 wählt ansprechend auf das Status-Taktsignal 52
eines der Ausgangssignale des peripheren Statusflags 42 und
des Statussignals 51 aus. Da das Statussignal 51 abwechselnd
die Werte "1" und "0" aufweist, wird das Ausgangssignal des
peripheren Statusflags 42 und das Statussignal 51 abwechselnd
an das Shiftflag 44 ausgegeben. Da dem Shiftflag 44 das Takt
signal 11 zugeführt wird, wird das Ausgangssignal der Auswahl
einheit 46 ansprechend auf die ansteigende Flanke des Taktsi
gnals 11 durch das Shiftflag 44 zwischengespeichert, wie das
Shiftflag 34. Weiterhin wird, da das Taktsignal 11 über den
Inverter 47 dem Shiftflag 45 zugeführt wird, das Ausgangssi
gnal des Shiftflags 44 durch das Shiftflag 45 ansprechend auf
die abfallende Flanke des Taktsignals 11 zwischengespeichert
und als das Statussignal 53 über den Anschluß 70 an die Über
wachungs-CPU 101 ausgegeben. Dies bedeutet, daß die Statusda
ten synchron mit und entsprechend dem Status-Taktsignal 52
ausgegeben werden. Beim Empfang des Statussignals 52 gibt die
Überwachungs-CPU 101 Daten, die durch das Statussignal 52 an
gegeben werden, über den externen Bus 108 an die Anzeigeein
heit 109 aus. Auf diese Weise werden die in den peripheren
Flags 32 und 42 gespeicherten Statusdaten kontinuierlich auf
die Überwachungs-CPU 101 übertragen und angezeigt. Deshalb
kann die Überwachungs-CPU 101, selbst wenn die Zustände der
peripheren Schaltkreise 30 und 40 mit der Ausführung eines An
wenderprogramms durch die CPU 20 geändert werden, die Änderung
von Statusdaten in Echtzeit erfassen. Weiterhin kann die Über
wachungs-CPU 101 wissen, welche der Statusdaten für die peri
pheren Schaltkreise 30 und 40 geändert sind, da das Status-
Taktsignal 52 vom Emulations-Steuerschaltkreis 50 zugeführt
wird. Darüberhinaus kann die Überwachungs-CPU 101 die Ausfüh
rung des Anwenderprogramms ansprechend auf die Änderung von
Statusdaten unterbrechen.
Als nächstes wird das Fehlerbeseitigungssystem gemäß der zwei
ten Ausführungsform unter Bezugnahme auf Fig. 8 beschrieben.
Dieselben Bauteile sind mit denselben Bezugszeichen versehen
und auf deren Beschreibung wird verzichtet. Unter Bezugnahme
auf Fig. 8 ist bei dieser Ausführungsform eine Auswahleinheit
90 anstelle der Shiftflags 34, 35, 44 und 45 und der Auswahl
einheit 46 vorgesehen. Der Aufbau ist vereinfacht. Die Eingän
ge der Auswahleinheit 90 sind mit den peripheren Statusflags
32 und 34 verbunden. Das Status-Taktsignal 52, das, wie es in
Fig. 9B gezeigt ist, dieselbe Wellenform wie bei der ersten
Ausführungsform aufweist, wird einem Steueranschluß der Aus
wahleinheit 90 zugeführt. Deshalb werden, ähnlich wie bei der
ersten Ausführungsform, die Statusdaten von der Auswahleinheit
90 als das Statussignal 53 ausgegeben, wie es in Fig. 9C ge
zeigt ist.
Als nächstes wird das Fehlerbeseitigungssystem gemäß der drit
ten Ausführungsform der vorliegenden Erfindung unter Bezugnah
me auf Fig. 10 beschrieben. Unter Bezugnahme auf Fig. 10 ist
bei der dritten Ausführungsform der Emulations-Steuerschalt
kreis 50 mit dem Adreßbus 8 und dem Datenbus 9 verbunden. So
mit kann die Erzeugung des Status-Taktsignals 52 durch die
Überwachungs-CPU 101 gesteuert werden. Dies bedeutet, daß ein
Erzeugungs-Startbefehl und ein Erzeugungs-Stopbefehl von der
Überwachungs-CPU 101 an den Emulations-Steuerschaltkreis 50
abgegeben werden. Somit kann verhindert werden, daß unnötige
Daten übertragen werden und die Überwachungs-CPU 101 kann nur
notwendige Daten empfangen.
Als nächstes wird das Fehlerbeseitigungssystem gemäß der vier
ten Ausführungsform der vorliegenden Erfindung unter Bezugnah
me auf Fig. 11 beschrieben. Unter Bezugnahme auf Fig. 10 sind
bei der vierten Ausführungsform mehr als drei periphere
Schaltkreise 30, 40 und N vorgesehen und mit der Auswahlein
heit 90 verbunden. Weiterhin ist ein Schaltkreis 91, wie z. B.
eine Zähl- oder ein Decodiervorrichtung, vorgesehen. Der
Schaltkreis 91 zählt das Status-Taktsignal 52 oder decodiert
das Status-Taktsignal 52. Das Ausgangssignal des Schaltkreises
91 wir dem Steueranschluß der Auswahleinheit 90 zugeführt. So
mit kann eines der Statusdaten für die peripheren Schaltkreise
ausgewählt werden.
Claims (13)
1. Microcomputersystem, dadurch gekennzeichnet,
daß es folgendes aufweist:
einen Bus (8, 9);
eine mit dem Bus verbundene zentrale Verarbeitungseinheit (CPU) (20), mit welcher ein Programm ausführbar ist;
eine Vielzahl von peripheren Schaltkreisen (30, 40), die mit dem Bus verbunden sind und jeweils Statuskennzeichen oder -flags (32, 42) aufweisen, von denen jedes Statusdaten eines entsprechenden peripheren Schaltkreises speichert, wobei jedes Statusdatum mit dem Ausführen des Programs durch die CPU geändert wird;
eine Steuersignal-Erzeugungsvorrichtung (50) zur Erzeugung ei nes Steuersignals unabhängig vom Ausführen des Programms durch die CPU;
eine mit den Statuskennzeichen verbundene Auswahlvorrichtung (34, 35, 44, 45, 46, 48; 90; 90, 91) zur Auswahl einer der Vielzahl von Statusdaten ansprechend auf das Steuersignal, um das ausgewählte Statusdatum an einen anderen Schaltkreis (101) als die CPU auszugeben.
einen Bus (8, 9);
eine mit dem Bus verbundene zentrale Verarbeitungseinheit (CPU) (20), mit welcher ein Programm ausführbar ist;
eine Vielzahl von peripheren Schaltkreisen (30, 40), die mit dem Bus verbunden sind und jeweils Statuskennzeichen oder -flags (32, 42) aufweisen, von denen jedes Statusdaten eines entsprechenden peripheren Schaltkreises speichert, wobei jedes Statusdatum mit dem Ausführen des Programs durch die CPU geändert wird;
eine Steuersignal-Erzeugungsvorrichtung (50) zur Erzeugung ei nes Steuersignals unabhängig vom Ausführen des Programms durch die CPU;
eine mit den Statuskennzeichen verbundene Auswahlvorrichtung (34, 35, 44, 45, 46, 48; 90; 90, 91) zur Auswahl einer der Vielzahl von Statusdaten ansprechend auf das Steuersignal, um das ausgewählte Statusdatum an einen anderen Schaltkreis (101) als die CPU auszugeben.
2. Microcomputersystem nach Anspruch 1, dadurch gekennzeich
net, daß die Steuersignal-Erzeugungsvorrichtung das Steuer
signal an den Schaltkreis ausgibt.
3. Microcomputersystem nach Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß die Steuersignal-Erzeugungsvorrichtung das
Steuersignal kontinuierlich erzeugt, so daß die Vielzahl von
Statusdaten nacheinander und wiederholt ausgegeben wird.
4. Microcomputersystem nach einem der Ansprüche 1 bis 3, da
durch gekennzeichnet, daß die Auswahlvorrichtung folgendes
aufweist:
eine Zählvorrichtung (91) zum Zählen des Steuersignals; und
eine Auswahleinheit (90) für das selektive Ausgeben der Viel zahl von Statusdaten ansprechend auf das Zählen der Zählvor richtung.
eine Zählvorrichtung (91) zum Zählen des Steuersignals; und
eine Auswahleinheit (90) für das selektive Ausgeben der Viel zahl von Statusdaten ansprechend auf das Zählen der Zählvor richtung.
5. Microcomputersystem nach einem der Ansprüche 1 bis 4, da
durch gekennzeichnet, daß die Steuersignal-Erzeugungsvor
richtung das Steuersignal ansprechend auf ein Erzeugungs-
Steuerdatum aus dem Schaltkreis erzeugt.
6. Verfahren zur Erfassung einer Vielzahl von Statusdaten, die
Zustände einer Vielzahl von peripheren Schaltkreisen angeben,
ohne das Ausführen eines Programms durch eine CPU zu unterbre
chen, dadurch gekennzeichnet, daß es folgende Schritte auf
weist:
Einstellen der Vielzahl von Statusdaten in der Vielzahl von peripheren Schaltkreisen mit dem Ausführen des Programms durch die CPU;
Erzeugen eines Steuersignals unabhängig vom Ausführen des Pro gramms durch die CPU;
Auswählen und Ausgeben eines der Vielzahl von Statusdaten an sprechend auf das Steuersignal.
Einstellen der Vielzahl von Statusdaten in der Vielzahl von peripheren Schaltkreisen mit dem Ausführen des Programms durch die CPU;
Erzeugen eines Steuersignals unabhängig vom Ausführen des Pro gramms durch die CPU;
Auswählen und Ausgeben eines der Vielzahl von Statusdaten an sprechend auf das Steuersignal.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der
Erzeugungsschritt das kontinuierliche Erzeugen des Steuer
signals umfaßt, so daß die Vielzahl von Statusdaten nacheinan
der und wiederholt ausgegeben wird.
8. Verfahren nach einem der Ansprüche 6 oder 7, dadurch ge
kennzeichnet, daß der Ausgabeschritt das Ausgeben des ausge
wählten Statusdatums an einen Schaltkreis umfaßt, und daß der
Erzeugungsschritt weiterhin das Ausgeben des Steuersignals an
den Schaltkreis umfaßt.
9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekenn
zeichnet, daß der Auswahlschritt folgendes beinhaltet:
Decodieren des Steuersignals; und
Spezifizieren eines der Vielzahl von Statusdaten gemäß dem De codierungsergebnis.
Decodieren des Steuersignals; und
Spezifizieren eines der Vielzahl von Statusdaten gemäß dem De codierungsergebnis.
10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch ge
kennzeichnet, daß der Erzeugungsschritt das Steuersignal an
sprechend auf ein Erzeugungs-Steuerdatum aus dem Schaltkreis
erzeugt.
11. Verfahren nach einem der Ansprüche 6 bis 10, dadurch ge
kennzeichnet, daß es weiterhin den Schritt des Anzeigens des
ausgewählten Statusdatums durch den Schaltkreis aufweist.
12. Verfahren nach einem der Ansprüche 7 bis 11, dadurch ge
kennzeichnet, daß es weiterhin den Schritt des Unterbrechens
der Ausführung des Programms ansprechend auf das ausgegebene
Statusdatum aufweist.
13. Computersystem für ein Microcomputersystem, dadurch ge
kennzeichnet, daß es folgendes aufweist:
eine Anzeigeeinheit;
ein Microcomputersystem nach einem der Ansprüche 1 bis 5; und
einen Supervisor oder eine Supervisoreinheit zum Empfangen mindestens eines der Vielzahl von Statusdaten vom Microcompu tersystem unabhängig vom Ausführen des Programms im Microcom puter und Anzeigen des empfangenen Statusdatums auf der Anzei geeinheit.
eine Anzeigeeinheit;
ein Microcomputersystem nach einem der Ansprüche 1 bis 5; und
einen Supervisor oder eine Supervisoreinheit zum Empfangen mindestens eines der Vielzahl von Statusdaten vom Microcompu tersystem unabhängig vom Ausführen des Programms im Microcom puter und Anzeigen des empfangenen Statusdatums auf der Anzei geeinheit.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7042516A JP2845155B2 (ja) | 1995-02-07 | 1995-02-07 | シングルチップマイクロコンピュータのエミュレーションチップ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19604251A1 true DE19604251A1 (de) | 1996-08-08 |
DE19604251C2 DE19604251C2 (de) | 1999-04-29 |
Family
ID=12638246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19604251A Expired - Fee Related DE19604251C2 (de) | 1995-02-07 | 1996-02-06 | Emulationsvorrichtung für Microcomputer, Verfahren zur Erfassung einer Vielzahl von Statusdaten und Fehlerbeseitigungssystem |
Country Status (5)
Country | Link |
---|---|
US (1) | US5870541A (de) |
JP (1) | JP2845155B2 (de) |
KR (1) | KR100233188B1 (de) |
DE (1) | DE19604251C2 (de) |
TW (1) | TW332886B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0851351A2 (de) * | 1996-12-27 | 1998-07-01 | Nec Corporation | Emulationssystem und -Verfahren für Mikrorechner |
DE19901193A1 (de) * | 1999-01-14 | 2000-07-20 | Siemens Ag | Verfahren und Einrichtung zur Sendesignalüberwachung |
DE102005012715A1 (de) * | 2005-03-19 | 2006-05-04 | Audi Ag | Steuereinrichtung für ein Personenbeförderungsmittel |
CN110018965A (zh) * | 2019-04-12 | 2019-07-16 | 广东虹勤通讯技术有限公司 | 一种bios单步调试控制方法、装置及系统 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6006343A (en) * | 1993-07-30 | 1999-12-21 | Texas Instruments Incorporated | Method and apparatus for streamlined testing of electrical circuits |
JPH10254738A (ja) * | 1997-03-12 | 1998-09-25 | Mitsubishi Electric Corp | エミュレータ装置及びエミュレーション方法 |
US6370660B1 (en) * | 1999-04-21 | 2002-04-09 | Advanced Micro Devices, Inc. | Apparatus and method for providing a wait for status change capability for a host computer system |
US6654816B1 (en) * | 2000-05-31 | 2003-11-25 | Hewlett-Packard Development Company, L.P. | Communication interface systems for locally analyzing computers |
DE10030988A1 (de) * | 2000-06-30 | 2002-01-10 | Bosch Gmbh Robert | Elektronisches System zur Entwicklung von Software und ein Verfahren zum Eingriff auf interne Daten der Software |
GB0121990D0 (en) * | 2001-09-11 | 2001-10-31 | Beach Solutions Ltd | Emulation system & method |
US7472207B2 (en) * | 2001-10-09 | 2008-12-30 | Aftg-Tg, L.L.C. | Optimized-incrementing, time-gap defect detection apparatus and method |
US6691181B2 (en) * | 2001-10-09 | 2004-02-10 | Phillip M. Adams | Programmatic time-gap defect detection apparatus and method |
JP2004199334A (ja) * | 2002-12-18 | 2004-07-15 | Sanyo Electric Co Ltd | マイクロコンピュータおよびその評価装置 |
JP2004199333A (ja) * | 2002-12-18 | 2004-07-15 | Sanyo Electric Co Ltd | マイクロコンピュータおよびその評価装置 |
US7149933B2 (en) * | 2003-08-07 | 2006-12-12 | Arm Limited | Data processing system trace bus |
JP2005070949A (ja) * | 2003-08-21 | 2005-03-17 | Sanyo Electric Co Ltd | プログラム処理装置 |
US7346788B2 (en) * | 2004-06-04 | 2008-03-18 | Broadcom Corporation | Method and system for monitoring module power information in a communication device |
US7900065B2 (en) * | 2004-06-04 | 2011-03-01 | Broadcom Corporation | Method and system for monitoring module power status in a communication device |
CN103714190B (zh) * | 2013-05-07 | 2015-03-25 | 深圳市汇春科技有限公司 | 简单高效的在线仿真方法及接口电路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4326266A (en) * | 1979-10-16 | 1982-04-20 | Burroughs Corporation | Monitoring system for a modular digital data processor |
US4539682A (en) * | 1983-04-11 | 1985-09-03 | The United States Of America As Represented By The Secretary Of The Army | Method and apparatus for signaling on-line failure detection |
JPS6120145A (ja) * | 1984-07-07 | 1986-01-28 | Iwatsu Electric Co Ltd | マイクロプロセツサ動作解析装置 |
JPH0330917Y2 (de) * | 1985-01-21 | 1991-06-28 | ||
US4674089A (en) * | 1985-04-16 | 1987-06-16 | Intel Corporation | In-circuit emulator |
JPS63121934A (ja) * | 1986-11-10 | 1988-05-26 | Oki Electric Ind Co Ltd | 評価用ワンチツプマイクロコンピユ−タ |
US5280626A (en) * | 1987-12-02 | 1994-01-18 | Hitachi, Ltd. | Multi-process emulator suitable for testing software under multi-process environments |
JPH0731613B2 (ja) * | 1988-07-16 | 1995-04-10 | 日本電気株式会社 | 診断制御装置 |
US4996688A (en) * | 1988-09-19 | 1991-02-26 | Unisys Corporation | Fault capture/fault injection system |
US5193177A (en) * | 1988-11-26 | 1993-03-09 | Motorola, Inc. | Fault indicating microcomputer interface units |
US5416919A (en) * | 1989-07-19 | 1995-05-16 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit with functional blocks capable of being individually tested externally |
JPH04107746A (ja) * | 1990-08-29 | 1992-04-09 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
US5479649A (en) * | 1992-05-01 | 1995-12-26 | Advanced Micro Devices, Inc. | Method and apparatus for forming a logical combination of signals from diagnostic nodes in an IC chip for passive observation at a dedicated diagnostic pin |
US5313618A (en) * | 1992-09-03 | 1994-05-17 | Metalink Corp. | Shared bus in-circuit emulator system and method |
US5539901A (en) * | 1993-09-30 | 1996-07-23 | Intel Corporation | Method and apparatus for system management mode support for in-circuit emulators |
US5488688A (en) * | 1994-03-30 | 1996-01-30 | Motorola, Inc. | Data processor with real-time diagnostic capability |
US5537536A (en) * | 1994-06-21 | 1996-07-16 | Intel Corporation | Apparatus and method for debugging electronic components through an in-circuit emulator |
US5596716A (en) * | 1995-03-01 | 1997-01-21 | Unisys Corporation | Method and apparatus for indicating the severity of a fault within a computer system |
-
1995
- 1995-02-07 JP JP7042516A patent/JP2845155B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-01 TW TW085101260A patent/TW332886B/zh active
- 1996-02-06 DE DE19604251A patent/DE19604251C2/de not_active Expired - Fee Related
- 1996-02-07 KR KR1019960002960A patent/KR100233188B1/ko not_active IP Right Cessation
- 1996-02-07 US US08/597,801 patent/US5870541A/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
NAKAMURA, Hideo und andere: An Intelligent Sub- processor for Hardware Emulation with 20-MOPS Performance, in: IEEE Journal of Solid-State Circuits, Vol. 26, No. 11, November 1991, S. 1662-1667 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0851351A2 (de) * | 1996-12-27 | 1998-07-01 | Nec Corporation | Emulationssystem und -Verfahren für Mikrorechner |
EP0851351A3 (de) * | 1996-12-27 | 2000-05-31 | Nec Corporation | Emulationssystem und -Verfahren für Mikrorechner |
DE19901193A1 (de) * | 1999-01-14 | 2000-07-20 | Siemens Ag | Verfahren und Einrichtung zur Sendesignalüberwachung |
DE102005012715A1 (de) * | 2005-03-19 | 2006-05-04 | Audi Ag | Steuereinrichtung für ein Personenbeförderungsmittel |
CN110018965A (zh) * | 2019-04-12 | 2019-07-16 | 广东虹勤通讯技术有限公司 | 一种bios单步调试控制方法、装置及系统 |
CN110018965B (zh) * | 2019-04-12 | 2022-05-10 | 广东虹勤通讯技术有限公司 | 一种bios单步调试控制方法、装置及系统 |
Also Published As
Publication number | Publication date |
---|---|
KR100233188B1 (ko) | 1999-12-01 |
DE19604251C2 (de) | 1999-04-29 |
KR960032186A (ko) | 1996-09-17 |
JPH08212100A (ja) | 1996-08-20 |
JP2845155B2 (ja) | 1999-01-13 |
US5870541A (en) | 1999-02-09 |
TW332886B (en) | 1998-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19604251C2 (de) | Emulationsvorrichtung für Microcomputer, Verfahren zur Erfassung einer Vielzahl von Statusdaten und Fehlerbeseitigungssystem | |
DE19834191C2 (de) | Integrierte Schaltungsvorrichtung und ihr Steuerverfahren | |
DE3903835C2 (de) | ||
EP1720100B1 (de) | Verfahren und Vorrichtung zur Emulation einer programmierbaren Einheit | |
DE4313594C2 (de) | Mikroprozessor | |
DE69019402T2 (de) | Prüfverfahren und -gerät für integrierte Schaltungen. | |
DE69915377T2 (de) | Auf-chip fehlersuchsystem | |
DE69523549T2 (de) | Mikroprozessor mit Fehlersuchsystem | |
DE3587361T2 (de) | Wartungssubsystem fuer rechnernetzwerk. | |
DE69121382T2 (de) | Emulator zur Emulation eines verbindungsloses Mikrokontroller und Mikrokontroller zur Verwendung in einem solchen Emulator | |
DE3110378C2 (de) | ||
CH654943A5 (de) | Pruefeinrichtung fuer mikroprogramme. | |
DE2648229A1 (de) | Einschaltkreis als urlader fuer digitalrechner | |
DE69717824T2 (de) | Verfahren und vorrichtung zum software-test | |
DE3702408C2 (de) | ||
EP0104635A2 (de) | Verfahren und Anordnung zum Prüfen eines digitalen Rechners | |
DE10162507A1 (de) | Überwachungsschaltung | |
DE102006041444B4 (de) | Schaltungsanordnung und Verfahren zum Erfassen einer Ausführungszeit eines Befehls in einem Rechnersystem | |
EP1565825A2 (de) | Einrichtung und verfahren zur analyse von eingebetteten systemen | |
DE68924507T2 (de) | Verfahren und Gerät zur Markierung von Emulationsanalysezuständen. | |
EP1716490A2 (de) | Einrichtung und verfahren zur analyse von eingebetteten systemen für sicherheitskritische rechnersysteme in kraftfahrzeugen | |
DE3138989A1 (de) | Zusaetzliche funktionseinheit in einem mikroprozessor, mikroprozessorsystem und verfahren zu seinem betrieb | |
WO1997019392A2 (de) | Simulatoreinheit zum simulieren einer peripherieeinheit einer modular aufgebauten speicherprogrammierbaren steuerung | |
DE4415398C2 (de) | Testgerät für Schnittstellen | |
DE69502133T2 (de) | Datenprozessor mit gemeinsamen Anschluss zur Überwachung von internen und externen Speicherereignissen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G06F 11/26 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP |
|
8339 | Ceased/non-payment of the annual fee |