DE19808337A1 - Taktsynchronisierte Einchipspeichereinrichtung - Google Patents

Description

Die vorliegende Erfindung betrifft eine taktsynchronisierte Ein­ chipspeichereinrichtung.

Speziell betrifft sie eine taktsynchronisierte Einchipspei­ chereinrichtung mit einem Speicher, der eine eingebaute Logika­ nalysierfunktion aufweist, die in der Lage ist, den Betrieb ei­ nes Speichers innerhalb eines Systems im Betrieb zu analysieren.

Eine vermutlich fehlerhafte taktsynchronisierte Speichereinrich­ tung des obigen Typs, die in Systemen verwendet sind, wurden durch einen Logikanalysierer für den Betrieb mit Prüfspitzen, die an den Speicherstiften für Steuersignale, Adressensignale und Datensignale angebracht sind, analysiert. Die Timings dieser Signale werden beobachtet, so daß verdächtige Signale durch den Logikanalysierer erfaßt werden können. Es werden mindestens 30 bis 40 Prüfspitzen benötigt, um solche Überprüfungen optimal auszuführen. Funktionelle und physikalische Beschränkungen des Logikanalysierers beschränken jedoch oft die Anzahl der Prüf­ spitzen auf weniger als 20. Die so ausgewählten 10 ungeradzahli­ gen Prüfspitzen werden normalerweise zum Überprüfen und Analy­ sieren der Signale des fraglichen Speichers verwendet.

In letzter Zeit eingeführte Systeme, wie z. B. Personalcomputer (PC), sind für ihre komplizierte Funktionalität kombiniert mit großen Speichern, wie z. B. ein Speichermodul mit 168 Anschluß­ stiften, bekannt. Die genaue Analyse des Betriebs eines solchen Speichers würde ein Einstellen von nahezu 160 Prüfspitzen zum Verbinden mit den Speicherstiften benötigen. In Fällen, bei de­ nen 2 Module mit 168 Anschlußstiften in einem System installiert sind, ist ein Bedarf zum Vorbereiten von 320 Anschlußstiften zum Analysieren der eingebauten Speicher vorhanden. Dieser Bedarf kommt aktuell während Versuchen zum Analysieren eines Fehlers auf, der nur erfaßbar ist, wenn ein Anwendungsprogramm auf dem System durchgeführt wird.

Wie oben ausgeführt wurde, werden Speicherfehler in Systemen normalerweise durch Logikanalysierer mit Prüfspitzen, die an den Speicherstiften angebracht sind, analysiert. Das Einstellen ei­ ner großen Anzahl von Prüfspitzen, die für die Überprüfung benö­ tigt werden, stellt sich jedoch oft als unpraktisch und als teu­ er heraus.

Weiterhin gibt es einen wachsenden Bedarf an einer effizienten und genauen Analyse des Fehlers von Systemen, die taktsynchroni­ sierte Speicherchips aufweisen, die eine höhere Betriebsge­ schwindigkeit und eine komplexere Struktur aufweisen.

Es ist Aufgabe dieser vorliegenden Erfindung eine taktsynchroni­ sierte Einchipspeichereinrichtung vorzusehen, die genau, leicht und effizient analysiert werden kann.

Die Aufgabe wird durch die taktsynchronisierte Einchipspei­ chereinrichtung des Anspruches 1 gelöst.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.

Die taktsynchronisierte Einchipspeichereinrichtung weist einen Speicher mit einer Logikanalysierfunktion auf. Es ist eine takt­ synchronisierte Einchipspeichereinrichtung mit einer Logikanaly­ sierfunktion vorgesehen, wodurch der Systembetrieb genau, leicht und effizient analysiert werden kann.

Entsprechend einem Aspekt weist eine taktsynchronisierte Ein­ chipspeichereinrichtung einen Speicher mit einem gewöhnlichen Datenspeicherbereich und Ablaufspeicherbereich auf, wobei der Ablaufspeicherbereich sequentiell Logikablaufdaten, die Steuer­ signal, Datensignale und Adressensignale enthalten, speichert. Es ist eine Datenbereichsteuerschaltung zum Steuern des Schrei­ bens und Lesens eines Datenwertes zu und von dem gewöhnlichen Datenspeicherbereich vorgesehen. Weiterhin ist ein Logikablauf­ datenspeichermittel zum Empfangen eines Logikablaufdatenwertes und Schreiben des empfangenen Datenwertes in den Ablaufspeicher­ bereich vorgesehen.

In einem anderen Aspekt weist in der taktsynchronisierten Ein­ chipspeichereinrichtung das Logikablaufdatensteuermittel ein Re­ gister zum vorübergehenden Aufnehmen eines Logikablaufdatenwer­ tes, eine Registerübertragungssteuerschaltung zum Steuern der Übertragung des Datenwertes des Registers zu dem Ablaufspeicher­ bereich, einen Zeilen-/Spaltenadressenzähler zum Anzeigen der Adresse in dem Ablaufspeicherbereich, in die der Logikablaufda­ tenwert zu schreiben ist, und einen Vergleicher zum Vergleichen eines in das Register sequentiell eingegebenen Datenwertes mit einem gewünschten Logikablaufdatenwert zum Triggern des Daten­ schreibens auf.

In einem anderen Aspekt weist die taktsynchronisierte Einchip­ speichereinrichtung ein Ablaufspeicherbereicheinstellmittel zum Einstellen der Größe des Ablaufspeicherbereiches auf.

In einem anderen Aspekt weist das Ablaufspeicherbereicheinstell­ mittel in der taktsynchronisierten Einchipspeichereinrichtung einen Zeilen-/Spaltenadressenzähler auf, in dem eine Start­ adresse des Ablaufspeichermittels beim Bestimmen eines Modusre­ gisters eingestellt wird.

In einem anderen Aspekt weist in der taktsynchronisierten Ein­ chipspeichereinrichtung das Ablaufspeicherbereicheinstellmittel ein Startadressenlesemittel auf, das verwendet wird, wenn ein aus einem EEPROM gebildetes Speichermodul verwendet wird, und das Startadressenlesemittel liest eine Startadresse von dem EEPROM aus und setzt die ausgelesene Adresse in dem Zeilen- /Spaltenadressenzähler.

In einem anderen Aspekt überträgt in der taktsynchronisierten Einchipspeichereinrichtung das Logikablaufdatenspeichermittel den Logikablaufdatenwert sequentiell zu dem Ablaufspeicherbe­ reich in Einheiten von Taktpulsen.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsformen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein Blockschaltbild einer taktsynchronisierten Einchipspeichereinrichtung mit einer Logikanaly­ sierfunktion entsprechend einer ersten Ausfüh­ rungsform,

Fig. 2 ein Flußdiagramm von Schritten, mit denen die taktsynchronisierte Einchipspeichereinrichtung von Fig. 1 in einen Logikanalysiermodus eingestellt wird,

Fig. 3 eine schematische Ansicht, die einen typischen Be­ trieb eines synchronisierten DRAM (SDRAM), das mit einer eingebauten Logikanalysierfunktion vorgese­ hen ist und als Speicher der Einrichtung von Fig. 1 arbeitet, zeigt,

Fig. 4 ein Flußdiagramm von Schritten, mit denen die taktsynchronisierte Einchipspeichereinrichtung von Fig. 1 durch eine Anweisung in einen Betrieb zum Speichern eines Logikablaufdatenwertes getriggert wird,

Fig. 5 ein Flußdiagramm von Schritten, mit denen die taktsynchronisierte Einchipspeichereinrichtung von Fig. 1 durch eine Anweisung in einen Betrieb zum Speichern eines Logikablaufdatenwertes, der effek­ tiv ist, vor und nach der Triggeranwendung, getriggert wird,

Fig. 6 ein Blockschaltbild einer taktsynchronisierten Einchipspeichereinrichtung, die die Logikanaly­ sierfunktion aufweist und als zweite Ausführungs­ form ausgebildet ist,

Fig. 7 ein Flußdiagramm von Schritten, mit denen der Ab­ laufspeicherbereich in der taktsynchronisierten Einchipspeichereinrichtung von Fig. 6 eingestellt wird,

Fig. 8 ein Flußdiagramm von Schritten, mit denen ein Ab­ laufspeicherbereich in der taktsynchronisierten Einchipspeichereinrichtung von Fig. 6, die an ei­ nem Speichermodul montiert ist, bestimmt wird.

Erste Ausführungsform

Eine taktsynchronisierte Einchipspeichereinrichtung einer ersten Ausführungsform wird im folgenden mit Bezug zu Fig. 1-5 be­ schrieben.

Fig. 1 ist ein Blockschaltbild einer taktsynchronisierten Ein­ chipspeichereinrichtung der ersten Ausführungsform, die eine Lo­ gikanalysierfunktion aufweist, mit einem Speicher, der eine Lo­ gikablaufspeicherfähigkeit aufweist. In Fig. 1 bezeichnet das Bezugszeichen 1 ein Register, das einen Logikablaufdatenwert (logischer Datenwert, der in einem Ablauf bzw. einer Sequenz dargestellt ist), wie z. B. Steuersignale, Adressensignale und Datensignale, aufnimmt, bezeichnet 2 einen gewöhnlichen Daten­ speicherbereich in dem Speicher, bezeichnet 3 eine Datenbereich­ steuerschaltung zum Steuern des Schreibens eines Datenwertes in den Datenspeicherbereich 2 und des Lesens eines Datenwertes von dem Datenspeicherbereich 2, bezeichnet 4 einen Ablaufspeicherbe­ reich, der die Logikablaufspeicherfähigkeit des Speichers ver­ wirklicht und der, wenn er von dem Datenspeicherbereich 2 ge­ trennt ist, sequentiell einen Logikablaufdatenwert, der das Steuersignal, Adressensignal und Datensignal enthält, speichert (d. h. die Signale werden sequentiell in der Reihenfolge gespei­ chert, in der sie eingegeben werden), und bezeichnet 5 eine Re­ gisterübertragungssteuerschaltung zum Steuern der Übertragung der Inhalte des Registers 1 zu dem Ablaufspeicherbereich 4.

Das Bezugszeichen 6 bezeichnet einen Zeilen-/Spaltenadressen­ zähler, der die Zeile und Spalte anzeigt, in die der Logikab­ laufdatenwert in dem Ablaufspeicherbereich 4 eingeschrieben wer­ den soll. Das Bezugszeichen 7 bezeichnet einen Vergleicher, der einen zu triggernden Logikablaufdatenwert (wie später beschrie­ ben wird) zum Vergleichen mit einem sequentiell eingegebenen Da­ tenwert in dem Register 1 empfängt und ein Triggern im Fall ei­ ner Übereinstimmung durchführt. Das Bezugszeichen 8 bezeichnet eine Gruppe von n Speichersteuersignaleingabestiften zum Empfan­ gen von extern angelegten Speichersteuersignalen, wie z. B. RAS und CAS. Das Bezugszeichen 9 bezeichnet eine Gruppe von m Adres­ sensignaleingabestiften zum Empfangen von extern angelegten Adressensignalen (A0, A1, usw.). Das Bezugszeichen 10 bezeichnet eine Gruppe von p Datensignaleingabe-/-ausgabestiften zum Einge­ ben und Ausgeben von Datensignalen für die Speichereinrichtung. Das Bezugszeichen 11 bezeichnet einen Takteingabestift (CLK) zum Empfangen eines extern angelegten Taktsignales entsprechend dem die Speichereinrichtung arbeitet. Das Bezugszeichen 12 bezeich­ net einen parallelen Bus, der eine Breite von (n+m+p) aufweist und das Register 1 mit dem Ablaufspeicherbereich 4 verbindet. Das Register 1, die Registerübertragungssteuerschaltung 5, der Zeilen-/Spaltenadressenzähler 6, der Vergleicher 7 und der Ab­ laufspeicherbereich 4 des Speichers bilden die Logikablaufdaten­ speichereinrichtung, die wiederum einen Teil der Logikanalysier­ funktion in der taktsynchronisierten Einchipspeichereinrichtung bildet.

Im folgenden wird mit Bezug zu Fig. 1 und 2 beschrieben, wie die taktsynchronisierte Einchipspeichereinrichtung, die die Logika­ nalysierfunktion aufweist, als erste Ausführungsform arbeitet.

Fig. 2 ist ein Flußdiagramm von Schritten, mit denen die takt­ synchronisierte Einchipspeichereinrichtung der ersten Ausfüh­ rungsform in den Logikanalysiermodus gesetzt bzw. eingestellt wird. In dem Schritt 101 von Fig. 2 wird eine Überprüfung durch­ geführt, um festzustellen, ob der Logikanalysiermodus einzustel­ len ist. Wenn der Logikanalysiermodus nicht einzustellen ist, wird in dem Schritt 106 ein gewöhnlicher Speicherbetrieb durch­ geführt. Wenn der Logikanalysiermodus eingestellt werden soll, wird der Schritt 102 ausgeführt. In dem Schritt 102 wird der Lo­ gikanalysiermodus in einem Modusregister (nicht gezeigt, ist au­ ßerhalb der Speichereinrichtung angeordnet) eingestellt. Mit dem Beenden des Einstellens des Logikanalysiermodus in dem Schritt 103 wird ein Eingabedatenwert in den gewöhnlichen Datenspeicher­ bereich 2 eingeschrieben (Schritt 104) und wird ein Logikablauf­ datenwert in den Ablaufspeicherbereich 4 eingeschrieben (Schritt 105). Wenn die Speichereinrichtung nur als ein gewöhnlicher Speicher dienen soll, wird der Speicher ohne verwirklichten Lo­ gikanalysiermodus verwendet.

Beispielsweise kann ein Modusregister für einen synchronen DRAM (SDRAM) vor dem Beginn des Speicherbetriebes eingestellt werden. In diesem Fall wird der Logikanalysiermodus in dem Modusregister eingestellt. Das Einstellen des Logikanalysiermodus wird durch die CPU (nicht gezeigt) durchgeführt, die ebenfalls den Logikab­ laufdatenwert in den Ablaufspeicherbereich 4 einschreibt, wie später beschrieben wird. In der ersten Ausführungsform ist die Größe des Ablaufspeicherbereiches 4 fixiert. Es gibt keine Not­ wendigkeit, die Größe des gewöhnlichen Datenspeicherbereiches 2 oder des Ablaufspeicherbereiches 4 einzustellen. Ein Einstellen, bei dem die Größe des Ablaufspeicherbereiches 4 variiert wird, wird in Verbindung mit einer zweiten Ausführungsform beschrie­ ben. Es folgt eine Beschreibung von dem, was stattfindet, nach dem der Logikanalysiermodus eingestellt worden ist.

Fig. 3 zeigt einen typischen Betrieb eines synchronen DRAM (SDRAM), der die Logikanalysierfunktion aufweist und als die Speichereinrichtung der ersten Ausführungsform dient. Das Ein­ stellen des Logikanalysiermodus für diesen SDRAM aktiviert das Register 1, die Registerübertragungssteuerschaltung 5, den Zei­ len-/Spaltenadressenzähler 6 und den Vergleicher 7, wodurch ein Logikablaufdatenwert, der in den Ablaufspeicherbereich 4 einzu­ schreiben ist, gesteuert wird. An jeder führenden bzw. steigen­ den Flanke des Taktsignales CLK werden die Steuersignale, Adres­ sensignale und Datensignale, die über die Speichersteuersi­ gnaleingabestifte 8, die Adressensignaleingabestifte 9 und die Datensignaleingabestifte 10 empfangen werden, zu dem Register 1 durchgelassen bzw. von ihm aufgenommen. Die durchgelassenen Da­ ten werden als Logikablaufdatenwert in dem Ablaufspeicherbereich 4 sequentiell in Einheiten von Taktpulsen gespeichert.

Genauer sind, wie in Fig. 3 gezeigt sind, die Logikdaten der Steuersignale, Datensignale, usw. (RAS, CAS, WE, CS, DQM) aus (0, 1, 1, 1, 0) zum Zeitpunkt (1) aufgebaut. Ähnlich sind die Logikdaten zu den nachfolgenden Zeitpunkten (2), (3), (4), (5) und (6) aus (0, 1, 1, 0, 0), (0, 1, 1, 1, 0), (1, 0, 0, 0, 0), (1, 0, 0, 1, 1) bzw. (1, 0, 0, 0, 1) aufgebaut. Solche Logikab­ laufdatenwerte werden in den Ablaufspeicherbereich 4, der in dem Speicher verwirklicht ist, eingeschrieben. Mit den in den Spei­ cher eingeschriebenen Logikablaufdatenwerten und von dem Spei­ cher gelesenen Logikablaufdatenwerten wird der Speicherbetrieb durch Verwendung der Daten analysiert. Dies beseitigt die Not­ wendigkeit zum Anbringen von Prüfspitzen an allen Stiften bzw. Anschlußstiften des Speichers wie bei den der Anmelderin bekann­ ten Anordnungen, wodurch der Betrieb des Zielspeichers akkurat, leicht und effizient analysiert wird.

Es folgt eine Beschreibung davon, wie die Logikablaufdatenwerte in den Ablaufspeicherbereich 4 eingeschrieben werden.

Ein erstes Dateneinschreibverfahren enthält ein Einschreiben von einem Logikablaufdatenwert pro Taktpuls, wie in dem Fall des oben beschriebenen SDRAM. Speziell werden die Steuersignale, Adressensignale und Datensignale in die Datenbereichsteuerschal­ tung 3 und das Register 1 gleichzeitig bzw. parallel eingegeben. Die Logikablaufdatenwerte, die in dem Register 1 plaziert sind, werden von dort unter der Steuerung der Register­ übertragungssteuerschaltung 5 zu dem Ablaufspeicherbereich 4 übertragen.

Jedesmal wenn ein Logikablaufdatenwert gespeichert wird, wird der Zeilen-/Spaltenadressenzähler 6 erhöht. Dies ermöglicht es die Zeile und Spalte, in die jeder Datenwert in dem Ablaufspei­ cherbereich 4 eingeschrieben wurde, zu bestimmen und zu identi­ fizieren. Wenn Logikablaufdatenwerte bis zu der letzten Adresse des Bereiches eingeschrieben worden sind, wird das Einschreiben der Daten von der Startadresse fortgesetzt. Der Speicherbetrieb des gewöhnlichen Datenspeicherbereiches 2 wird fortgesetzt, wäh­ rend die Logikablaufdaten in den Ablaufspeicherbereich 4 einge­ schrieben werden.

Ein zweites Dateneinschreibverfahren wird nun mit Bezug zu Fig. 3 beschrieben. Dieses Verfahren enthält das Durchlassen von nur dem Logikablaufdatenwert, der den effektiven Anweisungen ent­ spricht. In dem Beispiel von Fig. 3 sind die Logikablaufdaten von (0, 1, 1, 0, 0), (1, 0, 0, 0, 0) und (1, 0, 0, 0, 1) nur an den Zeitpunkten (2), (4) und (6) effektiv, bei denen das Signal CS (Chipauswahl) niedrig ist. Nur solche Logikablaufdaten werden zu dem Ablaufspeicherbereich 4 übertragen.

Ein drittes Dateneinschreibverfahren wird nun mit Bezug zu Fig. 4 beschrieben. Dieses Verfahren beinhaltet, daß die CPU (nicht gezeigt) dazu gebracht wird, einen Schreibbetrieb, der eine An­ weisung verwendet, derart zu triggern bzw. auszulösen, daß al­ leine der getriggert Logikablaufdatenwert zu dem Speicherbereich 4 durchgelassen wird. Fig. 4 ist ein Flußdiagramm von Schritten, die das dritte Dateneinschreibverfahren bilden, durch das das Schreiben eines Logikablaufdatenwertes nach einem Schreibbetrieb unter Verwendung einer Anweisung getriggert wird. Wie ein Schreibbetrieb getriggert wird, wird im folgenden beschrieben.

In dem Schritt 107 von Fig. 4 wird ein gewünschter Logikablauf­ datenwert in dem Vergleicher 7 eingestellt. In dem Schritt 108 wird eine Überprüfung durch den Vergleicher 7 durchgeführt, um festzustellen, ob sein Inhalt mit dem Logikablaufdatenwert im Register 1 übereinstimmt. In dem Fall einer fehlenden Überein­ stimmung wird ein anderer Vergleich mit dem nächsten Datenwert durchgeführt. Wenn eine Übereinstimmung vorliegt, wird der Schritt 109 erreicht, in dem begonnen wird, den Logikdatenwert in dem Register 1 in den Ablaufspeicherbereich 4 einzuschreiben. Wenn der Schreibbetrieb die letzte Zeile in dem Ablaufspeicher­ bereich 4, wie durch den Zeilen-/Spaltenadressenzähler 6 ge­ zählt ist, erreicht, wird das Schreiben des Logikablaufdatenwer­ tes beendet (Schritt 110).

Ein viertes Dateneinschreibverfahren wird nun in Bezug zu Fig. 5 beschreiben. Dieses Verfahren umfaßt, daß die CPU (nicht ge­ zeigt) dazu gebracht wird, daß sowohl die durchgelassenen Logik­ sequenzdaten bevor ein Schreibbetrieb unter Verwendung einer An­ weisung getriggert wird, als auch die durchgelassenen Logikse­ quenzdaten, nachdem der Schreibbetrieb zu einem gegebenen Zeit­ punkt durch die CPU getriggert wird, in den Ablaufspeicherbe­ reich 4 eingeschrieben werden. Fig. 5 ist ein Flußdiagramm von Schritten, die das vierte Dateneinschreibverfahren bilden, durch das die Logikablaufdaten, die wirksam sind, vor und nach einem Zeitpunkt, zu dem ein Schreibbetrieb unter Verwendung einer An­ weisung getriggert wird, eingeschrieben werden.

In dem Schritt 111 wird der zu erfassende Logikablaufdatenwert in dem Vergleicher 7 eingestellt und das Schreiben des Logikda­ tenwertes wird begonnen. In dem Schritt 112 wird eine Überprü­ fung durchgeführt, um zu sehen, ob der Zeilen-/Spalten­ adressenzähler 6 bis zu der Hälfte des Ablaufspeicherbereiches 4 fortgeschritten ist. Wenn herausgefunden wird, daß der Zähler 6 dem Mittelpunkt des Bereiches 4 erreicht hat, wird der Schritt 113 erreicht. In dem Schritt 113 wird eine Überprüfung durchge­ führt, um zu sehen, ob der Inhalt des Vergleichers 7 mit dem des Registers 1 übereinstimmt. Für den Fall der Übereinstimmung wer­ den die Logikablaufdaten bis zu der letzten Zeile eingeschrieben und das Schreiben der Daten wird beendet (Schritt 114).

In dem Fall einer fehlenden Übereinstimmung des Inhaltes zwi­ schen dem Vergleicher 7 und dem Register 1 in dem Schritt 113 wird der Schritt 115 erreicht, in dem das Schreiben des Logikab­ laufdatenwertes derart erlaubt ist, daß die letzte Zeile er­ reicht wird und von der Startadresse weitergemacht wird mit ei­ nem Triggern, das wieder durchgeführt wird, wie oben beschrieben wurde. Zum Lesen der Logikablaufdaten von dem Ablaufspeicherbe­ reich 4 muß der Logikanalysiermodus entfernt werden und die Da­ ten werden über die Datenstifte (DQ) wie gewöhnliche Datensigna­ le gelesen.

Zweite Ausführungsform

Eine taktsynchronisierte Einchipspeichereinrichtung, die als zweite Ausführungsform verwirklicht ist, die eine Logikanaly­ sierfunktion aufweist, wird im Detail mit Bezug zu Fig. 6-8 beschrieben. Fig. 6 ist ein Blockschaltbild einer taktsynchroni­ sierten Einchipspeichereinrichtung, die die Logikanalysierfunk­ tion aufweist und als zweite Ausführungsform verwirklicht ist. Fig. 7 ist ein Flußdiagramm von Schritten zum Einstellen eines Ablaufspeicherbereiches in der taktsynchronisierten Einchipspei­ chereinrichtung von Fig. 6. Fig. 8 ist ein Flußdiagramm von Schritten zum Bestimmen eines Ablaufspeicherbereiches in der taktsynchronisierten Einchipspeichereinrichtung von Fig. 6, wenn sie an einem Speichermodul montiert ist.

Von dem Bezugszeichen in Fig. 6 bezeichnen die, die schon in Fig. 1 verwendet wurden, ähnliche oder entsprechende Teile und solche Teile werden nicht weiter beschrieben. Das Bezugszeichen 2a bezeichnet einen gewöhnlichen Datenspeicherbereich und das Bezugszeichen 4a bezeichnet einen Ablaufspeicherbereich, der in dem gewöhnlichen Datenspeicherbereich 2a aufgebaut ist und in seiner Größe verändert werden kann. Das Register 1, die Regi­ sterübertragungssteuerschaltung 5, der Zeilen-/Spalten­ adressenzähler 6, der Vergleicher 7 und der Ablaufspeicherbe­ reich 4a des Speichers bilden eine Logikablaufdatenspeicher­ einrichtung, die wiederum ein Teil einer Logikanalysierfunktion in der taktsynchronisierten Einchipspeichereinrichtung bildet. der zweiten Ausführungsform bildet der Zeilen-/Spal­ tenadressenzähler 6 eine Ablaufspeicherbereicheinstelleinrich­ tung zum Einstellen einer Startadresse und einer Speicherkapazi­ tät des Ablaufspeicherbereiches 4a in dem Speicher. Ein Ändern der Einstellpunkte in dem Zeilen-/Spaltenadressenzähler 6 ändert die Größe des Ablaufspeicherbereiches 4a.

Wie der Ablaufspeicherbereich 4a bestimmt wird, wird nun mit Be­ zug zu Fig. 7 beschrieben. In dem Beispiel von Fig. 7 wird ein Modusregister (nicht gezeigt) unter der Steuerung der CPU (nicht gezeigt) mit Einstellpunkten nicht nur zum Bestimmen des Logika­ nalysiermodus sondern ebenfalls zum Bestimmen einer Startzei­ lenadresse und einer Startspaltenadresse, die die Größe des Ab­ laufspeicherbereiches 4a bestimmen, eingestellt. Wie die Ein­ stellungen gemacht werden, wird im folgenden beschrieben.

In dem Schritt 116 von Fig. 7 wird eine Überprüfung durchge­ führt, um zu sehen, ob der Logikanalysiermodus einzustellen ist. Wenn der Logikanalysiermodus nicht einzustellen ist, wird in dem Schritt 122 ein gewöhnlicher Speicherbetrieb durchgeführt. Wenn der Logikanalysiermodus einzustellen ist, wird das Modusregister derart eingestellt bzw. gesetzt, daß der Logikanalysiermodus in dem Schritt 117 bestimmt wird. In dem Schritt 118 wird eine Startadresse des Ablaufspeicherbereiches 4a in dem Zeilen- /Spaltenadressenzähler 6 eingestellt. Wenn das Einstellen des Logikanalysiermodus und das des Startadressenmodus in dem Schritt 199 beendet sind, werden Eingabedaten in den gewöhnli­ chen Datenspeicherbereich 2a (Schritt 120) eingeschrieben und Logikablaufdaten werden in den Ablaufspeicherbereich 4a (Schritt 121) eingeschrieben.

Wie der Ablaufspeicherbereich 4a anders bestimmt wird, wird im folgenden mit Bezug zu Fig. 8 beschrieben. Die Art des Einstel­ lens des Ablaufspeicherbereiches 4a, wie in Fig. 8 gezeigt ist, bildet ein erfinderisches Verfahren zum Bestimmen einer Start­ adresse und einer Speicherkapazität des Ablaufspeicherbereiches 4a in der taktsynchronisierten Einchipspeichereinrichtung, wenn sie an bzw. auf einem Speichermodul montiert ist. Wenn das Spei­ chermodul ein SDRAM montiertes Modul ist, weist es einen EEPROM, der Attributdaten des Modules speichert, auf. In einem solchen Fall werden die Speicherkapazität und die Startadresse des Ab­ laufspeicherbereiches 4a vorher in das EEPROM eingeschrieben. Wenn der Logikanalysiermodus begonnen wird, werden diese vorher eingestellten Daten von dem EEPROM ausgelesen und in den Zeilen- /Spaltenadressenzähler 6 eingeschrieben. Das notwendige Mittel zum Auslesen der Startadresse aus dem EEPROM und zum Einstellen der ausgelesenen Adresse in dem Zeilen-/Spaltenadressenzähler 6 unter der Steuerung der CPU kann entweder durch Hardware oder Software realisiert sein. Der weitere Betrieb, der hier nicht beschrieben wurde, ist der gleiche wie bei dem Einstellen des Logikanalysiermodus, wie in Fig. 2 gezeigt ist.

Wenn der Logikanalysiermodus nicht in dem Schritt 123 von Fig. 8 einzustellen ist, wird in dem Schritt 130 ein gewöhnlicher Spei­ cherbetrieb durchgeführt. Wenn der Logikanalysiermodus einzu­ stellen ist, wird der Schritt 124 ausgeführt. In dem Schritt 124 wird eine Überprüfung durchgeführt, um zu sehen, ob der EEPROM eine darin voreingestellte Speicherkapazität und Startadresse des Ablaufspeicherbereiches 4a aufweist. Wenn keine voreinge­ stellte Daten in dem EEPROM gefunden werden, wird der Schritt 130 erreicht, in dem ein gewöhnlicher Speicherbetrieb durchge­ führt wird. Wenn voreingestellte Daten in dem EEPROM erfaßt wer­ den, wird der Schritt 125 ausgeführt. In dem Schritt 125 wird das Modusregister so eingestellt, daß der Logikanalysiermodus bestimmt wird. In dem Schritt 126 wird die Startadresse des Ab­ laufspeicherbereiches 4a in den Zeilen-/Spaltenadressenzähler 6 eingeschrieben. Wenn die Bestimmung des Logikanalysiermodus in den Schritt 127 abgeschlossen ist, werden eingegebenen Daten in den gewöhnlichen Datenspeicherbereich 2a (Schritt 128) einge­ schrieben und werden Logikablaufdaten in den Ablaufspeicherbe­ reich 4a (Schritt 129) eingeschrieben.

Wie beschrieben wurde, weist die taktsynchronisierte Einchip­ speichereinrichtung die Logikanalysierfunktion auf, durch die ein Analysiersystembetrieb genau, leicht und effizient durchge­ führt werden kann. Zusätzlich ermöglicht die Speichereinrich­ tung, daß die Größen des gewöhnlichen Datenspeicherbereiches und des Ablaufspeicherbereiches durch neue Programmierung verändert werden, wodurch die Fehleranalyse des Systems im Betrieb leicht und effizient durchgeführt wird.

Claims (6)

1. Taktsynchronisierte Einchipspeichereinrichtung mit einem Speicher, der einen gewöhnlichen Datenspeicherbereich (2, 2a) und einen Ablaufspeicherbereich (4, 4a) aufweist, wobei der Ablaufspeicherbereich (4, 4a) sequentiell einen Logikablaufda­ tenwert, der Steuersignale, Datensignale und Adressensignale enthält, speichert,
einer Datenbereichsteuerschaltung (3) zum Steuern des Schreibens eines Datenwertes in den gewöhnlichen Datenspeicherbereich (2, 2a) und des Lesens eines Datenwertes von dem gewöhnlichen Daten­ speicherbereich (2, 2a) und
einem Logikablaufdatenspeichermittel (1, 5-7) zum Empfangen des Logikablaufdatenwertes und zum Schreiben des empfangenen Daten­ wertes in den Ablaufspeicherbereich (4, 4a).

2. Taktsynchronisierte Einchipspeichereinrichtung nach An­ spruch 1, bei der
das Logikablaufdatenspeichermittel (1, 5-7) ein Register (1) zum vorübergehenden Aufnehmen eines Logikab­ laufdatenwertes,
eine Registerübertragungssteuerschaltung (5) zum Steuern der Übertragung des Datenwertes des Registers (1) zu dem Ablaufspei­ cherbereich (4, 4a),
einen Zeilen-/Spaltenadressenzähler (6) zum Anzeigen der Adresse in dem Ablaufspeicherbereich (4, 4a), zu der der Logikablaufda­ tenwert einzuschreiben ist, und
einen Vergleicher (7) zum sequentiellen Vergleichen eines in das Register (1) eingegebenen Datenwertes mit einem gewünschten Lo­ gikablaufdatenwert zum Triggern eines Datenwertschreibens auf­ weist.

3. Taktsynchronisierte Einchipspeichereinrichtung nach An­ spruch 1 oder 2 weiter mit einem Ablaufspeicherbereicheinstell­ mittel (6) zum Einstellen der Größe des Ablaufspeicherbereiches (4, 4a).

4. Taktsynchronisierte Einchipspeichereinrichtung nach An­ spruch 3, bei der das Ablaufspeicherbereicheinstellmittel (6) einen Zeilen- /Spaltenadressenzähler (6) aufweist, in dem die Startadresse des Ablaufspeicherbereiches (4, 4a) beim Festlegen eines Modusregi­ sters eingestellt wird.

5. Taktgesteuerte Einchipspeichereinrichtung nach Anspruch 3 oder 4, bei der das Ablaufspeicherbereicheinstellmittel (6) ein Startadressenle­ semittel aufweist, das verwendet wird, wenn ein aus einem EEPROM gebildetes Speichermodul verwendet wird, wobei das Startadres­ senlesemittel eine Startadresse von dem EEPROM liest und die ausgelesene Adresse in dem Zeilen-/Spaltenadressenzähler (6) einstellt.

6. Taktsynchronisierte Einchipspeichereinrichtung nach einem der Ansprüche 1-5, bei der das Logikablaufdatenspeichermittel (1, 5-7) sequentiell den Lo­ gikablaufdatenwert zu dem Ablaufspeicherbereich (4, 4a) in Ein­ heiten von Taktpulsen überträgt.