DE3501569A1 - Elektronische ausruestung - Google Patents

Elektronische ausruestung

Info

Publication number
DE3501569A1
DE3501569A1 DE19853501569 DE3501569A DE3501569A1 DE 3501569 A1 DE3501569 A1 DE 3501569A1 DE 19853501569 DE19853501569 DE 19853501569 DE 3501569 A DE3501569 A DE 3501569A DE 3501569 A1 DE3501569 A1 DE 3501569A1
Authority
DE
Germany
Prior art keywords
memory
access
signal
output
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853501569
Other languages
English (en)
Other versions
DE3501569C2 (de
Inventor
Kozo Tokio/Tokyo Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP705884A external-priority patent/JPS60151760A/ja
Priority claimed from JP705784A external-priority patent/JPS60151759A/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE3501569A1 publication Critical patent/DE3501569A1/de
Application granted granted Critical
Publication of DE3501569C2 publication Critical patent/DE3501569C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Dram (AREA)

Description

Die Erfindung bezieht sich auf eine elektronische Ausrüstung mit einem Mikroprozessor sowie einem Speicher und insbesondere auf eine elektronische Ausrüstung, die für einen Laserstrahldrucker, ein Faksimilegerät oder ähnliche Geräte geeignet ist.
Die in den letzten Jahren erfolgte Entwicklung auf dem Gebiet der Elektronik ist beachtlich. Da eine integrierte Schaltung in hohem Maß als Einheit zusammengefaßt ist, kann ein elektronisches Gerät oder eine elektronische Ausrüstung von hoher Leistungsfähigkeit, wie z.B. ein Heimcomputer, ein Wort- oder Textprozessor, ein Bürocomputer, ein Faksimilegerät oder ein Laserstrahldrucker, mit geringen Kosten und geringen Abmessungen erhalten werden.
Mit der Entwicklung in der Elektronik werden nun aber die elektronischen Ausrüstungen auf unterschiedlichen sowie verschiedenartigen Gebieten verwendet, und die Art ihrer Verwendung ist vielseitig. Das hat zum Ergebnis, daß eine einzelne elektronische Ausrüstung oder ein einzelnes Gerät benötigt wird, die bzw. das verschiedene Spezifikationen oder technische Daten sowie Leistungen in Abhängigkeit von der Art der Verwendung bietet. Wenn eine Ausrüstung (Gerät), die alle diese Erfordernisse erfüllt, gefertigt und geliefert wird, so kann sie ein Produkt mit einer übergroßen Leistungsfähigkeit für einen ganz bestimmten Benutzer sein, d.h. ein Produkt, das bei zwar relativ niedrigen Kosten eine hohe Leistung bietet, die aber in bestimmten Fällen gar nicht verlangt wird.
Um diesem Problem abzuhelfen, wird gewöhnlich die folgende Lösung angewendet. Die elektronische Ausrüstung an sich hat lediglich wesentliche, unentbehrliche Grundfunktionen und eine andere elektronische Ausrüstung, z.B. ein Erweiterungsspeicher oder ein Erweiterungszeichengenerator, wird in Abhängigkeit von' der Spezifikation des Benutzers damit verbunden. Diese Erweiterungsausrüstung, die als ROM- oder RAM-Kassette bezeichnet wird, dient dazu, die Funktion der elektronischen Ausrüstung oder des Geräts aufzurüsten, die Schriftzeichentypen oder einen Speicher mit freiem Zugriff (RAM), der vorübergehend Daten speichert, zu erweitern.
Zur Erläuterung des Standes der Technik, von dem die Erfindung ausgeht, zeigt die
Fig. 1 in einem Blockdiagramm eine Hauptfunktionsanordnung für eine übliche elektronische Ausrüstung, und zwar in der Hauptsache eine Speicherzugriffsfunktion.
Ein Hauptgerät 1 einer elektronischen Ausrüstung, z.B. eines Heimcomputers, enthält eine Zentraleinheit (ZE) zur Steuerung der elektronischen Ausrüstung und einen internen Speicher 102 mit einem Festspeicher (ROM) zur Speicherung eines Steuerprogramms sowie einem RAM. Ein Wartesignalerzeuger 103 liefert auf einer Leitung 104 ein Wartesignal, um zeitweise einen Speicherzugriff durch die ZE zu unterdrücken. Wenn die ZE am Speicher schreibt oder liest, so wird sie üblicherweise dazu gebracht, für jeden Speicherzugriff für eine vorgegebene Zeitspanne zu warten, um eine Speicherzugriffszeit (einen Speicherzyklus) an eine ZE-Steuer- oder Stellgeschwindigkeit anzupassen, so daß die ZE eine Angabe abruft, nachdem die eingelesenen Daten voll nutzbar geworden sind, oder einen Schreibimpuls erzeugt, um eine Angabe in den Speicher einzuschreiben, nachdem die Daten von einem Datenbus völlig in den Speicher einschreibbar geworden sind. Der Wartesignalerzeuger 103 ist zur Herstellung einer solchen Wartezeit vorgesehen. Wenn die ZE auf den internen Speicher 102 zugreift, so bringt der Warte Signalerzeuger 103 die ZE dazu, eine vorbestimmte Zeitspanne, die von einer Zugriffsbezugszeit des verwendeten Speichers abhängig ist, zu warten.
Ein Hilfs- oder Ergänzungsspeicher 2 entspricht der oben erwähnten ROM- oder RAM-Kassette und umfaßt einen externen Speicher 201 mit einem ROM oder RAM. Üblicherweise verwendet der externe Speicher 201 Speicherelemente, die die gleiche Zugriffszeit wie der interne Speicher 102 haben, und der Wartesignalerzeuger 103 veranlaßt die ZE 101 für die gleiche vorgegebene Zeitspanne zu warten, wenn die ZE 101 auf den externen Speicher 201 Zugriff nimmt, wie er das tut, wenn die ZE 101 auf den internen Speicher 102 zugreift. Somit wird durch Ankoppeln des Hilfsspeichers 2 an das Hauptgerät 1 der elektronischen Ausrüstung die
Gesamtfunktion des Systems so erweitert, wie wenn die Kapazität des internen Speichers 102 vergrößert würde. Diese elektronische Ausrüstung nach dem Stand der Technik hat jedoch den folgenden Nachteil;
Der externe Speicher 201 muß Speicherelemente verwenden, deren Zugriffszeit gleich der oder höher ist als die Zugriffszeit des internen Speichers 102. Wie schon oben erwähnt wurde, ist die Entwicklung auf dem Gebiet der Elektronik in den jüngsten Jahren ganz beachtlich, und was die Speicherelemente angeht, so ist deren Leistungsfähigkeit, z.B. Anstieg in der Speicherkapazität und in der Operationsgeschwindigkeit, ganz erheblich gesteigert worden, und in Abhängigkeit von der Leistung stehen verschiedene Arten von Speicherelementen, und zwar von einem mit niedrigem bis zu einem mit hohem Preis, zur Verfügung. Andererseits ist es bei einer elektronischen Ausrüstung notwendig, daß verschiedene Hilfsspeicher für ein Hauptgerät der Ausrüstung in Abhängigkeit vom Zweck der Datenverarbeitung seitens eines Benutzers und von einem gewünschten Preis verfügbar sind. Das heißt, daß es wünschenswert ist, optimale Speicherelemente vom Standpunkt der Kosten sowie der Leistungsfähigkeit für den Benutzer verwendbar zu haben. Bei der elektronischen Ausrüstung nach dem Stand der Technik ist es erforderlich, daß die Zugriffszeit des externen Speichers 201 des Hilfsspeichers 2 gleich der Zugriffszeit des internen Speichers 102 des Hauptgeräts 1 der elektronischen Ausrüstung oder kürzer als diee Zugriffszeit ist. Demzufolge wird die Freiheit in der Wahl der im Hilfsspeicher 2 verwendeten Speicherelemente in hohem Maß sowohl bezüglich des Preises wie auch bezüglich der Leistungsfähigkeit eingeschränkt.
Um dieses Problem zu beseitigen, kann die Wartezeit für die ZE im Hauptgerät der elektronischen Ausrüstung ausreichend lang angesetzt werden, so daß Hilf sspc? ieher mit unterseil i «*J-
lichen Zugriffsbezugszeiten nach Wahl verwendet werden können. In diesem Fall ist jedoch, selbst wenn ein Hilfsspeicher mit Speicherelementen von kurzer Zugriffszeit, um einen Hochgeschwindigkeitsbetrieb zu erlangen, verwendet wird, eine unnötig lange Wartezeit für den externen Speicher erforderlich, und die dem Hilfsspeicher eigene oder innewohnende Leistungsfähigkeit wird nicht erreicht.
Der Erfindung liegt insofern die Aufgabe zugrunde, eine elektronische Ausrüstung aufzuzeigen, mit der die oben herausgestellten Nachteile beseitigt werden.
Hierbei ist es ein Ziel der Erfindung, eine verbesserte elektronische Ausrüstung zu schaffen, die einen Mikroprozessor sowie einen Speicher umfaßt und wirtschaftlich sowie leistungsfähig ist.
Des weiteren liegt ein Ziel der Erfindung in der Schaffung einer in hohem Maß flexiblen oder anpassungsfähigen elektronischen Ausrüstung.
Darüber hinaus ist als Ziel der Erfindung die Schaffung einer elektronischen Ausrüstung zu nennen, die ein Hauptgerät sowie einen entfernbaren Hilfs- oder Ergänzungsspeicher hat, wobei ein Hilfsspeicher, der Speicherelemente mit irgendeiner Zugriffszeit aufweist, ohne weiteres angeschlossen werden kann.
Ferner ist es ein Ziel der Erfindung, eine elektronische Ausrüstung zu schaffen, die eine maximale Leistungsfähigkeit eines Hilfsspeichers erreichen läßt, welche Leistungsfähigkeit für den Hilfsspeicher vom Benutzer im Hinblick auf die Datenverarbeitung und den Preis auch immer gewählt wird.
Außerdem zielt die Erfindung auf die Schaffung einer elektronischen Ausrüstung ab, die in der Lage ist, einen Hilfsspeicher zu verwenden, für dessen Wahl vom Gesichtspunkt des Preises sowie der Leistungsfähigkeit in Abhängigkeit von der beabsichtigten Datenverarbeitung eine hohe Freizügigkeit geboten wird.
Die Lösung der gestellten Aufgabe und der Weg, auf dem die genannten sowie weitere Ziele zu erreichen sind, werden aus der folgenden, auf die Zeichnungen Bezug nehmenden Erläuterung der Erfindung deutlich. Es zeigen:
Fig. 2 einen schematischen Längsschnitt durch einen Laserstrahldrucker, der gemäß der Erfindung ausgerüstet ist?
Fig. 3 ein Blockdiagramm einer Hauptfunktionsanordnung einer Ausführungsform einer elektronischen Ausrüstung gemäß der Erfindung;
Fig. 4 und 5 in Blockdiagrammen weitere Ausführungsformen von Hauptfunktionsanordnungen von elektronischen Ausrüstungen gemäß der Erfindung.
Der in Fig. 2 gezeigte Laserstrahldrucker umfaßt eine Belichtungsvorrichtung 21 mit einem Abtast- und Laserstrahlgerät, eine Entwicklungsvorrichtung 22, die eine auf einer lichtempfindlichen Walze 23 gefertigte latente Abbildung sichtbar macht, und eine Papierkassette 24, von der eine Papierzufuhrrolle 5 Papierblätter, und zwar eines nach dem anderen, einer Transportwalze 6 zuführt. Durch eine Ausrichtklinke 7 wird das von der Transportwalze 6 herangeführte Papier zeitweise angehalten, um die Projektion des Laserstrahls und die Drehung der lichtempfindlichen Walze 23 mit der Papierzufuhr zu synchronisieren. Von einer Förderrolle 8 wird das Papier in die Übertragungs- oder Transferstation 9 eingebracht. Die auf das Papier übertragene Tonerabbildung
wird in der Fixierstation 10 fixiert, worauf das Papier j η eine Stapeleinrichtung 11 ausgetragen wird. Ferner weist der Laserstrahldrucker einen mit einem ROM versehenen entfernbaren HilfsSpeicher 12 als Zeichengenerator auf.
Bei dem in dieser Weise aufgebauten Laserstrahldrucker wird ein Zeitablauf einer Folge von Tätigkeiten, wie die Papierförderung und das Entwickeln, durch einen Folgeregler 13 gesteuert.
Ein Bildverarbeitungsprozessor 14 dient dazu, ein von einem übergeordneten (nicht gezeigten) Computer abgegebenes Codesignal in ein Bildsignal umzusetzen. Der Laserstrahl wird durch ein vom Bildprozessor 14 erzeugtes Binärsignal an- und abgeschaltet. Der Bildprozessor 14 hat einen Schriftzeichenspeicher, der eine Vielzahl von Schriftarten in Formjvon Bild-oder Mustersignalen enthält, und er greift auf den Schriftzeichenspeicher durch ein eingegebenes Codesignal zu, um ein entsprechendes Bildsignal auszulesen. Der Zeichengenerator (Hilfsspeicher) 12 wird benutzt, wenn ein Bildsignal, das anders ist als die im Bildprozessor 14 gespeicherte Schriftart (Bildsignale), verlanat wird. Das Bildsignal im Zeichengenerator 12 wird vom Bildprozessor 14 durch Anlegen eines Codesignals an diesen ausgelesen. Der noch zu beschreibende Hilfs- oder Ergänzungsspeicher 4 (s. Fig. 3-5) entspricht dem Zeichengenerator 12, und die elektronische Ausrüstung 3 (s.· Fig. 3-5) ist im Bildprozessor 14 enthalten.
Bei der in Fig. 3 gezeigten Hauptfunktionsanordnung in einer ersten Ausführung einer elektronischen Ausrüstung gemäß der Erfindung sind ein Hauptgerät 3 der elektronischen Ausrüstung und ein an diesem entfernbar angebrachter Hilfsspeicher 4 vorhanden. Wenngleich das in Fig. 3 nicht gezeigt ist, so können mit dem Hauptgerät 3 ein übliches Tastenfeld
und ein Sichtgerät verbunden werden. Das Hauptgerät 3 umfaßt eine ZE 301 zur Steuerung der elektronischen Ausrüstung und einen internen Speicher 302 mit einem RAM und einem ROM zur Verwendung durch die ZE 301. Ein gemeinsamer Speicherbus 303 der ZE 301 ist eine Sammelleitung zur Übertragung von Daten und Adressensignalen. Eine Einstellschaltung 304 dient der Informationseinstellung mit einer Zugriffsbezugszeit des internen Speichers 302. Einer voreinstellbaren Zählschaltung 305 wird ein Anfangszählwert von einem Paralleldaten-Eingangsanschluß D eingegeben. Ein einen RAM oder ROM umfassender Speicher 401 ist lösbar am internen Speicher 302 angebracht. Eine Eisntellschaltung 402 stellt eine Information mit einer Zugriffsbezugszeit des externen Speichers 401 ein. Einem voreinstellbaren Zähler 403 wird von einem Paralleldaten-Eingangsanschluß D ein Anfangszählwert eingegeben.
Die obige Schaltungsanordnung arbeitet in der folgenden Weise. Die ZE 301 nimmt auf den internen Speicher 302 jedesmal Zugriff, wenn sie einen Befehl ausführt. Wenn die ZE 301 in gleichartiger Weise auf den externen Speicher 401 zugreift, dann wird der Inhalt dieses Speichers abgerufen. Auf welchen der Speicher die ZE 301 Zugriff nimmt, das wird durch ein Adressensignal auf dem gemeinsamen Speicherbus 303 bestimmt. Üblicherweise wird dem externen Speicher eine Adresse mit einer höheren Adressenleer-steile zugeordnet. Demzufolge arbeitet das Hauptgerät 3 der elektronischen Ausrüstung auch dann richtig, wenn der Hilfsspeicher 4 nicht geladen wird. Wenn ein besodners großes Programm ausgeführt werden soll oder wenn Typen bzw. Zeichen von Schriftarten vermehrt werden sollen, so wird der Hilfsspeicher 4 zum Hauptgerät 3 geladen. Die elektronische Verbindung zwischen dem Hauptgerät 3 und dem Hilfsspeicher 4 wird durch eine (nicht gezeigte) Steckverbindung hergestellt. Wenn der Hilfsspeicher 4 nicht geladen ist, dann habon der gnmpinsame Da-
tenbus 303 und die Signalleitung 404, die das Ausgangssignal des Zählers 403 überträgt, eine hohe Impedanz. Der Bussignalpegel im Hauptgerät 3 wird von diesem Gerät gesteuert. Der gemeinsame Datenbus 303 wird von einer Dreizustandsvorrich^ tung betrieben, die Signalleitung 404 wird so beeinflußt, daß sie, wenn kein externes Signal an ihr liegt, auf dem logischen Pegel "1" ist. Unter dieser Bedingung ist demzufolge das Signal auf der Leitung 404 immer auf dem logischen "1"-Pegel.
Die Einstellschaltung 304 im Hauptgerät 3 erzeugt dagegen immer ein vorbestimmtes digitales Signal, dessen Inhalt von der Zugriffsbezugszeit des internen Speichers 302 bestimmt und durch ein Komplement von mehreren Maschinentakten der ZE 301 gehalten wird. Die Einstellschaltung 304 erzeugt immer einen Binärcode,der logische Pegel von "1" und "0" enthält, und sie kann einen Mikrodip- Schalter, einen Leitercodierchip od. dgl. .umfassen. Dasselbe gilt auch für die Einstellschaltung 402. Der Ausgang der Einstellschaltung
304 wird dem Paralleldaten-Eingangsanschluß D des Zählers
305 über die Leitung 306 zugeführt. Andererseits wird der Maschinentakt von der ZE 301 dauernd an den Takteingabeanschluß C des Zählers 305 über die Leitung 307 gelegt. Ein Zählungsfrexgabesignal wird vom internen Speicher 302 über die Leitung 308 dem Zählungsfreigabeanschluß E des Zählers 305 zugeführt. Das die Zählung freigebende Signal nimmt den logischen Wert "1" an, wann immer die ZE 301 mit ihrem Zugriff auf den internen Speicher 302 beginnt, d.h., wann immer das Adressensignal auf dem gemeinsamen Speicherbus 303 den internen Speicher 302 adressiert, so wird dessen Inhalt durch den internen Speicher 302 entschlüsselt, um ein Auswahlfreigabesignal des internen Speichers 302 zu erzeugen, und das Zählungsfreigabesignal wird synchron mit einem vorbestimmten Zeit- oder Taktsignal auf den logischen Pegel "1" eingestellt. Das gilt sowohl für den Lese- wie für den Schreibzyklus für den internen Speicher 302.
Der Inhalt des Paralleldaten-Eingangsanschlusses D wird mit dem Anstieg des Zählungsfreigabesignals in den Zähler voreingestellt, der anschließend vorwärts zählt, bis das höchstwertige Bit des Zählers 305 den logischen Pegel "1" annimmt. Bis das höchstwertige Bit des Zählers 305 diesen Pegel "1" annimmt, wird der Ausgang mit dem logischen Pegel "O" an den einen Eingangsanschluß eines ODER-Gatters 310 mit negativer Eingangs logik von einem Ausgangsanschluß 0 und über eine Leitung 309 gelegt, während ein invertierter Ausgang oder ein logischer Pegel "1" dem Warteeingang W der ZE 301 zugeführt wird. Unter dieser Bedingung ist die ZE 301 in einem Wartezustand, und sie verbraucht intern eine Blindoder Leerzeit. Wenn schließlich das höchstwertige Bit des Zählers 305 den logischen Pegel "1" annimmt, so beendet der Zähler sein weiteres internes Zählen, und die logische "1" wird dem ODER-Gatter 310 über den Ausgangsanschluß 0 und die Leitung 309 zugeführt. Da der Pegel der logischen "1" immer an den anderen Eingangsanschluß des ODER-Gatters
310 gelegt wird, wird nun der invertierte logische Pegel "0" dem Warteeingang W der ZE 301 zugeführt, die damit aus ihrem Wartezustand freikommt.
Bei diesem Vorgehen kann das Wartesignal auf der Leitung
311 als ein Signal angesehen werden, das auf den Pegel der logischen "1" zur Zeit der Anfangseinstellung des Zählers 305 (also zur Zeit des Beginns des Speicherzugriffs) eingestellt und nach dem Verstreichen der vorbestimmten Zeitspanne durch das Zählen des Zählers 305 auf den logischen 11O"-Pegel zurückgestellt wird. Der Wartebetrieb der ZE 301 wird nur während der Zeit ermöglicht, in der das Wai'tesignal auf dem logischen Pegel "1" ist. Unter Verwendung der Wartezeit verzögert die ZE 301 einen Auftastimpuls für ein Schreiben oder Lesen am internen Speicher 302. Am Ende von einem Speicherzugriffszyklus auf den internen Speicher 302 wird das Zählungsfreigabesignal auf der Leitung 308 auf den logischen "O"-Pegel zurückgesetzt. Wenn dor Speicherzu-
BAD ORIGINAL
griff durch die ZE 301 erneut verlangt wird, so wird der obige Vorgang wiederholt.
Die Arbeitsweise des externen Speichers 401 im Hilfsspeicher 4 ist zu der oben beschriebenen Arbeitsweise gleichartig. Die Einstellschaltung 402 erzeugt ständig ein vorbestimmtes digitales Signal, dessen Inhalt durch die Zugriffsbezugszeit des externen Speichers 401 bestimmt ist und durch ein Komplement von mehreren Maschinentakten der ZE 301 gehalten wird. Der Ausgang der Einstellschaltung 402 wird an den Paralleldaten-Eingangsanschluß D des Zählers 403 über die Leitung 406 gelegt. Wenn der Hilfsspeicher 4 mit dem Hauptgerät 3 verbunden ist, so wird der Maschinentakt von der ZE 301 über die Leitung 307 dem Takteingabeanschluß C des Zählers 403 zugeführt. Ein Zählungsfreigabesignal vom externen Speicher 401 wird an den Zählungsfreigabeanschluß E des Zählers 403 von der Leitung 405 her gelegt, und dieses Signal nimmt den logischen "1"-Pegel an, wann immer die ZE 301 beginnt, auf den externen Speicher 401 Zugriff zu nehmen. Das bedeutet, daß, wann immer das Adressensignal auf dem gemeinsamen Speicherbus 303 den externen Speicher 401 adressiert, dessen Inhalt vom Speicher 401 entschlüsselt wird, um ein Auswahlfreigabesignal des externen Speichers 401 zu erzeugen, und das Zählungsfreigabesignal wird synchron mit einem vorbestimmten Zeitsignal von der ZE 301 auf den logischen Pegel "1" gesetzt. Die anschließende Arbeitsweise ist zu derjenigen des Hauptgeräts 3 gleichartig. Das Wartesignal auf der Leitung 311 wird zur Zeit der Anfangseinstellung des Zählers 403 auf den logischen Pegel "1" gesetzt.und nach dem Verstreichen einer vorgegebenen Zeitspanne durch das Zählen des Zählers 403. auf den logischen "O"-Pegel zurückgesetzt. Das Hoch-Pegelsignal (logische "1") wird immer an die Leitung 309 gelegt, und somit wird nur während der Periode des Wartesignals mit dem logischen "1"-Pegel auf der Leitung 311 der Wartevorgang in der ZE 301 ermöglicht.
In Übereinstimmung mit einer bevorzugten Arbeitsweise der erläuterten Ausführungsform ist die Zugriffsbezugszeit des externen Speichers 401 länger als diejenige des internen Speichers 302, was bedeutet, daß der externe Speicher 401 die Speicherelemente mit einem langen Speicherbezugszyklus verwendet. Demzufolge ist die Zeitspanne, während welcher das Wartesignai auf der Leitung 311 den logischen "1"-Pegel einnimmt, länger, wenn auf den externen Speicher 401 zugegriffen wird, als bei einem Zugriff zum internen Speicher 302. Die ZE 301 leistet keinen besonderen Beitrag zur Erzeugung und Steuerung des Wartesignals von unterschiedlichen Zeitlängen, sie braucht nur auf den internen Speicher 302 oder den externen Speicher 401 in Übereinstimmung mit der Durchführungsprozedur, wie oben beschrieben wurde, zurückzugreifen.
Gemäß einer anderen bevorzugten Arbeitsweise der Erfindung ist die Zugriffsbezugszeit des externen Speichers 401 kürzer als diejenige des internen Speichers 302, was bedeutet, daß der externe Speicher solche Speicherelemente verwendet, die einen kurzen Speicherbezugszyklus haben. Auch in diesem Fall braucht die ZE 301 nur auf den internen oder externen Speicher 302 bzw. 401 in Übereinstimmung mit der Durchführungsprozedur des Programms zuzugreifen. Weil hierbei die Einstellschaltung 402 die Einstellung hält, die eine Erzeugung eines Wertigkeitssignals gegenüber dem internen Speicher 302 von kürzerer Dauer bewirkt, wird auf den internen wie auch auf den externen Speicher 302 und 401 mit jeweils optimaler Zugriffszeit zugegriffen. ;
Die elektronische Ausrüstung in der vorbeschriebenen Ausführungsform kommt in der folgenden Weise zur Verwendung. Wenn nur das Hauptgerät 3 in Gebrauch und der Hilfsspeicher 4 nicht angeschlossen ist, dann ist kein invertiertes Signal des vom Zähler 403 über die Leitung 404 an das ODIiR-Gatter 310 gelegten Wartesignals vorhanden, dieser Pegel wird immer zur logischen "1" hin beeinflußt.. Wenn die
BAD ORIGINAL
— Ib ""
ZJi -JOl auf don internen Speicher 302 Zugriff nimmt, so wird demzufolge die ZE 301 dazu gebracht, für eine vom Einstel lausgang der Einstellschaltung 304 bestimmte Zeitspanne zu warten. Wenn der Hilfsspeicher 4 angeschlossen ist, dann wird die ZE 301 veranlaßt, für eine geeignete, von den Ausgängen der Einstellschaltungen 304 oder 402 bestimmte Zeit zu warten, falls die ZE 301 auf den internen Speicher 302 oder den externen Speicher 401 zugreift. Demzufolge kann die ZE 301, wie unterschiedlich auch immer die Zugriffsbezugszeiten der im internen und externen Speicher 302 sowie 401 verwendeten Speicherelemente sein mögen, wirksam mit der optimalen Wartezeit bei beiden Speichern lesen oder schreiben. Wenn ein anderer (nicht gezeigter) Hilfsspeicher 4', der Speicherelemente mit einer unterschiedlichen Zugriffsbezugszeit verwendet, als externer Speicher 401' angeschlossen wird, dann kann die ZE 301 mit der optimalen Zugriffszeit in Übereinstimmung mit der Einstellung in einer (nicht gezeigten) Einstellschaltung 402' am internen Speicher 302 oder am externen Speicher 401' lesen oder schreiben.
Bei der oben beschriebenen Ausführungsform werden die invertierten Signale der Wartesignale von unterschiedlichen Zeitlängen durch das ODER-Gatter 310 oder-mäßig verknüpft, und dessen Ausgang wird der ZE 301 zugeführt.
Eine weitere Ausführungsform gemäß der Erfindung ist in Fig. 4 gezeigt, wobei zu Fig. 3 gleiche Elemente mit gleichen Bezugszahlen versehen sind. Anstatt das ODER-Gatter 310 von Fig.. 3 zu verwenden, kommt hier ein Leitungswähler 312 zum Einsatz, der eines der Eingangssignale von einer Mehrzahl von Leitungen, die die Leitungen 309, 404 usw. umfassen, durch ein von der ZE 301 auf einer Leitung 313 zugeführtes Auswahlsignal auswählt. Die ZE 301 kann im voraus im Leitungswähler 312 die Auswahlsignale speichern, die
den Einsatz des internen Speichers 302, des externen Speichers 401 oder, wenn vorhanden, des parallelgeschalteten (nicht gezeigten) externen Speichers 401'kennzeichnen, und auf einen der Speicher entsprechend der gewählten Leitung Zugriff nehmen. In diesem Fall besteht keine Notwendigkeit für eine Entschlüsselungsfunktion, in der die Speicher 302 und 401 das Adressensignal auf dem Speicherbus 303 entschlüsseln und das Zählungsfreigabesignal auf die Leitung 308 oder 405 nur legen, wenn auf ihre eigenen Speicher zugegriffen wird. Demzufolge werden in diesem Fall, auf welchen * Speicher die ZE 301 auch immer Zugriff nimmt, alle Zähler 305, 403 .... gestartet. Da der Leitungswähler 312 nur das einem der Speicher zugehörige Wartesignal auswählt, kann jedoch auf jeden Speicher mit einer optimalen Zugriffszeit wie im Fall der Ausführungsform von Fig. 3 Zugriff genommen werden.
Wenn bei den Ausführungsformen nach den Fig. 3 und 4 mehrere Hilfsspeicher mit externen Speichern von unterschiedlichen Kennwerten parallelgeschaltet werden, so wird die Zahl der Eingangsanschlüsse des ODER-Gatters 310 oder des Leitungswählers 312 erhöht, so daß die von den jeweiligen Hilfsspeichern zugeführten Wartesignale in richtiger Weise dem Warteeingang W der ZE 301 zugeführt werden. Somit kann auf alle Speicher mit der optimalen Zugriffszeit zugegriffen werden.
i Bei der elektronischen Ausrüstung nach den beschriebenen Ausführungsformen können das Hauptgerät 3 und der Hilfsspeicher 4 als Einheit anstatt lösbar verbunden sein. I
Eien weitere Ausführungsform gemäß der Erfindung ist in Fig. 5 dargestellt, wobei zu vorher erwähnten Elementen gleiche ebenfalls mit denselben Bezugszahlen bezeichnet sind.
Gemäß Fig. 5 ist 'an dem Hauptgerät 3 lösbar ein Hilfsspeicher 4 angebracht, und mit dem Hauptgerät 3 kann ein (nicht gezeigtes) Tastenfeld sowie Sichtgerät verbunden sein. Das Hauptgerät 3 umfaßt eine ZE 301, die die elektronische Ausrüstung steuert, einen internen Speicher 302 mit einem ROM und RAM zur Verwendung durch die ZE 301, einen gemeinsamen Speicherbus 303 für die ZE 301, der eine Sammelleitung zur Übertragung von Daten und Adressen ist, und eine Einsteilschaltung 304 zur Einstellung einer Information mit einer Zugriffsbezugszeit des internen Speichers 302. Ein Vergleicher 314 vergleicht die Größen einer digitalen, den Eingangsanschlüssen A und B zugeführten Information und liefert an seinem Ausgang C ein Vergleichsergebnis. Ein Datenwähler 315 wählt eine der digitalen Informationen, die seinen Anschlüssen A sowie B zugeführt werden in Übereinstimmung mit einem Pegel eines einem Äuswahleingangsanschluß S zugeführten Signals aus und gibt die ausgewählte Digitalinformation an seinem Ausgang C ab. An einem voreinstellbaren Zähler 316 wird von einem Paralleldaten-Eingangsanschluß D ein Anfangszählwert eingestellt. Ein einen RAM oder ROM aufweisender externer Speicher 401 ist lösbar am internen Speicher 302 angebracht. Eine Einstellschaltung 402 stellt eine Information mit einer Zugriffsbezugszeit des externen Speichers 401 ein. Die Schaltung mit diesem Aufbau arbeitet in der folgenden Weise. Die ZE 301 greift üblicherweise auf den internen Speicher 302 jedesmal zu, wenn sie einen Befehl ausführt. Wenn die ZE 301 in gleichartiger Weise den externen Speicher 401 adressiert, dann wird dessen Inhalt ausgelesen. Auf welchen der beiden Speicher die ZE 301 Zugriff nimmt, wird durch den Inhalt der Adresse auf dem gemeinsamen Speicherbus 303 bestimmt, üblicherweise werden Adressen in einer höheren Adressenleerstelle dem externen Speicher 401 zugeordnet. Demzufolge arbeitet das Hauptgerät 3 der ^ elektronischen Ausrüstung auch dann in der richtigen Weise y wenn der Hilfsspeicher 4 nicht geladen ist. Falls ein be-
INSPECTED
sonders großes Programm ausgeführt oder die Anzahl der Schriftartzeichen erhöht werden soll, dann wird jedoch der Hilfsspeicher 4 mit dem Hauptgerät 3 verbunden, und diese Verbindung wird als Steckverbindung hergestellt. Wenn der Hilfsspeicher 4 nicht geladen ist, dann haben die Sammelleitung des Speicherbus 303 und der Einstellspeisebus 407, der den Ausgang der Einstellschaltung 402 überträgt, eine hohe Impedanz. Das Hauptgerät 3 steuert unter dieser Bedingung die Bussignalpegel. Beispielsweise wird der gemeinsame Speicherbus 303 von einer Dreizustandsvor- '. richtung betrieben, und der Einstellspeisebus 307 wird zu ; einem logischen "0"-Pegel hin beeinflußt, falls an den Bus nicht ein externes Signal gelegt wird. Demzufolge ist in diesem Zustand die Angabe auf dem Einstellspeisebus 407 gleich 11O". Andererseits erzeugt die Einstellschaltung im Hauptgerät3 ständig eine vorbestimmte Digitalinformation, deren Inhalt durch die Zugriffsbezugszeit des internen Speichers 302 bestimmt wird, und sie hält mehrere Maschinentakte der ZE 301. Die Einstellschaltung 304 liefert ständig einen logische "1" und "0"-Pegel enthaltenden Binärcode, und sie kann auch einen Mikrodip-Schalter oder einen Leiterkodierchip umfassen, was auch für die Einstellschaltung 402 gilt.
Der Ausgang der Einstellschaltung 304 wird den Eingängen A des Vergleichers 314 und des Datenwählers 315 durch den Einstellspeisebus 317 zugeführt. Andererseits wird die Einstellung der Einstellschaltung 402 durch die Zugriffsbezugszeit des externen Speichers 401 bestimmt, und ihr Ausgang wird an die anderen Eingangsanschlüsse B des Vergleichers 314 sowie des Datenwählers 315 gelegt. Der Ver- : gleicher 314 vergleicht die Größenwerte der den Eingängen A sowie B zugeführten Daten und erzeugt einen Ausgang mit dem logischen Pegel "1" an seinem Anschluß C, wenn A < B ist. Der Datenwähler' 315 selektiert die Eingangsdaten am Eingang A zum Ausgang C, wenn das Auawah!eingangssignal auf demeinen logischen Pegel ist, und selektiert
die Daten am Eingang B zum Ausgangsanschluß C, wenn das Auswahleingangssignal auf dem anderen logischen Pegel ist. Demzufolge wird, wenn die Einstellung in der Einstellschaltung 402 größer ist als diejenige in der Einstellschaltung 304, der Ausgang vom Datenwähler 315 derjenige der Einstellschaltung 402 sein. Das bedeutet, daß die Zugriffsbezugszeit des externen Speichers 401 länger ist als diejenige des internen Speichers 302. Wenn dagegen die Einstellung in der Einstellschaltung 402 geringer ist als diejenige in der Einstellschaltung 304, dann wird die Einstellung der Schaltung 304 vom Datenwähler 315 ausgegeben. Dieser Zustand tritt ein, wenn der externe Speicher 401 Speicherelemente m it kurzer Zugriffszeit verwendet oder wenn der Hilfsspeicher 4 vom Hauptgerät 3 entfernt wird.
Der Zähler 316 erzeugt ein der ZE 301 unter der Steuerung eines Signals von dieser zuzuführendes Wartesignal. Der Maschinentakt der ZE 301 wird ständig an einen Takteingabeanschluß C des Zählers 316 über eine Leitung 311 gelegt. Ein Zählungsfreigabesignal von der ZE 301 wird einem Zählungsfreigabeanschluß E des Zählers 307 über eine Leitung 318 zugeführt. Des Zählungsfreigabesignal wird auf einen logischen "1"-Pegel gesetzt, wann immer die ZE 301 mit ihrem Zugriff zum Speicher beginnt. Die Daten am Dateneingabeanschluß D des Zählers 316 werden zu diesem am Anstieg des Zählungsfreigabesignals voreingestellt, und der Zähler 316 wird anschließend abwärts gezählt, bis alle Bits des Zählers 316 den logischen "O"-Pegel annehmen. Wenn das geschehen ist, dann ist ein Entschlüßlerausgang (Übertragungssignal) auf der logischen "1" und wird dem Warteeingang W der ZE 301 durch den Ausgangsanschluß 0 und die Leitung 311 zugeführt. Am Anstieg des Wartesignals auf den logischen "1"-Pegel wird das Zählungsfreigabesignal auf der Leitung 318 auf den "O"-Pegel zurückgesetzt, und die anschließende Zählung wird verhindert. Bei diesem Vor-
gehen kann das Wartesignal als ein Signal angesehen werden, das auf den logischen "O"-Pegel zur Zeit der Anfangseinstellung des Zählers 316 (zur Zeit des Beginns des Speicherzugriffs) zurückgesetzt und dann nach Verstreichen der vorgegebenen Zeitspanne durch die Zählung des Zählers wieder auf den logischen "1"-Pegel gesetzt wird. Der Wartevorgang in der ZE 301 wird nur während der logischen "0"-Pegelperiode des Wartesignals ermöglicht. Die ZE 301 verzögert unter
Verwendung der Wartezeit einen Auftastimpuls zum Lesen oder '
Schreiben am Speicher. \
üblicherweise arbeitet ein statischer RAM oder ROM dann richtig, wenn auf ihn in bezug auf seine Zugriffsbezugszeit langsamer zugegriffen wird. Dasselbe trifft für einen dynamischen RAM unter der Voraussetzung, daß er in geeigneter Weise aktualisiert wird, zu. Demzufolge kann, selbst wenn die Zugriffsbezugszeit des externen Speichers 401 länger ist als diejenige des internen Speichers 302, auf beide Speicher mit der Zugriffsbezugszeit des externen Speichers 401 zugegriffen werden.
Die elektronische Ausrüstung gemäß dieser Ausführungsform kann in der folgenden Weise zur Anwendung kommen. Wenn nur das Hauptgerät 3 verwendet und der Hilfsspeicher 4 nicht angeschlossen wird, so existiert das von der Einstellschaltung 402 dem Vergleicher 305 zugeführte Einstellsignal nicht, dieses Signal ist "0". Demzufolge wird, wenn die ZE 301 auf den internen Speicher Zugriff nimmt, die ZE ί dazu gebracht, für eine vom Ausgang der Einstellschaltung 1^ 304 bestimmte Zeitspanne zu warten. Wenn der Hilfsspeicher 4 angeschlossen ist, dann wird die ZE 301 dazu gebracht, für eine Zeitspanne zu warten, die dem längeren der Ausgänge der Einstellschaltungen 304 und 402 entspricht, wenn die ZE 301 auf den internen oder externen Speicher 302 bzw. 401 Zugriff nimmt. Demzufolge kann die ZE 301, gleichgültig
OR1GWAL INSPECTED
wtiifjhe unterschiedlichen Speicherelemente mit welchen verschiedenartigen Zugriffsbezugszeiten im internen Speicher 302 sowie im externen Speicher 401 zur Anwendung kommen, in geeigneter und richtiger Weise an beiden Speichern mit derselben Wartezeit in Übereinstimmung mit der längeren Zugriffszeit lesen oder schreiben. Wenn ein weiterer (nicht gezeigter) Hilfsspeicher 4', der andere Speicherelemente mit einer unterschiedlichen Zugriffszeit verwendet, als ein externer (nicht gezeigter) Speicher 401' anqeschlossen wird, so kann die ZE 301 am internen Speicher 302 und am externen (nicht gezeigten) Speicher 401' in Übereinstimmung mit einem Einstellausgang einer (nicht gezeigten) Einstellschaltung 402' in richtiger Weise lesen oder schreiben.
Bei der oben erläuterten Ausführungsform sind der Vergleicher 314, der die Größenwerte der Wartezeiten für die ZE 301 vergleicht, und die zugeordneten Schaltkreise in das Hauptgerät 3 der elektronischen Ausrüstung einbezogen. Alternativ können sie im Hilfsspeicher 4 angeordnet sein, und der Einstellausgang der Einstellschaltung 304 kann dem Hilfsspeicher 4 über eine lös- oder entfernbare Einrichtung zugeführt werden, so daß das Wartesignal vom Hilfsspeicher 4 der ZE 301 übermittelt wird.
Bei der elektronischen Ausrüstung, bei der mehrere Hilfsspeicher parallelgeschaltet sind, werden alle der vielen Einstellausgänge der Wartezeiten, die für den internen Speicher 302 und die vielen parallelgeschalteten externen Speicher erforderlich sind, vergl-ichen, so daß die Wartezeit für die ZE 301 optimal gesteuert wird. In diesem Fall werden beispielsweise drei Einstellausgänge A, B und C zu zwei Datensätzen (A,B), (B,C) und (C,A) gruppiert, sie werden parallel durch eigene Vergleicher verglichen und die Vergleichsausgänge dieser werden durch eine logische
OBlGINAL INSPECTED
Verknüpfung ( Gatter) kombiniert, um ein Maximum von einem der drei Einstellausgangsdaten A, B und C zu ermitteln.
Bei der obigen Ausführungsform kann die elektronische Ausrüstung das Hauptgerät 3 und den Hilfspeicher 4 in einer Einheit und nicht lösbar, wie beschrieben wurde, umfassen.
Erfindungsgemäß weist somit eine elektronische Ausrüstung , kurz gesagt, eine Zentraleinheit (ZK), einen ersten Speicher, auf den die ZE Zugriff nehmen kann, eine erste Einstellschaltung, die ein für eine Zugriffsbezugszeit des ersten Speichers kennzeichnendes Signal hält, und einen lösbaren Hilfsspeicher auf, der einen zweiten Speicher, auf den die ZE Zugriff nehmen kann, sowie eine zweite Einstellschaltung, die ein für die Zugriffsbezugszeit des zweiten Speichers kennzeichnendes Signal hält, umfaßt.
Die Erfindung ist nicht auf die wörtlich und bildlich erläuterten Ausführungsformen begrenzt, vielmehr sind verschiedenartige Abwandlungen und Abänderungen, die jedoch als in den Rahmen der Erfindung fallend anzusehen sind, möglich.
OR\G^U

Claims (9)

Patentansprüche
1. Elektronische Ausrüstung, gekennzeichnet
- durch eine Informationen verarbeitende Einheit (301),
- durch eine erste Speichereinrichtung (302), auf die die Informationsverarbeitungseinheit Zugriff nehmen kann,
- durch eine erste Ausgabeeinrichtung (304), die ein eine Zugriffsbezugs zeit der ersten Speichereinrichtung wiedergebendes Signal ausgibt, und
- durch einen lösbaren Hilfsspeicher (4), der eine zweite Speichereinrichtung (401), auf die die Informationsverarbeitungseinheit Zugriff nehmen kann, sowie eine zweite Ausgabeeinrichtung (402), die ein eine Zugriffsbezugszeit der zweiten Speichereinrichtung wiedergebendes Signal ausgibt, umfaßt.
2. Ausrüstung nach Anspruch 1, gekennzeichnet durch eine Auswahleinrichtung (310, 312, 315), die in ausgewählter Weise die Ausgaben der ersten sowie zweiten Ausgabeeinrichtung (304, 402) ausgibt.
3. Ausrüstung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste und zweite Ausgabeeinrichtung eine erste sowie zweite Zähleinrichtung (305, 403) umfassen, die nur freigegeben werden, wenn die erste bzw. zweite Speichereinrichtung ausgewählt werden, um mit den Zugriffsbezugszeiten der ersten bzw. zweiten Speichereinrichtung übereinstimmende Zeitspannen zu zählen.
4. Ausrüstung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine Erfassungseinrichtung (314) , die eine Information über die längste der Zugriffsbezugszeiten auf der Grundlage der Ausgaben der ersten sowie zweiten Ausgabeeinrichtung ermittelt, und durch eine Zähleinrichtung (316), die die dem Ausgang der Erfassungseinrichtung entsprechende Zeitspanne zählt.
5. Ausrüstung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste sowie zweite Speichereinrichtung (302, 401) Bildsignale von Schriftarten enthalten.
6. Elektronische Ausrüstung, gekennzeichnet
- durch eine Informationen verarbeitende Einheit (301),
- durch eine erste Speichereinrichtung (302), auf die die Informationsverarbeitungseinheit Zugriff nehmen kann,
- durch eine erste Ausgabeeinrichtung (304), die ein einer Zugriffsbezugszeit der ersten Speichereinrichtung entsprechendes Signal ausgibt,
- durch eine zweite Speichereinrichtung (401), auf die die Informationsverarbeitungseinrichtung Zugriff nehmen kann,
- durch eine zweite Ausgabeeinrichtung (402), die ein einer Zugriffsbezugszeit der zweiten Speichereinrichtung entsprechendes Signal ausgibt, und
- durch eine Erfassungseinrichtung (314), die eine Information über die längste der Zugriffsbezugszeiten auf der Grundlage der Ausgaben der ersten sowie zweiten Ausgabeeinrichtung ermittelt und ein Wartesignal in Übereinstimmung mit der ermittelten Information zum Wartenlassen der Informationsverarbeitungseinheit (301) erzeugt.
7. Ausrüstung nach Anspruch 6, dadruch gekennzeichnet, daß die zweite Speichereinrichtung (401) und die zweite Ausgabeeinrichtung (402) entfernbar sind.
8. Ausrüstung nach Anspruch 6, dadurch gekennzeichnet, daß die das Wartesignal erzeugende Einrichtung eine Zähleinrichtung (316)· umfaßt, die das Wartesignal für eine vorbestimmte Zeitspanne in Übereinstimmung mit der ermit— telten Information erzeugt.
9. Ausrüstung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die erste sowie zweite Speichereinrichtung Bildsignale von Schriftarten enthalten.
DE3501569A 1984-01-20 1985-01-18 Datenverarbeitungseinrichtung Expired - Lifetime DE3501569C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP705884A JPS60151760A (ja) 1984-01-20 1984-01-20 システム電子機器
JP705784A JPS60151759A (ja) 1984-01-20 1984-01-20 システム電子機器

Publications (2)

Publication Number Publication Date
DE3501569A1 true DE3501569A1 (de) 1985-07-25
DE3501569C2 DE3501569C2 (de) 1996-07-18

Family

ID=26341303

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3501569A Expired - Lifetime DE3501569C2 (de) 1984-01-20 1985-01-18 Datenverarbeitungseinrichtung

Country Status (2)

Country Link
US (2) US4956804A (de)
DE (1) DE3501569C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0450929A1 (de) * 1990-04-05 1991-10-09 Canon Kabushiki Kaisha Bildausgabegerät

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235156A (ja) * 1989-03-08 1990-09-18 Canon Inc 情報処理装置
JP2762138B2 (ja) * 1989-11-06 1998-06-04 三菱電機株式会社 メモリコントロールユニット
US5440693A (en) * 1990-07-19 1995-08-08 International Business Machines Corp. Personal computer with drive identification
EP0507427B1 (de) * 1991-03-01 1999-05-06 Advanced Micro Devices, Inc. Mikroprozessor mit externem Speicher
US5485594A (en) * 1992-07-17 1996-01-16 International Business Machines Corporation Apparatus and method using an atomic fetch and add for establishing temporary ownership of a common system resource in a multiprocessor data processing system
US5509138A (en) * 1993-03-22 1996-04-16 Compaq Computer Corporation Method for determining speeds of memory modules
JP3490131B2 (ja) * 1994-01-21 2004-01-26 株式会社ルネサステクノロジ データ転送制御方法、データプロセッサ及びデータ処理システム
JP2757765B2 (ja) * 1994-02-28 1998-05-25 富士ゼロックス株式会社 ファクシミリ装置
JP2945862B2 (ja) * 1995-12-15 1999-09-06 アタカ工業株式会社 ダクト内サンプリング装置
US5999921A (en) * 1997-04-30 1999-12-07 Pitney Bowes Inc. Electronic postage meter system having plural clock system providing enhanced security
JP3929116B2 (ja) * 1997-07-04 2007-06-13 富士通株式会社 メモリサブシステム
DE10019239B4 (de) * 2000-04-18 2008-09-04 Fujitsu Siemens Computers Gmbh Datenverarbeitungseinrichtung mit einer Schaltungsanordnung zur Verbindung eines ersten Kommunikationsbusses mit einem zweiten Kommunikationsbus
US7259588B2 (en) * 2003-07-29 2007-08-21 Lexmark International Inc. Tri-state detection circuit for use in devices associated with an imaging system
US7246252B1 (en) * 2003-12-31 2007-07-17 Xilinx, Inc. Delay compensation
KR100560950B1 (ko) * 2004-04-20 2006-03-14 주식회사 하이닉스반도체 반도체 소자의 대기 신호 생성 회로
US8325433B2 (en) * 2011-01-19 2012-12-04 Lsi Corporation Systems and methods for reduced format data processing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4093982A (en) * 1976-05-03 1978-06-06 International Business Machines Corporation Microprocessor system

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US30671A (en) * 1860-11-20 Adjustable table
US3629862A (en) * 1969-09-17 1971-12-21 Bell Telephone Labor Inc Store with access rate determined by execution time for stored words
US4014006A (en) * 1973-08-10 1977-03-22 Data General Corporation Data processing system having a unique cpu and memory tuning relationship and data path configuration
FR2253432A5 (de) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind
US4091446A (en) * 1975-01-24 1978-05-23 Ing. C. Olivetti & C., S.P.A. Desk top electronic computer with a removably mounted ROM
GB1540923A (en) * 1975-12-01 1979-02-21 Intel Corp Programmable single chip mos computer
US4034352A (en) * 1976-02-20 1977-07-05 The United States Of America As Represented By The Secretary Of The Army Phase control of clock and sync pulser
US4332008A (en) * 1976-03-09 1982-05-25 Zilog, Inc. Microprocessor apparatus and method
GB1505603A (en) * 1976-07-07 1978-03-30 Ibm Data processing systems
GB1561961A (en) * 1977-04-20 1980-03-05 Int Computers Ltd Data processing units
IT1091633B (it) * 1977-12-30 1985-07-06 Olivetti C Ing E C Spa Dispositivo per la gestione del l accesso diretto alla memoria di un calcolatore
US4258430A (en) * 1978-02-08 1981-03-24 Tyburski Robert M Information collection and storage system with removable memory
JPS54109872A (en) * 1978-02-17 1979-08-28 Hitachi Ltd Pla system of electronic type multifunction watch
JPS5582359A (en) * 1978-12-18 1980-06-21 Toshiba Corp Microprogram test unit
JPS5644919A (en) * 1979-09-21 1981-04-24 Canon Inc Control board
JPS5764895U (de) * 1980-10-03 1982-04-17
JPS5778286A (en) * 1980-10-31 1982-05-15 Nippon Kogaku Kk <Nikon> Electronic camera
JPS57101957A (en) * 1980-12-17 1982-06-24 Hitachi Ltd Storage control device
US4414664A (en) * 1981-02-23 1983-11-08 Genrad, Inc. Wait circuitry for interfacing between field maintenance processor and device specific adaptor circuit
US4370665A (en) * 1981-04-27 1983-01-25 The Mead Corporation Paper transport for a printer test unit
US4494196A (en) * 1981-05-19 1985-01-15 Wang Laboratories, Inc. Controller for peripheral data storage units
US4532587A (en) * 1981-08-26 1985-07-30 Texas Instruments Incorporated Single chip processor connected to an external memory chip
US4484330A (en) * 1982-03-08 1984-11-20 At&T Bell Laboratories Majority vote circuit
US4589073A (en) * 1982-05-05 1986-05-13 Dorman Smith Switchgear Limited Apparatus for determining prospective short circuit current
US4509120A (en) * 1982-09-30 1985-04-02 Bell Telephone Laboratories, Inc. Variable cycle-time microcomputer
JPS5969766A (ja) * 1982-10-14 1984-04-20 Sharp Corp 複写機の同期調整方法
US4587633A (en) * 1982-11-10 1986-05-06 Wang Laboratories, Inc. Management communication terminal system
US4901230A (en) * 1983-04-25 1990-02-13 Cray Research, Inc. Computer vector multiprocessing control with multiple access memory and priority conflict resolution method
US4596004A (en) * 1983-09-14 1986-06-17 International Business Machines Corporation High speed memory with a multiplexed address bus
CA1256498A (fr) * 1986-02-19 1989-06-27 Jean Auger Appareil universel de detection de defectuosites dans des systemes a microprocesseur

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4093982A (en) * 1976-05-03 1978-06-06 International Business Machines Corporation Microprocessor system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Firmenschrift: "AmZ 8000 Family Reference Manual", Advanced Micro Devices Inc., 1979, S.16-19 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0450929A1 (de) * 1990-04-05 1991-10-09 Canon Kabushiki Kaisha Bildausgabegerät
US5861957A (en) * 1990-04-05 1999-01-19 Canon Kabushiki Kaisha Image outputting apparatus with auxiliary memory device for storing a plurality of control programs
US6717687B2 (en) 1990-04-05 2004-04-06 Canon Kabushiki Kaisha Peripheral with selectable control program

Also Published As

Publication number Publication date
US5572706A (en) 1996-11-05
US4956804A (en) 1990-09-11
DE3501569C2 (de) 1996-07-18

Similar Documents

Publication Publication Date Title
DE3501569A1 (de) Elektronische ausruestung
DE69127241T2 (de) Programmierbare Schaltung zur Leistungsverminderung in einer programmierbaren logischen Schaltung
DE3127825C2 (de)
DE3706295C2 (de)
DE69625782T2 (de) Bildinformationsdrucksystem und -druckverfahren
DE2113890A1 (de) Datenverarbeitungssystem
DE3146356A1 (de) Datenverarbeitungssystem
DE3852562T2 (de) Datenschreibverfahren für EEPROM.
DE2933474C2 (de)
DE69432380T2 (de) Parallelschnittstelle und Datenübertragungssystem für Drucker mit dieser Schnittstelle
DE69816714T2 (de) Instrumentationsanordnung für eine Maschine mit nichtuniformen Speicherzugriffen
DE4418862C1 (de) Speichervorrichtung mit Seitenwählfähigkeit und Speichersystem für seriellen Zugriff
DE69119149T2 (de) Struktur zur direkten Speicher-zu-Speicher-Übertragung
DE2750344C2 (de) Logikschaltung zum Betätigen irgendeiner Teilmenge einer Mehrzahl von Vorrichtungen
DE19900251B4 (de) Vorrichtung und Verfahren zum Steuern eines vielseitigen USB-Endpunktkanals
DE68926377T2 (de) Seitendrucker-Speichervorrichtung
DE3705864C2 (de)
DE69033371T2 (de) Statusregister für einen Mikroprozessor
DE60211239T2 (de) Lebensverlängernde Schaltung für nichtflüchtigen Speicher und Bilderzeugungsgerät
DE2736573C2 (de) Verfahren und Anordnung zur Herstellung von Kopien
DE2935101A1 (de) Folge-steuereinrichtung
DE1191145B (de) Elektronische Zifferrechenmaschine
DE1424747B2 (de) Erweiterbare digitale datenverarbeitungsanlage
DE3853339T2 (de) Drucker.
CH636699A5 (de) Einrichtung zur fortlaufenden ermittlung eines ueber eine messperiode konstanter dauer gemittelten wertes eines verbrauchs.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G06F 13/16

D2 Grant after examination
8364 No opposition during term of opposition