DE3411149A1 - Verarbeitungssystem fuer die bildwiedergabe - Google Patents

Verarbeitungssystem fuer die bildwiedergabe

Info

Publication number
DE3411149A1
DE3411149A1 DE19843411149 DE3411149A DE3411149A1 DE 3411149 A1 DE3411149 A1 DE 3411149A1 DE 19843411149 DE19843411149 DE 19843411149 DE 3411149 A DE3411149 A DE 3411149A DE 3411149 A1 DE3411149 A1 DE 3411149A1
Authority
DE
Germany
Prior art keywords
data
bus
clock
operating
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843411149
Other languages
English (en)
Other versions
DE3411149C2 (de
Inventor
Tokuzo Katano Osaka Fujii
Toshifumi Kyoto Inoue
Atsuo Kobayashi
Hiroshi Kurusu
Seiichi Kyoto Nakao
Tukasa Osaka Nishida
Mitsuhiko Kyoto Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Publication of DE3411149A1 publication Critical patent/DE3411149A1/de
Application granted granted Critical
Publication of DE3411149C2 publication Critical patent/DE3411149C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Advance Control (AREA)

Description

3411H9
Verarbeitungssystem für die Bildwiedergabe
Die Erfindung betrifft ein Verarbeitungssystem für die Bildwiedergabe (picture image), welches gestaltungsfähig bzw. wiederzusammenstellbar und geeignet derart ausgestaltet ist, daß eine zweidimensional angeordnete Bildwiedergabe bzw. Abbildung verarbeitet wird.
Zunächst wird der Stand der Technik beschrieben. Verarbeitungssysteme für die Bildwiedergabe werden grob je nach ihren Verarbeitungsarten und Aufbauten in volle Parallelsysteme, Hauptleitungssteuersysteme, örtlich parallele Systeme, Multiprozessorsysteme usw. unterteilt. Viele der derzeit verwendeten Bildwiedergabeverarbeitungssysteme können jedoch nicht in eine der vorstehend beschriebenen verschiedenen Typen eindeutig eingeordnet werden. Sie sind in vielen Fällen aus Kombinationen von zwei oder mehr solcher unterschiedlichen Systemarten gebildet, weil jedes der vorgenannten Systeme Vor- und Nachteile hat.
Bei dem Vollparallelsystem ist jeder seiner Grundbetriebsmodule zu demselben zweidimensionalen Aufbau als Bildelemente angeordnet. Die Betriebsmodule können parall betrieben werden, um Daten auf allen Bildelementen gleichzeitig zu verarbeiten. Deshalb hat das Vollparallelsystem die Verarbeitung bei hoher Geschwindigkeit verkörpert.
Dieses Vollparallelsystem kann den Vorteil der Hochgeschwindigkeitsverarbeitung bieten, wenn das System unter Verwendung von Einheiten oder Vorrichtungen aufgebaut ist, die ausschließlich dafür ausgebildet sind, binär codierte Bildwiedergaben zu verarbeiten, und binär codierte Daten als Bildwiedergabedaten aufzunehmen erwarten lassen, oder unter Verwendung speziell ausgestalteter LSI-Prozessoren (LSI = . large scale integration) oder dergleichen, die geeignet derart ausgestaltet sind, daß sie nur speziell begrenzte Verar-
:- " · · 3A11U9
beitungen durchführen. Es ist jedoch erforderlich, so viele Prozessoren vorzusehen wie es Bildelemente einer Bildwiedergabe gibt. Deshalb wird die Schaltungsverbindung erheblich, und das Verdrahten wird bei wirklich verwendbaren Systemen bei der Herstellung zu einer Schwierigkeit. Deshalb wird das Vollparallelsystem im allgemeinen nicht verwendet.
Bei dem Hauptleitungssteuersystem ist eine Vielzahl von Grundbetriebsmodulen in Reihe angeordnet, wie beispielsweise in Fig. 1 gezeigt ist. In diesem Falle ist ein Verarbeitungsschritt in Verarbeitungsunterstufen einer gewissen Zeiteinheit unterteilt. Einige kontinuierliche Datenketten werden derart verarbeitet, daß sie in jeder Zeiteinheit eingegeben werden, um nach einer gewissen Verzögerungszeit kontinuierlich Ausgangssignale zu erhalten.
Das ·Hauptleitungssteuersystem erlaubt die Hochgeschwindigkeitsverarbeitung trotz seines einfachen Aufbaues und kann aus ICs und LSIs aufgebaut werden, die im allgemeinen auf dem Markt erhältlich sind. Herkömmliche Hauptleitungssteuersysteme waren jedoch mit einem solchen Nachteil verbunden, daß sie bezüglich der Verarbeitungsordnung der Bildwiedergabedaten keine Anpassungsfähigkeit bzw. Vielseitigkeit hatten und im Aufbau nicht flexibel waren.
Bei einem Aufbau, der beispielsweise aus Grundbetriebsmodulen M,, M„, M^ aufgebaut ist, die gemäß Darstellung in Fig. 1 miteinander verbunden sind, wird ein Eingangssignal bzw. werden Eingangsdaten D-, zuerst am Modul M, verarbeitet und dann veranlaßt, durch die Module M~ und M-, hindurchzugehen, um ein Ausgangssignal D„ zu erhalten. Da die Ordnung, in welcher die Eingangsdaten D-, zu verarbeiten sind, feststeht, wird es unerläßlich, einen durch die gestrichelten Linien in Fig. 1 angedeuteten Datendurchgangsweg hinzuzufügen, beispielsweise wenn man wünscht, die Eingangsdaten D, unter Verwendung der Module M1, M3, M3 in der Ordnung M-, -»- M3 ■<■ M2 zu verwenden, um ein Ausgangssignal D ' zu erhalten.
Wenn viele Betriebsmodule eingebaut sind und die Bildwiedergabedaten einen 8-Bit-Aufbau abgestufter.Signale haben, wird das System allein schon durch seine Verdrahtungen ungeheuerlich groß. Deshalb ist seine tatsächliche Verwendung in vielen Anwendungsbeispielen schwierig.
Das örtliche Parallelsystem (locally parallal system) ist ein Kompromiß zwischen dem vollständigen Parallelverarbeitungssystem und dem Hauptleitungssteuersystem. Es ist aufgebaut durch Verbinden einer Schaltung, die ausschließlich für eine örtliche Verarbeitung ausgestaltet ist, und einer Abtaststeuerschaltung, die geeignet derart ausgestaltet ist, daß sie die örtliche Verarbeitung nacheinander über das ganze Bild zu einem Bildwiedergabespeicher hindurchführt. Hier werden arithmetische Operationen durch sich selbst hauptsächlich durch das Hauptleitungssteuersystem durchgeführt, und Daten, die den Operationen zu unterwerfen sind, werden in dem Bildwiedergabespeicher abgespeichert, und der Speicherzugang wird im Vorrang durch Software gesteuert, und zwar mit Blick auf die Lösung der Schwierigkeit des Schaltungsaufbaues in einem tatsächlichen System. Das örtliche Parallelsystem hat jedoch den gleichen Grad an Nachteil wie die vorhergehenden zwei Systeme, und zwar bezüglich seiner Aufbauflexibilität.
Im Hinblick auf die Möglichkeit, eine freie Auswahl der Verarbeitungsordnung zuzulassen, ist auch ein solches Ringsammelleitungssystem vorgeschlagen worden, wie es in Fig. 2 dargestellt ist, bei welchem eine Datensammelleitung aus einer Ringsammelleitung gebildet ist. Dieses System erlaubt das Verbinden der Betriebsmodule M,, M„, M3 entsprechend der Verarbeitungsart von Bildwiedergabedaten (picture image data), während die Durchführung der Steuerung der Verbindung flexibel zugelassen wird.
Entsprechend dem Datenübertragungsverfahren unter Verwendung des Ringsammelleitungssystems, wie es in Fig. 2 veranschaulicht ist, wird jedes Bildwiedergabesignal bzw. werden die
... - .. ... 3411U9
-Ί-
Daten zu der Sammelleitung b herausgeführt, nachdem das Signal bzw. die Daten mit einem ID-Code etikettenartig versehen sind. Die Daten werden dann von der Sammelleitung zu einem Betriebsmodul eingegeben, durch den ID-Code bezeichnet, beispielsweise zum Betriebsmodul M^. Nach Beendigung der Verarbeitung der Bildwiedergabedaten am Modul M„ wird das sich ergebende Bildsignal bzw. werden die sich ergebenden Bilddaten mit einem anderen ID-Code etikettiert, der das nächste Modul M-. bezeichnet, und es wird dann zur Sammelleitung b ausgegeben.
Somit ist es möglich, die Ordnung der Benutzung der Betriebsmodule dadurch zu bestimmen, daß diese ID-Codes einer nach dem anderen in der vorstehend beschriebenen Weise aufgebracht werden, wodurch der Verbindung durch die Module Flexibilität gegeben wird.
In dem vorstehend beschriebenen Ringsammelleitungssystem werden jedoch die Bildwiedergabedaten eines nach dem anderen von der Sammelleitung eingegeben, und nach Abschluß ihrer Verarbeitung werden sie eines nach dem anderen ausgegeben. Es ist deshalb notwendig, die Verarbeitungsgeschwindigkeit jedes Betriebsmoduls an sich zu verbessern, wenn man die Verarbeitungsgeschwindigkeit zu steigern wünscht.
Setzt man nun voraus, daß der Übertragungstakt, welcher der Sammelleitung b zugeführt wird, eine Zeitdauer T hat, ist eine Zeitperiode nT erforderlich, um η Arten von Tätigkeiten auf ein einzelnes Stück der Bildwiedergabedaten anzuwenden (siehe Fig. 3). Wenn das vorstehende System für ein Bildwiedergabeverarbeitungssystem aufgenommen bzw. angepaßt ist, welches verwendet wird, um eine Bildwiedergabe bzw. eine Abbildung zu verarbeiten, die viele Bildelemente enthält, und jeweils für unterschiedliche Verarbeitungsarten mit getrennten Betriebsmodulen ausgestattet ist, wird ein Signal bzw. werden Daten zuerst aus dem Speicher zur Sammelleitung b ausgegeben, wenn die Verarbeitungen seiner bzw. ihrer vorhergehenden Daten durch alle Betriebsmodule vollständig ab-
-δι geschlossen sind. Deshalb war das vorstehende System mit einem Nachteil insofern verbunden, als die Gesamtverarbeitungszeit im Verhältnis zu der erforderlichen Anzahl von Tätigkeiten η größer wird.
Folglich ist das Hauptleitungssteuersystem (pipe-line control system) hinsichtlich der Verarbeitungszeit vorteilhaft; denn es erfordert nur ein gewisses Verzögerungsmaß, und Ausgangsdaten werden nacheinander mit einem gewissen Verarbeitungszeitintervall nach einer verstrichenen Zeit dieses gewissen Verzögerungsgrades erhalten, wenn die Verarbeitungszeit in jedem Betriebsmodul auf dieselbe Zeitperiode gesetzt ist, und es ist somit von den Integrationseffekten der Betriebszeitperioden frei, wobei diese Integrationseffekte in dem Ringsammelleitungssystem auftreten.
Demgegenüber wird nun die Erfindung beschrieben. Wenn man die vorstehenden Überlegungen berücksichtigt, ist Gegenstand der vorliegenden Erfindung die Schaffung eines gestaltungsfähigen Bildwiedergabeverarbeitungssystems, welches erlaubt, seine Betriebsmodule in jeder gewünschten Ordnung dadurch zu verwenden, daß man eine einzige Datensammelleitung verwendet, während man von dem Vorteil des Hauptleitungssteuersystems Gebrauch macht.
Bei einer Ausführungsform dieser Erfindung wird somit ein Bildwiedergabeverarbeitungssystem vorgesehen, welches eine Vielzahl von Betriebsmodulen aufweist, die geeignet derart ausgestaltet sind, daß sie entsprechend ihren jeweiligen Betriebsprogrammen Bild- bzw. Abbildungsdaten verarbeiten, ferner eine gemeinsame Datensammelleitung aufweist für die Zuführung der Abbildungsdaten zu den Betriebsmodulen und eine Taktgebereinrichtung aufweist für das Erzeugen von Dateneingangs-/Ausgangssignalen mit einer speziellen Zeitberechnung, welche den Übergang der Daten zwischen
den Betriebsmodulen und der Datensammelleitung steuert und den Sammelleitungszyklus unterteilt, wobei die Betriebsmodule gesteuert werden, um die Abbildungsdaten in einer ge-
■ ' ' " ■" 3411H9
-9-wünschten Folge zu verarbeiten.
Das Bildwiedergabeverarbeitungssystem dieser Erfindung hat folgende Vorteile erbracht:
1. Eine einzige Sammelleitung wird verwendet, um Bildwiedergabedaten durchzulassen. Eingänge/Ausgänge von Daten zu/ von jedem Betriebsmodul erfolgen bei einer Zeitberechnung, welche der Verarbeitungszeitperiode entspricht, mit anderen Worten den Sammelleitungszyklus weiter unterteilt. Infolge dieser Time-Sharing-Benutzung der Sammelleitung wurde die Leistung der Datenübermittlung verbessert, und das Hauptleitungssteuersystem (pipe-line control system) ist erfolgreich eingebaut worden.
2. Die Gestaltungs- bzw. Gruppierungsmöglichkeit ist von der Art mit Voreinstellen, kann nämlich durch geeignetes Zuordnen bzw. Zuweisen des Zeitberechnungstaktes erfolgen. Somit ist es nicht notwendig, einzelne Bildwiedergabedaten mit ID-Codes zu etikettieren.
3. Es ist möglich, das System derart wieder zu gestalten bzw. wieder zu gruppieren, daß die Anzahl der zeitlich unterteilten Zeitberechnungsimpulse, die in einem einzigen Sammelleitungszyklus enthalten sind, durch die Anzahl der Betriebsmodule, die für die Durchführung der Verarbeitung verwendet werden müssen, geändert werden kann. Infolge dieses Merkmales kann der einfache Verarbeitungsbetrieb prompt durchgeführt werden. 30
Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus der vorliegenden Beschreibung bevorzugter Ausführungsbeispiele in Verbindung mit den Zeichnungen. Es zeigen
35
Fig. 1 ein Blockdiagramm unter Darstellung eines herkömmlichen BiIdwiedergabeverarbeitungssystems des· Hauptleitungssteuersystems,
-ΙΟΙ Fig. 2 ein Blockdiagramm unter Darstellung eines herkömmlichen Bildwiedergabeverarbeitungssystems des Ringsammelleitungssystems,
Fig. 3 ein Zeitdiagramm unter Darstellung der Übertragung von Daten zwischen Betriebsmodulen in einem Ringsammelleitungssystem,
Fig. 4 ein Blockdiagramm eines Bildwiedergabeverarbeitungssytems gemäß einer Ausführungsform dieser Erfindung, wobei das System mit einem Scheibenspeicher und einem Hauptrechner verbunden worden ist,
Fig. 5 Zeitberechnungsdiagramme unter Darstellung des Sammelleitungszyklus des Systems der Fig. 4,
Fig. 6 ein Blockdiagramm unter Darstellung einer Ausführungsform der Betriebsmodule in dem System der Fig 4,
Fig. 7 ein Blockdiagramm unter Darstellung einer Ausführungsform der Betriebsmodule in einem System ähnlich dem· in Fig. 4 gezeigten mit der Ausnahme, daß zwei Zeitberechnungssammelleitungen verwendet worden sind,
Fig. 8 ein Zeitdiagramm unter Darstellung eines Ausführungsbeispiels des Sammelleitungszyklus in dem System der Fig. 7,
Fig. 9 die Veranschaulichung des Betriebes eines n-Repräsentationszählers als Beispiel und
Fig. 10 ein Blockdiagramm unter Darstellung einer Möglichkeit, eine zusätzliche Datensammelleitung vorzusehen.
35
Für die ausführliche Beschreibung der Erfindung und der bevorzugten Ausführungsbeispiele wird nun auf die Zeichnungen Bezug genommen.
In Fig. 4 enthält ein Scheibenspeicher 1 Bildwiedergabedaten, die durch Abtasten eines Bildmusters und Quantisieren desselben erhalten sind.
Ein Hauptrechner 2 dient dem Betreiben einzelner Basisbetriebsmodule 4,, 4„, 4.W... entsprechend einem Programm, welches vorgesehen ist, um ein Bildwiedergabeverarbeitungssystem 3 in seiner Gesamtheit zu verwenden. Die Betriebsmodule 4 , 4 , 4 , ... haben ihre eigenen Bildwiedergabeverarbeitungsfunktionen, die voneinander unabhängig und beispielsweise geeignet sind, um affine Transformationen für Abstufungskorrektur und Vergrößerung, Verkleinerung, Rotation und dergleichen von Abbildungen durchzuführen, das sogenannte Punktätzen, bei welchem ein gewisser konstanter Wert entweder zu jeweiligen Daten addiert oder von diesen subtrahiert wird, wie programmgemäß in photomechanischen Prozessen und arithmetischen und logischen Operationen praktiziert wird, wie z.B. Synthese von Abbildungen bzw. Bildwiedergaben.
Das Bildwiedergabeverarbeitungssystem 3 ist mit dem Hauptrechner 2 über eine Verbindungsschaltung 5 verbunden. Die Bezugszahl 6 bezeichnet eine Datensammelleitung. Die Betriebsmodule 4,, 4„, 4-,... sind gemeinsam mit der Datensammelleitung 6 verbunden, so daß sie unabhängig über die Datensammelleitung 6 Daten aufnehmen oder aussenden können. Um spezielle Betriebsanweisungen zu den Modulen 4,, 4„, 4.,.. zu geben, ist eine voreinstellbare Steuereinheit, wie z.B. ein Mikrocomputer 7, auch mit der Datensammelleitung 6 verbunden. Da es vorteilhaft ist, einen Mikrocomputer als eine solche voreinstellbare Steuereinheit zu verwenden, wird die bevorzugte Ausführungsform dieser Erfindung im einzelnen unter Verwendung eines solchen Mikrocomputers als Beispiel beschrieben.
Die Bezugszahl 8 bezeichnet einen Taktgebergenerator bzw. Zeitberechnungsgenerator, der nicht nur mit dem Mikrocomputer 7, sondern auch einer Zeitberechnungssammelleitung 9
-- : ■"""·■" ■ ■" : 341 1U9
verbunden ist, die geeignet derart ausgestaltet ist, daß sie Zeitberechnungsimpulse zu den Modulen 4,, 4~, 4_,... zuführt. Der Mikrocomputer 7 ist mit einer μ-CPU-Sammelleitung 10 verbunden (CPU = central processing unit), um entsprechende Zeitberechnungseinstellwerte zu den Modulen 4,, 4„, 4.,, ... hin vorzusetzen.
Bei dem somit aufgebauten Bildwiedergabeverarbeitungssystem 3 werden Daten oder Anweisungen zuerst von dem Hauptrechner 2 zum Mikrocomputer 7 übertragen, wodurch der Microcomputer 7 unterbrochen wird. Die somit übertragenen Daten oder Anweisungen erlauben es dem Mikrocomputer 7, zu bestimmen, welche Verarbeitung welcher Daten zuerst durchgeführt wird. Entsprechend einer somit erfolgten Entscheidung werden Zeitberechnungseinstellwerte jeweils für die Module 4, , 4„ , 43, ... vorher festgelegt. Die Einzelheiten solcher Vorwählwerte werden später in dieser Beschreibung erläutert.
Auf der anderen Seite werden in dem Scheibenspeicher 1 gespeicherte Bildwiedergabedaten zu der Datensammelleitung 6 durch die Verbindungsschaltung 5 zugeführt, wodurch die Eingabe der Daten zu den Betriebsmodulen 4,, 4„ , 4_, ... und die Ausgabe der sich ergebenden verarbeiteten Daten zur Sammelleitung synchron zu den Zeitberechnungsimpulsen durchgeführt werden.
Das Vorwählen des Zeitberechnungseinstellwertes wird nun als nächstes beschrieben.
Das Hauptmerkmal dieser Erfindung liegt darin, daß die Eingabe/Ausgabe von Daten aus einer Datensammelleitung/zu einer solchen unter Verwendung einer Vielzahl von Zeitberechnungsimpulen erfolgt, wobei diese Zeit jeden Sammelleitungszyklus unterteilt. Das Vorwählen ist erforderlich, um festzulegen, welche der Zeitberechnungen bzw. Zeiteinstellungen verwendet werden soll.
Fig. 5 veranschaulicht Zeitberechnungs- bzw. Taktimpulse,
die an dem Zeitberechnungsgenerator 8 erzeugt und jeweils mittels der Zeitberechnungssammelleitung 9 zu den Betriebsmodulen 4, , 4„, 4.., ... zugeführt sind.
Um die Beschreibung zu vereinfachen, sei angenommen, daß jeweils für die vier Basisbetriebsmodule (d.h. η ■= 4) vier Taktimpulse P,, P „, P-., P. gegeben sind. Mit anderen Worten wird jetzt ein Verfahren beschrieben, bei welchem eine Sammelleitung durch zeitliche bzw. Taktteilung des Basissammelleitungszyklus T mit vier Impulsen (n = 4) verwendet wird.
Die Folge der hindurchgehenden oder passierenden Daten durch die Grundbetriebsmodule ist M, ·*■ M_ + M3 +M.. Neue Daten bzw. ein neues Signal werden immer in der Verbindungsschaltung gehalten. Aus der Verbindungsschaltung werden immer dann Daten ausgegeben, wenn ihre entsprechenden vorhergehenden Daten zu dem Betriebsmodul M, eingegeben worden sind. Andererseits gibt das Betriebsmodul M. nicht Daten aus, sondern nimmt verarbeitete Daten eines nach dem anderen auf und speichert sie darin beispielsweise wie ein Pufferspeicher.
Am Zeitberechnungsgenerator 8 werden Maskenimpulse P „, PM-w PM4, die in geeigneter Weise Anfangszustände steuern können, zusammen mit Zeitberechnungsimpulsen P, , P- , P-, gebildet, die auf Befehlen aus dem Mikrocomputer 7 basieren, wodurch die Betriebsfolge durch die Module 4,, 4~, 4.,, 4. angewiesen wird. Die Maskenimpulse P „ - P . dienen dem Schutz der Anfangsdaten und sind nicht speziell erforderlich, falls ein Anfangsteil einer Datenketten weggeworfen oder entfallen ist.
P. - P- werden nämlich durch den Startimpuls Ρς in Fig. 5 ausgegeben. An diesem Zeitpunkt werden die Daten bzw. wird das Signal, welches aus der Verbindungsschaltung ausgegeben worden ist und an der Datensammelleitung 6 liegt, in das Betriebsmodul 4, durch den ersten Takt (clock) des Zeitberechnungsimpulses P-. eingeführt. Die Daten werden dann dort verarbeitet und danach von dem ersten Takt von P zum Be-
.:.. : ------ ■-' ■ 3411U9
-14-triebsmodul 42 überführt.
Entsprechend dem zweiten Takt von P- nimmt das Betriebsmodul 4, die nächsten neuen Bildwiedergabedaten auf und führt eine arithmetische Operation hinsichtlich der somit empfangenen Bildwiedergabedaten durch.
Bezüglich der Zeitberechnungsimpulse P-, - P. , die relativ zum Basissammelleitungszyklus T durch Zeitteilungstechniken erzeugt sind, ist P, den Eingangsdaten zum Modul M, zugeordnet,. P„ ist den Ausgangsdaten vom Modul M3 und zu Eingangsdaten zum Modul M4 zugeordnet, P., ist Ausgangsdaten vom Modul M- und Eingangsdaten zum Modul M., zugeordnet, und P. ist Ausgangsdaten von dem Modul M, und Eingangsdaten zum Modul M2 zugeordnet. Die arithmetische Operation wird in einer Zeit 3/4 T durchgeführt. Die Zeitdauer (n - 1) η ist nämlich die maximale Verarbeitungszeit. Hier erzeugt nämlich das letzte Betriebsmodul nicht irgendwelche Ausgänge. In diesem Falle ist der Sammelleitungszyklus T = η . t.
Wie man aus Fig. 5 und der vorstehenden Beschreibung sieht, die in Bezug auf Fig. 5 gegeben wurde, weist das System der vorliegenden Ausführungsform die Module M-, - M-. als geeignete Module auf, um arithmetische Operationen durchzuführen.
Die gesamte Verarbeitungszeit erreicht (4 - 1) χ 3 t = 9 t. Die somit verarbeiteten Daten erreichen nämlich das Modul M« nach einer verstrichenen Zeit von 9 t und sind dann im Modul M nach Verstreichen einer Gesamtzeit von (9+1) χ t aufgenommen (d.h. 2,5 T).
In Fig. 5 sind P2, PM3, PM4 Masken, welche Eingänge zu ihren entsprechenden Betriebsmodulen M3, M3, M. zurückhalten bzw. unterdrücken. Das Betriebsmodul M- gibt Daten aus, wenn P4 und P_ beide eingegeben worden sind. Daten werden aus dem Betriebsmodul M, ausgegeben, wenn sowohl P3 als auch P^3 eingegeben worden sind. Auf der anderen Seite gibt das Betriebsmodul M4 Daten aus, wenn P2 und P4 beide eingegeben worden sind. Die Betriebsmodule geben Daten ein und aus,
■ -" ' *·' : 3411U9
wie in Fig. 5 gezeigt ist.
Fig. 6 veranschaulicht eine Ausführungsform einer Betriebssteuerschaltung, die mit demselben Aufbau zu jedem der Basisbetriebsmodule 4,, 4_, 4_, ... versehen ist.
Die Datensammelleitung 6 ist mit einer Betriebsschaltung 13 über ein Eingangstor 11 und den maschineninternen Eingabeschalter 12 verbunden, so daß Bildwiedergabedaten zu der Betriebsschaltung 13 eingegeben werden können. Die Betriebsschaltung 13 ist derart ausgestaltet, daß verarbeitete Bildwiedergabedaten zu der Datensammelleitung 6 über einen maschineninternen Ausgabeschalter 14 und Ausgabetor 15 ausgegeben werden.
Die μ-CPU-Sammelleitung 10 ist mit einer eingangsseitigen Voreinstell-Halteschaltung 16 und einer ausgangsseitigen Voreinstell-Halteschaltung 17 verbunden. Diese Voreinstell-Halteschaltungen 16, 17 (latch circuits) werden gesetzt, um festzulegen, ob die Betriebsmodule 4,, 4„ , 4.,, ... vom Mikrocomputer 7 vorgesetzte Daten aufnehmen, auf welchem einer der Zeitberechnungsimpulse P, , P2, P,, P. verwendet werden muß, oder die von den Betriebsmodulen 4,, 4_, 4,, ... ausgegebenen verarbeiteten Daten. Diese Bestimmung erfolgt durch den Mikrocomputer nur entsprechend dem Programm, welches im Mikrocomputer gespeichert ist, oder entsprechend Eingängen von einem Tastenfeld oder dergleichen.
Der vorgewählte bzw. vorher festgelegte maschineninterne Schalter bzw. die zuvor gesetzte Halteschaltung 16 ist mit einem Decodierer 18 verbunden, dessen Decodierausgangsanschlüsse jeweils mit Eingangsanschlüssen von ÜND-Toren, ODER-Toren usw. 19-, , 192, 193, 19, verbunden sind. Auf" der anderen Seite sind die Ausgangsanschlüsse der UND-Tore 19, , 19„ , 19-3, 19. alle mit den Eingangsanschlüssen eines ODER-Tores 195 verbunden. Der Ausgangsanschluß des ODER-Tores 195 ist wie dor Ausgangsanschluß einer Torschaltung 19 mit dem vorgenannten Eingangstor 11 und dem maschineninternen Eingabe-
·-"■■· ■-" : 3411U9
schalter 12 verbunden.
Die Zeitgebersammelleitung 9 ist aus Sammelleitungen 9,, 9 , 9t, 9^ aufgebaut, die geeignet derart ausgestaltet sind, daß sie Taktimpulse P,, P_, P3, P. zuführen, und die Sammelleitungen 9,-f 9,, sind geeignet derart ausgestaltet, daß sie die Maskenimpulse PM2' Pmv Pm4 zuführen.
Die Sammelleitung 9,, die Sammelleitungen 9„ , 97 , die Sammelleitungen 9.., 9, und die Sammelleitungen 9., 9j- sind jeweils mit dem UND-Tor 19^ UND-Tor 192, UND-Tor 193 und UND-Tor 19. verbunden. Jeder Ausgang der Decodierschaltung ist an der Torschaltung 19 zeitlich gesteuert.
Ähnlich der eingangsseitigen Vorsetzhalteschaltung 16 ist die ausgangsseitige Vorsetzhalteschaltung 17 (preset latch circuit) mit einer Torschaltung 21 über einen Decodierer 20 verbunden. Zu der Torschaltung 21 werden Taktimpulse P,,
P9, P-,, P. und Maskenimpulse P _ , P,.,, V... aus entsprechen- *. ο η jyi^i W-5 Μί
den Sammelleitungen der Zeitberechnungssammelleitung 9 zugeführt.
Es sei nun beispielsweise angenommen, daß der Voreinstellwert der eingangsseitigen Voreinstellhalteschaltung 16 aus dem Mikrocomputer 7 00 ist. Dieser Voreinstellwert wird zu einer 4-Bit-Zahl von 0001 am Decodierer 18 decodiert. Diese 4-Bit-Zahl wird direkt als Eingänge zu den Toren 19, - 19. verwendet. Somit wird nur das Tor 19, eingegeben, und folglich werden das Eingangstor 11 und der maschineninterne Schalter 12 synchron zu der Zeitberechnungssammelleitung 9, betrieben.
Übrigens hat die Torschaltung 21 denselben Aufbau wie die eingangsseitige Torschaltung 19, und ihre ausführliche Be-Schreibung ist weggelassen.
Wenn die Betriebsmodule 4,, 4„, 43, ... in der vorstehend beschriebenen Weise aufgebaut sind und die Voreinstellhalte-
:- ■ '■■" ' '·■■ : 3411H9
Schaltungen 16, 17 beispielsweise derart gesetzt sind, daß Bildwiedergabedaten entsprechend dem Taktpuls P-. eingegeben werden und verarbeitete Bildwiedergabedaten entsprechend dem Taktpuls P. ausgegeben werden, wird der Startpuls P„ zu dem Zeitberechnungsgenerator 8 zugeführt, um die Impulse P,, P^f P-w Ρ- zu erzeugen. Somit nimmt der Ausgang der Torschaltung 19 ein H (hoch)-Niveau am ersten Takt des Impulses P, an, wodurch Bildwiedergabedaten aus der Datensammelleitung 6 zum maschineninternen Eingabeschalter 12 eingegeben werden.
Danach werden die Daten entsprechend einem vorgeschriebenen Betriebsprogramm an der Betriebsschaltung 13 verarbeitet und dann zur maschineninternen Ausgangsschaltung 14 überführt. Die Verarbeitungszeit in der Betriebsschaltung 13 beträgt maximal (3 t) . Im anfänglichen Zustand öffnet der Zeitgeberimpuls P . die Torschaltung 21 das erste Mal, wenn der Maskenimpuls P _ auf dem Η-Niveau zur Torschaltung 21 zugeführt wird. Durch einen Ausgang vom Decodierer 20 werden Bildwiedergabedaten aus dem maschineninternen Ausgangsschalter 14 ausgegeben, und zwar über das Ausgangstor 15 und zur Datensammelleitung 6.
Aus der nächsten Stufe wird die Betriebsschaltung 13 nur durch P betrieben ohne Beeinflussung durch PM .
X IYlX
Die Betriebsmodule 4,, 4„, 4-.,... können nämlich Bildwiedergabedaten in einer gewünschten Folge verarbeiten, vorausgesetzt, daß Zeitberchnungseinstelldaten im voraus aus der μ-CPU-Sammelleitung 10 zu den Voreinstellhalteschaltungen 16, 17 eingegeben worden sind.
In diesem Falle ist es möglich, zu bestimmen, und zwar entsprechend der Anzahl der erforderlichen Betriebsmodule, um Bildwiedergabedaten zu verarbeiten, wie viele Taktimpule Ρ-,, P^r ... verwendet werden sollten, um einen einzigen Zyklus des Grundtaktes (basic clock) zu unterteilen.
- - : ■- ■■■ 3411 U9
Der Taktgenerator 8 kann Taktimpulse wie gewünscht unterteilen, beispielsweise mittels eines programmierbaren Zählers oder dergleichen.
Wenn Bildwiedergabedaten zeitlich nicht mit der Geschwindigkeit des Grundtaktes übereinstimmen, wenn beispielsweise die Bildwiedergabedaten aus dem Scheibenspeicher 1 oder Hauptrechner 2 übermittelt werden, um die Bildwiedergabedaten das erste Mal in die Betriebsmodule 4,, 4?, 4,., ... einzugeben, oder wenn verarbeitete Bildwiedergabedaten in den Scheibenspeicher 1 zurückgespeichert werden, kann der Takt der Zeitberechnungsschaltung 8 durch die Zeitberechnung der Verbindungsschaltung 5 angehalten werden.
Fig. 7 veranschaulicht eine andere Ausführungsform dieser Erfindung, bei welcher zwei Zeitberechnungs- bzw. Taktsammelleitungen verwendet werden.
In Fig. 7 ist ein Betriebsmodul, welches von einer gestrichelten Linie umgeben ist, mit zwei Taktsammelleitungen 22, 23 zusätzlich zu der Datensammelleitung 6 und der μ-CPU-Sammelleitung 10 verbunden.
Das Betriebsmodul wird von einer solchen Schaltung gebildet, wie nun angegeben wird. In Fig. 7 sind nämlich eine Voreinstellhalteschaltung 24, ein n-Repräsentationszähler 25 für den Eingang, ein n-Repräsentationszähler 26 für den Ausgang, Decodierer 27, 28, ein maschineninterner Eingangsschalter 29, eine Betriebsschaltung 30, ein maschineninterner Ausgangsschalter 31 und ein Ausgangstor 32 veranschaulicht.
Bei dieser Ausführungsform sind die Taktsammelleitungen 22, 23 vereinfacht worden. Die Zeitberechnungs- bzw. Taktsammelleitungen 22, 23 werden jeweils mit Takten (clocks) CK, , CK„ versorgt, wie in Fig. 5 gezeigt, so daß Dateneingangs-/ Ausgangssignale in ihren entsprechenden Betriebsmodulen erzeugt werden.
- : -..- · -· 3411U9
/
Die Voreinstellhalteschaltung 24 ist zuvor mit einer Zeitunterteilungszykluszahl η - 1 eingestellt worden, wobei ein Eingangstaktsignal kin und ein Ausgangstaktsignal kout von dem Mikrocomputer 7 über die μ-CPU-Sammelleitung 10 zugeführt wird, so daß η - 1 und kin dem eingangsseitigen n-Repräsentationszähler 25 zugeführt werden, während η - 1 und kout dem ausgangsseitigen Repräsentationszähler 26 zugeführt werden.
Fig. 8 ist ein Takt- bzw. Zeitberechnungsdiagramm, wenn η = 4, kin = 3 und kout = 2.
Der eingangsseitige n-Repräsentationszähler 25 wird als nächstes beschrieben.
Fig. 9 zeigt ein Beispiel des eingangsseitigen n-Repräsentationszählers 25, bei dem der eingangsseitige n-Repräsentationszähler 25 aus einem synchronen Zähler 33 und einer Äquivalenzschaltung 34 aufgebaut ist.
Wenn CK„ auf "H"-Niveau ist, wird kin in den Zähler 33 während einer Anstiegszeit von CK-. eingeladen. Kin wird zu Zähldaten (Ausgang) des Zählers 33. Bei der nächsten Anstiegszeit des CK, werden die Zähldaten am Zähler 33 um 1 erhöht. Auf diese Weise arbeitet der Zähler 33 so, daß er seine Zähldaten während jeder Anstiegszeit von CK, einzeln erhöht.
Jeder Ausgang des Zählers 33 wird zu der Äquivalenzschaltung 34 eingegeben. In den anderen Eingangsanschluß der Äquivalenzschaltung 34 wird (n - 1) eingegeben. Wenn die Zähldaten des Zählers 33 mit (n - 1) zusammenfallen, nimmt die Äquivalenzschaltung 34 ein "H"-Niveau an, welches zu dem freien Anschluß des Zählers 33 eingegeben wird. Wenn eine andere Anstiegszeit des CK, in den Zähler 33 eingegeben wird, werden die Ausgangsdaten des Zählers 33 auf Null reduziert.
In der vorstehenden Weise wird der Zähler 3 3 bei jeder An*-
stiegszeit von CK1 betrieben und gibt 0, 1, 2, ..., n-1 als seine Ausgangsdaten aus, er arbeitet mit anderen Worten wie eine n-Repräsentationsschaltung.
Der Decodierer 27 nimmt Ausgänge von dem eingangsseitigen n-Repräsentationszähler 25 auf und gibt nacheinander Daten als Cin 0, Cin 1, ... aus, wie in Fig. 8 veranschaulicht ist. Cin 0 hält Daten aus der Datensammelleitung 6 zum maschineninternen Eingabeschalter 29 an jeder Anstiegszeit desselben an.
Cin 1 und Cin 2 sind interne Takte, die in der Betriebsschaltung 3 0 verwendet werden, und können je nach dem Inhalt jedes Betriebes unnötig sein. Die Betriebsschaltung 30 beginnt gleichzeitig die Verarbeitung mit dem Anhalten von Daten zum maschineninternen Eingangsschalter 29 und beendet den Betrieb bis Cin η - 2. Die Schaltung hält die Ergebnisse zu dem maschineninternen Ausgabeschalter 31 an jeder Anstiegszeit von Cin n-1 an.
Der ausgangsseitige n-Repräsentationszähler 26 hat den gleichen Aufbau wie der eingangsseitige n-Repräsentationszähler 25 und ist ähnlich der vorstehend beschriebenen Ausführungsform vorhanden. In diesem Falle ist es nur notwendig, eine Zeitberechnung zu geben, die in einfacher Weise den Ausgangspuffer 32 einschaltet, wenn ein Signal aus dem ausgangsseitigen n-Repräsentationszähler ausgegeben wird. Der Decodierer 28 decodiert nur, wenn der Ausgangs des ausgangsseitigen n-Repräsentationszählers 26 auf 0 geschaltet ist und schaltet somit das Ausgangstor 32 an.
Die n-Präsentations- bzw. Darstellungszähler 25, 26 werden nämlich aus den folgenden Gründen verwendet. Es gibt nämlich lange und kurze Operationen. Das Setzen von η erfolgt für das Verkürzen der gesamten Betriebszeit, indem man η gleich dem längsten Betrieb macht unter einer Gruppe von Betriebsmodulen, die für jeden Betrieb erforderlich sind. Wenn der Betrieb kurz ist, hält der maschineninterne Ausgangsschalter
31 die Betriebsergebnisse bei Cin n-m und gibt sie zur Datensammelleitung aus, wenn die Zählung O erscheint. Es werden jedoch die Betriebsergebnisse ebenso gehalten (d.h. das Halten der Betriebsergebnisse erfolgt bis zum nächsten Cin n-m).
Die zeitlich unterteilten Eingangs- und Ausgangstätigkeiten werden in der oben stehenden Weise durchgeführt.
Fig. 10 veranschaulicht beispielsweise ein Sammelleitungsexpansionsverfahren, wenn viele Betriebsmodule 4,, 4„, 4.., ... verbunden werden.
Wenn viele Betriebsmodule 4,, 4_, 43, ... mit einer einzigen Datensammelleitung 6 verbunden werden, kann die Pufferkapazität des Ausgabetores unzureichend werden, um alle damit verbundenen Lasten zu treiben. Selbst wenn nämlich die Ausgangsbelastung bzw. das Fan-Out die Fähigkeit eines Elementes überschritten hat, kann es möglich sein, noch mehr Betriebsmodule mit derselben Zeitberechnung vorzusehen, vorausgesetzt, daß die Daten aus der Sammelleitung 6, zu der Sammelleitung 6„ übertragen werden, während ein spezielles Betriebsmodul 4 nur als Halteschaltung verwendet wird.
Wie oben beschrieben worden ist, gestattet die vorliegende Erfindung die Gruppierung bzw. Wiedergestaltung des inneren Aufbaues eines Bildwiedergabeverarbeitungssystems entsprechend der Eigenschaft der Verarbeitung von Bildwiedergabedaten und gestattet gleichzeitig die Durchführung einer Vielzahl von Bildwiedergabeverarbeitungen innerhalb der Betriebsgeschwindigkeit des gewöhnlichen TTL-Systems.
Eine Verarbeitungsgeschwindigkeit eines gewissen hohen Niveaus ist beispielsweise erforderlich, wenn eine Bildwiedergabe bzw. eine Abbildung mittels einer Lay-Out-Abtasteinrichtung verarbeitet wird, die im allgemeinen beim photomechanischen Verfahren verwendet wird, während sich ergebende Bildwiedergaben oder Abbildungen auf einem Farbmonitor darge-
:■·..--"* " 3411 U9
stellt werden. Eine solche Verarbeitungsgeschwindigkeit kann man dadurch erhalten, daß man Betriebsmodule in das Hauptleitungssteuersystem (pipe-line control system) verbindet. Da das System dieser Erfindung nur eine Datensammelleitung erfordert, ist seine Verdrahtung leicht, und sein Aufbau ist einfach.
Außerdem ist es nicht notwendig, mehr Verdrahtung vorzusehen, wenn mehr Betriebsmodule hinzugefügt werden. Durch die vorliegende Erfindung kann die Bildwiedergabeverarbeitungsleistung verbessert werden, insbesondere in einem Lay-Out-Abtaster, der eine Anzahl von Betriebsmodulen enthält.
- Leerseite -

Claims (7)

  1. Dr. Dieter Weber Klaus Seiffert
    Patentanwälte
    p ΙΌηιΓιμΊι
    Deutsches Patentamt
    Zweibrückenstr. 12
    8000 München 2
    F 84 -DE-Q30
    D-6200 Wiesbaden 1
    CJiiHtiiv i'Voylu^-StrnlSo 2Π Telefon <) (Sl 21 /37 27 2O
    Telcgi'HinmHdriiHHp: Willpaient Telex:4-I80247
    Pomseheck: Frankfurt/Main 67 63-002 Hunk: I'Inwidner Bunk AG. Wipubaden. Konio-Nr. 270807 00 (BLZ 51Ο 800 00)
    Datum 26. März 1984
    Sf/Wh
    Dainippon Screen Seizo Kabushiki Kaisha,
    1-1 Tenjin-kitamachi, Teranouchi-agaru
    4-chome, Horikawa-dori, Kamigyo-ku,
    Kyoto, Japan
    Verarbeitungssystem für die Bildwiedergabe
    Priorität: Japanische Patentanmeldung Nr. 58-50470 vom 28. März 1983
    Patentansprüche
    (1. Verarbeitungssystem für die Bildwiedergabe, gekennzeich-20 net durch eine Vielzahl von Betriebsmodulen zur Verarbeitung von Bilddaten entsprechend ihrer jeweiligen Betriebsprogramme, eine gemeinsame Sammelleitung für die Zufuhr der Bilddaten zu den Betriebsmodulen und Taktgebereinrichtungen für die Erzeugung von Dateneingangs-/ 25 Ausgangssignalen in einer speziellen Zeitberechnung, welche die Überführung von Daten zwischen den Betriebsmodu-
    3411H9
    _2_
    len und der Datensammelleitung steuert und den Sammelschienenzyklus unterteilt, wobei die Betriebsmodule gesteuert werden, um die Bilddaten in einer gewünschten Folge zu verarbeiten.
  2. 2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Taktgebereinrichtung aus einem Zeitgebergenerator aufgebaut ist, der geeignet derart ausgestaltet ist, daß er zeitlich aufgeteilte Impulse erzeugt, welche den Grundtakt durch N dividieren, und einem Torschaltkreis, der geeignet derart ausgestaltet ist, daß er an jedem der Betriebsmodule Dateneingangs-/Ausgangssignale aus den zeitlich unterteilten Impulsen auswählt, so daß Bildimpulse zu η Einheiten der Betriebsmodule in einem einzigen Zyklus des Basistaktes eingegeben werden.
  3. 3. System nach Anspruch 1, dadurch gekennzeichnet, daß die Folge, in welcher die Bilddaten verarbeitet werden sollen, entsprechend den Zeitberechnungen der Dateneingangs-/Ausgangssignale programmgesteuert wird, welche jeweils von den Betriebsmodulen erzeugt werden.
  4. 4. System nach Anspruch 2, dadurch gekennzeichnet, daß die Folge, in welcher die Bilddaten verarbeitet werden sollen, gemäß den Zeitberechnungen der jeweils durch die Betriebsmodule erzeugten Dateneingangs-/Ausgangssignale programmgesteuert wird.
  5. 5. System nach Anspruch 1, dadurch gekennzeichnet, daß die Taktgebereinrichtung aus einer Zeitberechnungssammelleitung aufgebaut ist, die geeignet derart ausgestaltet ist, daß sie einen gemeinsamen Sammelschienenzyklus und einen Sammelschienenzyklustakt, der N mal dem Sammelschienenzyklus ist, jedem der Betriebsmodule zuführt, und einem Taktgeberschaltkreis, der geeignet derart ausgestaltet ist, daß er Dateneingangs-, Datenverarbeitungs- und Datenausgangszeitberchnungsimpulse für jeden der Betriebsmodule erzeugt.
  6. 6. System nach Anspruch 1, dadurch gekennzeichnet, daß die Takterzeugungseinrichtung aus einer Zeitberechnungssammelleitung aufgebaut ist, die derart ausgestaltet ist, daß sie einen gemeinsamen Basistakt und einen Sammelleitungszyklustakt, welcher einen Zyklus gleich N mal dem Basistakt hat, jedem der Betriebsmodule zuführt, und einem Betriebssteuerschaltkreis, der geeignet derart ausgestaltet ist, daß er Dateneingangs-/Ausgangssignale jeweils an den Betriebsmodulen entsprechend vorgesetzten Zeitberechnungswahldaten bildet.
  7. 7. System nach Anspruch 1, dadurch gekennzeichnet, daß es ferner einen Sammelleitungsübertrager aufweist, wenn das System mehr Betriebsmodule enthält, wodurch die Ausgangsbelastung bzw. das Fan-Out jedes Tores oder Puffers reduziert wird.
DE19843411149 1983-03-28 1984-03-27 Verfahren und Bildverarbeitungssystem zum Verarbeiten von Daten Expired - Fee Related DE3411149C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58050470A JPS59176838A (ja) 1983-03-28 1983-03-28 画像演算処理方法

Publications (2)

Publication Number Publication Date
DE3411149A1 true DE3411149A1 (de) 1984-10-04
DE3411149C2 DE3411149C2 (de) 1993-12-23

Family

ID=12859772

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843411149 Expired - Fee Related DE3411149C2 (de) 1983-03-28 1984-03-27 Verfahren und Bildverarbeitungssystem zum Verarbeiten von Daten

Country Status (4)

Country Link
JP (1) JPS59176838A (de)
DE (1) DE3411149C2 (de)
FR (1) FR2543710B1 (de)
GB (1) GB2137847B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138636A (ja) * 1983-12-27 1985-07-23 Fujitsu Ltd 汎用パイプライン演算装置
JPS60159973A (ja) * 1984-01-31 1985-08-21 Toshiba Corp 画像処理装置
US4604743A (en) * 1984-11-21 1986-08-05 North American Philips Corporation Bus structure for an image processor
EP0205712A3 (de) * 1985-05-31 1987-04-15 Schlumberger Technologies, Inc. Videostromverarbeitungssystem
CA1283738C (en) 1985-11-13 1991-04-30 Atsushi Hasebe Data processor
JPS62126478A (ja) * 1985-11-27 1987-06-08 Toshiba Corp イメ−ジプロセツサ
JPH0740252B2 (ja) * 1986-03-08 1995-05-01 株式会社日立製作所 マルチプロセツサシステム
GB2194117B (en) * 1986-08-14 1991-05-01 Canon Kk Image processing apparatus
US4817175A (en) * 1986-08-26 1989-03-28 Schlumberger Systems And Services, Inc. Video stream processing system
CA1329431C (en) * 1988-09-02 1994-05-10 Pierre A. Radochonski Single bus graphics data processing pipeline
EP0410778A3 (en) * 1989-07-28 1992-12-02 Texas Instruments Incorporated Graphics processor having a floating point coprocessor
US5159551A (en) * 1989-08-09 1992-10-27 Picker International, Inc. Prism architecture for ct scanner image reconstruction

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320502A (en) * 1978-02-22 1982-03-16 International Business Machines Corp. Distributed priority resolution system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5930292B2 (ja) * 1975-12-17 1984-07-26 日本電気株式会社 ソウチカンケツゴウホウシキ
US4223380A (en) * 1978-04-06 1980-09-16 Ncr Corporation Distributed multiprocessor communication system
JPS5819973A (ja) * 1981-07-30 1983-02-05 Nec Corp 時分割バス方式マルチプロセツサ計算機

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320502A (en) * 1978-02-22 1982-03-16 International Business Machines Corp. Distributed priority resolution system

Also Published As

Publication number Publication date
JPH0552989B2 (de) 1993-08-06
GB8405785D0 (en) 1984-04-11
JPS59176838A (ja) 1984-10-06
DE3411149C2 (de) 1993-12-23
GB2137847B (en) 1987-01-28
FR2543710A1 (fr) 1984-10-05
GB2137847A (en) 1984-10-10
FR2543710B1 (fr) 1990-01-05

Similar Documents

Publication Publication Date Title
DE3300263C2 (de)
DE2819571C2 (de)
DE3300260C2 (de)
DE2844214C2 (de) Nachrichtenvermittlungsanordnung
DE19738569B4 (de) Testschaltkreis für integrierte Schaltkreise und Verfahren zum Testen
DE2845533C2 (de)
DE3632639C2 (de) Einrichtung zum Hochgeschwindigkeitsverarbeiten von Bilddaten durch Faltung
DE3314917A1 (de) Multimicroprozessor-system
DE3411149A1 (de) Verarbeitungssystem fuer die bildwiedergabe
DE3232600A1 (de) Zeitmultiplexschaltmatrix
DE3725821A1 (de) Integrierte halbleiterschaltvorrichtung mit prueffunktion
DE2729912A1 (de) Digitale signalverarbeitungsanordnung
DE3722907A1 (de) Maximallaengen-schieberegister-folgegenerator
DE3447634C2 (de)
DE4327660A1 (de) Vorrichtung zum Herstellen einer und Herstellungsverfahren für eine integrierte Halbleiterschaltungsvorrichtung und elektronische Schaltungsvorrichtung
DE19635110C2 (de) Generator zum Erzeugen einer Sequenz von Zufallszahlen
DE69636352T2 (de) Hierarchische Kodierungs-Vorrichtung und -Verfahren mit Speicher für ein digitales Bildsignal
DE2846686B1 (de) Programmierbares Schaltwerk
DE3123379C2 (de)
DE1437669C3 (de) Verfahren zum Umsetzen eines Zahlencodes in Spannungsimpulse proportionaler Dauer
DE2327375C2 (de) PCM-Vermittlungsstelle mit Zeitvielfach- und Raumvielfacheinrichtungen
EP0430342A2 (de) Schaltungsanordnung zur Herstellung von Konferenzverbindungen
DE2657404B2 (de) Steuerwerk
DE3901909A1 (de) Schaltungsanordnung zur herstellung von konferenzverbindungen mit einer ringleitung
DE1424747C (de) Erweiterbare digitale Datenverarbeitungsanlage

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee