FR2543710A1 - Systeme de traitement d'images de figures - Google Patents

Abstract

UN SYSTEME DE TRAITEMENT D'IMAGES DE FIGURES COMPORTE PLUSIEURS MODULES OPERATIONNELS 4, 4, 4, ... ADAPTES POUR TRAITER DES DONNEES D'IMAGES EN FONCTION DE LEURS PROGRAMMES D'OPERATIONS RESPECTIFS, UN BUS DE DONNEES COMMUN 6 POUR AMENER LES DONNEES D'IMAGES AUX MODULES OPERATIONNELS, ET DES MOYENS GENERATEURS DE RYTHME 8 POUR PRODUIRE DES SIGNAUX D'ENTREE ET DE SORTIE DES DONNEES A UN RYTHME SPECIFIQUE QUI COMMANDE LE TRANSFERT DES DONNEES ENTRE LES MODULES OPERATIONNELS ET LE BUS DE DONNEES ET DIVISE LE CYCLE DU BUS. LES MODULES OPERATIONNELS SONT COMMANDES POUR TRAITER LES DONNEES D'IMAGES SELON UNE SEQUENCE DESIREE. DU FAIT DE L'UTILISATION DU PARTAGE DU TEMPS DU BUS, L'EFFICACITE DU TRANSFERT DES DONNEES A ETE AMELIOREE SANS NECESSITER DE BUS DE DONNEES SUPPLEMENTAIRES. LES MODULES OPERATIONNELS PEUVENT ETRE UTILISES SELON UNE SEQUENCE DESIREE, CE QUI AUGMENTE LA SOUPLESSE DU SYSTEME.

Description

Système de traitement d'images de figures

La présente invention concerne un système de traite-

ment d'images de figures dont on peut modifier la configura-

tion et qui est adapté pour traiter une image de figure bidimensionnelle. Les systèmes de traitement d'images de figures sont

en gros divisés en systèmes complètement parallèles, en sys-

tèmes de commande en ligne, en systèmes localement parallèles, en systèmes à multiprocesseur, etc, en fonction de leur mode de traitement et de leur configuration Toutefois, la plupart des systèmes de traitement d'images de figures couramment employées ne peuvent pas être clairement classés en l'un ou l'autre des divers types décrits ci-dessus Dans la plupart des cas, ils sont formés par des combinaisons de deux ou plusieurs de ces

types différentes de systèmes, car chacun des systèmes pré-

cités a ses avantages et ses inconvénients.

Dans le système complètement parallèle, chaque module

opérationnel de base est disposé dans la même structure bidi-

mensionnelle que les pixels Les modules opérationnels peu-

vent être mis en oeuvre en parallèle de façon à traiter les données simultanément sur tous les pixels En conséquence, le système complètement parallèle peut effectuer un traitement

à grande vitesse.

Ce système complètement parallèle peut présenter l'avantage d'un traitement à grande vitesse lorsqu'il est réalisé en utilisant des unités ou des dispositifs qui ont été conçus pour traiter exclusivement des images de figures codées binaire et pour recevoir des images codées binaire

comme données d'images de fiqures, ou en utilisant des pro-

cesseurs LSI ou l'analogue spécifiquement conçus et adaptés

pour n'effectuer que des traitements spécifiquement limités.

Cependant, il est nécessaire qu'il y ait autant de

processeurs que de nombres de pixels dans une image de fi-

gure Ainsi, ses connexions de circuits deviennent énormes, d'o il résulte que la fabrication de systèmes réellement

utilisables est difficile En conséquence, le système com-

plètement parallèle n'est généralement pas utilisé.

Dans le système de commande en ligne, plusieurs modu-

les opérationnels de base sont disposés en série, par exemple comme le montre la Fig 1 Dans ce cas, un pas de traitement est divisé en sous-pas de traitement d'une certaine durée unitaire Certaines chaînes de données continues sont traitées de telle manière qu'elles sont entrées pendant chaque durée unitaire de façon à obtenir des sorties continuellement après

un certain décalage de temps.

Le système de commande en ligne permet des traitements à grande vitesse en dépit de sa configuration simple et peut être réalisé à base de circuits intégrés et de dispositifs LSI qui sont généralement disponibles sur le marché Cependant, les systèmes de commande en ligne conventionnels présentent l'inconvénient qu'ils manquent de souplesse en ce qui concerne l'ordre de traitement des données d'images de figures et en ce qui concerne leur configuration:

Dans une structure formée par exemple de modules opé-

rationnels de base Mi, M 2, M 3 reliés ensemble comme le repré-

sente la Fig 1, une donnée d'entrée Di est d'abord traitée

au niveau du module Ml et est amenée ensuite à passer à tra-

vers les modules M 2,M 3 pour obtenir une sortie D 2 Du fait que l'ordre selon lequel la donnée d'entrée DI doit être traitée est fixé, il devient indispensable d'ajouterune route de passage des données indiquée par les lignes en tirets sur

la Fig 1, par exemple si on désire traiter la donnée d'en-

trée Dl en utilisant les modules MI, M 2, M 3 dans l'ordre MI,

M 3, M 2 de façon à obtenir une sortie D'2.

S'il y a beaucoup de modules opérationnels et si les données d'images de figures ont une structure à 8 bits de

signaux ordonnés, le système devient effroyablement impor-

tant, même si on ne considère que son câblage Ainsi, dans

de nombreux cas, son utilisation réelle est difficile.

Le système localement parallèle est un compromis entre le système de traitement complètement parallèle et le système de commande en ligne Il est réalisé en raccordant

à une mémoire d'images de figures un circuit conçu exclusi-

vement pour un traitement local et un circuit de commande

de balayage adapté pour effectuer lé traitement local succes-

sivement sur toute la figure Ici, les opérations arithméti-

ques sont en elles-mêmes effectuées principalement par le système de commande en ligne et les données, qui doivent être soumises aux opérations, sont stockées dans la mémoire d'images de figures et l'accès à la mémoire est commandé en priorité par le logiciel, en vue de résoudre la difficulté de la structure des circuits dans un système réel Cependant, le système localement parallèle présente les mêmes inconvénients

que les deux systèmes précédents en ce qui concerne sa sou-

plesse de structure.

En vue de permettre de choisir librement l'ordre de traitement, on a également proposé un système de bus annulaire tel que le montre la Fig 2, dans lequel un bus de données est formé d'un bus annulaire Ce système permet de relier les

modules opérationnels Ml, M 2, M 3 en fonction du type de trai-

tement des données d'images de figures tout en permettant

d'effectuer avec une bonne souplesse la commande des connexions -

Dans le procédé de transfert des données utilisant le

système de bus annulaire représenté sur la Fig 2, chaque don-

née d'image de figure est amenée au bus b après étiquetage avec un code d'identification dénommé ci-après code ID Les données sont ensuite amenées du bus à un module opérationnel

désigné par le code ID, par exemple au module opérationnel M 2.

A la fin du traitement des données d'images de figures au niveau du module M 2, la donnée d'image obtenue est étiquetée avec un autre code ID qui indique le module suivant M 3 et

elle est ensuite amenée au bus b.

Il est ainsi possible de déterminer l'ordre d'utili-

sation des modules opérationnels en appliquant ces codes ID l'un après l'autre de la manière précédente, ce qui donne de

la souplesse aux connexions des modules -

Dans le système à bus annulaire précité, les données d'images de figures sont toutefois entrées successivement l'une après l'autre à partir du bus, et après traitement, elles sont sorties successivement l'une après l'autre En conséquence, il est nécessaire d'améliorer la vitesse de traitement de chaque module opérationnel en soi si on désiré

augmenter la vitesse de traitement.

En supposant maintenant que le rythme de transfert

imposé au bus b ait une période T, une durée n T est néces-

saire pour appliquer N types d'opérations à une seule infor- mation d'image de figure (voir Fig 3) Lorsque le système ci-dessus est adopté pour un système de traitement d'images

de figures utilisé pour traiter une image de figure conte-

nant de nombreux pixels et est équipé de modules opérationnels séparés respectivement pour différents types de traitements, une information est sortie pour la première fois de la mémoire

pour être amenée au bus b lorsque les traitements des infor-

mations précédentes par tous les modules opérationnels ont

été complètement terminés En conséquence, le système ci-

dessus présente l'inconvénient que la durée globale de trai-

tement s'allonge en fonction du nombre d'opérations N exigé.

En conséquence, le système de commande en ligne est avantageux du point de vue de la durée de traitement, car il n'exige qu'un certain degré de retard et les données sorties sont successivement obtenues avec un certain intervalle de durée de traitement après un certain laps de tempssi ladurée de traitement dans chaque module opérationnel est fixée à la même durée et il est ainsi dépourvu des effets d'intégration des durées opérationnelles, lesquels effets ont lieu dans le

système à bus annulaire.

Compte tenu de ce qui précède, la présente invention a pour but de fournir un système de traitement d'images de

figures dont on puisse modifier la configuration et qui per-

mette d'utiliser ces modules opérationnels dans tout ordre voulu en utilisant un seul bus de données tout en conservant

l'avantage du système de commande en ligne.

Sous un aspect, la présente invention procure donc un système de traitement d'images de figures qui comporte une multiplicité de modules opérationnels adaptés pour traiter

des données d'images en fonction de leurs programmes opéra-

-tionnels respectifs, un bus de données commun pour amener les données d'images aux modules opérationnels, et des moyens générateurs de rythmes pour produire des signaux d'entrée/ sortie des données à une cadence spécifique, lesquels moyens

commandent le transfert des données entre les modules opéra-

tionnels et le bus de données et divisent le cycle du bus, les modules opérationnels étant commandés pour traiter les

données d'images selon une séquence désirée.

Le système de traitement d'images de figures de cette invention présente les avantages suivants ( 1) On utilise un seul bus pour faire passer les données d'images de figures L'entrée des données dans chaque module

opérationnel et la sortie des données de chaque module opé-

rationnel sont effectuées à une cadence qui correspond à la durée du traitement, et en d'autres termes divisent le cycle du bus Du fait de cette utilisation en temps partagé du bus,

le rendement du transfert des données est amélioré et le sys-

tème de commande en ligne peut être incorporé avec succès.

( 2) La reconfiguration est du type préréglable, à savoir qu'elle peut être conduite en affectant de façon appropriée l'horloge de rythme Il est ainsi inutile d'étiqueter les

données d'images de figures individuelles avec des codes ID.

( 3) Il est possible de reconfigurer le système de telle ma-

nière que le nombre d'impulsions de rythme en temps partagé, qui sont contenues dans un seul cycle du bus, puisse être modifié par le nombre de modules opérationnels à employer

pour effectuer les traitements Du fait de cette caractéris-

tique, une simple opération de traitement peut être effectuée rapidement. L'invention sera mieux comprise à la lecture de la

description détaillée, donnée ci-après à titre d'exemple seu-

lement d'une réalisation préférée, en liaison avec le dessin joint sur lequel La Fig 1 est un schéma bloc montrant un système de traitement d'images de figures conventionnel du système de commande en ligne; La Fig 2 est un schéma bloc illustrant un système de traitement d'images de figures conventionnel du système à bus annulaire; La Fig 3 est un graphique en fonction du temps montrant le transfert des données entre modules opérationnels dans un système à bus annulaire;

La Fig 4 est un schéma bloc d'un système de traite-

ment d'images de figures selon une réalisation de cette in- vention, lequel système a été raccordé à un disque mémoire et à un ordinateur central;

La Fig 5 est un graphique en fonction du temps illus-

trant le cycle du bus du système de la Fig 4; La Fig 6 est un schéma bloc illustrant un exemple des modules opérationnels du système de la Fig 4 La Fig 7 est un schéma bloc montrant un exemple de

modules opérationnels dans un système similaire à celui repré-

senté sur la Fig 4, sauf qu'on emploie deux bus de rythme;

La Fig 8 est un graphique en fonction du temps illus-

trant un exemple du cycle du bus du système de la Fig 7; La Fig 9 illustre le fonctionnement d'un compteur à

représentation en N bits, dénommé ci-après compteur à repré-

sentation en n, à titre d'exemple; et La Fig 10 est un schéma bloc montrant une manière

de procurer un bus de données supplémentaire.

On va ci-après décrire des réalisations de cette in-

vention en se reportant au dessin joint.

Sur la Fig 4, une mémoire à disques l contient des données d'images-de figures obtenues en échantillonnant un

modèle de figure et en le quantifiant.

Un ordinateur central 2 sert à déclencher les modules

opérationnels de base individuels 41 420 43 etc, en fonc-

tion d'un programme prévu pour utiliser dans sa totalité un système de traitement d'images de figures 3 Les modules opérationnels 4 t 42 ' 431 etc ont leurs propres fonctions de traitement d'images de figures qui sont indépendantes l'une de l'autre et sont adaptées par exemple pour effectuer des transformations affines pour des corrections de gradations et des agrandissements, des réductions, des rotations, etc,

des images de figures, ce qu'il est convenu d'appeler "gra-

vure par points" dans laquelle une certaine valeur constante

est, soit ajoutée à chaque donnée, soit soustraite de celle-

ci, comme il est couramment effectué dans les procédés photo-

mécaniques, et des opérations arithmétiques et logiques

telles que des synthèses d'images de figures.

Le système de traitement d'images de figures 3 est raccordé à l'ordinateur central 2 par une interface 5 Le repère 6 désigne un bus de données Les modules opérationnels 41, 42 43 sont couramment raccordés au bus de données 6

de façon à pouvoir recevoir ou émettre des données indépen-

damment par l'intermédiaire du bus de données 6 Afin de

donner des instructions opérationnelles spécifiques aux modu-

les 41 ' 2 ' 43, etc, une unité de commande préréglable, telle qu'un microprocesseur 7, est également raccordée au bus de

données 6 Du fait qu'il est avantageux d'utiliser un micro-

processeur comme unité de commande préréglable, la réalisa-

tion de cette invention sera décrite en détail en utilisant à

titre d'exemple un tel microprocesseur.

Le repère 8 désigne un générateur de rythme, qui est raccordé non seulement au microprocesseur 7, mais également

au bus de rythme 9, qui est adapté pour fournir-des impul-

sions de rythme aux modules 41 42 ' 43 etc Le microproces-

seur 7 est raccordé à un bus de microprocesseur 10 de façon à prérégler des valeurs de fixation de rythme respectivement au niveau des modules 41 42 ' 43, etc. Dans le système de traitement d'images de figures ainsi réalisé 3, des données ou des instructions sont d'abord transférées de l'ordinateur central 2 au microprocesseur 7, de façon à interrompre le microprocesseur 7 Les données ou instructions ainsi transférées permettent au microprocesseur 7 de déterminer quel traitement sera d'abord à effectuer et sur quelle donnée En fonction de la décision ainsi prise,

des valeurs de fixation de rythme sont préréglées respective-

ment dans les modules 41 42 ' 43, etc Les détails de ces valeurs de préréglage seront décrits ci-après dans cette

description.

D'autre part, les données d'images de figures stockées dans la mémoire à disques l sont amenées au bus de données 6 par l'intermédiaire de l'interface 5 de façon à réaliser l'entrée des données dans les modules opérationnels 41 42 43, etc, et la sortie des données traitées résultantes dans

le bus en synchronisme avec les impulsions de rythme.

Le préréglage de la valeur de fixation du rythme va maintenant être décrit La principale caractéristique de cette invention réside en ce que l'entrée des données dans

un bus de données ou la sortie des données de ce bus de don-

nées est effectuée en utilisant une multiplicité d'impulsions

de rythme, qui divise en temps chaque cycle de bus Le préré-

glage est nécessaire pour déterminer quel rythme doit être utilisé.

La Fig 5 illustre des impulsions-de rythme produi-

tes par le générateur de rythme 8 et amenées respectivement aux modules opérationnels 417 42 ' 43 etc, au moyen du bus

de rythme 9.

Afin de simplifier la description, on supposera main-

tenant que quatre impulsions de rythme Pl I P 2, P 3, P 4 sont amenées respectivement aux quatre modules opérationnels de base (à savoir n= 4) En d'autres termes, on décrira ici un procédé dans lequel on utilise un bus par division en temps

du cycle du bus de base T par quatre impulsions (n= 4).

La séquence de passage des données par l'intermé-

diaire des modules opérationnels de base est M 1 >M 2->M 3 +M 4.

Une donnée nouvelle est toujours maintenue dans l'interface.

Les données sont toujours sorties de l'interface chaque fois

que les données précédentes correspondantes ont été intro-

duites dans le module opérationnel MI D'autre part, le mo-

dule opérationnel M 4 ne sort pas de données, mais reçoit les données traitées l'une après l'autre et les stocke, par

exemple à la manière d'une mémoire tampon.

Au niveau du générateur de rythme 8, des impulsions de masquage PM 2 PM 3 PM 4 qui sont adaptées pour commander

les stades initiaux, sont formés ensemble avec des impul-

sions de rythme P, P 2, P 3 sur la base d'instructions en provenance du microprocesseur 7, d'o il résulte la commande

de la séquence d'opérations par les modules 41, 42 ' 43 44-

Les impulsions de masquage PM 2-PM 4 servent à protéger les données initiales et ne sont pas spécifiquement exigées si

une partie initiale d'une chaîne de données est effacée.

Pl -P 4 sont sorties par l'impulsion de départ PS sur la Fig 5 A ce moment, les données qui ont été sorties de l'interface et sont présentes sur le bus de données 6 sont introduites dans le module opérationnel 41 par la première impulsion de rythme Pl La donnée y est ensuite traitée et

est ensuite transférée au module opérationnel 42 par la pre-

mière impulsion P 4.

En fonction de la deuxième impulsion Pl, le module opérationnel 4 reçoit la nouvelle donnée d'image de figure

suivante et effectue une opération arithmétique sur la don-

née d'image de figure ainsi reçue.

Eu égard aux impulsions de rythme P 1-P 4 produites par des techniques de division du temps sur le cycle de bus de base T, Pl est allouée è l'entrée des données au module Mi, P 2 est allouée à la sortie des données du module M 3 et à l'entrée des données dans le module M 4, P 3 est allouée à

la sortie des données du module M 2 et à l'entrée des don-

nées dans le module M 3, et P 4 est allouée à la sortie des

données du module Mi et à l'entrée des données dans le mo-

dule M 2 L'opération arithmétique est effectuée en une durée

3/4 T La durée (n-l)n est la durée maximale de traitement.

Ici, le dernier module opérationnel ne produit aucune sortie.

Dans ce cas, le cycle du but T est nt.

Comme il apparait de la Fig 5 et de la description

ci-dessus qui a été faite en se reportant à la Fig 5, le système de la réalisation ci-dessus comporte les modules M 1-M 3 comme modules adaptés pour effectuer les opérations arithmétiques La durée totale de traitement atteint ( 4-1) x 3 t = 9 t Autrement dit, la donnée ainsi traitée atteint le module M 4 après un laps de temps de 9 t et a ensuite été prise dans le module M 4 après un laps de temps

total de ( 9 + 1) x t (c'est-à-dire 2,5 T) -

Sur la Fig 5, PM 21 PM 3 et PM 4 sont des masques qui inhibent les entrées aux modules opérationnels correspondants

M 2, M 3, M 4 Le module opérationnel M 2 sort des données lors-

que P 4 et PM 2 ont été toutes deux entrées Les données sont sorties du module opérationnel M 3 quand P 3 et PM 3 ont toutes deux été entrées D'autre part, le module opérationnel M 4 sort des données lorsque P 2 et PM 4 ont toutes deux été entrées. Les modules opérationnels entrent et sortent des

données comme représenté sur la Fig 5.

La Fig 6 illustre un exemple d'un circuit de com-

mande d'opérations équipé de la même structure pour chacun des modules opérationnels de base 41 42 43

Le bus de données 6 est raccordé à un circuit opéra-

tionnel 13 au moyen d'une porte d'entrée il et d'un verrou

d'entrée 12 de telle sorte que les données d'images de fi-

gures puissent être amenées au circuit opérationnel 13 Le

circuit opérationnel 13 est conçu de manière que les don-

nées d'images de figures traitées soient envoyées au bus de données 6 par l'intermédiaire d'un verrou de sortie 14 et

d'une porte de sortie 15.

Le bus de microprocesseur 10 est raccordé à un cir-

cuit de verrouillage préréglé du côté entrée 16 et un cir-

cuit de verrouillage préréglé du côté sortie 17 Ces cir-

cuits de verrouillage préréglés 16,17 sont réglés pour déterminer si les modules opérationnels 41, 42 43 reçoivent du microprocesseur 7 des données préréglées sur lesquelles on doit utiliser l'une des impulsions de rythme P 11 P 2 P 3, P 4 ou si les modules opérationnels 41 ' 42 43 sortent des données traitées Cette détermination est opérée par le microprocesseur en fonction seulement du programme stocké dans le microprocesseur ou des entrées provenant

d'un clavier ou l'analogue.

Le circuit de verrouillage préréglé 16 est raccordé à un décodeur 18 dont les bornes de sortie sont raccordées respectivement aux bornes d'entrée de porte ET 191, 192, 193 Y 194 D'autre part, les bornes de sortie des portes ET 191, 192, 1931 194 sont toutes raccordées aux bornes d'entrée d'une porte OU 195 La borne de sortie de la porte OU 195 il est raccordée comme borne de sortie d'un circuit de porte

19 à la borne d'entrée précitée Il et au verrou d'entrée 12.

Le but de rythme 9 comporte'des bus 91 ' 92 ' 931 94 adaptés pour fournir les impulsions de rythme P, P 2 Y P 3, P 4 et des bus 95 96 ' 97 adaptés pour amener les impulsions de masquage PX 1 M p M 2 ' PM 3 t PM 4 o Le but 91 ' les bus 92 ' 9 les bus 931 96 et les-bus 94, 95 sont raccordés respectivement à la porte ET 191, la porte Eorte ET 19 porte ET 13 et la porte ET 194 Chaque

sortie du décodeur est commandée en temps au niveau du cir-

cuit de porte 19.

De même que le circuit de verrouillage préréglé du côté entrée 16, le circuit de verrouillage préréglé du côté

sortie 17 est raccordé à un circuit de porte 21 par l'inter-

médiaire d'un décodeur 20 Les impulsions de rythme Pl, P 2, P 3, P 4 et les impulsions de masquage PM 2 ' PM 3 V PM 4 sont

amenées au circuit de porte 21 en provenance des bus respec-

tifs du bus de rythme 9.

Supposons maintenant à titre d'exemple que la valeur préréglée du circuit de verrouillage préréglé du côté entrée 16 en provenance du microprocesseur 7 soit 00 Cette valeur préréglée est décodée en un nombre à 4 bits de 0001 au niveau du décodeur 18 Ce nombre à quatre bits est utilisé directement comme entrées aux portes 191 194 Ainsi, seule la porte 191 reçoit une entrée et il en résulte que la porte d'entrée 11 et le verrou 12 sont actionnés en synchronisme par le bus de rythme 9 Par ailleurs, le circuit de porte 21 a la même structure que le circuit de porte du côté entrée 19 et de ce

fait, on ne le décrira pas en détail.

Lorsque les modules opérationnels 41 42 43 sont réalisés de la manière cidessus et que les circuits de verrouillage préréglés 16, 17 sont réglés, par exemple, de telle manière que les données d'images de figures soient entrées en fonction de l'impulsion de rythme Pl et que-les

données d'images de figures traitées soient sorties en fonc-

tion de l'impulsion de rythme P 4 l'impulsion de départ PS est amenée au générateur de rythme 8 de façon à produire les impulsions Pi, P 2, P 3, P 4 Ainsi, la sortie du circuit de porte 19 prend un niveau H (haut) à la première impulsion P 1,

d'o il résulte que les données d'images de figures prove-

nant du bus de données 6 sont entrées dans le verrou d'entrée 12. Ensuite, les données sont traitées en fonction d'un

programme d'opérations prescrit au niveau du circuit d'opéra-

tions 13 et ensuite transférées au verrou de sortie 14.

La durée de traitement dans le circuit d'opérations 13 est le maximum ( 3 t) Au stade initial, l'impulsion de rythme P 4 ouvre le circuit de porte 21 pour la première fois lorsque l'impulsion de masquage PM 2 est amenée au niveau H au circuit de porte 21 Grâce à une sortie du décodeur 20, les données d'images de figures sont sorties du verrou de sortie 14 par l'intermédiaire de la porte de sortie 15 et

envoyées au bus de données 6.

Au stade suivant, le circuit d'opérations 13 est actionné seulement par Px sans être affecté par Px En d'autres termes, les modules opérationnels 41 42 ' 43 peuvent traiter les données d'images de figures selon une séquence désirée pourvu que les données de fixation de rythme aient été entrées par avance dans les circuits de

verrouillage préréglés 16, 17 en provenance du bus du micro-

processeur 10.

Dans ce cas, on peut déterminer, en fonction du nom-

bre de modules opérationnels nécessaires pour traiter les données d'images de figures, combien d'impulsions de rythme P 11 P 2 doivent être utilisées pour diviser un seul cycle

du rythme de base.

Le générateur de rythme 8 peut diviser à volonté les

impulsions de rythme, par exemple au moyen d'un compteur pro-

grammable ou l'analogue.

Si les données d'images de figures ne sont pas syn-

chronisées avec la vitesse de l'horloge de base, par exemple lorsque les données d'images de figures sont transférées de la mémoire à disques 1 ou de l'ordinateur central 2 de façon à entrer les données d'images de figures pour la première fois dans les modules opérationnels 4 l' 42 ' 43 * ou lorsque

les données d'images de figures traitées sont à nouveau stoc-

kées dans la mémoire à disques 1, l'horloge du circuit de

rythme 8 peut être arrêtée par le rythme de l'interface 5.

La Fig 7 illustre une autre réalisation de cette

invention, dans laquelle on emploie deux bus de rythme.

Sur la Fig 7, un module opérationnel qui est entouré par une ligne en traits mixtes est raccordé à deux bus de rythme 22, 23 en plus d'être raccordé au bus de données 6 et

au bus de microprocesseur 10.

Le module opérationnel est formé d'un circuit tel qu'indiqué ci-après En d'autres termes, la Fig 7 montre un

circuit de verrouillage préréglé 24, un compteur à représen-

tation en N 25 pour l'entrée, un compteur à représentation en N 26 pour la sortie, des décodeurs 27, 28, un verrou d'entrée 29, un circuit opérationnel 30, un verrou de sortie 31 et une

porte de sortie 32.

Dans cette réalisation, les bus de rythme 22, 23 ont été simplifiés Les bus de rythme 22, 23 sont respectivement alimentés par des horloges CK 1, CK 2 représentées sur la Fig. 8, de sorte que des signaux d'entrée/sortie de données sont

produits dans leurs modules opérationnels respectifs.

Le circuit de verrouillage préréglé 24 a été préala-

blement réglé avec un nombre de cycles de divisions de temps n-1, un signal de rythme d'entrée kin et un signal de rythme

de sortie kout fourni par le microprocesseur 7 par l'inter-

* médiaire du bus de microprocesseur 10, de telle sorte que n-i et kin sontamenés au compteur à représentation en N du côté entrée 25, tandis que ni et kout sont amenés au compteur à

représentation en N du côté sortie 26.

La Fig 8 est un graphique en fonction du temps lors-

que n= 4, kin = 3 et kout = 2.

On va maintenant décrire le compteur à représentation

en N du côté entrée 25.

La Fig 9 montre un exemple d'un tel compteur 25, dans lequel celui-ci comporte un compteur synchrone 33 et un

circuit compensateur 34.

Lorsque CK 2 est au niveau H, kin est chargé dans le compteur 33 pendant un temps de montée de CK 1 kin Devient une donnée de comptage (sortie) du compteur 33 A la montée suivante de CK 1, la donnée de comptage est augmentée de l au niveau du compteur 33 De cette manière, le compteur 33 fonctionne pour augmenter sa donnée de comptage d'une unité

à chaque montée de CK 1.

Chaque sortie du compteur 33 est amenée au circuit

d'égalité 34 (n-1) Est entré à l'autre borne d'entrée du cir-

cuit 34 Lorsque la donnée de comptage du compteur 33 coin-

cide avec (n-1), le circuit d'égalité 34 prend un niveau H

qui est amené à la borne d'effacement du compteur 33 Lors-

qu'une autre montée de C Ki est entrée dans le compteur 33,la

donnée de sortie du compteur 33 est ramenée à zéro.

De la manière précédente, le compteur 33 est actionné à chaque montée de CK 1 et sort comme donnée de sortie 0, 1,

2, n-i; en d'autres termes, il fonctionne comme un cir-

cuit à représentation en n.

Le décodeur 27 reçoit des sorties du compteur repré-

sentation en N du côté entrée 25 et envoie des sorties succes-

sivement sous forme de Cin O, Cinl comme représenté sur la

Fig 8.

Cin O Verrouille les données provenant du bus de don-

nées 6 au verrou d'entrée 29 à chaque montée de celui-ci.

Cinl et Cin 2 Sont des rythmes internes employés dans le circuit d'opérations 30 et peuvent ne pas être exigés en

fonction du contenu de chaque opération Le circuit d'opéra-

tions 30 commence à traiter, simultanément avec le verrouil-

lage des données dans le verrou d'entrée 29, et termine l'opération à Cin n-2 Il verrouille les résultats dans le

verrou de sortie 31 à chaque montée de Cin n-i.

Le compteur à représentation en N du côté sortie 26 a la même structure que le compteur à représentation en N du

côté entrée 25 et est similaire à la réalisation décrite ci-

dessus Dans ce cas, il suffit de donner un rythme qui met simplement en circuit le tampon de sortie 32 lors de la sortie d'un signal du compteur à représentation en N du côté sortie Le décodeur 28 n'effectue le décodage que lorsque la sortie du compteur à représentation en N du côté sortie 26 est passé à O et met ainsi en circuit la porte de sortie 32. Les compteurs à représentation en N 25; 26 sont utilisés pour les raisons suivantes En fait, il y a à la fois des opérations longues et des opérations courtes La

fixation de N est effectuée pour raccourcir la durée d'opéra-

tions totale en prenant N égal à l'opération la plus longue

parmi un groupe de modules opérationnels nécessités pour cha-

que opération Lorsque l'opération est courte, le verrou de sortie 31 retient les résultats de l'opération à Cin n-m et

l'envoie au bus de données lorsque le compte O survient Tou-

tefois, les résultats de l'opération ont été retenus (c'est-

à-dire que la retenue des résultats de l'opération continue

jusqu'au Cin n-m suivant).

Les opérations d'entrée et de sortie en temps divisé

sont effectuées de la manière suivante.

La Fig 10 montre à titre d'exemple un procédé d'ex-

tension d'un bus lorsque plusieurs modules opérationnels 41 î

42 ' 43 sont reliés.

Lorsque plusieurs modules opérationnels 41 4 42 t 43 sont reliés à un seul bus de données 6, la capacité de mise

en mémoire intermédiaire de la porte de sortie devient inca-

pable d'entraîner toutes les charges qui lui sont raccordées.

En effet, même si la sortance a dépassé la capacité d'un élé-

ment, il est possible de fournir à encore plus de modules opé-

-rationnels le même rythme, pourvu que les données en prove-

nance du bus 61 soient transférées au bus 62 en utilisant un module opérationnel spécifique 4 seulement comme circuit de verrouillage.

Comme il a été décrit ci-dessus, la présente inven-

tion permet de reconfigurer la structure interne d'un système de traitement d'images de figures en fonction de la nature du traitement des données d'images de figures et, en même temps,

d'effectuer toute une variété de traitements d'images de fi-

gures en conservant la vitesse de fonctionnement du système

logique transistor-transistor (TTL) habituel.

Une certaine vitesse de traitement élevée est néces-

saire par exemple, lorsqu'on traite une image de figure au moyen d'un analyseur de composition employé généralement dans le traitement photomécanique tout en visualisant les images de figures obtenues sur un moniteur de couleurs Une telle vitesse de traitement peut être atteinte en raccordant des

modules opérationnels dans le système de commande en ligne.

Du fait que le système de cette invention n'exige qu'un seul

bus de données, le travail de câblage est aisé et sa struc-

ture est simple.

En outre, il est inutile d'installer un câblage sup-

plémentaire lorsqu'on ajoute davantage de modules opération-

nels La présente invention peut améliorer la performance

du traitement des images de figures, notamment dans un analy-

seur de composition qui contient un certain nombre de modules opérationnels. Ayant maintenant complètement décrit l'invention, il

apparaitra à un homme de l'art qu'on peut y apporter de nom-

breuses modifications et de nombreux changements sans s'écar-

ter de l'esprit ou de la portée de l'invention.

Claims (6)

REVENDICATIONS

1 Système de traitement d'images de figures, carac-

térisé en ce qu'il comporte une multiplicité de modules opé-

rationnels ( 41 < 42 ' 43) adaptés pour traiter des don-

nées d'images en fonction de leurs programmes opérationnels respectifs, un bus de données commun ( 6) pour amener les données d'images aux modules opérationnels, et des moyens générateurs de rythme ( 8) pour produire des signaux d'entrée et de sortie de données à une cadence spécifique qui-commande le transfert des données entre les modules opérationnels et le bus de données et divise le cycle du bus, lesquels modules

opérationnels sont commandés pour traiter les données d'ima-

ges selon une séquence désirée.

2 Système de traitement d'images de figures selon la revendication 1, caractérisé en ce que les moyens générateurs de rythme ( 8) comportent un générateur de rythme adapté pour produire des impulsions en temps divisé qui divisentle rythme de base par N et un circuit de porte adapté pour sélectionner les signaux d'entrée et de sortie des données à partir des impulsions en temps divisé au niveau de chacun des modules opérationnels ( 41, 42, 43 F) de façon que les données

d'images soient introduites dans N unités des modules opéra-

tionnels en un seul cycle du rythme de base.

3 Système de traitement d'images de figures selon la revendication 1, caractérisé en ce que la séquence selon laquelle les données d'images sont à traiter est commandée par un programme en fonction des rythmes des signaux d'entrée

et de sortie des données produits respectivement par les mo-

dules opérationnels ( 41 42 ' 43 F).

4 Système de traitement d'images de figures selon la revendication 2, caractérisé en ce que la séquence selon laquelle les données d'images sont à traiter est commandée par un programme en fonction des rythmes des signaux d'entrée et de sortie des données produits respectivement dans les

modules opérationnels ( 41 < 42 ' 431).

Système de traitement d'images de figures selon

la revendication 1, caractérisé en ce que les moyens généra-

teurs de rythme ( 8) comportent un bus de rythme ( 9) adapté pour envoyer un cycle de bus commun et un rythme de cycle de bus, qui est N fois le cycle du bus, à chacun des modules opérationnels, et un circuit générateur de rythme adapté pour produire des impulsions de rythme d'entrée des données, de traitement des données et de sortie des données pour

chacun des modules opérationnels.

6 Système de traitement d'images de figures selon

la revendication 1, caractérisé en ce que les moyens produc-

teurs de rythme ( 8) comportent un bus de rythme ( 9) adapté pour envoyer un rythme de base commun et un rythme de cycle de bus, dont Le cycle est N fois le rythme de base, à chacun des modules opérationnels ( 41 42 ' 43) , et un-circuit de commande d'opérations ( 7) adapté pour former des signaux d'entrée et de sortie des données respectivement au niveau des modules opérationnels en fonction de données de sélection de

rythme préréglées.

7 Système de traitement d'images de figures selon la revendication 1, caractérisé en ce que le système comporte en

outre un transmetteur à bus lorsque le système contient davan-

tage de modules opérationnels de façon à réduire la sortance

de chaque porte ou tampon.