JPS59176838A - 画像演算処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 処理するための再構成可能な画像処理装置に関する。

画像処理装置は、その処理形態及び、構成方式により、
完全並列方式、・ξイブライン方式、局所並列方式、マ
ルチプロセサ方式等に、大別されている。しかし、現在
、実用化てれている画像処理装置に、これらの分類に完
全にあては丑る例は少く、各方式が混在して構成されて
いる場合が多い。

それぞ几の方式に、長所と欠点が存在するからである。

完全並列方式は、個々の基本演算モジュールを、画素と
同じ２次元構造に配列したもので、各モジュールを並列
動作させて、全画素のデータを同時処理することができ
、高速処理を実現できる。

しかし、この完全並列方式は、画像データとして２値テ
ータを予定する２値画像処理専用の装置や、あるいは特
定の限定はれた処理のみを行う専用のＬＳＩプロセサ等
を用いて構成した場合ＶｃｔＩｉ、高速処理のメリット
ヲ発輝するが、画像の画素数分だけのプロセサを用意し
なければならないため、回路接続が大規模となシ、実装
面での困難さ等があって、一般的には採用されていない
。

・ξイブライン方式は、基本演算モジュールを複数個直
列に並べて、たとえば第１図に示すように構成するもの
である。この場合、ひとつの演算処理過程を、一定の時
間単位の処理に区切って、ある連続したデータ列を、そ
の時間単位毎に送り込み、ある遅延時間後に、連続して
出力が得られるようにして処理するものである。

このパイプライン方式は、簡単な構成であるにも拘らず
、高速処理が可能で．６５、通常市販されているＩＣや
ＬＳＩ’ｉもって構成することができるうしかし、従来
のパイプライン方式では、画像データの処理順序に融通
性がなく、構成上の柔軟性がないという欠点があった。

すなわち、たとえば第１図のように、基本演算モジュー
ル（＋’ｌ４１）（Ｍ２）　（Ｍ３）が接続された構成
においては、データ入力Ｄ，は、まずモジュール（Ｍ，
）で処理され、次に、モジュール（Ｍ２）、　（Ｍ３）
　−’．経て、出力Ｄ２が得られるようになっている。

デ゛ータ入ブ月）、の処理′２！′れる順序が固定され
ているから、たとえは、モジュール（Ｍｌ）　（Ｍ，、
　）　（〜１３）を使って、（Ｍｌ）−’（ｖｉ）〜）
（Ｍ２）の順序でデータ人力Ｄ，ｆ？処■リ１し、出ノ
月）２′を得ようとする場合、図において点線で示すデ
ータバスルートを追加する必要がある。

しかし、演算モジュールの数が多く、かつ画像データが
階調をもった信号で８ビツト構成であれば、その配線だ
けで膨大なものとなジ、実用化が困難な場合が多い。

局所並列方式は、完全並列処理方式とパイプライン方式
とを折衷した如きものであシ、画像メモリに局所処理専
用回路と、局所処理を画面全体に対して順次に及ぼす走
査Ｗｉｌｊ御回路と全接続して構成される。この場合、
演算処理自体は、パイプライン方式を主体にして実行さ
れ、演算を施すためのデータを画像メモリに格納して、
メモリアクセスをソフトウェアによる優先度制御するな
どして、回路栴成の実装面での困難さを解消しようとし
ているが、構成上の柔軟性の面では、前２者と同等の欠
点をもっている。

処理順序を自由に構成できるように、データバスをリン
グハスで構成する第２図に示すようなリングバス方式も
提案されている。こね、は、画像データの処理内容に応
じて、各演算モジュール（　Ｍｌ　）　。

（Ｍ２）　、　（Ｍ３）を接続することができ、その制
御を、柔軟性をもって行うことができるシステムである
。

第２図におけるリングバス方式でのデータ転送方法では
、画像データに、それぞれＩＤコードをつけてバス（ｂ
）上へ送シ出し、このＩＤコードによって指示される演
算モジューノペたとえば（〜１□）へ、ブータラハス（
ｂｊ上よシ入力し、このモジュール（Ｍ２）での処理が
終了したら、次のモジュール（Ｍ，）を指示するＩＤコ
ードをつけて、バス（ｂ）上に出力する。

こうして、次々とこのＩＤコードによって、演算モ）ニ
ールの使用順序を決めることができ、モジュール間の接
続に柔軟性をもたせうるものである。

しかし、このリングバス方式では、パスラインから、画
像データがひとつずつ順に入力され、処理が終って出力
されるので、処理速度を高めるためＶＣＩ″ｉ、演算モ
ジュール自体の処理速度を向上させることが必要である
。

つ才り、バス（ｂｌに供給されている転送りロックが周
期Ｔであるとき、ｎ種類の演算ン一ひとつの画像データ
に施すためＫは、ｎＴ暗時間要する（第６図）。したが
って、画素数が多く、かつ処理のａｆ類ごとに、演算モ
ジュールが設けられる画像処理装置に、この方式を採用
した場合、バスｆｂｌ上のひとつのデータについて、各
演算モジュールでの処理がすべて終了して、はじめて次
のデータがメモリから／ぐス（ｂ）に送り出され、した
がって、演算必要数ｎに比例して演算処理時間が長くな
るという欠点があった。

結局、処理時間的に考えると、・旬プライ／方式が、処
理モジュール各々の時間を一定にしておけば、遅延がか
かるのみで、一定遅延後は、一定の演算処理時間間隔で
出力データか次々と得られ、リングバス方式のように、
演算時間の積分効果がなく有利である。しかしながら、
・悩プライ／方式は、再構成が困難であるという欠点を
持っている。

本発明は、上記事情に鑑みてなされたもので、パイプラ
イン処理の利点を生かしながら、単一のデータバスを用
いて、演算ブロックがどのような順序−Ｃも使用されつ
るようにした、再構成可能な画像処理装置を提供するこ
とを目的としている。

本発明の特徴を、より明確化して列記すると、次の如く
である。

■　画像データの通るパスラインを１つで構成し、各演
算モジュールへの入出力は、演算処理時間、即ちバスサ
イクルをさらに細分化するタイミングで行う。このバス
時分割使用によって、データ転送の効率全向上させ、・
ξイブライン処理を可能にしている。

■　再構成に、タイミングクロックの振り当てによって
行うプリセット方式であり、１つ１つの画像デークｖＣ
ＩＤコードをつける必要はない。

■　１つのバスサイクル内に入る時分割タイミング・ξ
バスの数を、処理する演算モジュールの数によって変化
させることが出来るように、再構成することが可能であ
る。これにより、簡単な処理については、早く演算する
ことができるようＫなる。

以下、本発明の一実施例について、図面全参照しながら
説明するー。

第４図において、ディスクメモ１，１（１）には、画像
をザ／プリ／グし量子化した画像データが記憶さハ２て
いる。

ホストコンピュータ（２）は、画像処理装置（３）全体
を使用するためのプログラムによって、各基本演舞−モ
ジュール（４１）　、　（４２）　、　（４３）　　を
市力作きせるだめのものである。演算モジュール（４，
’）　、　（４２）　、　（ａ、）・は、それぞれ独立
した画像処理機能を有し、たとえば、階調補正や画像拡
大、縮小、回転などのためのアフイノ変換、捷だ、各デ
ータから一定量全加減算する写真製板等で行われるいわ
ゆるドソトエツチノグ、あるいは、画像合成などの演算
、処理を行なうものである。

画像処理装置（３）は、ホストコンピュータ（２）とイ
ンタフェイス（５）を介して接続されている。（６）は
データノくスであゆ、とのデータ／（ス（６）との間で
、独立してデータの授受が行なえるように、前記各演算
モジュール（４＋）（４２）（４：１）−が接続きれる
とともＧで、各モジュール（４１）、（４の、（４３）
　　の具体的な動作指令を与えるためのマイクロコンピ
ュータ（７）等プリセット制御部が接続されている。以
降、マイクロコンピュータを用いるのが有利であるたｄ
）、それ金柑いた側合記述をする。

（８）ハタイミング発生回路であり、マイクロコンピュ
ータ（７）と接続されるとともに、各モジュール（４１
）、（４゜）　、　（４３）　　へタイミッタノリレス
を供給するタイミングバス（９）と接続きれている。マ
イクロコンピュータ（７）は、各モジュール（４＋）　
、（４□）、（４３）ヘタイミング設定値をプリセット
するために、μｍＣＰＵバス（１０）と接続されている
。

このように構成された画像処理装置（３）は、甘ず、ホ
ストコノピユータ（２）からデータや命令が転送され、
マイクロコンピュータ（７）に割り込みがががり、どの
ようなタイミングで、どのデータから、どのような処理
をしていくかが決定され、それに従って、各モジュール
（４１）　、　（４？）　、　（４３）・へ、タイミン
グ設定値がプリセットされる。タイミング設定値のプリ
セットの内容については後記する。

一方、ディスクメモ１月１）に収納されている画像デー
タは、インタフェイス（５１’ｆｃ　介してデータバス
（６）に送られ、各演算モジュール（４＋）　、　（４
２）　、　（４３）−へのデータのとり込みや、演算処
理を施した後のバス上へのデータ出力が、タイミングパ
ルスに同期して行なわれる。

次にタイミング設定値のプリセットについて説明する、 本発明は、デノタパス上にて、ツク゛スサイクルを、１
つのバスサイクル内で時分割する複数のタイミングパル
スを用いて、デノタ入出力を行うことを基本としており
、プリセットは、そのどのタイミングバスいるかを決め
るためのものであろう第５図は、タイミング発生回路（
８）で作られ、タイミングバス（９）にのせて各演算モ
ジュール（４＋）。

（４２）、（４３）　　に供給されるタイミングパルス
を示している。

説明を簡単にするたぬに、４つの基本演算モジュール（
ｎ）Ｋ対して、それぞれ対応するタイミングパルスＰｌ
　＋　Ｐ２　＋　Ｐ３　＋　Ｐ４を想定する。すなわち
、基本バスサイクルＴ’＋、４つのパルスｎで時分割し
て使用する方法を説明する。

基本演算モジュールのデータバス順序は、八４１→Ｍ２
→Ｍ３→Ｍ、であり、Ｍ、　ｉ−１、ＩＩ”上に常に新
しいデータが用意されており、ＩＦ上からのデータは、
Ｍ、入力で常に出力きれる。又Ｍ、ケ、出力せず、たと
えばバッファメモリーのような処理されたデータを、次
々と入力し、Ｍ、内に収納するものである。

タイミンク発生回路（８）では、マイクロコノピユータ
（７）の命令にもとづいて、タイミングパルスＰＩｎＰ
２．　Ｐ３．　Ｐ、とともに初期状態を制御するマスク
用ノξルスＰ　Ｍ２　、　Ｐ　Ａ＋３　、　Ｐ　Ｍ４が
形成され、モジュール（４１Ｘ４□Ｘ４３Ｘ４４）での
演算順序を指定できるようになっている。このマスク用
パルスＰい、２〜Ｐ７゜け、初めのデータを守るたぬの
ものであり、使用するデータ列の初めの部分すてれば、
特に必要はない。

すなわち、図においては、スタートパルスＰｓによって
Ｐ、〜Ｐ１．が出力され、その時点で、データバス（６
１にのっているＩＦ’上からのデータが、タイミングパ
ルスＰ、の第１クロツクで演算モジュール（４１）Ｋと
り込まれて演算処理されＩ）４の第１クロツクで、演算
モジュール（４□）へ渡きｎる。

Ｐｌの第２クロツクでは、演算モジュール（４１）は、
次の新しい画像データをとり込んで演算処理する。

こうして、基本バスサイクルＴに対して、時分割的に発
生するタイミングパルスＰ、〜Ｐ、に対シて、第５図に
示すように、Ｐ、はＭ１人力、■〕２　　けＭ３出力と
Ｍ、入力Ｐ３はＭ２出力とＭ３人力、Ｐ、はＭ。

出力とＭ２人力と割当てられ、演算は、４１時間で行な
われる。即ち、（ｎ　　１）＋詰問が最大演算処理時間
である。このとき、最後の演算モジュールは、出力を伴
なわないものである。又このとき、バスサイクルＴはｎ
−を時間となる。

第５図と上記よシ明らかなように、この実旋例では、演
算処理を行うモジュールがＭ、〜Ｍ３であり、その合計
時間は、（４−１）Ｘ３　ｔ＝９を時間後Ｍ、に到達し
、合計（９＋１　）　ｔ［ｈ’？間後、（２５Ｔ時間）
にＭ、にとシ入れられる。

第５図のＰヤ２　＋　ＰＭ３　＋　ＰＮ４４は、演算モ
ジュールそれぞれＭ２．　Ｍ３．　Ｍ、に対して、入力
を禁止するマスクである。Ｍ２はＰ４とＰ７，２のアッ
ト、Ｍ３はＰ３とＰＭ３のアット、Ｍ　４１ｄ　Ｐ　２
とＰｈ１４のアンドによって出力される。

各演算モジュールがデータを入出力するのは、第５図の
通シである。

第６図は、基本演算モジュール（４１）、（４２）、（
４３）・に付属して、それぞれ同一の構成で設けられて
いる演算制御回路の一例を示している。

データバス（６）ハ、入力ゲート旧）、入力ラッチ（１
２）を介して、演初回路（１３）と接続され、画像デー
タが入力されるようになっている。演算回路（１３）は
、出力ラッチ（圓、出力ゲー）（ｔ５１’を介して、デ
ータバス（６）に処理きれた画像データが出力されるよ
うになっている。

μ−ＣＰＵバス００）は、入力側のプリセットラッチ回
路（１Ｇ）、出力側のプリセットラッチ回路（Ｉ７１Ｖ
Ｃ接続され、マイクロコン上０ユータ（７）から、各演
算モジュール（４１Ｘ４２Ｘ４３）　　が、タイミング
パルスＩ）ｌ　＋　ｐ、、　ｌ　ｐ、　＋　Ｐ４のどれ
を使用するかのプリセットデークを入力し、あるいは出
力するかを決定し、これら各ブリセントラッチ回路ｔ１
．６）（１ηがセットされる。この決定は、マイクロコ
ンピュータ内のプログラムのみやキーボード等からの入
力に従ってマイクロコンピュータが決める。

プリセットラッチ回路ｔ１６）ｕデコーダ１１８Ｊと接
続され、デコーダ０８Ｊのデコード出力端は、ゲート回
路Ｕ翅の各アンドゲート（１９１Ｘ１９２Ｘ１９３）（
１９４）の入力端に接続される。アノトゲ’　−ト（１
９１Ｘ１９２）（１９，）（１９４）の各出力端は、い
ずれもオアゲート（１９，）の入力端ＶＣｍ続され、オ
アゲー）　（１９，）の出力端が、ゲート回路（１９１
の出力として、前記入力ゲート旧）および入力ラッチ（
１２）と接続されている。

タイミングバス（９）は、タイミングパルスＰＩ　＋　
Ｐ２　＋Ｐ３　＋　Ｐ４を供給するパスライン（９１Ｘ
９２Ｘ９３Ｘ９４）と、マスク用パルスＰＭ２　、　Ｐ
ｌｌ、３１２Ｍ４を供給する／くスライノ（９５）　（
９ａ）　（９□）とから構成されている。

パスライン（９＋）ｕアンドゲート（１９１）に、パス
ライン（９２）（９７）はアンドゲート（ｉ　９２　）
に、ハスライン（９３）（９０）はアットゲート（１９
３）に、バスライフ　（９４Ｘ９５）はアンドゲート（
１９ｔ）に、それぞれ接続され、デコーダ出力がゲート
回路（１，９）でタイミング制御される。

出力側ｊのプリセントラッチ回路α７）も、入力側のも
のと同様に、デコーダ＋２０１　ｋ介してゲート回路（
２ｊ）と接続され、かつゲ゛−ト回路（２１）には、タ
イミック／２ス（９）の各パスラインから、タイミンク
パルスＰ＋　、Ｐ２．Ｐ３．Ｐ＜マスク用・ξルスＰＭ
２１　ＰＮ１３　、Ｐ・６．が供給されている。

一例として、マイクロコンピュータ（７）からの１６へ
のプリセット値が００であったとすると、デコーダ賭け
、０００１の４ビツトにデコードする。この４ビツトは
、直接１９．〜１９．のゲート入力となり、（１９１）
のみがイノされ、結果として、入カゲ−）　１ｌｌ）と
ラッチ（１２）は、タイミングバス（９，）に同期して
行なわれる。

なお、ゲート回路（２１）は、入力側のゲ゛−ト回路（
１９）と同一の構成であシ、詳細は省略する。

このように、演算モジュール（４１）、（４□）、（４
３）・・が構成された場合、たとえば、プリセットラッ
チ回路（Ｉω、Ｑ７１において、タイミングパルスＰ１
で画像データ全入力し、タイミングパルスＩ）、で出力
するようにセットすると、スタート・ξルスＰ、がタイ
ミ／り発生回路（８）に与えられて、各パルスＰ、、Ｐ
２゜’３　ｒ　Ｐ４が発生し、ゲ゛−ト回路ｕ９１の出
力は、・ξバスＰ１の第１クロツクでＨ（高）レベルと
なり、データバス（６）から入力ラッチ（１２）へ画像
データが入力する。

その後、演算回路０３＞では、所定の演算手順でデータ
処理されて、出力ラッチ０（イ）に転送されるう演算回
路０３）での演算時間は最大（３ｔ）であり、初期状態
からは、ゲート回路（２１）にマスク用パルスＰＭ２が
Ｈレベルで供給されたとき、はじめてタイミンクパルス
Ｐ、がゲートヲ開けて、デコーダｆ２０１の出力により
、出力ラッチｕ４Ｊから出力ゲ゛−）（１５）’！ｉ＝
経て、データバス（６）へ画イ象データを出力する。

次の状態からｉｄ、　　Ｐ、Ａｘは関係なく、Ｐｘによ
ってのみ動作する。

すなわち、プリセットラッチ回路ｆ１６１（１７）に、
μ−ＣＰＵ−ぐスα０）から、あらかじめタイミ／り設
定データを入力しておくことにより、各演算モジュール
（４１Ｘ４２Ｘ４３）・　は、任意のノ１■序で画像デ
ータを処理することができる。

この場合、基本クロックの１ザイクルを、何個のタイミ
ンクパルス”Ｉ　＋　Ｐ２’−によって分割するかは、
画像データ全処理するたぬの必要な演算モジュールの数
に応じて決定することができろうタイミング発生回路（
８）ハ、たとえばプログラマプルカウンタなどによって
、タイミングパルスを任意に分割しつる。

また、演舞モレニール（４１）　（４２）　（４３）　
　に画像データを最初に入力するため、ディスクメモリ
（１）あるいはホストコンピュータ（２）から転送する
とき、あるいは、演算処理された画像データを、再度デ
ィスクメモリ（１）へ収納するときなど、基本クロック
のスピードに同期しない場合は、イノタフェイス（５）
のタイミングで、タイミング回路（８）のクロックを止
めればよい。

第７図は、本発明の他の冥ガ「１例で、タイミングパス
を２本にする方法を示しているう 第７図において、演算モジュール（点線で囲んである）
ば、データバス（６）、μ−ＣＰＵハヌ（１ｏ）ととも
に、２本のタイミングパス（２２１，＋２３）と接続さ
れている。

演初−モジュールは、次のような回路により構成されて
いる。すなわち、（２４）はプリセットラッチ回路、（
２５）は入力１則、ｎ−ｙ焦カウノタ、（２ｔｉｌは出
カ側ｎ進カウノタ、２７＋　、　（２８＋はデコーダ、
（２９）は入力ラッチ、関は演算回路、（，３］１ｕ出
力ラツチ、＋３２１　ｊｄ出力ゲ′−トである。

この実施例では、タイミングパス（’Ｊ２１　＋２３）
　（５簡単化して、それぞれに第８図に示すクロックＣ
Ｋ、　、　ＣＫ２を供給して、それぞれの演算モジュー
ル内で、データ人力／出力信号を作るようにしている。

プリセットラッチ回路（２４）には、予ぬマイクロコン
ピュータ（７）から、μｍＣＰ　Ｕバス（１０）を介し
て、時分割サイクル数ロー１、入力タイミング信号ｋｉ
ｎ。

出力タイミング信号ｋｏｕｔがセットされており、ｎｌ
および１（１ｎが入力側ｎ進カウンタ（２５）へ、ｎｌ
およびｋｏｕｌが出力側ｎ進カウ／り（２６）へ、それ
ぞれ供給されるようになっている。

第８図は、ｎ　＝　４、ｋｉｎ＝３、ｋｎｕｔ：２とし
たときのタイミングチャートである。

次に、入力用ｎ進カウンタ−（２５）について説明する
。

第９図に、入力用■進カウンター幅）ヲ、ンノクロナス
カウンター０３）及び一致回路（３４）で構成した側口
である。

ＣＫ　２　＋２３）がｊｒ−■」のとき、ＣＫ１ｔ２２
１の立上りで、カウンター（３３１Ｋ　ｋ　ｉ　ｎがロ
ードされる。ｋｉｎ　（ｄ、カウンター（３３）の計数
値（出力）となる。次のＣＫ１ｔ２２１の立上りで、カ
ウンター（３３ｊ＆′ｉ計数値を１増やす。

このようにして、カウンター（１３３）ｉ’ｊ、　　Ｃ
Ｋ　１　（２２（７）立上り毎に、計数値を１増やす動
作をする。

一致回路ｅ＝＋＋には、カウンター（３３）の出力が入
力されており、もう一方の入力Ｆｃは、（ｎ−１）が入
力される。カウンター１３３）の計数値と、（ｎ−１）
が一致すると、一致回路（３４）は「Ｉ］」となり、カ
ウンターＣ３３）のクリア端子に入力される。次に、カ
ウンターＣ３３）にＣＫ　１　ｔ′１２）の立上シが入
ると、カウンター（３３，１は出力値を零とする。

コノヨうにして、ＣＫ　１　ｔ２２Ｊの立上りでカウン
ター　（３３）は動作し、出力値は０　、１　、２−−
　、　ｎ　−１となって、ｎ進カウンターとして動作す
る。

デコーダ（２カバ、入力用ｎ進カウンタ−（２５１の出
カ全受けて、Ｃ１ｎＤ　、　Ｃｉｎ　１、〜と願に、第
８図に示すように出力する。

Ｃｉｎ　Ｏは、データーぐス（６）からデータを、その
立ち上シ部で入力ラッチ回路Ｃ２９）へラッチするっＣ
ｉｎ　１　、　Ｃｉｎ　２Ｖｉ、演算回路００）で用い
る内部タイミングであυ、演算の内容によっては必要と
しない場合がある。演算回路（３（力では、入力ラッチ
（２９）へデータがランチされると同時に、演算を開始
し、Ｃ１ｎｎ−２までに演算を終了し、Ｃ１ｎｎ−１の
立ち上シ部で、出力ランチ（３１）に結果をランチする
。

出力用１１進カウンター（２Ｇ）ｉｊ、入力ｎ進カウン
タ−ｆ２５＋と同様構成であシ、前記同様にプリセット
ばれる。この場合、出力においては、単なる出力ノク′
ツファ＋３２）のオンになるタイミングを与えればよく
、デコーダ（２８＋　Ｕ、出力用型］進カウンター（２
６）の出力が＼６でなったときのみを、デコードしＣｏ
ｕｔ’Ｑ、として（３２）をオンする。

ｎ進カウンタ−（２５１（２６）を用いる理由は、演算
によっては、長いものも短いものもあシ、その時の必要
とする演算部の中で、一番長いものにｎをあわせること
によシ、総演Ｘ時間の短縮のために、Ｉ＋の設定が行わ
れるからである。演算の短いものは、出力ラッチ（３υ
は、Ｃ１ｎｎｍで演尊、結果を保持し、（：□ｕｊ＼が
発生する時に、データバスに出力するが、なおも保持を
持続する（次のＣｉｎｎ−ｍ迄保持を続ける）。

このようにして、時分割的な入力、出力処理を実行する
。

第１０図は、演算モジュール（４＋）　、　（４２）　
、　（４３）−・の接続数が多い場合のバス拡張方法の
一例を示している。

演算モジュール（４１Ｘ４□Ｘ４３）・・・を、１本の
データバスライン（６）に対して多数接続した場合、出
力ゲートのバ′ツファ能力が接続されている全負荷を駆
動しえなくなる。すなわち、ファンアウトが素子の能力
を越えた場合でも、特定の演算モジュール（４Ωを、単
にランチ回路として、パスライン（６，）からのデータ
をパスライン（６２）へ転送させるようにすれば、同一
のタイミングをもって、演算モジュールを更に増設する
ことが可能である。

以上述べたように本発明によれば、画像処理装置の内部
構成を、画像データの処理の性格に応じて再構成するこ
とができ、かつ、通常のＴＴＬ方式の演算スピードの範
囲内で、多様な画像処理を行なうことができる。

たとえば、印刷製版工程で用いられるレイアウトスキャ
ナなどで、カラーモ／り表示を行ないながら、画像処理
するときに要求される処理速度を、各演算モジュールを
・ξイブライン的に接続することによって実現すること
ができ、寸だ、データバスが１つですむから、配線等が
容易で構成も簡単となる。

しかも、演算モジュールの数が増えても、配線を増設す
る必要がなく、とりわけ、演算モジュールが多数あるレ
イアウトスキャナなどでは、画像処理機能が高められる
。

【図面の簡単な説明】

第１図乃至第３図は、従来の画像処理装置を示すもので
、第１図は、パイプライン方式の画像処理装置を示すブ
ロック図、第２図は、リングバス方式の画像処理装置を
示すブロック図、第６図は、リングバス方式における演
算モジュールのデータ転送のタイミングを示す図、 第４図乃至第１０図は、本発明の画像処理装置を示すも
ので、第４図は、メモリディスク、ホストコノピユータ
と接続された画像処理装置の一実施例を示すブロック構
成図、第５図は、同実施例のバスサイクルの一例を示す
タイミング図、第６歯は、同実施例の演算モンユールの
一例を示すブロック図、第７図は、同実施例においてタ
イミングバスを２本にしたときの演算モジュールの一例
を示すブロック図、第８図は、第７図の方式におけるバ
スサイクルの一例を示すタイミング図）、第９図は、０
進カウンターの動作を説明する側口、 第１０図は、データバスラインを増設する方法を示すブ
ロック図である。 （１）ディスクメモリ　　（２）ホストコンピュータ（
３）画像処理装置　　　（４１Ｘ４２Ｘ４３）・演算モ
ジュール（５）インクフェイス　　（６１データバス（
７）マイクロコンピュータ （８）タイミング発生回路 （９）タイミングバス　　（１０）μ−ｃｐｕバス（１
υ入カゲート　　　　（１２１人カ入力ラッチ）演算回
路　　　　圓出力うッチ 回出力ゲ゛−ト （１６）入力側（のプリセットラッチ回路ｕ７）出力側
のプリセットラッチ回路 Ｏａデコーダ　　　　　（Ｉ９）ゲート回路（２０）デ
コーダ　　　　　（２１）ゲート回路＋２カ（２□□□
タイミングバス １２４＋プリセットラッチ回路 （２９入力端ｎ進カウノタ （２Ｇ）出カイ則ｎ進カウンク ＋２７１　Ｆ２８１デコーダ　　　　（２９）入力ラッ
チ（３０）演算回路　　　　　（３１）出力ラッチ（漏
出力ゲート 第１図　　　　　第２図 第３図 ＠６図

Claims (1)

1. 【特許請求の範囲】 （１）それぞれ固有の演算手順で画像データを処理する
   複数の演算モジュールと、これら演算モジュールに画像
   データを供給する共通のデータパスラインと、前記演算
   モジュールとデータパスラインとの間でのデータ転送を
   制御するパスサイクル内を分割したうちの特定タイミン
   グで、データ人力／出力信号を発生するクロック発生手
   段とを備え、各演算羊ジュールが、任意順序で画像デー
   タを処理するようにしたことを特徴とする画像演算処理
   方法。 （２）　　前記クロック発生手段が、基本フロラクラＮ
   分割した時分割／ξルスを発生するタイミング発生回路
   と、各演算モジュールでデータ入力／出力信号を時分割
   ・ξルスから選択するゲート回路とで構成され、基本ク
   ロックの１サイクル間に、ｎ個の演算モジュールに画像
   データを入力するようにした特許ｊｉｌ’Ｊ求の範囲第
   （１）項ｒ（記載の１ｊｊｉｊ像演算処理方′法。 （３）前記各演算モジュール毎のデータ入力／出力信号
   の発生タイミングにより、画像データを処理すべき手順
   をプログラム制御するようにした特許請求の範囲第（１
   ）項又は第（２）項に記載の画像演算処理方法。 （４）前記クロック発生手段が、各演算モジュールに共
   通のパスサイクルおよびパスサイクルのＮ倍サイクルの
   パスサイクルクロックを供給するタイミングパスと、各
   演算モジュール毎に、データ入力、データ処理、データ
   出力のタイミングパルスを発生するクロック発生回路と
   で構成されてなる特許請求の範囲第（１）項に記載の画
   像演算処理方法、（５）前記クロック発生手段が、各演
   算モジュールに共通の基本クロックおよび基本クロック
   のＮ倍サイクルのバスサイクルクロックを供給するタイ
   ミングパスと、各演算モジュール毎で、あらかじめプリ
   セントされたタイミング選択データによ一すテータ人力
   ／出力信号を形成する演算制御回路とで構成でれてなる
   特許請求の範囲第（］）項に記載の画像演算処理方法。 （６）演算モジュールが多くなったとき、バストラノス
   ミツクーを入れて、各ゲ゛−ト、バッファ等のファンア
   ウトｌ減少させるようにしてなる特許請求の範囲第（１
   ）項に記載の画像演算処理方法。