DE3314917A1 - Multimicroprozessor-system - Google Patents

Multimicroprozessor-system

Info

Publication number
DE3314917A1
DE3314917A1 DE19833314917 DE3314917A DE3314917A1 DE 3314917 A1 DE3314917 A1 DE 3314917A1 DE 19833314917 DE19833314917 DE 19833314917 DE 3314917 A DE3314917 A DE 3314917A DE 3314917 A1 DE3314917 A1 DE 3314917A1
Authority
DE
Germany
Prior art keywords
register
output
microprocessor
modules
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19833314917
Other languages
English (en)
Inventor
Nikola Kirilov Dipl.-Ing. Sofija Kassabov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vmei Lenin
Original Assignee
Vmei Lenin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vmei Lenin filed Critical Vmei Lenin
Publication of DE3314917A1 publication Critical patent/DE3314917A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
    • G06F15/17343—Direct connection machines, e.g. completely connected computers, point to point communication networks wherein the interconnection is dynamically configurable, e.g. having loosely coupled nearest neighbor architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/8015—One dimensional arrays, e.g. rings, linear arrays, buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
    • G06F9/3887—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
    • G06F9/3889—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute

Description

MULTIMICROPROZESSOR-SYSTEM
Die Erfindung betrifft ein Multimicroprozessor-System mit direktem Instruktionsfluß und vielen Datenflüssen (SIMD-Typ), sowie ein Multimicroprozessor-System vom Typ Multi-SIMD (MSIMD), die für eine parallele Instruktionsbearbeitung bei unterschiedlichen spezialisierten Problemen wie schnelle Fourier-Transformation/ Vektor- und Matrixberechnung, gleichzeitige Signalbearbeitung von mehreren Quellen in Echtzeit (Realzeit), Datenverarbeitung physikalischer und anderer Experimente, gleichzeitige Steuerung von mehreren miteinander verbundenen Objekten sowie zur schnellen Berechnung von Systemen differentialer und linearer Gleichungen benutzt werden können. Solche elektronischen Rechenvorrichtungen und Maschinen führen ihre Programme aus, indem alle SIMD oder MSIMD-Gruppen von Microprozessor-Moduln in einem gegebenen Moment ein- und dieselbe Instruktion auf unterschiedlichen Operanden ausführen. Nach Durchführung einiger Befehle wird von den Moduln Information ausgetauscht.
Es sind SIMD und MSIMD-Microprozessor-Systeme bekannt, die aus einer Steuervorrichtung und ausführenden Microprozessor-Moduln bestehen, welche auf bestimmte Weise verbunden sind, wobei ein- und dieselbe Schiene für Instruktionen den Steuermodul mit den ausführenden Moduln verbindet (I.W. Prangischwili, G.G.Stezjura, Microprozessor-Systeme, "Nauka", Moskau, 1980). Die Moduln sind miteinander über eine Kommutationsschaltung verbunden, welche durch die Steuervorrichtung mittels deren Verbindung mit Steuerschienen für den Datenaustausch zwischen den Moduln gesteuert wird. Alle Moduln sind über die Kommutationsschaltung mit einem gemeinsamen Speicher und gemeinsamen Schaltungen zur Datenein-/und -ausgabe im System verbunden (W. Cimander, A.Tschelebiewa,
33H917
Multi-Microcomputer Systems with Register Coupling, "Nachrichtentechn.Electron.", Vol.29, Νο,6,Τ979, S.229-232). Die Microprozessor-Moduln bestehen aus einem Microprozessor, einem RAM-Speicher - und einem Eingangs-Ausgangs-Interface. Es ist weiter eine Hierarchie-Struktur eines Multiprozessor-Systems bekannt (H.A.Deshmukh, R.G.Scott, P.P.Roberts, A Hierarchically Structured Multi-Microprocessors Systems "Microprocessors and their Applications", No.13, 1979, S.317-327), in dem die Moduln eine "baumartige" Struktur bilden. Weiter wird auf N.Kassabov, G.Bijev, B.Jechev, Hierarchical Discrete Systems and Realisations of Parallel Algorithms, CONPAR-81, Lecture Notes in Comp.Science, Springer Verlag, No.11,. 1981 verwiesen.
Ein Nachteil der bekannten SIMD- und MSIMD-Multimicroprozessor-Systerne ist, daß dieselben nicht mit universalen, beliebigen Microprozessorelementen aufgebaut werden können. Außerdem ist die Steuerung solcher Systeme ziemlich kompliziert, was wiederum die Funktion der Steuervorrichtung erschwert, weil die letztere mit Ausführungsfunktionen nicht belastet werden kann wie die übrigen Moduln. Die Verbindungsweise zwischen den Moduln erfordert komplizierte und spezialisierte Schaltungen. Der Datenaustausch zwischen den Moduln erfolgt sequentiell und nicht parallel, was den Betrieb des ganzen Systems verzögert. Solche Systeme besitzen nicht die erforderliche Flexibilität für eine Rekonfigurierung (Ergänzung) zusätzlicher Moduln,, einen Übergang vom System SIMD-Typ in ein solches vom MSIMD-Typ und umgekehrt.
Aufgabe der Erfindung ist es, ein Multimicroprozessor-System vom SIMD- und MSIMD-Typ zu schaffen, das eine vereinfachte Struktur aufweist und mit allen möglichen Microprozessor-Elementen aufgebaut werden kann, wobei auch ein schneller Parallel-Datenaustausch zwischen den Moduln und eine große
Rekonfigurierungs-Flexibilität möglich sein sollen. Ebenso soll es eine vereinfachte Verbindungsweise zwischen den Moduln aufweisen, die keine komplizierten Interface-Schaltungen und Vorrichtungen erfordert.
Die Aufgabe wird durch ein Multiprozessor-System gelöst, das aus Microprozessor-Moduln besteht, wobei jeder Modul einen Microprozessor, einen RAM-Speicher und Interface-Schaltungen für Ein- und Ausgabe, einen Ein-/Ausgang für den intermodularen Datenaustausch, einen Eingang für Instruktionen enthält, der über eine Puffer-Schaltung mit einer inneren Hauptleitung "Daten" des Moduls verbunden ist. Die Adressenschienen und die Schienen für die Microprozessorsteuerung sind an die restlichen Elemente im Modul angeschlossen. Das Multimicroprozessor-System besteht aus N Moduln, deren Eingänge für Instruktionen mit der gemeinsamen Hauptleitung "Instruktionen" in Verbindung stehen. Die Ein-/Ausgänge für den intermodularen Datenaustausch sind an die Kommutationsschaltung angeschlossen. Gemäß diesem Multimicroprozessor-System sind die Adressenschienen des Microprozessors im Modul, durch die die Elemente in diesem Modul gewählt werden, an den Puffer für Verbot der Verbindung zwischen der Innen-Hauptleitung "Daten" und dem Instruktioriseingang des Moduls angeschlossen, wobei die Hauptleitung für Instruktionen des Multimicroprozessor-Systems mit einem gemeinsamen ROM-Speicher, einem gemeinsamen RAM-Speicher, gemeinsamen Ein-/Ausgangs-Vorrichtungen über deren Datenschienen in Verbindung steht, und die Adressen-Schienen des ersten Microprozessor-Moduls, welcher auch ein Steuermodul darstellt, sind sowohl an die gemeinsamen Speicher und Ein-/Ausgangs-Vorrichtungen angeschlossen, als auch an die Eingänge "HALT" der Microprozessoren in den Microprozessor-Moduln, und zwar über eine logische Schaltung zum Einstellen der Microprozessor-Moduln, und ferner mit der Kommutationsschaltung verbunden, die als Austausch-Registerschaltung ausgeführt ist.
Die Aufgabe wird auch dadurch gelöst, daß die Registerschaltung für Parallelaustausch aus den N Registern und einer logischen Kombinations-Schaltung besteht, durch die die Steuer-Eingangssignale für den Austausch zwischen den Registern an deren Eingänge und Ausgänge angeschlossen sind und welche dadurch gekennzeichnet ist, daß sie ^* log2 (N+1) J7 pro Eingang für die Austauschcodevorgabe aufweist, wobei der erste Ausgang der Kombinationsschaltung an Freigabe-Schaltungen für die Verbindung des Ausgangs des ersten Registers an den Eingang des zweiten Registers angeschlossen ist. Die zweite Ausgangsschiene der Kombinationsschaltung steht in Verbindung mit den Freigabe-Schältungen für die Verbindung des Ausgangs des dritten Registers mit dem Eingang des zweiten, die dritte Ausgangsschiene ist an die Freigabe-Schaltungen zur Verbindung des Ausgangs des ersten Registers mit dem Eingang des dritten angeschlossen, die vierte Ausgangsschiene steht in Verbindung mit den Freigabe-Schaltungen zur Verbindung des vierten Registers mit dem Eingang des dritten usw., die (N-2)-te Ausgangsschiene ist an die Frei-. gabeschaltungen zur Verbindung des ersten Registers mit dem (N-1)-sten Register angeschlossen, und die letzte Ausgangsschiene steht in Verbindung mit den Freigabe-Schaltungen für die Verbindung des Ausgangs des ersten Registers mit dem Eingang des letzten, wobei alle Register einen Ein-/ Ausgang zur Verbindung mit einem Microprozessor-Modul aufweisen, bei welchem das erste Register einen zusätzlichen Ein-/Ausgang besitzt.
Die Aufgabe der Erfindung ist ferner durch ein Multimicroprozessor-System gelöst, das aus einigen SIMD-Multimicroprozessor-Systemen besteht, welche mittels einiger Austausch-Registerschaltungen (oben beschrieben) hierarchisch verbunden sind, wobei die zusätzlichen Eingänge/Ausgänge der ersten Register der Austausch-Registerschaltungen in bestimmter Anzahl STMD-Microprozessor-Systemen an die Austausch-Registerschaltungen der ersten Hierarchie-Stufe
angeschlossen sind, deren Steuereingänge mit den Adressenschienen des ersten Microprozessor-Moduls des ersten SIMD-Systems der Gruppe in Verbindung stehen. Die zusätzlichen Ein-/Ausgänge der ersten Register der Austausch-Registerschaltungen der ersten Stufe sind gruppenweise an die Austausch-Registerschaltungen der zweiten Stufe angeschlossen, deren Steuereingänge mit den Adressenschienen jenes Microprozessor-Moduls in Verbindung stehen, dessen Adressenschienen an die erste Austausch-Register-Schaltung der Gruppe der ersten Stufe usw. angeschlossen sind. In der letzten Hierarchiestufe für die Verbindung zwischen den Microprozessor-Moduln ist die einzige Austausch-Schaltung vom gleichen Typ der dargelegten Austausch-Register-Schaltung angeordnet, deren den Austausch steuernde Eingänge mit den Adressenschienen des ersten Moduls im System verbunden sind.
Ein Vorteil des Microprozessor-Systems ist die Möglichkeit seiner Ausführung mit beliebigen Microprozessor-Elementen, sowohl monolithischen Microprozessoren, als auch TTL-Micro-Prozessoren und Schaltungen. Ein wesentlicher Vorteil ist die Einfachheit der Struktur und der Verbindungen zwischen den Microprozessor-Moduln, bei welchen es nicht notwendig ist, komplizierte Interface-Moduln und Schaltungen vorzusehen. Alle Moduln (Ausführungs- und Steuermoduln) sind gleichartig, wobei der Steuermodul auch ein ausführender Modul ist, wodurch die Schnelligkeit des ganzen Systems im Vergleich zu anderen Microprozessor-Systemen erhöht wird, da bei den letzteren der Steuermodul ziemlich kompliziert ist und nur Steuerfunktionen ausführt. Die Registerschaltung für den Parallelaustausch ermöglicht - verglichen mit dem Serien-Austausch in den herkömmlichen Systemen - einen schnellen Daten-Austausch zwischen den. Microprozessor-Moduln. Das Multimicroprozessor-System mit Hierarchie-Organisation der Verbindungen zwischen den Moduln hat wesentliehe Vorteile gegenüber den Bekannten, insbesondere für
•Ξ ::·:··Γ:,": 33U917
einige Problemklassen (Aufgabenklassen), Signalbearbeitung, Sortieren und andere. Ein Vorteil d@s Multimicroprozessor- -Systems ist auch die große Flexibilität bei der Systemprojektierung, sowie bei ihrer Rekonfigurierung von einem Typ in den anderen.
Anhand der in der Zeichnung dargestellten Ausführungsbeispiele wird die Erfindung näher erläutert,, Es zeigt:
Fig. 1 - ein Blockschaltbild eines Microprozessor-Moduls, Fig. 2 - ein Strukturschaltbild des SIMD-Multimicroprozessor-Systems,
Fig. 3 - ein Blockschaltbild der Austausch-Registrierschaltung,
Fig. 4 - ein Strukturschaltbild des Hierarchie-Multimicro-
prozessor-Systems und
Fig. 5 - ein Ideen-Strukturschaltbild eines 64-Multimicroprozessor-Systems aus 16 SIMD-Multimicroprozessor-Systemen mit je vier Microprozessor-Moduln.
Der Microprozessor-Modul (Fig. 1) besteht aus einem Microprozessor 1, einem RAM-Speicher 2, einem Parallel-Ein-/Ausgang 3, der einen Ein-/Ausgang 4 für äußere Daten und einen Ein-/Ausgang 5 für den Austausch mit anderen Moduln aufweist, einer Schaltung 6 für einen sequentiellen Ein-/Ausgang mit entsprechenden Ein-/Ausgangs- und Steuerschienen 7, einen Eingang 8 für Instxijutione-n welcher mit der Innen-Hauptleitung "Daten" 9 über einen Puffer 10 in Verbindung steht. Die Adressenschienen 11 und die Steuerschienen 12 sind an die restlichen Schaltungen im Modul angeschlossen, wobei mit dem Microprozessor 1 Taktimpulseingänge 13 und Einstell-Impuls-Eingänge "HALT" 14 verbunden sind. Der Microprozessor-Modul zeichnet sich dadurch aus, daß die Adressenschienen 15, durch die die übrigen Schaltungen des Moduls gewählt werden, an den Puffer 10 für Verbot der Verbindung, zwischen die Innen-Hauptleitung 9 und den
W 41
- 10 -
Instruktions-Eingang 8 angeschlossen sind.
Das Multimicroprozessor-System (Fig. 2) besteht aus N Microprozessor-Moduln 16, deren Instruktionseingänge 8 an die Hauptleitung "Instruktionen" 17 angeschlossen sind. Die Ein-/Ausgänge 5 für den Austausch stehen mit der Kommutierungsschaltung 18 in Verbindung. An die Hauptleitung 17 für Instruktionen sind über deren Datenschienen 19 ein gemeinsamer ROM-Speicher, ein gemeinsamer RAM-Speicher und gemeinsame Ein-/Ausgangsvorrichtungen 22 angeschlossen. Die Adressenschienen 1 des ersten Moduls 16, welcher auch ein Steuer-Modul darstellt, sind sowohl mit den gemeinsamen Speichern 20, 21, und 22, als auch mit den Eingängen "HALT" der Microprozessor-Moduln 16 über die logische Schaltung 2 3 zum Einstellen der Microprozessor-Moduln 16 und ebenso mit der als Austausch-Registerschaltung ausgebauten Kommutierungsschaltung 18 verbunden. Die Innvenverbindungen der Adressenschienen in den Microprozessor-Moduln sowie auch die Verbindungen der Adressenschienen des ersten Moduls mit den gemeinsamen Vorrichtungen sind so gewählt, daß alle ein und dieselbe Einteilung ihres Adressenraums aufweisen, in dem folgende Adressen vorhanden sind: Adressen für den RAM-Speicher 2 und für die Ein-Ausgangsvorrichtungen 3 und 6 im Modul; Adressen zum Einstellen jedes Microprozessors über die logische Schaltung 23 sowie eine Adresse zum Einstellen aller Moduln mit Ausnahme des ersten; eine Adresse für die Auswahl der Austausch-Register-Schaltung 18; Adressen, die Codes für die Austausch-Kommutierungsschaltung 18 darstellen; Adressen für die gemeinsamen Speicher 20, 21, 22; Adressen zur Speicherung von Adressen für Unterbrechengen; andere Adressen. Die logische Schaltung 23 kann aus T-Triggern aufgebaut werden, je ein Trigger für jeden Eingang 14 zum Einstellen eines Microprozessor-Moduls, wobei dem Trigger bei Vorhandensein einer bestimmten Adresse in den Adressenschienen 11 des ersten Microprozessor-Moduls 16 ein Signal zugeführt wird. In diesem Fall können die
33U917
Adressen für den Austausch in der Kommutierungsschaltung 18 einige von den Adressen, die direkt ^u adressieren sind, decken. Die Register-Schaltung 18 für den parallelen Austausch (Fig. 3) besteht aus N Registern 25 und einer logischen Kombinationsscgaltung 26, über welche die / log2(N+1) / Steuereingänge 27 mit den Eingängen und Ausgängen der Register 25 durch die Ausgänge y.., y«, .. ./Yn^ der Schaltung 2 6 in Verbindung stehen, wobei der erste Ausgang y der logischen Kombinationsschaltung 2 6 an die Freigabe-Schaltung 28 zur Verbindung des Ausgangs des ersten Registers 25 mit dem zweiten 25 angeschlossen ist. Der zweite Ausgang y2 steht in Verbindung mit der Freigabe-Schaltung 29 für die Verbindung des Ausgangs des dritten Registers mit dem Eingang des zweiten Registers 25 usw. Die (N-3)-te Ausgangsschiene y„ o steht in Verbindung mit den Freigabe-Schaltungen 30 für die Verbindung des ersten Registers 25 mit dem vorletzten 25, der Ausgang YN„2 ^st an die Freigabe-Schienen 31 für Verbindung des N-ten mit dem (N-1)-ten Register angeschlossen, und der Ausgang YN_-i ist an die Freigabe-Schaltungen 32 für die Verbindung des ersten mit dem letzten Register 25 angeschlossen, wobei alle Register 25 einen Ein-/Ausgang 33 zur Verbindung mit dem Microprozessor-Modul 16 über seinen Eingang 5 aufweisen und das erste Register 25 einen zusätzlichen Ein-/Ausgang 34 besitzt.
Das Hierarchie-Multimiorcprozessor-System (Fig. 4) besteht aus mehreren SIMD-Multimicroprozessor-Systemen 35, die mit mehreren Austausch-Register-Schaltungen 18 in Verbindung stehen, wobei die zusätzlichen Ein-/Ausgänge 34 der ersten Register 25 in einer bestimmten Anzahl von Systemen 35 an die Austausch-Register-Schaltungen 36 der ersten Stufe angeschlossen sind, deren Steuereingänge 27 mit den Adressenschienen 11 der ersten Microprozessor-Moduln des ersten Systems 35 in der Gruppe in Verbindung stehen. Die zusätzliehen Ein-/Ausgänge 34 der ersten Register 25 der
Austausch-Register-Schaltungen erster Stufe 36 sind gruppenweise an die Austausch-Register-Schaltungen zweiter Stufe (Niveau) angeschlossen, deren Steuereingänge mit den Adressenschienen jedes Microprozessor-Moduls in Verbindung stehen, dessen Adressenschienen an die erste Austausch-Registerschaltung erster Stufe 36 angeschlossen sind usw., wobei sich in der letzten Hierarchie-Stufe (Niveau) die einzige der Verbindung zwischen den Moduln 16 dienende Austausch-Register-Schaltung 37 befindet, deren Steuereingänge an die Adressenschienen des ersten Moduls 16 des ersten SIMD-Systems 35 angeschlossen sind. In diesem Falle müssen im Adressenraum des ersten Microprozessors auch Adressen für die Austauschsteuerung in den Austausch-Schaltungen auf jeder Stufe (Niveau) von der Null bis zur letzten Stufe enthalten sein, während die restlichen Steuermoduln 16 eine kleinere Anzahl solcher Adressen aufweisen.
In Fig. 5 ist ein hierarchisch aufgebautes MSIMD-Multimcroprozessor-System veranschaulicht, das aus 16 SIMD-Multiprozessor-SySternen 35 besteht. Jedes System enthält je 4 Moduln 16, die mit MO bis M63 bezeichnet sind, wobei jede Austausch-Registerschaltung von Null, ersten 36 und zweiten Stufe 37 je vier Register 25 aufweist, die mit RO, R4, ..., R60 bezeichnet sind, welche Nummern der Modulanzahl im System entsprechen. Die Steuerung der Registerschaltungen 36 und 37 wird von den Adressenschienen der ersten Moduln in der Gruppe vollzogen. Systeme dieses Typs können mit einer unterschiedlichen Modulanzahl im SIMD-System 35 projektiert werden sowie auch eine unterschiedliche Registeranzahl in den Registerschaltungen aufweisen. Die minimale Modulanzahl in den SIMD-Systemen ist gleich zwei. Eine reguläre Struktur hat man, wenn alle SIMD-Systeme je zwei Moduln und jede Registerschaltung je zwei Register aufweisen. In diesem Fall ist die Stufenzahl log2N. Die Verbindungen in solchen Systemen sind einer "baumartigen" Struktur ähnlich.
Die Wirkungsweise des Multiptozessor-Systems (Fig. 2) ist folgende. Alle Microprozessoren starten mit ein- und derselben Anfangsadresse, die in deren Programmzählern enthalten ist, der Adresse der ersten Instruktion des im gemeinsamen ROM-Speicher 20 aufgezeichneten Programms. Alle Microprozessoren adressieren einunddieselbe Instruktion, welche aber nur vom ersten Microprozessor vom Speicher 2 0 wirklich abgelesen wird, wobei der Code der Instruktion über die Hauptleitung 17 in alle Microprozessoren gelangt, da die Puffer 10 geöffnet sind. Wenn in der Instruktion eine Adresse eines Operanden vom Lokalspeicher RAM 2 enthalten ist, erfüllt jeder Microprozessor diese Instruktion mit den sich an dieser Adresse in seinem Speicher 2 befindlichen Daten. In diesem Moment ist der Puffer 10 ausgeschaltet und besteht zwischen der Hauptleitung 17 und der Innenleitung 9 keine Verbindung. Jeder Modul erfüllt die Instruktion als selbständiger Microprozessor. Nachdem eine bestimmte Anzahl Instruktionen erfüllt ist, kann, es sich als erforderlich erweisen, daß die Moduln 16 Daten austauschen sollen. Dies wird folgendermaßen erreicht: jeder Microprozessor sendet seine Daten über den Austausch-Ausgang 5 in sein entsprechendes Register 25 von der Austausch-Registerschaltung 18, was parallel über einunddieselbe Sequenz von Instruktionen (unterprogramm) erfolgt: danach wird eine fiktive Instruktion ausgeführt (zum Beispiel eine Vergleichsart, ohne den Zelleninhalt vom Speicher su verändern), deren Adresse von der Logik 23 dekodiert, und es wird ein Signal "HALT" den Eingängen zum Einstellen der Microprozessoren 14 zugeführt; analog wird auch eine Adresse über die Logik 23 zugeleitet, womit die Austausch-Schaltung 18 wieder freigegeben wird.
Danach liest und "erfüllt" der erste Microprozessor die fiktiven tiven Instruktionen, deren Adressen Atastausch-Codes in der Schaltung 18 darstellen, bis die gewünschte Verschiebung der Daten in den Registern 25 zustandekommt. Es müssen Maßnahmen getroffen werden, um zu verhindern, daß die fiktiven Instruktionen die Daten im ersten Microprozessor verändern. Wenn dies unmöglich ist„ muß der Bedingungscode
vorgespeichert werden. Es ist wünschenswert, daß diese fiktiven Instruktionen genügend kurz sind, um die Zeit für den erforderlichen Austausch zu kürzen. Danach werden alle Microprozessoren eingeschaltet (möglicherweise mit derselben Adresse, mit der sie durch die Flip-Flops "T" in der Logik 23 eingestellt wurden, sowie auch auf eine andere Weise) und erfüllen ein Unterprogramm zum Lesen von ein Wort langen Daten von deren Register über den Eingang 5 der Schaltung 3 mit parallelem Ein-/Ausgang. Dann kann die nächste Instruktion ausgeführt oder erneut ein Austausch vorgenommen werden. Die Daten in den RAM-Speichern 2 jedes Moduls können außenseitig parallel durch die Eingänge 4 einlaufen; sie können auch vom gemeinsamen RAM-Speicher 21 über die Instruktions-Hauptleitung übermittelt werden, wobei bei der Übermittlung zu einem Modul die übrigen eingestellt werden müssen, was vorher auszuführen ist. Zu den Moduln können auch sequentielle Daten über die Eingänge 7 der Schaltung für sequentiellen Ein-/Ausgang 6 übermittelt werden. Die Taktsignale werden von einem Taktgenerator über die Eingänge 13 der Microprozessoren zu diesem Zweck zugeführt. Die Wirkungsweise der Austausch-Register-Schaltung 18 ist folgende.. Bei der Übermittlung eines bestimmten Codes der Eingangsschienen 27 wird eine der nachstehend angeführten Transformationen für den Austausch zwischen den Registern 25 verwirklicht:
_ 1 2 ... N „ 1 2 3 ... N „ 1 2 3 4 ... N 0 " 1 2 ... N' 1 2 1 3 ... N' 2 2 3 1 4 ... N'
1 2 ... N-1 N _ 1 2 3 ... N-1 N ' N-1 ~ 2 3 ... N 1 ' N " 2 3 4 ... NN'
worin die obere Reihe die laufenden Nummern der Register enthält, welche den Inhalt der entsprechenden Register der unteren Reihe aufnehmen. Es bestehen Algorithmen und Programme für die Zerlegung einer beliebigen Transformation für den Austausch zwischen allen N-Registern in einer Sequenz B0, B1, ..., B - Basis-Transformationen. So zum
Beispiel, wenn es erforderlich ist, den Inhalt von Modul 4 in die Moduln 1, 2 und 3 zu leiten, und zugleich Daten vom Modul 1 zu empfangen, wobei die Adressen, mit denen BQ, B2, B3, B4 verwirklicht werden, 80, 81, 82, 83 bzw. 84 sind, wobei das Einstellen der Microprozessoren mit der Adresse A73 (alle Adressen sind hexadezimal) vollbracht wird, ist eine Instruktionen-Sequenz notwendig, welche von dem ersten Modul (N = 4; die Inhalte der Moduln, die auszutauschen sind, befinden sich in deren entsprechenden Registern) zu erfüllen ist: FI81, FI82, FI83, weil der erforderliche
1234
Austausch auch mit der Transformation J441 dargestellt werden kann, die sich in die Reihenfolge B_, B., B 'zerlegt. Vorher wird die Instruktion FIA73 zugeleitet, in der FI ein Code einer fiktiven Instruktion ist (so eine Instruktion, die existiert, doch keine sinnvolle Wrikung im Hinblick auf das Endresultat hervorruft). Wenn die Transformation eine Permutation darstellt, ist ihre Zerlegung nicht langer als N-1, wofür eine einfache analytische Formel und ein entsprechendes Programm bestehen.
Die Wirkungsweise des MSIMD-Multimicroprozessor-Systeras ist folgende. Jedes SIMD-System 35 erfüllt ein eigenes Programm, das teilweise mit dem Programm eines anderen Systems 35 übereinstimmen kann. Wenn erforderlich, können alle Moduln 16 im System untereinander beliebig Daten austauschen, d.h. sie werden mittels willkürlicher Transformation aller Elemente-Moduln beschrieben, wobei der Austausch folgendermaßen vor sich geht: die erforderliche Transformation (sie sei eine Permutation p) wird in ein Produkt der Zyklen (12), (123), ..., (12...N), zerlegt, wo N die gesamte Anzahl der Moduln im System ist. Danach werden die Zyklen sequentiell verwirklicht, indem parallele Basis-Permutationen in den Austausch-Register-Schaltungen in jeder Hierarchie-Stufe vollzogen werden (4) . So zum Beispiel,, wenn es für das System von Fig. 5 erforderlich istp die Permutation ρ ^ (024. . . 24 26 1 3 ... 25 27 28 29 ... 53 54)
« * * ■· > β Κ »« ν Mw # β»
- 16 -
(vorgegeben als ein Zyklus, und nicht als eine zweizeilige Darstellung.) zu vollbringen, kann diese Permutation mittels einer Standardprozedur in das Produkt (0 1 2 ... 25 26) · (0 1 2 ... 53 54) zerlegt werden. Die erste Permutation wird in drei Takten verwirklicht (in einem Takt wird eine Basispermutation verwirklicht). Im ersten Takt werden die Permutationen (0 12 3), (45 67), (8 9 10 11), (12 13 14 15), (16 17 18 19), (20 21 22 23), (24 25 26) in den SIMD-Systemen, d.h. Registerschaltungen der Null-Stufe, parallel verwirklicht. Während des zweiten Taktes werden die Permutationen (0 4 8 12), (16 20 24) in den Registerstrukturen der ersten Stufe parallel verwirklicht. Während des dritten Taktes wird die Permutation der zweiten Stufe (0 16) verwirklicht, wobei mit Ziffern die Nummern der Register in den Schaltungen unterschiedlicher Stufen bezeichnet werden, welche den Nummern der Moduln im System entsprechen. Die zweite Permutation wird ebenso in drei Takten verwirklicht, wobei während des ersten Taktes alle vollen Zyklen von (0123) bis (48 49 50 51) und der Zyklus (52 53 54) verwirklicht werden. Während des zweiten Taktes werden die Zyklen (0 4 8 12), (16 20 24 28), (32 36 40 44) , (48 52) parallel realisert, und im dritten Takt die Permutation (0 16 32 48). Die ganze Permutation ρ wird in 6 Takten verwirklicht.
Die Multimicroprozessor-Systeme können mit Hilfe unterschiedlicher Microprozessor-Familien aufgebaut werden, wobei die Organisationsweise beibehalten bleibt. Beim Experimentieren mit der Erfindung wurden unterschiedliche Microprozessor-Systeme auf der Grundlage von Microprozessoron der Familien INTEL und MOTOROLA projektiert. Für dieso Systeme sind Verfahren, Algorithmen und Programme für die pcirallele Lösung einer Reihe von Aufgabenklassen ausgearbeitet worden.
.::.;..:·Α,ΓΓθΟ 33U917
Wenn ein ROM-Speicher 38 im Lokal-Adressenfeld des Microprozessor-Moduls 16 vorgesehen wiräp wird das Multimicroprozessor-System von Fig. 2 in eia SIMD/MIMD-System umgev;andelt, d.h., daß bei diesem System eine funktionelle Rekonfiguration von einem Typ in den anderen nur in Abhängigkeit von der im Programmzähler des Microprozessors 1 dieses Moduls befindlichen Adresse möglich ist. Wenn der Programmzähler ein in diesem Lokalspeicher 38 befindliches Programm adressiert, arbeitet dieser Modul selbständig und unabhängig von den restlichen (d,h.7 daß das System ein MIMD-System ist). Möglich ist es, daß in einem gegebenen Moment manche der Moduln 16 des in Fig. 2 dargestellten Systems nach eigenen Programmen arbeiten, wobei andere ein gemeinsames Programm ausführen, welches im gemeinsamen ROM-Speicher 20 aufgezeichnet ist. Ein Modul kann vom eigenen Programm auf ein gemeinsames Programm durch eine Rufadresse im eigenen Programm umgeschaltet warden, weiche Rufadresse sich außer halb des. .Lokaladressenfclds. befindet und einen "gerne ins amen" Aufrufbefehl für mehrere Moduln enthält. Diese funktionelle Rekonfiguration, welche automatisch vor sich geht, stellt einen wesentlichen Vorteil der Erfindung dar, umso mehr, als seine Verwirklichung sehr einfach ist. Dies erweitert die Möglichkeiten zur Benutzung der Erfindung für unterschiedliche Aufgaben, wobei die Schnelligkeit erhöht und eine Speichereinsparung des Systems als Ganzes erreicht wird. Die Anwesenheit eines ROM-Speichers 38 im Microprozessormodul 16 ermöglicht derr a'ls MSIM~-System projektierten hierarchischen Multimicroprozessor-System bei der Programmausführung, sich funktionell als M-SIMD/MIMD-, SIMD- oder MIMD-System zu rekonfigurieren. Dies erhöht die Effektivität, da bei manchen Aufgaben (Problemen) die potentielle Parallelität (Gleichlauf) bei deren Lösung nicht ausreichend ist, um alle Microprozessor-Moduln aufzuladen. In diesem Fall arbeitet ein Teil der Moduln nach eigenen Programmen. Eine Multiprogramm-Arbeitsv/eise im System ist
möglich, wenn ein aus N-Moduln aufgebautes System parallel N-Aufgaben bearbeiten kann, wobei jede Aufgabe auf die N. Prozessor-Moduln verteilt wird.
Leerseite

Claims (2)

  1. 33U917
    G I?
    v. F Ü N E R **H 'B B Γ"Ν S Η*Ά t? S FINCK
    PATENTANWÄLTE EUROPEAN PATENT ATTORNEYS
    MARIAHILFPLATZ 2 & 3, MÖNCHEN 9O POSTADRESSE: POSTFACH 9BOi ΘΟ, D-8000 MÜNCHEN 95
    VMEI "LENIN" DEAB-30974.0
    25. April 1983
    MULTIMICROPROZESSOR-SYSTEM
    Patentansprüche
    Multimicroprozessor- System, das Multimicroprozessor-Strukturen aufweist, deren jede aus N Microprozessor-Moduln aufgebaut ist, welche an gemeinsame Speicher-Moduln und an ein Ein-/Ausgabe-Modul des Systems angeschlossen sind, wobei die eine gleichförmige Struktur aufweisenden Microprozessor-Moduln aus einem Microprozessor (1), einem Datenspeicher (2), einem parallelen Ein-z/Ausgabe-Interface (3), einer Schaltung für eine Sequenz-Eiri-/Ausgabe und einem Programm-Speicher bestehen, dadurch gekennzeichnet, daß die : Multimicroprozessor-Systeme mit Registerschaltungen (18) für parallelen Austausch in Verbindung stehen, wobei zusätzliche Ein-/Ausgänge von Registern (25) an Austausch-Registerschaltungen (36) erster Stufe angeschlossen sind, deren Steuereingänge (27) mit den Adressenschienen (11) der ersten Microprozessor-Moduln (16) der ersten Microprozessor-Strukturen (35) in Verbindung stehen, daß die zusätzlichen Ein-/Ausgänge (34) der Register (25) der Austausch-Registerschaltungen erster Stufe (36) gruppenweise an die Austausch-Registerschaltungen zweiter Stufe angeschlossen sind, deren Steuereingänge mit den Adressen-Schienen des Micro-
    prozessor-Moduls (16) in Verbindung stehen, daß die Adressen-Schienen an die erste Austausch-Registerschaltung (36) erster Stufe an geschlossen.sind, wobei auf der letzten hierarchischen Stufe zur Verbindung zwischen den Multimicroprozessor-Strukturen (35) eine Austausch-Registerschaltung (37) angeordnet ist, deren Steuereingänge (27) mit den Adressen-Schienen (11) des ersten Moduls
    (16) des ersten der Multimicroprozessor-Systeme (35) verbunden sind, deren Multimicroprozessor-Moduln (16) einen Zweirichtungspuffer (10) enthalten, über welche die Innen-Datenleitung (9) mit der für die Struktur gemeinsamen Instruktions-Leitung (17) verbunden ist, und daß die Freigabe-Eingänge des Puffers (10) an die Umstellschienen für die Auswahl der Schaltungen im Microprozessor-Modul (16) der Adressen-Schienen (11) des ersten Microprozessor-Moduls (16) ebenso mit den gemeinsamen Speichern (20, 21), dem Eingabe/Ausgabe-Modul (22) und mit den "HALT"~Eingängen der Microprozessoren (1) in den Moduln (16) über die logische Schaltung (23) zum Einstellen der Microprozessor-Moduln, sowie mit den Registerschaltungen zum parallelen Austausch (16) verbunden sind.
  2. 2. Multimicroprozessor-System nach Anspruch 1, dadurch gekennzeichnet, daß die Register-Schaltung für parallelen Austausch (18) aus N miteinander verbundenen Registern, einer Kombinationsschaltung (26), Zweirichtungsschienen (33) zur Ein-/Ausgabe von Daten in jedes Register (25) besteht, wobei an die Kombinations-Schaltung (26) [ log2 (N+1) y Steuereingänge (27) angeschlossen sind, und die Ausgänge der Kombinations-Schaltung (26) in Verbindung mit den Freigabe-Schaltungen zur parallelen Verbindung zwischen den Registern (25) stehen,
    wobei der erste Ausgang (V«} aß die Freigabe-Schaltung (28) zur Verbindung des Ausgangs des ersten Registers (25) an das zweite (25) angeschlossen ist, der zweite Ausgang (V2) an die Freigabe-Schaltung (29) zur Verbindung des Ausgangs des dritten Registers (25) an den Eingang des zweiten Registers (25), und die (N-3)-te Ausgangsschiene (YN_3) an die Freigabe-Schaltung (30) zur Verbindung des ersten Registers (25) mit dem letzten (25) angeschlossen ist, der (N-2)-te Ausgang (YN_2) mi-t der Freigabe-Schaltung (31) zur Verbindung des letzteren an das vorletzte Register (25) angeschlossen ist, der (N-1)-te Ausgang (Yn-1) an die Freigabe-Schaltung (32) zur Verbindung des ersten mit dem letzten Register (25) angeschlossen ist, und der N-te Ausgang (Y ) zur Verbindungsfreigabe des zweiten Registers (25) an das erste (25) angeschlossen ist, wobei das erste Register (25) weiter einen zusätzlichen Ein-/Ausgang (34) aufweist.
DE19833314917 1982-04-26 1983-04-25 Multimicroprozessor-system Withdrawn DE3314917A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
BG8256357A BG35575A1 (en) 1982-04-26 1982-04-26 Multimicroprocessor system

Publications (1)

Publication Number Publication Date
DE3314917A1 true DE3314917A1 (de) 1983-11-03

Family

ID=3910644

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833314917 Withdrawn DE3314917A1 (de) 1982-04-26 1983-04-25 Multimicroprozessor-system

Country Status (11)

Country Link
US (1) US4591981A (de)
JP (1) JPS5917657A (de)
BG (1) BG35575A1 (de)
DE (1) DE3314917A1 (de)
DK (1) DK178983A (de)
FR (1) FR2525787A1 (de)
GB (1) GB2122781B (de)
HU (1) HU186323B (de)
IN (1) IN157908B (de)
NL (1) NL8301477A (de)
SU (1) SU1420601A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3820544A1 (de) * 1987-06-19 1988-12-29 Toshiba Kawasaki Kk Ortsbereichsnetzsystem mit einem hiermit gekoppelten mehrcomputersystem und verfahren zur steuerung hiervon

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2140943A (en) * 1983-06-03 1984-12-05 Burke Cole Pullman Improvements relating to computers
JPS60101644A (ja) * 1983-11-07 1985-06-05 Masahiro Sowa ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ
US4855903A (en) * 1984-12-20 1989-08-08 State University Of New York Topologically-distributed-memory multiprocessor computer
JPH07104837B2 (ja) * 1987-11-25 1995-11-13 富士通株式会社 プロセッサの制御方法
US5228127A (en) * 1985-06-24 1993-07-13 Fujitsu Limited Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors
US4827403A (en) * 1986-11-24 1989-05-02 Thinking Machines Corporation Virtual processor techniques in a SIMD multiprocessor array
WO1988010468A1 (en) * 1987-06-19 1988-12-29 Human Devices, Inc. Multiply-installable, multi-processor board for personal computer and workstation expansion buses
FR2626091B1 (fr) * 1988-01-15 1994-05-06 Thomson Csf Calculateur de grande puissance et dispositif de calcul comportant une pluralite de calculateurs
JPH01303543A (ja) * 1988-05-31 1989-12-07 Fujitsu Ltd メモリアクセス制御装置
US5111423A (en) * 1988-07-21 1992-05-05 Altera Corporation Programmable interface for computer system peripheral circuit card
US5136717A (en) * 1988-11-23 1992-08-04 Flavors Technology Inc. Realtime systolic, multiple-instruction, single-data parallel computer system
EP0378115B1 (de) * 1989-01-06 1998-09-30 Hitachi, Ltd. Neuronaler Rechner
US5218709A (en) * 1989-12-28 1993-06-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Special purpose parallel computer architecture for real-time control and simulation in robotic applications
AU645785B2 (en) * 1990-01-05 1994-01-27 Maspar Computer Corporation Parallel processor memory system
JPH07122866B1 (de) * 1990-05-07 1995-12-25 Mitsubishi Electric Corp
US5355508A (en) * 1990-05-07 1994-10-11 Mitsubishi Denki Kabushiki Kaisha Parallel data processing system combining a SIMD unit with a MIMD unit and sharing a common bus, memory, and system controller
WO1991019256A1 (en) * 1990-05-30 1991-12-12 Adaptive Solutions, Inc. Mechanism providing concurrent computational/communications in simd architecture
EP0471928B1 (de) * 1990-08-20 1999-07-14 Kabushiki Kaisha Toshiba Verbindungszustandsbestätigungssystem und -methode für eine Expansionseinheit
ATE180586T1 (de) * 1990-11-13 1999-06-15 Ibm Paralleles assoziativprozessor-system
US5175858A (en) * 1991-03-04 1992-12-29 Adaptive Solutions, Inc. Mechanism providing concurrent computational/communications in SIMD architecture
US5361367A (en) * 1991-06-10 1994-11-01 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Highly parallel reconfigurable computer architecture for robotic computation having plural processor cells each having right and left ensembles of plural processors
WO1993011503A1 (en) 1991-12-06 1993-06-10 Norman Richard S Massively-parallel direct output processor array
CA2078912A1 (en) * 1992-01-07 1993-07-08 Robert Edward Cypher Hierarchical interconnection networks for parallel processing
JP3290798B2 (ja) * 1994-03-14 2002-06-10 富士通株式会社 並列コンピュータ
US6408402B1 (en) 1994-03-22 2002-06-18 Hyperchip Inc. Efficient direct replacement cell fault tolerant architecture
KR100391805B1 (ko) * 1994-03-22 2003-10-22 하퍼칩, 인코포레이티드 직접대체셀(cell)을갖는결함허용(faulttolerance)아키텍쳐자료처리시스템
JPH08249254A (ja) * 1995-03-15 1996-09-27 Mitsubishi Electric Corp マルチコンピュータシステム
US5630161A (en) * 1995-04-24 1997-05-13 Martin Marietta Corp. Serial-parallel digital signal processor
US5649179A (en) * 1995-05-19 1997-07-15 Motorola, Inc. Dynamic instruction allocation for a SIMD processor
JPH09190423A (ja) 1995-11-08 1997-07-22 Nkk Corp 情報処理単位、情報処理構造単位及び情報処理構造体並びにメモリ構造単位及び半導体記憶装置
US5903771A (en) * 1996-01-16 1999-05-11 Alacron, Inc. Scalable multi-processor architecture for SIMD and MIMD operations
US6079008A (en) * 1998-04-03 2000-06-20 Patton Electronics Co. Multiple thread multiple data predictive coded parallel processing system and method
GB2399190B (en) * 2003-03-07 2005-11-16 * Zarlink Semiconductor Limited Parallel processing architecture
US20040255096A1 (en) * 2003-06-11 2004-12-16 Norman Richard S. Method for continuous linear production of integrated circuits
US8755515B1 (en) 2008-09-29 2014-06-17 Wai Wu Parallel signal processing system and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1238695B (de) * 1963-08-05 1967-04-13 Westinghouse Electric Corp Elektronenrechner mit einer Mehrzahl von Rechenwerken
GB1481393A (en) * 1974-02-28 1977-07-27 Burroughs Corp Information processing systems
US4247892A (en) * 1978-10-12 1981-01-27 Lawrence Patrick N Arrays of machines such as computers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753234A (en) * 1972-02-25 1973-08-14 Reliance Electric Co Multicomputer system with simultaneous data interchange between computers
US4149242A (en) * 1977-05-06 1979-04-10 Bell Telephone Laboratories, Incorporated Data interface apparatus for multiple sequential processors
DE2920994A1 (de) * 1979-05-23 1980-11-27 Siemens Ag Datensende/-empfangseinrichtung mit parallel/seriell- und seriell/parallel- zeichenumsetzung, insbesondere zum datenaustausch zwischen kommunizierenden datenverarbeitungsanlagen
US4344134A (en) * 1980-06-30 1982-08-10 Burroughs Corporation Partitionable parallel processor
US4412285A (en) * 1981-04-01 1983-10-25 Teradata Corporation Multiprocessor intercommunication system and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1238695B (de) * 1963-08-05 1967-04-13 Westinghouse Electric Corp Elektronenrechner mit einer Mehrzahl von Rechenwerken
GB1481393A (en) * 1974-02-28 1977-07-27 Burroughs Corp Information processing systems
US4247892A (en) * 1978-10-12 1981-01-27 Lawrence Patrick N Arrays of machines such as computers

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
DE-Z: Elektronik, 1979, H.17, S.25-34 *
DE-Z: Elektronik, H.2, 29.01.82, S.76-84 *
DE-Z: Elektronik, H.4, 26.02.82, S.55-62 *
DE-Z: Elektronische Rechenanlagen, 1978, H.5, S.230-237 *
DE-Z: Elektronische Rechenanlagen, 1981, H.5, S.211-220 *
US-Buch: Advances in Computers, Academic Press 1981, S.164-179 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3820544A1 (de) * 1987-06-19 1988-12-29 Toshiba Kawasaki Kk Ortsbereichsnetzsystem mit einem hiermit gekoppelten mehrcomputersystem und verfahren zur steuerung hiervon

Also Published As

Publication number Publication date
DK178983A (da) 1983-10-27
GB8311311D0 (en) 1983-06-02
IN157908B (de) 1986-07-19
JPS5917657A (ja) 1984-01-28
HU186323B (en) 1985-07-29
DK178983D0 (da) 1983-04-22
US4591981A (en) 1986-05-27
GB2122781B (en) 1985-08-07
BG35575A1 (en) 1984-05-15
FR2525787A1 (fr) 1983-10-28
SU1420601A1 (ru) 1988-08-30
FR2525787B3 (de) 1985-03-01
NL8301477A (nl) 1983-11-16
GB2122781A (en) 1984-01-18

Similar Documents

Publication Publication Date Title
DE3314917A1 (de) Multimicroprozessor-system
DE2819571C2 (de)
DE2716369C2 (de)
DE3049437C2 (de) Matrixanordnung einer Vielzahl von Verarbeitungselementen
DE4416881C2 (de) Verfahren zum Betrieb einer Datenverarbeitungseinrichtung
DE3338333A1 (de) Logiksimulatorgeraet zur gueltigkeitspruefung einer logikstruktur
DE1549523B2 (de) Datenverarbeitungsanlage
DE2145120A1 (de) Digitales Datenverarbeitungsgerat
DE2015971A1 (de) Datenverarbeitungssystem zur Verarbeitung eines Stromes mehrfacher Operanden
DE19814415A1 (de) Logikanalyse-Untersystem in einem Zeitscheibenemulator
DE2019444A1 (de) Datenverarbeitungsanlage
EP0220474A2 (de) Wellenfrontfeldrechner
DE2854782A1 (de) Datenverarbeitungssystem
DE4327660C2 (de) Vorrichtung zum Herstellen einer und Herstellungsverfahren für eine integrierte Halbleiterschaltungsvorrichtung und elektronische Schaltungsvorrichtung
DE3313335C2 (de)
DE3048414A1 (de) "schaltungsanordnung fuer eine datenverarbeitungsanlage"
CH657487A5 (de) Funktionsgenerator zur erzeugung einer anzahl von sich wiederholenden digitalen wellenformen.
DE2811839A1 (de) Verfahren und vorrichtung zum beschleunigen der ermittlung der adresse eines mikrobefehls in einem datenverarbeitungssystem
EP0113379A1 (de) Rechnerkopplung
DE1806172A1 (de) Prioritaetsschaltung
DE3933172A1 (de) Akkumulator fuer komplexe zahlen
DE1916377B2 (de) Verfahren und Anordnung zur Verschiebung von Datenfeldern
DE1524211A1 (de) Datenverarbeitungsanlage
DE4445310C2 (de) Ausgangssteuerschaltung
DE3123952C2 (de)

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee