DE2844214C2 - Nachrichtenvermittlungsanordnung - Google Patents

Description

Die Erfindung betrifft eine Nachrichtenvermittlungsanordnung nach dem Oberbegriff des Anspruchs 1. Eine solche Vermittlungsanordnung ist bekannt (DE-OS 24 43 526).

Es sind zahlreiche Typen von Vermittlungsanordnungen bekannt. Dazu zählen Raummultiplex-Koppelfelder, Resonanzübertragungssysteme und Systeme, bei denen Paare von mit Abtastgattern versehenen Teilnehmerleitungen im Zeitmultiplex über eine Sammelleitung verbunden sind. Die meisten der bekannten Vermittlungsanlagen sind in erster Linie zur Verarbeitung von kontinuierlichen Analogsignalen oder diskreten Abtastwerten solcher Analogsignale entwickelt worden. Raummultiplex-Koppelfelder sind jedoch häufig in Verbindung mit Zeitkanal-Austauscheinrichtungen zum Vermitteln von digitalcodierten Signalabtastwerten verwendet worden. Darüber hinaus sind Verfahren bekannt, mit deren Hilfe eine begrenzte Gesprächssignalvermittlung dadurch erzielt werden kann, daß digitalcodierte Signalab'.astwerte in einen Pufferspeicher geschrieben und dann in geeignete Zeitlagen gelesen werden, um sie zu einem zweiten Teilnehmer einer Gespräcnsverbindung zu übertragen. Keines der vorerwähnten Systeme weist jedoch brauchbare Anordnungen für eine Verarbeitung von Gesprächssignalen auf, beispielsweise eine angepaßte Einfügung einer Dämpfung oder Verstärkung zur teilweisen Kompensation von Einflüssen, wie beispielsweise unterschiedlicher Leitungslängen zwischen der Vermittlungsanordnung und der Teilnehmerstelle.

Bei bekannten Vermittlungsanlagen sind Konferenzmöglichkeiten häufig dadurch geschaffen worden, daß eine zuschaltbare Konferenzbrückenschaltung verwendet wird, in der die Gesprächssignale aller Konferenzteilnehmer kombiniert werden und das Ergebnis 2U jedem einzelnen Konferenzteilnehmer übertragen wird, wc das Eingangssignal des jeweiligen Teilnehmers vom kombinierten Signal subtrahiert wird. Die Notwendigkeit, diese Konferenzschaltungen zur Vermeidung einer Selbsterregung auszugleichen, stellt ein allgemeines Problem dar, das besonders dann hervortritt, wenn die Anzahl der Konferenzteilnehmer ansteigt. Auch hier dient die Konferenzbrückenschaltung üblicherweise keinem anderen Zweck in der Anlage, wenn gerade kein Bedarf nach einer Konferenzschaltung besteht
Elektronische Vermittlungsanlagen können, soweit sie für die Vermittlung von digitalcodierten Signalen eingesetzt worden sind, den Teilnehmern vielseitige Bedienungsmöglichkeiten durch Ausnutzung der Möglichkeiten eines Prozessors für die Zentralsteuerung bieten, aber diese Bedienungsmöglichkeiten sind

in üblicherweise begrenzt auf Verwaltungs- und Verarbeitungsdienste im Gegensatz zu einer Abänderung der Gesprächssignale selbst Außerdem sind solche Anlagen immer noch auf den Einsatz getrennter, gesteuerter Raummultiplex-Koppelfelder für die Wegedurchschaitung angewiesen. Sie werden generell nicht als brauchbar für eine Verarbeitung von Gesprächssignalen gehalten, um beispielsweise eine zugeschnittene Dämpfung oder Verstärkung für individuelle Gesprächsverbindungen bereitzustellen.

Der Erfindung liegt die Aufgabe zugrunde, eine Nachrichtenvermittlungsanordnung i'ür Digitalsignale zu schaffen, die einfach aufgebaut fc.1, schnell und wirksam arbeitet und auf anpassungsfähige Weise die Einrichtung von Sondermerkmalen ermöglicht.

Die Lösung der Aufgabe ist im Patentanspruch 1 angegr-ben. Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Es werden demgemäß Signalabtastwerte für eine Vielzahl von Verbindungen von einem ersten Abtast-

JO wert-Pufferspeicher unabhängig von oer Signalbestimmung in beliebiger Reihenfolge zu einem zweiten Abtästwert-Pufferspeicher in Speicherstellen übertragen, die zur Gesprächsdurchschaltung durch die jeweiligen Bestimmungsorte für jeden Abtastwert vorbestimmt sind. Die Funktion wird vom Vermittlungsprozessor durchgeführt, der selektiv programmierbare Einrichtungen zur Verarbeitung der Gesprächssignale während des Durchlaufs durch den Prozessor aufweist, um weitere Funktionen einer Vermittlungsaniage zu

■to erzielen.

Bei einem Ausführungsbeispiel der Erfindung ist vorgesehen, daß der Vermittlungsprozessor eine Vielzahl von programmabhängig wählbaren Signalwegen enthält, die je wenigstens ein programrrabhängig

■•5 getaktetes Register auf dem Weg zwischen dem Eingangs- und Ausgangsanschluß des Prozessors beinhalten, um ungetaktete Wegabschnitte verhältnismäßig kurz zu halten und damit einen Betrieb bei Geschwindigkeiten oberhalb derjenigen Geschwindigkeiten zu erleichtern, die üblicherweise bei den heute verfügbaren Prozessoren von Nachrichtenanlagen Verwendung finden. Zweckmäßig enthält der Befehlssa'z des Vermittlungsprozessörs keine Sprungbefehle, sondern ..s sverden statt dessen bedingt ausführbare Befehle verwendet, um den Betrieb bei hoher Geschv/indigkeit zu erleichtern.

Der Vermittlungsprozessor arbeitet mit weiteren Bauteilen des Vermittlungsamtes, beispielsweise ankommenden und abgehenden Sprechwegen, Amtstaktquellen, Abtast- und Bedienungsprozessoren sowie einen Zentralsteuerungsprozessor auf ähnliche Weise zusammen wie eine übliche Vermittlungsanoninung.

Ein Ausführungsbeispiel der Erfindung sieht außerdem vor, daß der Vermittlungsprozessor über einen ersten Speicherbereich mit Schaltungen in Verbindung tritt, die Gesprächssignale zu und von der Vermittlungsanordnung führen, und über einen zweiten Speicherbereich mit Bedienungsschaltungen bekannter Art, die

Gesprächsverwaltungs- und Überwachungsfunktionen ausführen, beispielsweise eine Tonerzeugung und -feststellung sowie eine Analyse von Wählziffern. Der zweite Speicherbereich beinhaltet außerdem zweckmäßig einen Zwischen- oder Kurzzeitspeicherteil, der die Durchführung von Berechnungen erleichtert, welche der Vermittlungsprozessor bei bestimmten Vermittlungsfunktionen benötigt.

Der Vermittlungsprozessor kann ein getaktetes Hinweisadressenregister beinhalten, das sowohl vom to Eingang als auch vom Ausgang des Prozessors geladen werden kann und dessen Ausgangssignale wahlweise verwendet werden können, um jeden der beiden vorerwähnten Speicherbereiche anstelle von Adressensignalen zu adressieren, die im anderen Fall von einem Programmzähler oder Programmspeicher bereitgestellt werden.

Eine Vielzahl von Vermittlungsanordnungen nach der Erfindung kauri lüsäinniciigefaßi und von einer gemeinsamen Steueranordnung bedient werden, um die Ges.amtverarbeitungskapaziiäl zu erhöhen.

Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnungen beschrieben. Es zeigt

Fig.! ein vereinfachtes Blockschaltbild eines Nachrichtenvermittlungsamts unter Verwendung einer Vermittlungsanordnung nach der Erfindung;

F i g. 2 bis 4 ein genaueres Blockschaltbild der Speicher und des Vennittlungsprozessors, die im Vermittlungsamt gemäß F i g. 1 benutzt werden;

Fig. 5 typische Programmspeicher-Befehlsausgangsfelder für Datenumwandlungsbefehle, Datenverschiebebefehle und Arithmetik-Logikbefehle im Vermittiungsprozessor:

Fig. 6 ein Zeitdiagramm für gewählte Operationen des Vermittlungsprozessors gemäß F i g. 2 und 3;

P ι σ 7 pin Blockschaltbild zur Darstellung einer Möglichkeit für die Zusammenschaltung mehrerer Verrnittlungsanordnungen der in Fig. 1 gezeigten Art.

In Fig. 1 ist ein Nachrichtenvermittlungsamt darge- « stellt. Dieses Amt verarbeitet mehrere Arten von Nachrichtensignal-Abtastv/erten. Zur Erläuterung wird angenommen, daß jeder Abtastwert wenigstens ein Bit eines codierten Digitalsignals enthält und daß in den meisten Fällen der Abtastwert ein codiertes Vielbit-Digitalsignal ist. Das Amt soll zur Vereinfachung der Beschreibung in erster Linie anhand der Vermittlung von digitalcodierten Fernsprechsignalen erläutert werden. Es sei jedoch darauf hingewiesen, daß das Vermittlungsamt auf ähnliche Weise für die Vermittlung anderer digitak-odierter Signale verwendet werden kann, beispielsweise für Datensignalabtastwerte, die zwischen unterschiedlichen Büromaschinen übertragen werden.

Digitalcodierte Signale aus der Sprechstellenausrüstung von Fernsprechteilnehmern oder anderen Netzwerkbenutzern (nicht gezeigt) werden von einem Teilnehmer auf einem Sprechweg geliefert, der in einer der Eingangsleitungen 10 enthalten ist und dann an einen Eingangspufferspeicher 11 gegeben. Vom Pufferspeicher 11 gelangen die Signale über einen Vermittlungsprozessor 12 zu einem Ausgangspufferspeicher 13, um von dort auf den Sprechweg zum anderen Teilnehmer der jeweiligen Verbindung gegeben zu werden. Die Sprechwege sind in einer oder mehreren Ausgangsleitungen 16 enthalten. Bei einer typischen digitalen Vermittlungsanlage führt jede der Eingangsleitungen 10 und der Ausgangsleitungen 16 zweckmäßig eine Vielzahl von digitalen Multiplex-Signalabtastwerten. Bei einer bestimmten Anlage sind 128 Abtastwerte mit je 16 Bit von 128 Teilnehmerleiturigen in jeder Abtastperiode auf einer einzelnen Leitung vorhanden. Zur Vereinfachung der Beschreibung werden oie Eingangssignale des Pufferspeichers 11 gelegentlich »Mundsignale« und die Ausgangssignale des Pufferspeichers 13 gelegentlich »Ohrsignale« genannt.

Die Pufferspeicher 11 und 13 sind je in zwei Speicher oder Speicherbereiche unterteilt. Dazu gehören die Speicher 17 und 18 im Pufferspeicher 11 und die Speicher 19 und 20 im Pufferspeicher 13. Bei einer zur Erläuterung gewählten Vermittlungsanlage wird jedes der Kabel mit einer Rate von 16,384 Megabit/s betrieben. Diese Rate wird hier einfach mit 16 Mb/s oder 16 M bezeichnet. Dabei werden bitserielle Signale nach einem positionsgeordneten Codierschema digitalcodiert, beispielsweise einem compandierten PulscodemouuiaiioHi-CuuiersyMCni ciiics Typs, der in steigendem Umfang verwendet wird. Bei einem solchen compandierten Codiersystem werden 8 Bits des Code zur Definition von 256 möglichen Signalamplitudenwerten eingesetzt, nämlich 128 positiven und 128 negativen Werten. Ein solches Codiersystem führt zu einer Auflösung, die der Auflösung mit 13 Bits bei einem Pulscodesystem entspricht.

In jeder Amtsabtastperiode, das heißt, einer Zeitspanne, iu welcher ein vollständiger, digitalcodierter Abtastwert von jeder Quelle an jeder gegebenen Eingangsleitung empfangen worden ist, dienen die beiden Speicher jedes Pufferspeichers 11 und 13 unterschiedlichen Funktionen, und bei der folgenden Amtsabtastperiode wechseln sie die Funktionen unter Steuerung eines vom Amtstakt abgeleiteten Signals Gerade/Ungerade-Abtastung gemäß Fig. 1. Diese abwechselnden Speicherfunktionen führen dazu, daß aeiooAntjjch der Ausdruck »Ping-Pong-Operation« auf den Speicherbetrieb angewendet wird. Diskrete Mehrfachschalter 21 bis 23 im Pufferspeicher 11 und 24 bis 26 im Pufferspeicher 13 stellen schematisch diese Betriebsweise für die Digitalsignalwege dar, und die Verbindung mit dem Gerade/Ungerade-Signal gibt schematisch die gleichzeitige Steuerung dieser Schalter abhängig vom Amtstakt an.

In der als Beispiel angegebenen Stellung der Schalter in F i g. 1 werden digitalcodierte Signalabtastwerte aller Eingangsleitungen 10 in den Speicher 17 geladen, während verarbeitete Signalabtastwerte gleichzeitig vom Speicher 19 zu den Ausgar.gsleitungen 16 gelangen. Zum gleichen Zeitpunkt werden Signalabtastwerte von allen Eingangsleitungen 10, die während einer vorhergehenden Abtastperiode im Speicher 18 gespeichert worden sind, jetzt über den Vermittlungsprozessor 12 zur Durchführung der jeweiligen Vermittlungsfunktion und anderer, gegebenenfalls erforderlicher Verarbeitungsvorgänge geführt, bevor sie entsprechend der richtigen Wegführung für jedes Gesprächssignal in willkürlich wählbaren Stellen im Ausgangsspeicher 20 gespeichert werden. Während der nächsten Amtsabtastperiode werden die Schalter 21 bis 26 in die jeweils andere Lage gebracht, um die Funktionen der Speicher 18 und 20 in Verbindung mit ihren Schaltungen auszutauschen, während die Speicher 17 und 19 als Eingangs- bzw. Ausgangspuffer für Abtastdaten dienen, die im Vermittlungsprozessor 12 zu verarbeiten sind.

Zwischen den Pufferspeichern 11 und 13 werden Datensignal-Abtastwerte über den Prozessor 12 zweckmäßig bitparallel geführt Bei der schematischen

Darstellung der Pufferspeicher wird angenommen, daß zusätzliche, nicht im einzelnen dargestellte Logikschaltungen vorhanden sind, die für eine Umwandlung zwischen dem bei den Eingangs- und Ausgangsleitungen benutzten Signalformat und dem vom Prozessor 12 verwendeten Signalformat sorgen.

Die Speicher 17 bis 20 werden jeweils entweder von ei;vm Taktzähler 1 oder den noch zu beschreibenden Ausgangssignalen des Vermittlungsprozessors auf einer Funktionsleitung 2 adressiert. Die Wahl zwischen diesen beiden Quellen ist in der Zeichnung schematisch durch weitere Schalter 3 bis 6 dargestellt, die zusammen mit den Schaltern 21 bis 26 durch das Gerade/Ungerade-Abtastsignal synchron mit dem Taktzähler 1 betätigt werden. Entsprechend der Darstellung sind die Speicher 17 und 19 mit dem Eingangs- bzw. Ausgangskabel verbunden und werden mit der gleichen Adresseninformation vom Taktzähler 1 adressiert. Auf entsprechende Weise sind die S^eichT IS und 20 mi! dem Vermittlungsprozessor verbunden. Jeweils der eine oder der andere Speicher wird zu einem gegebenen Zeitpunkt durch Signale des Prozessors adressiert. Eine solche Anordnung kann 16 Eingangs- und Ausgangsleitungen versorgen, wenn man eine Operation mit 16 M und die Verwendung des noch zu beschreibenden Prozessors 12 annimmt.

Die Betriebsweise des Vermittlungsprozessors 12 soll im einzelnen in Verbindung mit Fig.2 und 3 beschrieben werden. An dieser Stelle dürfte es ausreichen, einige Hinweise mehr allgemeiner Bedeutu' j zu geben. Der Vermittlungsprozessor 12 arbeitet mit den Pufferspeichern 11 und 13 so zusammen, daß sich eine nicht blockierende Vermittlungsfunktion ergibt. Der Prozessor ist zweckmäßig ein Mikroprozessor, der nicht nur die Vermittlungsfunktionen ausführt und dabei eine Verbindungsmöglichkeit zwischen jedem Zeit-Raummultiplex-Eingangsweg und jedem anderen Zeit-Raummultiplex-Ausgangsweg unter Herstellung einer Vielzahl von doppelt gerichteten Verbindungswegen schafft, sondern außerdem selektiv eine zusätzliche Verarbeitung der über den Prozessor 12 geführten Signale durchführt. Diese zusätzliche Verarbeitung wird entsprechend der Art des individuellen Teilnehmerweges durchgeführt, beispielsweise wird eine zugeschnittene Verstärkung oder Dämpfung eingefügt, um die Erzielung eines vorbestimmten Dämpfungspegels für das Amt zu erleichtern. Außerdem wird eine zusätzliche Verarbeitung je nach der Art einer speziellen Gesprächsverbindung vorgenommen, beispielsweise Berechnungen zur Konferenzbildung oder für eine zugeschnittene Multiplexierung mehrerer Teilnehmereingangssignale auf einen einzigen Zeitmultiplex-Ausgangskanal.

Die Arbeitsweise des Vermittlungsprozessors 12 wird durch einen Programmspeicher 28 bestimmt, der als Beispiel eine Kapazität von etwa 1500 Wörtern hat Eine gemeinsame Steuerung 29 lädt den Speicher so, daß er für jede Gesprächsverbindung, die der Prozessor 12 bei der Durchführung der Übertragung vom Pufferspeicher 11 zum Pufferspeicher 13 verarbeiten muß, ein getrenntes Unterprogramm (Beispiele sollen beschrieben werden) enthält Der Speicher 28 wird abhängig von Adressensignalen, die durch den Amtstakt erzeugt werden, einmal während jeder Amtsabtastzeit vollständig gelesen. Für jede Gesprächsverbindung definiert das Unterprogramm eine Mundsignal-Speicherstelle in einem der Speicher des Eingangspufferspeichers 11 und außerdem wenigstens ein Register im Prozessor 12, in das dieses Mundsignal übertragen werden soll. Außerdem definiert das Unterprogramm eine evtl. erforderliche, zugeschnittene Verarbeitung für die jeweilige Teilnehmerleitung und die jeweilige Gesprächsverbindung und gibt ein Register in einem der Speicher des Ausgangspufferspeichers 13 (oder ein Kurzzeit-Speicherregister in einem Prozessor-Datenspeicher 30) an, in das das verarbeitete Ohrsignal zu übertragen ist.

ίο Die Unterprogramme des Vermittlungsprozessors müssen nicht in irgendeiner speziellen Reihenfolge ausgeführt werden, da alle Gesprächsverbindungen notwendigerweise einmal während jeder Abtastperiode auf diese Art verarbeitet werden. Das ist deswegen möglich, weil während jeder gegebenen Amtsabtastperiode für den Prozessor 12 als Datenquelle in willkürlich adressierbarer Weise in einem Speicher des Pufferspeichers 11 während der vorhergehenden Amtsabtastperiode gewonnene Eingangsabtastwert? a!!?r Gespräche zur Verfügung stehen, und außerdem als Datensenke für Ausgangsabtastwerte aller Gespräche für die nächste Amtsabtastperiode alle Speicherstellen eines Speichers im Pufferspeicher 13 willkürlich adressierbar zur Verfügung stehen.

Die gemeinsame Steuerung 29 führt typische Speicherprogramm-Steuerfunktionen einer Vermittlungsanlage zur Bedienung einer Vermittlungsanordnung durch. Sie enthält einen Abtastprozessor (nicht getrennt dargestellt) zur Beobachtung der Zustände der einzelnen Teilnehmerleitungen (nicht gezeigt), die von der Anlage bedient werden, und deren Signale digitalcodiert und in einem zweckmäßigen, zeitlich ineinandergeschobenen Format auf den Eingangsleitungen 10 und 16 erscheinen. Die gemeinsame Steuerung enthält außerdem einen Prozessor, der erforderlich ist, um auf Anforderungen hinsichtlich von Bedienungsänderungen zu antworten, die für die Teilnehmerleitungen vorgesehen sind, sowie für die Wartung der Anlage und die Zuordnung von Ausrüstungen nötig ist (speichern des Benutzungszustandes von Amtsausrüstungen, beispielsweise der in Betrieb befindlichen Speicher in Speicherlisten und -tabellen).

Der Prozessor der gemeinsamen Steuerung spricht beispielsweise auf neue Einhänge- oder Aushängezustände an. Er führt außerdem die erforderlichen Nummernumrechnungen durch und leitet entsprechende Gesprächswegänderungen ein, indem er zugeordnete Unterprogramme in den Programmspeicher 28 schreibt oder dort löscht. Eine typische Nummernumrechnung führt von der Rufnummer entweder eines zu rufenden oder eines gerufenen Teilnehmers zu der liedienungsart, für die der jeweilige Teilnehmer berechtigt ist Außerdem ist im Ausgangssignal einer solchen Umrechnung für ein Ausführungsbeispiel der Erfindung eine Angabe enthalten, die die Höhe der Verstärkung oder Dämpfung angibt, welche der Vermittlungsprozessor 12 Signalen unterschiedlicher Amplitude für eine bestimmte Teilnehmerleitung zuordnen soll, um einen vorbestimmten Dämpfungsplan für die Anlage zu erreichen. Das Ausgangssignal der Umrechnung gibt außerdem an, ob die Signale für den Teilnehmer in linearer oder in einer kompandierten Codierform vorliegen sollen.

Der Datenspeicher 30 gibt Daten in beiden Richtungen zur gemeinsamen Steuerung 29, zum Vermittlungsprozessor 12 oder einem Bedienungsprozessor 31. Bei einem Ausführungsbeispiel der Erfindung ist eine ausreichend große Reservekapazität für den

Prozessor 12 und den Datenspeicher 30 vorgesehen, um dem Datenspeicher 30 die Möglichkeit zu geben, wenigstens einen zusätzlichen Anschluß 34 auf entsprechende Weise zu bedienen, der mit externen Ausrüstungen in Verbindung steht. Diese Reservemöglichkeit wird jedoch während der nachfolgenden Beschreibung im allgemeinen nicht weiter betrachtet. Der Speicher 30 wird von eine'· von mehreren wählbaren Quellen (in F i g. 1 nicht gezeigt) adressiert. Dazu zählen ein Hinweisadressenregister im VeTnittlungsprozessor 12 zur Verwendung berechneter Adressen, ein Befehlsregister im Prozessor 12 zur Lieferung von Adressen entsprechend Prozessorbefehlen, der Amtstaktwähler zur Bereitstellung periodischer sequentieller Adresser und der Zentralsteuerungsprozessor in der gemeinsamen oder zentralen Steuerung 29 zur Ermöglichung eines zusätzlichen berechneten oder programmierten Zugriffs zum Speicher.

Der Datenspeicher 3ö hat zwei Hauptfunktionen. Eine davon besteht darin, im Bedienungsbereich einen Pufferspeicher analog den Pufferspeichern 11 und 13 bereitzustellen, um eine Nachrichtenübertragung zwischen dem Vermittlungsprozessor 12 und dem Bedienungsprozessor 31 zu ermöglichen. Beispielsweise stellt die gemeinsame Steuerung 29 zu einer Zeit, die für die Netzwerkverwaltung von Interesse ist, einen Mundsignalweg von der Speicherstelle des rufenden Teilnehmers im Eingangspufferspeicher 11 zum Vermittlungsprozessor 12 und dann zu einer angegebenen Adresse im Bedienungsbereich des Speichers 30 her, bevor der Weg zum Bedienungsprozessor 31 weitergeführt wird. Zu dieser Art von Signalen können beispielsweise von einer rufenden Teilnehmerleitung kommende Wählzeichen gehören. Auf ähnliche Weise erzeugt der Bedienungsprozessor 31 über Wege zu rufenden und gerufenen Teilnehmern Signale, die von dem Prozessor zum Bedienungsbereich des Datenspeichers 30 und von dort zum Vermittlungsprozessor 12 auf den Weg zum Ausgangspufferspeicher 13 übertragen werden. Zu dieser Art von Signalen können beispielsweise Freizeichensignale, Ruftonsignale von einem rufenden Teilnehmer oder Rufsignale für einen gerufenen Teilnehmer gehören. Auf ähnliche Weise benutzt der Bedienungsprozessor über einen Mundsignalweg vom gerufenen Teilnehmer Rufsignalinformationen, um den Aushängezustand des gerufenen Teilnehmers festzustellen und die Abschaltung des Rufstroms zu bewirken.

Der Speicher 30 enthält außerdem einen Kurzzeitbereich zur Aufnahme eines Wertes, der bei der Durchführung von Operationen des Vermittlungsprozessors 12 entweder bei der Verarbeitung von Netzwerksignalen oder bei Vorliegen eines Aushängezustandes anfällt und für eine zukünftige Verwendung gespeichert werden muß. Der Ausdruck »Verarbeitung von Netzwerksignalen« bezieht sich auf die Vermittlung und in einigen Fällen Änderung von digitalen Gesprächssignal-Abtastwerten durch den Prozessor 12. Ein Beispiel für die Kurzzeitspeicherung ist die Benutzung einer Speicherstelle in diesem Speicherbereich zur Akkumulierung von Eingangsmundsignal-Amplitudenwerten zur Summierung eines Konferenzsignals.

F i g. 2 und 3 zeigen in der Zusammenstellung gemäß F i g. 4 das Blockschaltbild mit genaueren Einzelheiten für deii Aufbau und das Zusammenwirken der Pufferspeicher und des in F i g. 3 dargestellten Vermittlungsprozessors 12 in Verbindung mit der gemeinsamen Steuerung über die Programm- und Datenspeicher. Alle angegebenen Schaltungsblöcke sind entweder handelsübliche integriert* Schaltungen oder sind auf einfache Weise aus solchen Schaltungen aufgebaut, um bestimmte, noch zu beschreibende logische Funktionen zu erzielen. Die Zusammenstellung dieser Bauteile stellt jedoch eine Mikroprozessor-Kombination dar, die eine Verwendung des Vermittlungsprozessors 12 auf die beschriebene neue Weise zur Verbesserung von Nachrichtenvermittlungseinrichtungen ermöglicht.

Der Vermittlungsprozessor 12 und die zugeordneten

ίο Schaltungen werden zweckmäßig synchron durch eine Amtstaktquelle 52 angesteuert, die zur Erläuterung eine Frequenz von etwa 16MHz hat. Das Ausgangssignal dieser Taktquelle treibt einen Binärzähler 37 (der dem Zähler 1 in F i g. 1 entspricht), um Zählerausgangsbits CTO-IO für verschiedene Stellen des Vermittlungsprozessors 12 und seiner zugeordneten Schaltungen zu erzeugen. Das Ausgangssignal des Zählers 37 wird außerdem an eine Steuerlogik 86 gegeben, die zusätzliche funktionelie Takisignaie zur Steuerung vuii zugeordneten Schaltungen erzeugt. Ein weiteres Zählerausgangssignal CT 11 ist getrennt für einen noch zu erläuternden Zweck vorgesehen.

Das Ausgangssignal der Taktquelle 52 steuert außerdem einen Programmzähler 51. Dieser Zähler nimmt jedoch auch ein C/P-Signal von der Steuerlogik 86 auf, das innerhalb des Zählers zur Sperrung jedes vierten Impulses von der Taktqueile 52 benutzt wird, so daß die Programmzählungen für einen noch zu beschreibenden Zweck entsprechend unterbrochen werden. Das Ausgangssignal des Programmzählers 51 wird zur Adressierung des Programmspeichers 28 über einen Multiplexer 49 geführt. Das soll nachfolgend noch genauer beschrieben werden. Es handelt sich um ein Ausgangssignal mit 11 Bits, die durch den kurzen Schrägstrich durch die entsprechende Leitung und die zugeordnete Zahl 11 angegeben wird. Das Ausgangssigna! des Zählers 51 gelangt darüber hinaus zur Steuerlogik 86.

Die Steuerlogik 86 spricht auf Ausgangssignale des Taktzählers 37 und des Programmzählers 51 sowie auf zusätzliche Schnittstellensteuersignale an, die vom Zentralsteuerungsprozessor 29' über eine Koppellogik 55 CL geliefert werden, und erzeugt die an ihren Ausgangsleitungen angegebenen Signale. Einige dieser Signale sind periodisch während andere Signale wenigstens teilweise von Steuersignalen des Zentralsteuerungsprozessors (CCP) 29' abhängen, um die Operationen des getakteten Vermittlungsprozessors 12 mit den Operationen des Zentralsteuerungsprozessors 29' abzustimmen, der asynchron hinsichtlich des Vermittlungsprozessors 12 läuft.

Die hauptsächlichen periodischen Signale der Steuerlogik 86 sind in F i g. 6 dargestellt. Dazu gehören die Signale C/P, SRVI, SRVO und CCPEN, deren Zweck noch zu beschreiben ist In Fig.6 sind außerdem die Ausgangssignale CTO—CT4 der fünf niedrigststelligen Stufen des Zählers 37 dargestellt, wobei ein Zählstand mit nur Null-Werten für diese Stufen auf der rechten Seite des Diagramms gezeigt ist Das Ausgangssignal

6p CT 0 stammt von der ersten Stufe und hat daher eine Frequenz 8 MHz, da der Zähler durch die 16-MHz-lmpulse von der Taktqueile 52 angesteuert wird. Das Signal C/P der Steuerlogik 86 hat eine Frequenz von 4 MHz und ein Taktverhältnis, derart, daß es einen

6-' Impuls mit der Breite eines Impulses CTO alle vier Taktzeitpunkte enthält Dieses Signal wird für eine zeitliche Unterteilung des Zugriffs zu einem einzelnen Speicher 32, der den Speichern 17 bis 20 in Fig. 1

entspricht, zwischen den Leitungen 10, 16 (C/P auf H) und dem Prozessor 12 (C/P auf L) benutzt. Die Kurver.form A in F i g. 6 ist die gleiche wie die Kurvenform C/P, weist aber andere Beschriftungen auf, um zu zeigen, wann verschiedene Signale der Steuerlogik 86 bei einem Zugriff zum Speicher 32 auftreten, das heißt, während der Vermittlungsprozessor 12 mangels Befehlen gesperrt ist, da der Programmzähler 51 dann abgeschaltet ist, wie bereits angegeben. Die durch die Beschriftungen angegebenen Signale der Steuerlogik 86 sind SRVl, SRVO und CCP sowie EXTI und EXTO, die sich auf den obenerwähnten zusätzlichen Anschluß 34 am Datenspeicher 30 beziehen. Die den ersten drei Beschriftungen entsprechenden Signale sind außerdem in F i g. 2 gezeigt.

Die über die Koppellogik 55 gelieferten Signale sind typisch für die bei einer Schnittstellenfunktion zwischen Prozessoren bereitgestellten Signale. Dazu gehören beispielsweise vom Zentralsteuerungsprozessor 29' ein Synchronisiersignal SYNC und weitere Signale, die angebef. daß entweder der Prozessor 29' Signale vom Vermittlungsprozessor 12 aufnehmen muß oder Signale zu diesem Prozessor und seinen zugeordneten Speicherschaltungen aussenden muß. Außerdem Hefen der Prozessor 12 in typischer Weise über die Steuerlogik 86 ein Antwortsignal, das den Zentralsteuerungsprozessor 29' davon in Kenntnis setzt, daß früher angeforderte Daten assambliert worden sind und in einem noch zu beschreibenden Ausgangspufferregister bereitstehen.

Ausgangssignale der Steuerlogik 86 werden in erster Linie benutzt, um das Laden und die Ausgangsbetätigungsfunktionen verschiedener Schnittstellenregister zu steuern, die den Prozessor speichern und dem Zentralsteuerungsprozessor 29' zugeordnet sind. Diese Steuersignale sind in einigen Fällen im Zeitdiagramm gemäß Fig.6 dargestellt. Im anderen Fall ist ihre Verwendung bei der nachfolgenden Erläuterung der Schnittstellenlogik zwischen dem Zentralsteuerungsprozessor 29' und den VermittlungspiOzessor-Speichern erläutert.

Ein Sender-Empfänger 48 sorgt für eine doppelt gerichtete Übertragung von Daten und Adressensignalen zu und vom Zentralsteuerungsprozessor 29' über einen doppelt gerichteten 16-Bit-Bus. Dem Sender-Empfänger 48 ist außerdem ein einseitig gerichteter 16-Bit-Eingangsbus BIN 0—15 zugeordnet, um Daten- und Adressensignale von den dem Vermittlungsprozessor 12 zugeordneten Speichern aufzunehmen. Auf entsprechende Weise überträgt ein 16-Bit-Ausgangsbus BOUT 0—15 Daten- und Adressensignale vom Zentralsteuerungsprozessor zu diesen Speichern. Die Übertragungsrichtung von Signalen im Sender-Empfänger 48 wird jeweils durch bekannte Logikschaltungen innerhalb der schemai-äschen Darstellung dieses Registers gesteuert, wobei normalerweise Signale in Auswärtsrichtung vom Zentralsteuerungsprozessor 29' über die Schaltung geführt werden, und zwar in Abwesenheit eines Steuersignals, das die Koinzidenz eines datenanfordernden CCP-Signals und eines Vermittlungsprozessorsignals angibt, das aufgrund seines Antwortsignalzustandes bedeutet, daß die Daten bereit sind.

Die Signalbits BOUT 0—15 vom Sender-Empfänger 48 finden auf mehrfache Weise Verwendung. Sie gelangen direkt zum Programmspeicher 28 als Eingangsdaten, um den Speicher mit den jeweiligen Unterprogrammbefehien zu laden, die den Prozessor 12 veranlassen, eine Gesprächssignalvermittlung und -verarbeitung auszuführen. Die gleichen Signale BOUT 0—15 werden außerdem an ein Pufferregister CCPIN 80 als Daten zum Laden des Datenspeichers 30 gegeben. Die Signale werden in das Register 80 unter Takteinfluß durch ein CCPRW-Signal von der Steuerlogir 86 eingegeben, das beim Auftreten des CCPEN-Signalimpulses in F i g. 6 nach einem Koppeisteuersignal von der Logikschaltung 55 erzeugt wird, welches angibt, daß der Zentralsteuerungsprozessor 29' Daten zum Datenspeicher 30 aussenden muß. Das Ausgangssig'vl

ίο des Registers 80 wird durch das regelmäßig auftretende Signal CCPEN der Logikschaltung 86 freigegeben. Demgemäß wird der Ausgang des Registers periodisch zum Laden des Datenspeicher 30 freigegeben, unabhängig davon, ob tatsächlich neue Daten im Register 80 vorhanden sind, wobei eine Eingabe in den Speicher 30 nur aufgrund des WRTDM-Signals von der Logikschaltung 86 stattfindet. Die Signale BOUT 0—15 werden außerdem beim Auftreten des ober, erwähnten Signals SYNC aus dem Zentralsteuerungsprozessor 29' an ein Adressenregister 50 übertragen. Diese Adresseninformation im Register 50 steht dauernd für einen weiteren Eingang des Multiplexers 49 zum Adressieren des Programmspeichers 28 bereit. Der Multiplexer wird durch das C/P-Signal veranlaßt, Ausgangssignale des Registers 50 bei einem Eingangsleitungszugriff zum Speicher 32 zu geben und Ausgangssignale des Zählers 51 bei einem Zugriff des Prozessors 12 zum Speicher 32.

Beim Laden von Daten in den Programmspeicher 28

veranlaßt ein WRTPM-Signal aus der Logikschaltung 86 das Einschreiben in den Speicher. Dieses Signal erscheint zur CCPEN-Taktirnpulszeit gemäß F i g. 6 nach dem Auftreten von Steuer- und Adressensignalen aus dem Zentralsteuerungsprozessor 29', die angeben, daß die Zentralsteuerung den Programmspeicher schreiben will. Der Prozessor 29' ist zweckmäßig mit der Möglichkeit einer Hilfszuordnung bekannter Art ausgestattet, um beim Herstellen und Auflösen von Gesprächswegen gespeicherte Informationen in den Speicher 28 zu übertragen und eine kontinuierliche Zuordnung von Speicherraum für jedes neu zu speichernde Unterprogramm sicherzustellen.

In F i g. 2 sind zwei Quellen für die zum Sender-Empfänger 48 laufenden Signale BIN 0—15 gezeigt. Eine dieser Quellen ist der Datenausgang des Pr&ferammspeichers 28 über ein CCP-Register 65. Dieses Register wird durch ein RDPM-Funktions-Taktsignal aus der Logikschaltung 86 getaktet, das von einem Signal aus der Koppellogik 55 abgeleitet wird, welches angibt, daß der Zentralsteuerungsprozessor 29' Ausgangsdaten aus dem Programmspeicher 28 lesen will. Der Ausgang des CCP-Registers 65 wird durch ein ENBLM-Signal aus der Logikschaltung 86 betätigt, das angibt, daß der Zentralsteuerungsprozessor 29' Daten aus diesem Register empfangen will und daß ein Synchronisationssignal vom Prozessor 29' angekommen ist. Es gibt ferner an, daß das Register 65 aus dem Programmspeicher 28 geladen worden ist, das heißt, daß eine Antwort bereitsteht Eine weitere Quelle für die Signale BIN 0—15 ist ein CCPOUT-Register 83, in das Daten beim Auftreten des Signals RWCCP aus der Logikschaltung 86 nach einem Signal aus dem Prozessor 29' eingegeben werden, das angibt, daß der Prozessor Daten aus dieser Quelle benötigt. Auf entsprechende Weise wird das vom Register 83 zum Sender- Empfänger 48 laufende Ausgangssignal asynchron durch das vorerwähnte Signal ENBLM bei einer Anzeige freigegeben, daß der Prozessor 29' Daten aus dieser Quelle benötigt

Eine weitere Schnittstellenübertragung zwischen dem Vermittlungsprozessor 12 und dem Bedienungsprozessor 31 erfolgt über den Datenspeicher 30 und Pufferregister SRVIN 79 und SRVOUT82. Das Register 79 wird zweckmäßig vom Bedienungsprozessor 31 durch das Taktzählerbit CT 3 geladen. In manchen Fällen ist es jedoch besser, diese Art des Taktsignals aus dem Bedienungsprozessor 31 zu liefern. Die Übertragung des Ausgangssignals vom Register 79 zum Speicher 30 wird durch das periodische Signal SRVI (F i g. 6) betätigt, das als Ausgangssignal der Logikschaltung 86 auftritt. Auf entsprechende Weise wird das Register 82 aus dem Speicher 30 durch das periodische Signal SRVO geladen, und sein Ausgang wird kontinuierlich immer dann betätigt, wenn der Bedienungsprozessor das Register abtastet

Der Rest der vorliegenden Beschreibung befaßt sich mit Einzelheiten des Vermittlungsprozessors 12 und seiner Arbeitsweise mit Bezug auf Signale, die der Prozessor zwischen unterschiedlichen Teilen des Speichers 32 unter Mitwirkung des Datenspeichers 30 und unter Steuerung des Programmspeichers 28 und des Zentralsteuerungsprozessors 29' überträgt In Fig.2 übernimmt der Gesprächspufferspeicher 32 die kombinierten Funktionen der Speicher 17 bis 20 in F i g. 1. Der Speicher 32 wird durch jeweils eine einzige Gruppe von Adressensignalen aus einem Multiplexer 33 adressiert, und Eingangsdaten werden über einen Multiplexer 36 geliefert Beide Multiplexer werden durch das taktabgeleitete Signal C/P gesteuert wodurch ein Eingangsleitungszugriff zum Speicher 32 während einer von jeweils vier Taktzeiten des Amtstaktes möglich ist und der Vermittlungsprozessor 12 einen Zugriff zum Speicher 32 während einer oder mehrerer der restlichen vier Taktzeiten durchführen kann.

Der Gesprächspufferspeicher 32 ist ein einzelner Speicher, der so ausgelegt ist, daß er die oben in Verbindung mit den vier Speichern 17 bis 20 in Fig. 1 beschriebene »Ping-Pong« Speicherfunktion ausführen kann. Der einzelne Speicher 32 in Fig.2 wird im Timesharing betrieben, um eine einzelne handelsübliche Speicheranordnung für ein kleines Amt der gezeigten Art, das heißt, für 256 Teilnehmer zweckmäßig verwenden zu können. Die Verwendung handelsüblicher Speicher in Verbindung mit dem unter Bezugnahme auf F i g. 1 beschriebenen Verfahren ermöglicht üblicherweise eine Anordnung, oie für größere Ämter geeignet ist, ergibt aber bei Anwendung in einem kleinen Amt viel unbenutzten Speicherraum. Beispielsweise kann zur Erläuterung ein Prozessor 12 mit einem 11-Bit-Befehlsadressenfeld etwa 350 Teilnehmer (256 bei dem dargestellten Ausführungsbeispiel) bedienen. Durch eine geeignete Vergrößerung des Adressenfeldes und eine erhöhte Verschachtelung bei der Befehlsausführung kann der gleiche Prozessortyp etwa 2000 Teilnehmer mit der gleichen Taktfrequenz von 16 MHz bedienen.

In Fig.2 sind die A- und B-Eingangskabel 10 über eine Formatlogik 39 angekoppelt, die so ausgelegt ist, daß sie die digitalcodierten Signalabtastwerte auf den Eingangskabeln in ein Format umwandeln kann, das dem Speicher 32 die Möglichkeit gibt, diese Signale auf eine für die Signalverarbeitung zweckmäßige Weise zum Vermittlungsprozessor 12 zu geben. Bei dem Ausführungsbeispiel, das digitalisierte Pulscode-Abtastwerte vorsieht, ist das für die Verarbeitung zweckmäßige Format ein wortserielles, bitparalleles Format, bei dem die Bits jedes Wortes für die verwendete Codierregel in konventionell geordneten Bitpositionen erscheinen. Bei typischen kommerziellen Übertragungsanlagen werden PCM-Signaie üblicherweise in einem bitseriellen, wortseriellen Format über mehrere Kabel übertragen. Demgemäß müssen diese Signale in das bitparallele, wortserielle Format umgewandelt werden, wobei Abtastwörter von den Kabeln A und B seitlich ineinandergeschoben sind, das heißt, bei dem Ausfühningsbeispiel abwechseln. Die Formatlogik 39, die durch

ίο das 16-MHz-Apisgangssignal der Taktquelle 52 angesteuert wird, führt diese Funktion aus und liefert wortverschachtelte Signalfolge an einen Eingang des Multiplexers 36. Es sind verschiedene Verfahren zur Durchführung der erforderlichen Formatumwandlung bekannt Ein Beispiel ist die Verwendung von Schieberegistern zur Umwandlung aus dem seriellen in das parallele Forma für jedes Kabel und anschließend die Verwendung eines getakteten Multiplexers zur Verschachtelung der bitparallelen Abtastwerte.

Der Multiplexer 36 wird durch das oben erwähnte periodische C/P-Taktsignal veranlaßt zwischen aufeinander folgende Abtastwörter aus der Logik 39 drei ähnlich aufgebaute, digitalcodierte Signalabtastwerte von einer Ausgangsschaltung 38 des Vermittlungsprozessors 12 einzuschieben. Das Ausgangssignal des Multiplexers 36 wird als Dateneingangssignal an den Gesprächspufferspeicher 32 gegeben.

Ein Datenausgangssignal vom Speicher 32 erscheint an einem Ausgangsanschluß 40 und wird über eine weitere Formatlogikschaltung 41, die Operationen umgekehrt wie die der Formatlogik 39 ausführt, geführt, um digitalcodierte Signalabtastwerte bitseriell und wortseriell auf das jeweilige A- und B-Ausgangskabel 16 zu geben. Das Ausgangssignal des Speichers 32 wird außerdem an einen Eingang eines Multiplexers 42 angelegt der Signale an eine Eingangsleitung 43 des Vermittlungsprozessors 12 in Fig.3 gibt. Das C/P-Signal betätigt die Übertragung vom Speicher 32 zum Multiplexer 42 nur während der Prozessor-Zugriffszeiten des C/P-Signals in Fig.6 und betätigt die Formatlogik 41 nur während der Kabelzugriffszeiten des gleichen Signals. Während der letztgenannten Zugriffszeiten verbindet der Multiplexer 42 den Ausgang des Speichers 30 mit der Leitung 43.

⁴S Der Speicher 32 ist in F i g. 2 in einen oberen und einen unteren Teil 32A bzw. 32ß unterteilt, die beispielsweise den Speicherpaaren 17,19 bzw. 18, 20 in F i g. 1 entsprechen.

Wenn also während einer Abtastperiode ein Zugang

^o zu einem Speicherteil, beispielsweise 32/4 für die Kabel erfolgt, so nimmt der Vermittlungsprozessor 12 einen Zugriff zu dem anderen Speicherteil, beispielsweise 32ß vor. Die Zugriffsvorgänge sind dabei entsprechend der Darstellung im Kurvenzug C/P gemäß F i g. 6 unterteilt.

Bei einem Zugriff durch die Kabel wird entsprechend der Darstellung eine wiederkehrende Folge A-IN, B-IN. A-OLIT, B-OUT eingehalten. Während der nächsten Abtastperiode werden die Funktionen der beiden Speicherteile ausgetauscht. Dieser Austausch erfolgt

M gemäß Fig.2 durch das Gerade/Ungerade-Abtastperiodensignal CT 11, das bewirkt, daß die Adressen unterschiedliche Bereiche des Speichers 32 beeinflussen.

Das Adressieren des Speichers 32 wird durch den

Multiplexer 33 durchgeführt, der zwischen zwei

⁶S Gruppen von Eingangssignalen abhängig vom C/P-Signal wählt. Der Multiplexer 33 verwendet neun Adressenbits und das CT-Il-Signal zur Adressierung der verschiedenen Wortstellen im Speicher 32 derart.

daß sich nach außen hin die gleichen Lese- und Schreibraöglichkeiten ergeben, wie sie für die Speicher 17 bis 20 in Fi g. 1 beschrieben worden sind. Während des Kabelabschnitts der Zeitunterteilung wird der Speicher 32 durch Taktzählersignale CT 2—10 und während des Prozessorabschnitts der Zeitunterteilung durch Prozessor-erzeugte Adressen PA 0—8 von einem Multiplexer 46 adressiert. Der Multiplexer wählt zwischen zwei zusätzlichen Gruppen von Eingangsadressensignalen entsprechend dem Zustand des Prozessorbefehlsbits OPA 9, 10, das durch eine NAND-Funktion in einem Gatter 45 verknüpft worden ist, um zwischen Befehlsadressenbits OPA 0—8 und Hinweisregister-Adressenbits PTRO-8 zu wählen. Die Zugriffsmöglichkeit des Gesprächspufferspeichers 32 vom Hinweisregister aus trägt weiter zur Anpassungsfähigkeit der Anlage bei, wird aber nicht bei der Routine-Signalverarbeitung benutzt

Die vom Prozessor gelieferten Adressen für den Speicher 32 ermöglichen einen wahlfreien Zugriff zum Speicher. Aus Fig.6 und den vom Zähler gelieferten Adressen CT 2—10 ergibt sich jedoch, daß die sequentiellen Kabeleingangs- und Ausgangssignalabtastwerte zwischen den Wortstellen im Speicherteil 32A und im Speicherteil 32B abwechseln. Dadurch wird eine volle Ausnutzung der 1024 Speicherstellen im Speicher 32 sichergestellt Da die Zählersignale CT 2—10 statt der Signale CTO—8 benutzt werden, werden keine Speicherstellen während drei Taktzeitintervalle ausgelassen, für die nur der Prozessor 12 einen Zugriff zum Speicher 32 erlangen kann. Ein Signal WRTEN aus der Steuerlogik 86 ermöglicht das Einschreiben in den Speicher 32 während jeder der Eingangskabel-Zeitperioden des C/P-Kurvenzuges in Fig.6. Die Schreibfunktion wird außerdem während der Vermittlungsprozessor-Abschnitte des C/P-Kurvenzuges ermöglicht, wenn der Prozessorbefehl eine Übertragung von Daten zum Speicher 32 verlangt.

Der Prozessor 12 ist in F i g. 3 dargestellt und wird durch Befehle gesteuert, die vom Programmspeicher 28 in F i g. 2 über ein Befehlsregister 47 geliefert werden. Auf der Prozessoreingangsleitung 43 erscheinende Daten werden wahlweise an ein B-Register 53, ein A-Register 56 oder einen Multiplexer 57 oder mehrere von diesen angelegt und dann über den Multiplexer in ein Hinweisadressenregister 58 geführt. Die vorgenannten Register sind alle dreistufige Flip-Flop Register bekannter Art, die in Signale parallel geladen werden, wenn ein Takt an die Registereingänge angelegt ist, und aus denen Signale bitparallel abgeleitet werden, wenn der Registerausgang dadurch betätigt wird, daß er in einen Zustand niedriger Impedanz gebracht wird, in welchem die während einer vorhergehenden Eingangstaktzeit eingespeicherte Information verfugbar wird. Wenn der Registerausgang nicht betätigt ist, befindet er sich im Zustand hoher Impedanz, in welchem die gespeicherten Informationen am Ausgang nicht zur Verfügung stehen. Der Ausgang des Hinweisadressenregisters 58 ist in typischer Weise kontinuierlich durch Erdpotential betätigt, das nicht getrennt dargestellt ist. Es ergibt sich jedoch an dieser Stelle, daß alle verschiedenen, möglichen Wege für die Übertragung von Daten von der Eingangsleitung 43 über den Prozessor 12 notwendigerweise wenigstens ein getaktetes Register enthalten.

Das Ausgangssignal des B-Registers 53 wird auf einen Verarbeitungsdatenbus 59 gegeben, auf dem Signale mit der Kennzeichnung PD 0—15 erscheinen. Dieser Bus ist mit der Ausgangsleitung 38 des Prozessors verbunden, die wiederum zu einem Eingang des Dateneingangsmultiplexers 36 für den Speicher 32 führt Der Verarbeitungsdatenbus 29 führt außerdem zum Dateneingang 60 des Datenspeichers 30 und zu Eingangsanschlüssen des

Codewandlers 61, dessen Ausgang nach einer weiteren Taktverknüpfung ebenfalls auf den Bus 59 gegeben

wird.

Der Codewandler 61 führt wählbar Fonnatänderun-

gen durch, um einen linearen Impulscode in einen kompandierten Code, einen kompandierten Code in einen linearen Code und einen kompandierten Code in einen kompandierten Code mit selektiv unterschiedlichen Werten für eine Verstärkung oder Dämpfung umzuwandeln. Alle 16 Bit-Signale PDO-15 liegen dauernd am Codewandler 61 an. Die Bits PDO- U gelangen dabei an einen Wandler 62 für eine Umwandlung von linear auf kompandiert unter Verwendung einer verdrahteten Logik. Der Wandler 62 nimmt außerdem das Bit PD 12 auf {das Vorzeichen-Bit der linear codierten Daten mit 13 Bit). Der Wandler 62 arbeitet nach einem bekannten Verfahren und erzeugt ein kompandiertes Ausgangssignal mit 7 Bit, das drei Segmentnummer-Ausgangsbits und vier Amplituden definierende Bits enthält, die sich auf jedes Segment anwenden lassen. Diese sieben Bits werden an eine Gruppe von Eingängen eines Multiplexers 66 übertragen. Im Codewandler 61 ist außerdem eine Gruppe von

Festwertspeichern (ROM) enthalten, die gemeinsam mit 63 bezeichnet sind.

Zur Erläuterung sind im Wandler 61 sechs Festwertspeicher vorhanden, die alle durch die Bits PD 0—6 des Verarbeitungsdatenbus adressierbar sind und 128 unterschiedliche Werte (Adressen im ROM) in einem kompandierten Codesystem definieren. Die noch zu beschreibenden Befehlsbits OPA 5—7 des Prozessors 12 wählen einen der sechs ROMs 63 aus, entsprechend der Adresseninformation vorher berechnete und ge speicherte Daten gemäß der diesem ROM zugeordne ten Funktion auszulesen. Eine dieser Funktionen ist die Umwandlung von kompandiert auf linear und die anderen fünf sind eine Umwandlung von kompandiert auf kompandiert mit 2,3,5,6 dB Dämpfung und zwei dB

Verstärkung. Die ROMs 63 liefern 12 Ausgangsbits (für

kompandierte Ausgangswerte enthalten nur die sieben niedrigststelligen Bits Informationen) an eine zweite

Gruppe von Eingängen des Multiplexers 66. Der Multiplexer 66 wird durch den Zustand des

Befehlsbits OPA 10 veranlaßt, entweder den kompandierten Ausgang des Wandlers 62 oder den Ausgang (linear oder kompandiert) der ROMs 63 zu wählen. Die gewählte Signalgruppe wird in ein C-Register 68 geladen, wenn ein Signal CCLK auftritt. Ein nachfolgen der Prozessor-Verschiebebefehl bewirkt, daß ein CENSignal das Ausgangssignal des Registers 68 auf den Bus 59 gibt, damit es unter Takteinfluß an den jeweiligen Bestimmungsort gebracht werden, jede Gruppe von Eingängen des Multiplexers 66 weist außerdem Verbindungen auf, um die Bits PD 13—15 des Verarbeitungsdatenbus mit einer anderen Gruppe durchzulassen, da diese für eine Verwendung als Steuerbits zur Verfügung stehen, um im Amt für eine Nachrichtenübertragung zwischen der gemeinsamen Steuerung und Teilnehmerleitungs-Schnittstelleneinheiten verwendet zu werden. Außerdem weist der Multiplexer Verbindungen auf, um das Vorzeichenbit PD 12 von linearen Eingangssignalen des Wandlers 61

in die richtige, das heißt, die achte Ausgangsbitposition für den kompandierten Ausgang des Wandlers 62 zu führen. Auf entsprechende Weise gibt eine nicht dargestellte Koinzidenzlogik, die auf den Zustand der Befehlsbits OPA 5—7 anspricht, das Vorzeichen in die achte Bitposition für kompandierte Ausgangssignale der ROMs 63 und schafft die Möglichkeit, daß das achte Bit des ROM-Ausgangssignals für linear codierte Ausgangssignale über den Multiplexer 66 läuft

Ein weiterer möglicher Weg für Signale im Prozessor 12 verläuft über eine Schiebeeinrichtung 69 vom Verarbeitungsdatenbus 59 zu einem B-Eingang einer Arithmetik-Logikeinheit (ALU) 70. Bei einer Betätigung verschiebt die Schiebeeinrichtung 69 ankommende Datenbits entweder um eine oder zwei Bitpositionen nach rechts oder um eine Bitposition nach links oder überhaupt nicht, und zwar unter Steuerung eines 2-Bit-Feldes in Befehlen, die eine Operation der ALU-Einheit Τ· verlangen.

Das A-Register 56 nimmt Äusgangsbiis MD 0—15 des Multiplexers 42 beim Auftreten eines ACLK-Signals auf. Die Bits MD 13—15 werden jedoch an das Register 56 über einen Vorzeichen-Erweiterungsmultiplexer 54 gegeben, der unter Ansprechen auf vorbestimmte Prozessor-Befehlsbits selektiv den Binärzustand des Vorzeichenbits MD 12 eines linear codierten Wortes die Bits MD 13—15 überschreiben läßt, die im anderen Falle üblicherweise für eine Steuerübertragung der Teilnehmerleitungseinheit mit der Zentralsteuerung und dem Bedienungiprozessor31 verwendet werden. Wenn ein Wort mit solchen ,Steuerbus zu verarbeiten ist, veranlaßt eine Koinzidenz der Signale SE und ALUEX den Multiplexer 54, den Zustand des Vorzeichenbits MD12 für eine Substitution in den Bitpositionen MD 13—15 auszuwählen, so daß diese Bitpositionen für einen Berechnungsüberlauf benutzt werden können und auf diese Weise die Steuerbits Berechnungsvorgänge nicht stören. Im anderen Falle läßt der Vorzeichen-Erweiterungsmultiplexer 54 die Bits MD 13—15 einfach zusammen mit den Bits MDO-12 zum A-Register 56 durchlaufen. Das Ausgangssignal des Registers 56 wird beim Erscheinen eines AEN-Steuersignals an den Α-Eingang der ALU-Einheit 70 gegeben.

Ein weiterer Weg vom Bus 59 zum B-Eingang der ALU-Einheit 70 führt über eine Bereichslogikschaltung 71 und ein R-Register 72. Die Bereichslogikschaltung wird benutzt, um die im Vorzeichen-Erweiterungsmultiplexer54 beseitigten Steuerbits in ihre richtige Position im sich ergebenden ALU-Ausgangssignal zu bringen und einen Überlauf in diesem Ausgangssignal zu beseitigen. Das wird erreicht, indem das Ausgangssignal über die Bereichslogik geführt wird, in der die vier höchststclligen Bits des Wortes zur Feststellung eines Überlaufzustandes geprüft werden. Wenn alle vier Bits sich nicht im gleichen Zustand befinden, ist entweder ein positiver oder ein negativer Überlauf aufgetreten, und die 12 niedrigststelligen Bits werden im Register 72 auf der Grundlage des Binärzustandes des Vorzeichenbits und mit Hilfe verdrahteter Logik auf ihren maximalen 12-Bit-Wert gebracht. Wenn kein Überlaufzustand vorhanden ist, werden die genannten 12 Bits vom Verarbeitungsdatenbus 59 im Register 72 festgehalten, um später direkt zum B-Eingang der ALU-Einheit übertragen zu werden. Zur Wiederherstellung der drei Steuerbits wird das ursprüngliche Wort (von der Vorzeichenerweiterung) wieder aus dem Speicher 32 in das B-Register 53 gelesen und von dort über eine Leitung 64 zur Bereichslogik übertragen, um dort im Register 72 mit den 13 niedrigststelligen Bits zur Weiterleitung an den B-Eingang der ALU-Einheit rekombiniert zu werden. Zu diesem Zeitpunkt ist das Register 56 abgeschaltet, und das vollständige Zeichen

s am B-Eingang wird dann an einen durch einen Befehl vorgegebenen Bestimmungsort ausgegeben.

Die ALU-Einheit 70 kombiniert Signale an ihrem A- und B-Eingang durch eine Operation, die durch ein ALU-Bitfeld in Befehlen für den Prozessor 12 angegeben wird. Das Ausgangssignal der ALU-Einheit 70 wird an ein Y-Register 73, ein Z-Register 76 (gewählt durch entsprechende Taktsignale YCLK oder ZCLK, die durch Befehls-Bestimmungsbitfelder und durch Amtstaktsignale erzeugt werden), einen Eingang eines Hinweisadressenregisters-Eingangsmultiplexers 57 oder eine Flag-Logikschaltung 77 gegeben. Ausgangssignale des Y- und Z-Registers 73 und 76 gelangen zur Prozessorausgangsleitung 38 und zum Verarbeitungsdatenbus 59.

Das Hinweisadressenregister 58 nimmt die Ii niedrigststelligen Bits der 16-Bit-Datenwörter über einen Multiplexer 57 entweder von der Eingangsleitung 43 oder vom Ausgang der ALU-Einheit 70 abhängig davon auf, ob die ALU-Einheit durch ein ALUEX-Signal betätigt ist Ausgangssignale der Register 58 werden in den hintereinander liegenden Multiplexern 46 und 33 zur Adressierung des Gesprächspufferspeichers 32 benutzt Unter bestimmten Bedingungen des Befehlsbitfeldes werden ste außerdem zur Adressierung des Datenspeichers 30 über einen Multiplexer 78 im Verlauf von Prozessor-Operationsabschnitten der C/P-Signalzyklus-Zeitunterteilung benutzt. Diese letztgenannte Verwendung der Hinweisadressen-Ausgangssignale zur Adressierung des Datenspeichers erleichtert beispielsweise die Bildung von Verstärkungstabellen für die Festwertspeicher 63 oder das Multiplexer! von mehreren Teilnehmersignal-Abtastwerten auf einen Ausgangsgesprächskanal der Vermittln,lgsanordnung.
Die Flag-Logikschaltung 77 in F i g. 3 stellt beispielsweise einen Nur-Null-Zustand für das Ausgangssignal der ALU-Einheit 70 fest und benutzt diesen Zustand zur Feststellung des Zustandes von zwei Befehlsbits, wenn, die ALU-Einheit 70 betätigt ist, um ein Flag-Signal zu erzeugen, das feststellt, ob der nächste oder weitere

■ts bedingte Befehle, die noch zu beschreiben sind, ausgeführt werden.

Das Befehlsregister 47 speichert kurzzeitig 16-Bit-Befehle vom Programmspeicher 28, um die in der Registerdarstellung gemäß F i g. 3 gezeigten Befehlsbits OPAO-15 zu liefern, die vom Prozessor 12 und zugeordneten Schaltungen auf vielfältige Weise benutzt werden. Außerdem erzeugt die mit unterschiedlichen Bitfeldausgängen gekoppelte Decodierlogik entsprechend der Darstellung in F i g. 3 die Takt-, Betätigungs- und Steuersignale für den Prozessor 12. Die Befehle gehören zu drei Haupttypen, und Fig.5 zeigt die verschiedenen Befehlsbitfelder jedes Typs. Zu den bei dem vorliegenden Ausführungsbeispiel benutzten drei Typen gehören Signalumwandlungsbefehle (CONV), Signalübertragungsbefehle (MOV) und Arithmetik/Logikeinheit-Befehle (ALU). Bei allen drei Befehlstypen geben die drei höchststelligen Bits OPA 13—15 (OP 1—3 in Fig.5), die vom Register 47 geliefert werden, einen Operationscode mit einem von acht Werten an, die in Tabelle I zusammen mit der jeweils befohlenen Funktion angegeben sind.

Tabelle I

OP-Code	Befohlene Funktion	Decodiertes
Wert		Steuersignal
0	NOP/CONV	_
1	übertragen Y zum Speicher	YEN
2	übertragen C zum Speicher	CEN
3	übertragen B zum Speicher	BEN
4	übertragen Speicher zu B	BCLK
5	übertragen Speicher zu A	ACLK
6	übertragen Speicher zu Ptr	PCLK
7	ALU-Operation	ALUEX

»Speicher« bezieht sich auf eine adressierte Speicherstelle entweder im Speicher 30 oder im Speicher 3Z Der Codewert 0 wird von der Anlage als »keine-Operation-Code« (NOP) gedeutet, mit Ausnahme derjenigen Fälle, in denen das Ausgangsbit OPA 11 des Registers 47 den Zustand 1 und das Bit OPA 12 den Zustand O haben. In diesem Fall wird der Befehl als Umwandlungsbefehl (CONV-Befeh!) gedeutet. Mit Ausnahme dieser CONV-Befehle veranlaßt der NOP-Code, daß der Prozessor 12 frei ist, und zwar selbst während derjenigen Amtstaktperioden, zu denen der Gesprächspufferspeicher 32 im anderen Fall für den Prozessor verfügbar ist. Der Wert 7 des Operationscodefeldes verlangt die Ausführung einer Operation der ALU-Einheit 70 entsprechend einer von acht verschiedenen Funktionen, die durch ALU-Codebits OPA 5—7 gekennzeichnet werden.

Ein Bedingungsbit CON (OPA 12 in Fig.3) wird in MOV- und ALU-Befehlen gemäß Fig.5 benutzt, um festzustellen, ob ein Befehl direkt und ohne Bedingung auszuführen ist. Das Ausgangssignal CON des Registers 47 wird in einem Gatter 44 mit dem Ausgangssignal FLAG der Flag-Logik 77 durch eine NAND-Funktion verknüpft um ein Signal EXEC zu erzeugen, das bei Zusammentreffen eines rückgestellten Flag-Bits und eines eingestellten Bedingungsbits die Decodierlogik für OPA 13—15 abschaltet. Wenn ein Befehl unter einer Bedingung auszuführen ist, so muß diese Bedingung in einem früheren Befehl angegeben worden sein, und zwar dadurch, d?3 das Ausgangi.'ignal der Arithmetik/ Logikeinheit 70 in einem vorbestimmten Zustand, das heißt, im Zustand mit nur Null-Werten wie oben für dieses Ausführungsbeispiel angegeben, zum Einstellen eines Flag-Zeichens benutzt wird. Das geschieht auf eine durch die Flag-Steuerbits F₂ Fi (OPA 0— 1 in Fi g. 3) des gleichen Befshls dargestellte Weise, der die Bedingung berechnet. Die Flag-Steuerbits haben also die in der folgenden Tabelle II angegebenen Auswirkungen, wobei eint Bezugnahme auf das ALU-Ausgangssignal ein solches Ausgangssignal für den genannten früheren Befehl bedeutet, der den A LU-Ausgangszustand berechnet.

Wenn ein Befehl die NOP-Bedingung iß den Flag-Steuerbits enthält, so bedeutet dies einfach, daß das Flag-Bit unabhängig vom Zustand des ALU-Ausgangssignais nicht geändert werden kann. Der Flag-Zustand »eingestellt« bedeutet ein binäres Ausgangssignal mit der Ziffer 1 der Flag-Logik 77. Natürlich kann das Flag-Bit in den Binärzustand 0 durch einen Befehl gebracht werden, der beispielsweise eine vorbestimmte, von Null abweichende Konstante aus dem Datenspeicher 30 über die ALU-Einheit 70 bei einer Nur-3-Operation überträgt, wenn die Flag-Steuerbits den Wert 1 haben. Da die geforderte Bedingung nicht durch die Konstante erfüllt wird, wird das Flag-Bit in den Binärzustand mit der Ziffer 0 zurückgestellt.

Für MOV-Befehle wird ein Vorzeichenerweiterungsbit SE (OPAIl in Fig.3) als Befehl gedeutet, den Zustand des Vorzeichenbits MD12 auf die Bits MD 13—15 eines linear codierten Datenwortes zu erweitern, das vom Multiplexer 4? übertragen wird, wie bereits beschrieben. Im andeten Fall geben für MOV-Befehle die übrigen Bits A 0-A 10 (OPA 0—10 in F i g. 3) eine Adresse im Gesprächspufferspeicher 32 oder im Datenspeicher 30 an, zu der oder vor. der die Daten zu übertragen sind.

Fur ALU-Operationen geben die Bits Si S₂ (OPAlO-Il und SHO-I in Fig.3) eine von vier wählbaren Datenverschiebungen an, die in der Schiebeeinrichtung 69 durchzuführen sind, wenn Daten vom Bus 59 zum B-Eingang der ALU-Einheit 70 laufen. Die verfügbaren Verschiebungen für die Werte 0—3 dieser beiden Bits sind eine Rechtsverschiebung um zwei Bitpositionen, eine Rechtsverschiebung um eine Bitposiiion, keine Verschiebung oder eine Linksverschiebung um eine Bitposition. Diese Art einer Schiebeangabe wird benutzt, wenn die Schiebeeinrichtung 69 durch ein Signal SEN aus einer nicht getrennt dargestellten Koinzidenzlogik betätigt ist, die auf den Zustand 0 eines Bits von OPA 5—7 anspricht

Die ALU-Befehlsbits IN₁, IN₂ (OPA 8-9 in Fig.3) geben eine von drei Quellen an, deren Ausgang betätigt ist, um Ausgangssignale an die Schiebeeinrichtung 69 zu liefern. Für die vier Werte 0—3 dieser Bits sind die gewählten Quellen: Keine, Y-Register 73, Z-Register 76, B-Register 53.

Die ALU-Befehlsbits SC₁-SC₃ (OPA 5-7 in Fig.3) definieren eine von acht möglichen ALU-Operationen entsprechend der folgenden Tabelle III für die entsprechenden Werte dieser Bits.

Tabelle II	FLAG-Zustand	ALU-Ausgangs- zustand
Werte	eingestellt eingestellt eingestellt NOP	= 0
O 1 2 3

Tabelle III	ALU-Operation
Bitfeld-Werte	nur B
0	B minus A
1	A minus B
2	A plus B
3	ΑΘΒ
4	A + B
5	AB
6	Bereich
7

Die für die Werte 1—3 angegebenen Operationen sind arithmetische Operationen, während die übrigen logische Operationen sind. Zusätzlich bewirkt der Wert für die BereichsoDeration iRANGF.V Haß Has Signal

REN die Operation der Bereichslogik 71 veranlaßt.

Schließlich geben die Befehlsbits OUT I -3 (OPA 2—4 in Fig.3) einen Bestimmungsort für Ausgangssignale der ALU-Einheit 70 an. Beim vorliegenden Ausführungsbeispiel werden die Werte 1,2 und 4 dieser drei Bits benutzt und steuern die Erzeugung von Eingangstaktsignalen zum Laden des Z-Registers 76, des Y-Registers 73 oder des Hinweisadressenregisters 58.

Für Signalumwandlungsbefehle (CONV-Befehle) gibt eine O der Bits OP 1-3 und CV 2 (OPA 12-15 in F i g. 3) und eine I des Bits CV 1 (OPA 11) einen solchen Befehl an und bewirken die Erzeugung des Signals CCLK, um umgewandelte Daten nach Übertragung über die Wandlerschaltung 61 in das C-Register 68 unter Takteinfluß einzugeben. Das R/C-Bit (OPA 10 in F i g. 3) gibt an, ob der Multiplexer 66 ROM- oder kompandierte

gii/t. DiC uilS

SRjSRi (ΟΡΑ 8—9 in Fig. 3) erzeugen das jeweilige Betätigungssignal für die Quelle der umzuwandelnden Signale, das heißt, eines der Y-, Z- oder B-Register. Die Bits R₃, R₂, Ri (OPA 5-7 in F i g. 3) nennen eine der für die Umwandlung zu verwendenden ROM-Tabellen, wie oben in Verbindung mit Fig. 3 erläutert, und zwar entsprechend ihren in der nachfolgenden Tabelle IV angegebenen Werten.

Tabelle IV

ROM-Bit Werte

ROM

Tabellenfunktionen

O	Dämpfung 2 dB
1	Dämpfung 3 dB
2	Dämpfung 5 dB
3	Dämpfung 6 dB
4	Verstärkung 2 dB
5	Umwandlung kompandiert auf linear

Der Datenspeicher 30 in Fig. 2 enthält sowohl Wortstellen eines Bedienungsbereiches als auch Wortstellen eines Kurzzeit-Speicherbereiches (SCR). Bei dem hier erläuterten Ausführungsbeispiel beinhaltet der Bedienungsbereich 256 Wortstellen für eine Nachrichtenübertragung zwischen dem Bedienungsprozessor 31 und dem Vermittlungsprozessor 12. Im Kurzzeit-Speicherbereich sind 640 Wortstellen enthalten und 128 W'ortstellen befinden sich in Reserve. Die Reserve kann beispielsweise für eine Nachrichtenübertragung über den Außenanschluß 34 in F i g. 1 verwendet werden.

In den Datenspeicher 30 einzugebende Daten erscheinen auf einer Eingangsleitung 60 vom Verarbeitungsdatenbus 59, einem Bedienungseingangsregister (SRVIN) 79 oder einem Zentralsteuerungs-Eingangsregister (CCPIN) 80. Ausgangssignale des Speichers 30 treten auf einer Ausgangsleitung 81 auf, von wo sie an einen Eingang des Multiplexers 4Z ein Bedienungsausgangsregister (SRVOUT) 82 oder ein Zentralsteuerungsprozessor-Ausgangsregister (CCPOUT) 83 geführt werden. Steuersignale zum taktabhängigen Eingeben von Daten in die vorgenannten Register 79, 80, 82 und 83 sowie zum Auslesen aus diesen Registern sind bereits bei der Erläuterung von Schaltungen zur Schnittstellenbildung zwischen dem Zentralsteuerungsprozessor 29' und dem Vermittlungsprozessor 12 beschrieben worden.

Der Multiplexer 78 liefert Adressensignale an der Datenspeicher 30 aus einer von vier wählbarer Gruppen von Eingangssignalen in gemeinsamer Festle gung durch die Taktunterteilungssignale C/P und durjr PEN-Signale, die periodisch auftretende Zugriffszeiter für die Prozessoren 12 und 29' entsprechend dei Darstellung in Fig.6 definieren. Der Prozessor Ii adressiert den Speicher 30 mit Hilfe von Ausgangssigna

ίο len des Registers 47 oder 58 dann, wenn er Zugriff zurr Speicher 32 hat. In entsprechender Weise adressiert dei Prozessor 29' den Speicher 30 aus dem Adressenregi ster 50 dann, wenn dieser Prozessor entsprechenc Fig.6 einen Zugriff enthält. Im anderen Falle wird die Adresse durch Ausgangssignale des Taktzählers 3/ bestimmt.

Eine Gruppe von wählbaren Adressensignaler bciiths'tct die SiTaS'e CCP 0 ! · dis vorn Adressenregister 50 geliefert werden. Die Bits 0—9 dieser Gruppe von Signalen ermöglichen dem Zentralsteuerungspro zessor 29' einen Zugriff sowohl zum Kurzzeitspeicher bereich als auch zum Bedienungsbereich. Das Bit 11 gibi die Adressierung des Speichers 30 oder des Speichers 2f an, und das Bit 10 ist bezüglich des Speichers 30 eir Reservebit. Den Adressen zugeordnete Datensignale werden über das CCPIN- bzw. CCPOUT-Register 8( bzw.£J2ugeführt.

Eine zweite Gruppe der wählbaren Adressensignale enthält Ausgangsbits CT 2—10 vom Amtstaktzähler 3/

jo für einen Zugriff zu Speicherstellen des Bedienungsbereichs im Speicher 30 in einer festen Folge. Diesel Zugriff tritt während jeder achten Taktzeit auf (wie ir F i g. 6 gezeigt), um den Speicher in Richtung auf da« SRVOUT-Register 82 auszulesen oder in den Speichel

:5 aus dem SRVIN-Register 79 einzuschreiben, und zwai abwechselnd bei diesen Zugriffsvorgängen und abhängig davon, ob tatsächlich Daten zu diesen Zeitpunkter fließen. Die Bits CT 4—10 werden zweckmäßig als die sieben niedrigststelligen Adressenbits verwendet, die

■»o 128 benachbarte Speicherstellen definieren. Das Bii CT 3 wird als nächsthöherstelliges Bit eingesetzt, urr diese Adressen dem einen oder anderen von zwe Blöcken mit 128 Speicherstellen zuzuordnen, nämlich den Blöcken SRVI und SERVO. Das Bit CT 2 wird aul entsprechende Weise als nächst höherstelliges Bii verwendet, um einen anderen Block mit 128 Speicherstellen zur Verwendung bei den in F i g. 6 angegebener Funktionen EXTI und EXTO zu adressieren. Die Bits C und 1 werden nicht direkt zur Adressierung des

so Speichers 30 benutzt.

Die dritte Gruppe von Adressensignalen für den Multiplexer 78 beinhaltet Befehlsbits OPAO-IO aus dem Befehlsregister 47, um eine Speicherstelle entweder im Bedienungsbereich (zur Weiterführung von Bedienungsprozessor-Nachrichtenübertragungen zum Vermittlungsprozessor 12) oder im Kurzzeitspeicherbereich (zur Ablage von Daten für eine zukünftige Verwendung oder zur Verwendung von früher dort gespeicherten Daten) zu definieren. Die Bits 0—9 geben

die Adresse im Speicher 30 an und das Bit 10 definiert die Adressierung dieses Speichers oder des Speichers 3Z Vom Prozessor 12 ausgelesene oder eingeschriebene Daten durchlaufen notwendigerweise den Verarbeitungsdatenbus 59 oder den Multiplexer 42.

Eine letzte Gruppe von wählbaren Adressensignalen für den Multiplexer 78 beinhaltet Ausgangsbits PTRO-10 vom Hinweisadressenregister 58, um dem Vermittlungsprozessor 12 einen Zugriff zum Kurzzeit-

Speicherbereich zu verschaffen. Die Bits werden auf die gleiche Weise wie die oben erwähnten Bits OPA 0—10 zugeführt. Db diesen Adressen zugeführten Daten werden beispielsweise über den Bus 59 und den Multiplexer 42 übertragen, um einen Zugriff zu Tabellen zu gewinnen oder eine neue oder im Augenblick berechnete Hinweisadresse für einen Zugriff zu einer Adresse im Kurzzeitspeicherbereich zu verwenden, und zwar für Daten, die zu einem Ausgangsleitungskanal gehen, beispielsweise einem Kurzzeit-Summierregister für eine Verarbeitung von Konferenzgesprächen.

Das Einschreiben in den Datenspeicher 30 wird durch ein WRTDM-Signal aus der Logikschaltung 86 betätigt. Dieses Signal wird aus einer ODER-Logik gewonnen, um das Einschreiben dann freizugeben, wenn die verschiedenen Adressen- und Datenquellen bereit sind. Beispielsweise tritt das Signal WRTDM während jeder SRVI-Periode im Kurvenzug in Fig.6 auf. Außerdem erscheint es in CCP-Perioden des gleichen Kurvenzuges, wenn der Prozessor 29' ein Signal ausgesendet hat, das die Notwendigkeit einer Datenausgabe zum Speicher 30 angibt. Das Signal WRTDM erscheint außerdem während Vermittlungsprozessor-Perioden des Kurvenzuges A, wenn beispielsweise Übertragungsbefehle des Prozessors 12 eine Adresse des Speichers 30 (oder das Register 58) als Datenbestimmungsort angegeben haben und das Signal EXEC auf H ist.

Es werden jetzt beispielhafte Probleme und Befehle für eine Gesprächsvermittlung und weitere Netzwerksignalverarbeitung im Vermittlungsprozessor 12 betrachtet. Dabei werden nur zur Erläuterung die Hauptmöglichkeiten des Prozessors 12 in Verbindung mit einem Vermittlungsamt besprochen. Für den Fachmann ist klar, daß der Aufbau des Prozessors 12 in Form einer Mikroprozessor-Konstruktion wesentlich mehr leisten kann. Beispielsweise kann eine Umwandlung zwischen einem kompandierten und einem linearen Codeformat bei der Netzwerksignalverarbeitung mit Hilfe von Programmen unter Anwendung bekannter Rechenverfahren erfolgen. Da solche Verfahren jedoch einen wesentlichen Teil der Prozessorzeit beanspruchen, sind Schaltungen für die routinemäßigen Umwandlungen eingesetzt worden.

Es gelten folgende Definitionen für Befehle und Bezeichnungen des Vermittlungsprozessors 12:

mov
al u
cmov
calu
mov_se

ABYZ
P

zf nf
(A+ B)

Übertragungsbefehl

Befehl für Arithmetik/Logikeinheit (ALU) bedingter Übertragungsbefehl (wenn ein Flag gesetzt ist)

bedingter alu-Befehl (wenn ein Flag gesetzt ist)

Übertragungsbefehl mit 13-Bit-Daten, Vorzeichen erweitert auf 16. Bitposition und Weg angegeben als Quelle -* Bestimmung

Umwandlungsbefehl überträgt ein 16-Bit-Wort von einem Quellenregister über die Logik 61 in das C-Register mit wählbarem Umwandlungstyp und ROM-Pegeländerungstabellen C kompandiert auf linear

L linear auf köfapandicft

CR 0, 1, 2, 3, 4 kompandiert auf kompandiert über einen von fünf unterschiedlichen Pegeländerungs-ROMs mit vorbestimmter Verstärkung oder Dämpfung

Maschinenregister

berechnetes Adressenhinweisregister

null/nichtnull-alu-Ausgangssignal stellt Flag ein

alu- oder Schiebefunktionen

«1

»1,2

links schieben um eine Bitposition in Richtung auf MSB

arithmetisch rechts schieben um eine oder zwei Bitpositionen in Richtung auf LSB

+ addieren

subtrahieren

& logisch UND

/ logisch ODER

logisch EXKLUSIV ODER

Bereich 14-Bit-Daten eingestellt bezüglich eines Unter- oder Überlaufs und 3 Steuerbits von B eingefügt

Hexadezimal-Konstanten beginnen mit einem X: XOOff, XcOcO.

Jede numerische Ziffer nach dem X stellt vier binär codierte Bits mit dem Wert der Ziffer dar. Jedes alphabetische Zeichen, beispielsweise a bis f stellt eine andere Gruppe von vier binär codierten Bits mit den Weiten 12» bis 17g dar. Vier Hexadezimal-Ziffem definieren also eine 16-Bit-Maske oder eise 16-Bit-Koflstante.

Es folgen einige Programmbeispiele. Im Interesse einer klären Darstellung ist ein durchweg lineares System angenommen worden, so daß die verschiedenen Umwandlungsbefehle (CONV-Befehle) weggelassen werden konnten, da jeder dieser Befehle nur eine Übertragung von Daten zur Umwandlungslogik 61

gefolgt von einem Übertragungsbefehl zur Weiterleitung des Ergebnisses vom C-Register 68 zur Leitung 38 oder einem anderen geeigneten Bestimmungsort beinhaltet.

Das nachfolgende Unterprogramm wird für die Einleitung eines Anfangszustandes bei einem Konferenzgespräch benutzt, um unerwünschte Daten aus den für das Gespräch zu verwendenden Kurzzeitspeicherstellen des Speichers 30 zu löschen: mats durchgefühlt. Für den Fachmann ergibt sich dabei, daß diese Fähigkeit einer Anpassung des Pegels der Signale zu und von jedem Teilnehmer die Möglichkeit bietet, eine Tendenz zur Instabilität bei Konferenzverbindungen zu verringern.

Bei einer Konferenzverbindung wird das Mundsignal eines Teilnehmers wie folgt zum Konferenzsummensignal addiert:

mov XOOOO - B

mov B — conf sum I

mov B — conf sum 2

/Inhalt der Adresse des Speichers 30, die XOOOO enthält zum B-Register 53

/einleiten Konferenzgespräch

summieren Register im Datenspeicher 30 10

15

mov
mov se

conf sum -» A
mouth — B

alu (A+ B)-Y
mov Y -* conf sum

Konferenzsummierregister

/Vorzeichenerweiterter Mundsignal-Abtastwert

/neue Konferenzsumme

mov B -* conf sum N

Die normale Gesprächsvermittlung wird für einen Standardweg mit folgendem Unterprogramm durchgeführt:

Nachfolgend bedeuten »mouth« ein sog. »Mundsignal«, also ein von einem Teilnehmer kommendes Signal und »ear« ein sog. »Ohrsignal«, also ein für einen Teilnehmer bestimmtes Signal. Die gleichen Bezeichnungen werden auch für den sprechenden bzw. hörenden Teilnehmer selbst verwendet.

mov
mov
mov
mov

mouth 1 —» B
B — ear 2
mouth 2 -► B
Β— ear 1

Es ergibt sich, daß eine Ausgangsverzweigung dadurch erzielt wird, daß nach dem zweiten vorgenannten Befehl weitere Befehle folgen, die den Inhalt des gleichen B-Registers zu ear 3, ear 4 ... earn übertragen. Es kann jedoch nur einer dieser η Empfänger jeweils gleichzeitig antworten. Eine Änderung des Signalpegels wird dadurch erreicht, daß der erste ear Signalbefehl ersetzt wird durch beispielsweise

CONV CRl
mov C— ear 2

Ähnliche Änderungen werden in jedem Unterprogramm hinsichtlich des Signalpegels oder des Codefor-Das Subtrahieren des Mundsignals emes Teilnehmer? von der Konferenzsumme und die Übertragung der Differenz zum gleichen Teilnehmer erfolgt mit:

mov confsum-A /Konferenzsummierregister

mov se mouth -* B /vorzeichenerweiterter

Mundsignal-Abtastwert

₂. alu (A+ B)-Z

alu (Z-Bereich) - Z /Unter-Überlaufkorrektur

mov Z — ear /Summe weiterer Mund

signale

Es besteht auch die Möglichkeit, mit dem Vermittlungsprozessor 12 Datensignile zu multiplexieren, das heißt, Signale von Büromaschinen, die mit unterschiedlichen Bit-Raten von unterschiedlichen Teilnehmern auftreten, auf einen gemeinsamen Ausgangszeitkanal zu

geben, der zu einer gemeinsamen Teilnehmer-Bestimmungsstelle geht. Wenn beispielsweise drei Teilnehmer A, B und C Daten mit 16 Kilobit's, !6 Kilobit/s und 32 Kilobit/s liefern, kann deren Bedarf dadurch befriedigt werden, daß den Teilnehmern A, B und C

Bitgruppen mit zwei, zwei bzw. vier Bits in jedem abgehenden Abtastwort (Ohr-Abtastwer.) für den gemeinsamen Zeitkanal zugeordnet werden. Ein Programmbeispiel zur Erzielung dieses Ergebnisses folgt. Beim Laden dieses Programms in den Speicher 28

veranlaßt der Zentralsteuerungsprozessor 29', daß in den Kurzzeitspeicherbereich des Speichers zwei Konstantmasken X0003 und XOOOf für eine Kombination mit entsprechenden Eingangsabtastwert-Wörtern geladen werden, um die brauchbaren Bits auf diejenigen zu

so beschränken, die für die jeweiligen Teilnehmer benötigt werden. Ein Beispiel für ein Multiplexierprogramm lautet wie folgt:

mov
mov
ALU

mov
mov
ALU

ALU
ALU

mov
mov

X0003-A
mouth A -* B
(A&B)-Y

X0003-A
mouth B-B
(A&B)-Z

(Z «1) - Z
Z — route
route -► A

/Daten(Mund)-Abtastwert der Maske A in Y-Register

/Abtastwert der Maske B in Z

/Verschieben des Abtastwertes von B nach links um die Größe des Bit-Blocks von A

/Übertragen des Abtastwertes von B zum Speicher 30 auf dem Weg zu Register A

27 28

(A+Y) -* Y /A- und B-Abtastwerte werden in das Y-Register gegeben

mov	XOOOf-A
mov	mouth C-B
ALU	(A&B)-Z
ALU	(Z « 1) - Z
ALU	(Z « 1) - Z
ALU	(Z « 1) - Z
ALU	(Z « 1) - Z
mov	Z — route
mov	route — A
ALU	(A+Y) - Y
MOV	Y — earcom

/Übertragen eines einzelnen Wortes mit allen Abtastwerten A-C zur Ausgangskanal-earcom-Speicherstelle im Speicher 32

Ein weiterer Weg zur Durchführung eines Multiplexierens von Signalen mehrerer Teilnehmer auf einen gemeinsamen Ausgangskanal besteht darin, die Mundsignale von den entsprechenden Teilnehmern dem Ausgangskanal in einer für diese Teilnehmer wiederkehrenden Folge zuzuordnen. Bei dieser Anordnung muß jeder der π Teilnehmer sein Signal für η Abtastperioden wiederholen und der effektive Bit-

Durchsatz beträgt
Signale werden

13 Bits je Sekunde. Die

30

35

40

im übrigen auf die übüche Weise empfangen und zu einer vorgeschriebenen Speicherstel-Ie für diesen Teilnehmer im Kurzzeitspeicherbereich des Speichers 30 übertragen. In diesem Speicherbereich wird auch eine Hinweisadresse (pointer) abgelegt, die zu Anfang diejenige Adresse im Speicher 30 enthält, welche dem ersten der η Teilnehmer zugeordnet ist, ferner eine Konstante, die gleich dieser Anfangsadresse ist, sowie eine Konstante, die gleich der Vergrößerungseinheit für die Hinweisadresse ist, und eine Konstante, die gleich dem Wert η ist, und zwar für eine Verwendung bei der Multiplexier-Operation.

Zu einem zweckmäßigen Zeitpunkt in der Befehlsfolge vom Programmspeicher 28 wird nach dem Unterprogramm zur Eingabe der letzten der η Teilnehmer-Abtastwerte in den Datenspeicher 30 ein Unterprogramm in den Speicher 28 geladen, das die Ausgabe dieser Abtastwerte in der vorgenannten, wiederkehrenden Folge bewirkt Im wesentlichen beinhaltet dieses Unterprogramm die Eingabe der Hinweisadresse in das Hinweisadressenregister 58, die Verwendung dieses Wertes mittels des Multiplexers 78 zur Adressierung des Speichers 30, um die Teilnehmerspeicherstelle in das B-Register 53 auszulegen, aus dem das Signal danr. an die Ohr-Speicherstelle des gemeinsamen Ausgangskanals übertragen wird. Dann wird die Hinweisadresse weitergeschaltet indem ihr Wert aus dem Kurzzeitbereich in das B-Register und die Einheitskonstante in das Α-Register gegeben werden und die beiden Werte in der ALU-Einheit 70 addiert werden. Die Summe wird in die Hinweisadressenstelle im Speicher 30 zurückgegeben und außerdem im Hinweisadressenregister 58 gespeichert Danach übertragen die Prozessorbefehle die Konstante η zum A-Register 56, und es wird eine ALU-Subtrahieroperation mit Bezug auf die nicht weitergeschaltete Hinweisadresse durchgeführt die sich noch im B-Register 53 befindet und das Ergebnis wird zur Einstellung des Ausgangssignals der Flag-Logik 77 verwendet wenn die Differenz null ist Danach wird mit bedingten Übertragungsoperationen der anfängliche Konstantwert der Hinweisadresse in das B-Register übertragen und zur Hinweisadressenstelle im Speichel 30 zurückgegeben. Im Ergebnis wird der Anfangswert der Hinweisadresse zum Überschreiben des weitergeschalteten Wertes nur dann benutzt, wenn der vorher weitergeschaltete Wert η gewesen ist. Während jeder Abtastperiode werden also die Abtastwerte der verschiedenen Teilnehmer gesammelt und während jeder aufeinander folgenden Abtastperiode jeweils ein anderer auf den gemeinsamen Ausgangskanal gegeben. Es kann vorkommen, daß ein Teilnehmer mit nur einer einzigen Anschlußleitung gleichzeitig ein Sprachsignal zu einer Bestimmungsstelle und entweder dazu in Beziehung stehende oder nicht in Beziehung stehende Datensignale zu einer anderen Bestimmungsstelle übertragen möchte. Dies ist mit dem hier beschriebenen Vermittlungsprozessor 12 ebenfalls möglich. Nimmt man beispielsweise ein linear codiertes 13-Bit-Sprachsignal auf ein System an, in dem nur zwei der drei Steuerbits entsprechend der obigen Erläuterung für die Bedienung erforderlich sind, dann ist in jedem 16-Bit-Wort, das auf die von dem Teilnehmer benutzte Amtsleitung multiplexiert wird, ein volles Bit frei. Dieses eine Bit ermöglicht bei dem hier beachteten Ausführungsbeispiel eine Datenübertragungsrate von 8 kHz. Eine höhere Rate von 48 kHz ist möglich, wenn die Sprache in einem kompandierten Code mit 8 Bit vorliegt Es ist außerdem häufig möglich, und zwar wenigstens bei linear codierten Befehlen, ein oder zwei der niedrigststelligen Bits zusätzlich mit einer gewissen Beeinträchtigung der Qualität bei der Sprachreproduktion, die jedoch der Teilnehmer in Kauf zu nehmen gewillt ist, aufzugeben, um die Datenübertragungskapazität zu vergrößern. Sowohl im kompandierten als auch im linearen Fall wird das Sprachsignal unter Nichtbeachtung aller nicht für die Sprachübertragung benötigten Datenbits auf die übliche Weise verarbeitet und zu seiner speziellen Bestimmungsstelle in beispielsweise dem Ausgangspufferspeicher 13 in F i g. 1 gegeben. Die Dateninformation wird dann durch eine geeignete Maskierung herausgezogen und auf die übüche Weise zu ihrer speziellen Bestimmungsstelle im Ausgangsspeicher 13 gegeben. Wenn eine Sprechverbindung hergestellt ist und es erforderlich wird, eine Datenverbindung für die gleiche Teilnehmerleitung herzustellen, wird eines der vorerwähnten Steuerbits benutzt um das Amt darauf hinzuweisen, daß Datenbits im Bedienungsbereich des Speichers 30 in aufeinander folgenden Abtastperioden zu sammeln sind, um Informationen

bezüglich des gewünschten Bestimmungsortes für die Verbindung zu gewinnen. Es werden die in Verbindung mit dem Multiplexier-Programm erläuterten Verfahren benutzt um diese Bits in unterschiedliche Bitpositionen eines zugeordneter. Bedienungsbereichwortes einzugeben.

Fig.7 zeigt eine Anordnung zur Verbindung mehrerer Vermittlungsmodule des in F i g. 1 gezeigten Typs, die mit einzigen Zentralsteuerung 29 zusammenarbeiten, um die Verkehrskapazität eines Amtes zu vergrößern. Jeder Modul — es sind nur die Module 0 und N (auch mit 87 und 88 bezeichnet) in Fig.7 tatsächlich dargestellt — weist einen Vermittlungsprozessor und zugeordnete Vorspeicher, einen Datenspei-

eher, einen Programmspeicher und einen Bedienungsprozessor auf. Pufferspeicheranordnungen der in F i g. 1 gezeigten Art, die die Adressiermöglichkeiten des Prozessors 12 vergrößern, schaffen die Möglichkeit,daß jeder Modul-Vermittlungsprozessor seine volle Kapa-'ität erreicht Ein Zentralsteuerungsprozessor 29' nimmt etwa vier solcher Module auf, die über typische Bus-Übertragungseinrichtungen des Prozessors 29' arbeiten. Damit jeder Teilnehmer jeden anderer

ίο Teilnehmer erreichen kann, ist eine Ausgangsleitung jedes Moduls mit einer Eingangsleitung jedes anderer Moduls verbunden, wie durch die Leitungen 89 und 90 ir F i g. 7 angegeben.

Hierzu 5 Blatt Zeichnungen

Claims (14)

Patentansprüche:

1. Nachrichtenvermittlungsanordnung für Digitalsignale mit einem ersten, zwei Speichereinheiten (17, 18) enthaltenden Pufferspeicher (11) zum abwechselnden Einschreiben und Auslesen der Digitalsignale während aufeinanderfolgender Impulsrahmen, einem zweiten, zwei Speichereinheiten (19, 20) enthaltenden Pufferspeicher (13) zum Auslesen der Ausgangssignale auf die Ausgangsleitungen (16), wobei auf den Eingangsleitungen ankommende Eingangssignale auf gewünschte Ausgangsleitungen zeitlich und räumlich durchschaltbar sind, dadurch gekennzeichnet, daß ein Vermittlungsprozessor (12) in aufeinanderfolgenden Impulsrahmen abwechselnd aus den Speichereinheiten (17, 18) des ersten Pufferspeichers (11) die gespeicherten Digitalsignale liest, und zwar während des jeweiligen Impulsrahmens frei adressierbar, und während eines im jeweiligen Impulsrahmen frei wählbaren Übertragungszeitpunktes in die Speichereinheiten (13,20) des zweiten Pufferspeichers (13) zur Durchschaltung zu gewünschten Impulsphasen (Zeitlagen) auf die gewünschten Ausgangsleitungen (16) einschreibt

2. Nachrichtenvermittlungsanordnung nach Ansprach 1, dadurch gekennzeichnet, daß der Vermittlungsprozessor (12) wenigstens ein Speicherregister zur zeitweiligen Speicherung jedes Digitalsignals während des Durchlaufs durch den Prozessor aufweist

3. Nachricitenvermittiungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Vermittlungsprozessor (12) Schaltungen (61, 70) für eine wählbare Ausführung einer zusätzlichen, programmierbaren Verarbeitung von Signalen aufweist, die über den Prozessor geführt werden.

4. Nachrichtenvermittlungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß ein Register (47) zur Lieferung einer wiederkehrenden Folge von Vielbit-Befehlen für die Steuerung des Vermittlungs-Prozessors (12) und Gatterschaltungen (44) vorgesehen sind, die unter Ansprechen auf ein vorgegebenes Bitfeld in jedem der Befehle die Ausführung der Befehle abhängig vom Zustand eines vorbestimmten Signals im Prozessor bedingt zulassen oder sperren.

5. Nachrichtenvermittlungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Schaltungen (61, 70) Pegeländerungsschaltungen (63) zur Änderung des Signalpegels der Digitalsignale aufweisen, die der Vermittlungsprozessor (12) vom ersten zum zweiten Pufferspeicher (11,13) überträgt.

6. Nachrichtenvermittlungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Schaltungen (61, 70) Codeänderungsschaltungen (62) zur Änderung des Codes der Digitalsignale aufweisen, die der Vermittlungsprozessor (12) vom ersten zum zweiten Pufferspeicher (11,13) überträgt.

7. Nachrichtenvermittlungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Vermittlungsprozessor (12) Multiplexierschaltungen (28,47, 53) zum Multiplexieren einer Vielzahl von Digitalsignalen in unterschiedlichen Speicherstellen des ersten Pufferspeichers (11) in eine der Speicherstellen des zweiten Pufferspeichers (13) aufweist.

8. Nachrichtenvermittlungsanordnung nach Anspruch 7, dadurch gekennzeichnet,

daß jede Speicherstelle des ersten und zweiten Pufferspeichers (11, 13) eine vorgegebene Anzahl

von Bitpositionen enthält,

daß jedes Digitalsignal für seine bedeutsame Information nur einen Teil der Bitpositionen einer Speicherstelle benötigt und die Summe der Bitteile gleich oder kleiner als die vorbestimmte Anzahl ist, daß der Vermittlungsprozessor (12) ferner ein Register (30) zur Ansammlung der bedeutsamen Bitteile der Vielzahl von Digitalsignalen des ersten Pufferspeichers (11) in unterschiedlichen Bhteil-Positionen des Registers und Schaltungen (28, 38, 47) aufweist, um den Inhalt des Registers in eine Speicherstelle des zweiten Pufferspeichers zu geben.

9. Nachrichtenvermittlungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß eine Ladeschaltung (39, 36) vorgesehen ist, die eine unterschiedliche Gruppe von Digitalsignalen in die Speicherstellen des ersten Pufferspeichers (11) in aufeinanderfolgenden Signalabtastzeiten eingibt, und daß die Multiplexierschaltung (28, 47, 53) Koppelschaltungen (28) aufweist, um das Digitalsigna! in unterschiedlichen Speichersteilen des erster. Pufferspeichers (11) in eine vorbestimmte Speicherstelle des zweiten Pufferspeichers (13) in einer wiederkehrenden Folge der Speicherstellen des ersten Pufferspeichers während aufeinanderfolgender Abtastzeiten zu geben.

10. Nachrichtenvermittlungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß jede Speicherstelle des ersten und zweiten Pufferspeichers (11, 13) eine vorbestimmte Anzahl von Bitspeicherpositionen beinhaltet und daß der Vermittlungsprozessor (12) Koppelschaltungen aufweist, um unterschiedliche Bitpositionsteile eines in einer Speicherstelle des ersten Pufferspeichers (11) gespeicherten Digitalsignals an jeweils unterschiedliche Speicherstellen des zweiten Pufferspeichers (13) zu übertragen.

11. Nachrichtenvermittlungsanordnung nach Anspruch 2, dadurch gekennzeichnet,

daß der Vermittlungsprozessor (12) Akkumulierschaltungen (28, 70) aufweist, um in jeder Abtastperiode eine Vielzahl der Digitalsignale in unterschiedlichen Speicherstellen des ersten Pufferspeichers (U) zur Bildung einer Konferenzgesprächssumme arithmetisch zu akkumulieren, und
daß die Akkumulierschaltungen (28, 70) jedes der Signale der Vielzahl von Signalen von der Summe subtrahieren und das sich jeweils ergebende Differenzdigitalsignal an diejenige Speicherstelle des zweiten Pufferspeichers (13) überträgt, welche der Speicherstelle für das subtrahierte Digitalsignal im ersten Pufferspeicher (11) entspricht.

12. Nachrichtenvermittlungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Vermittlungsprozessor (12) einen Speicher (28) zur Aufnahme einer getrennten Prozessorbefehlsfolge für jede über die Vermittlungsanordnung durchgeführte Gesprächsverbindung aufweist, und ein Register (47), das unter Ansprechen auf die Befehlsfolgen den Prozessor so steuert, daß er die Gesprächsverbindungen herstellt.

13. Nachrichtenvermittlungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Vermittlungsprozessor (12) ferner folgende Bauteile aufweist:

einen programmierbaren Signalprozessor·,

einen Speicher (28) zur Aufnahme einer getrennten

Prozessorbefehlsfolge für jede über die Vcrmitl-

Iungsanordnung hergestellte Gesprächsverbindung; ein Register (47), das unter Ansprechen auf die Befehlsfolgen den Prozessor so steuert, daß er die Gesprächsverbindungen herstellt;
Multipiexierschaltungen (36, 39) zur Eingabe einer unterschiedlichen Gruppe von Digitalsignalen in die Speicherstellen des ersten Pufferspeichers (11) während aufeinanderfolgender Signalabtastperioden;

einen Adressenmultiplexer (49) zum Auslesen aller Folgen an die Prozessorsteuereinrichtung in jeder Abtastperiode.

14. Nachrichtenvermittlungsanordnung nach Anspruch 1, bei dem die Kombination von dem ersten Pufferspeicher (11), dem zweiten Pufferspeicher (13) und dem Vermittlungsprozessor (12) ein Modul (F i g. 7:87) bilden, dadurch gekennzeichnet, daß die Anordnung eine Vielzahl von Modulen (87, 88) aufweist, die so miteinander verbunden sind, daß der zweite Pufferspeicher (13) jedes Moduls Signale an den ersten Pufferspeicher (11) gewählter anderer Module liefert